JP2000312469A - スイッチング・レギュレータ制御回路 - Google Patents
スイッチング・レギュレータ制御回路Info
- Publication number
- JP2000312469A JP2000312469A JP11116642A JP11664299A JP2000312469A JP 2000312469 A JP2000312469 A JP 2000312469A JP 11116642 A JP11116642 A JP 11116642A JP 11664299 A JP11664299 A JP 11664299A JP 2000312469 A JP2000312469 A JP 2000312469A
- Authority
- JP
- Japan
- Prior art keywords
- frequency noise
- bleeder
- bleeder resistors
- control circuit
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 ＳＷレギュレータを複数個、誤動作なく動作
させること。 【解決手段】 ブリーダ抵抗の出力に高周波ノイズの逆
位相の信号を加えることで、ブリーダ抵抗にのるノイズ
をキャンセルし、スイッチングレギュレータの誤動作を
防止する。
させること。 【解決手段】 ブリーダ抵抗の出力に高周波ノイズの逆
位相の信号を加えることで、ブリーダ抵抗にのるノイズ
をキャンセルし、スイッチングレギュレータの誤動作を
防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、２個以上のスイ
ッチング・レギュレータ（以下SWレギュレータ）を同時
に動作させるときの誤動作を防止することが可能な、Ｓ
Ｗレギュレータ制御回路に関する。
ッチング・レギュレータ（以下SWレギュレータ）を同時
に動作させるときの誤動作を防止することが可能な、Ｓ
Ｗレギュレータ制御回路に関する。
【０００２】
【従来の技術】従来のＳＷレギュレータ制御回路として
は、図３の回路図に示されるようなＳＷレギュレータの
制御回路が知られていた。即ち、基準電圧回路１０の基
準電圧と、ＳＷレギュレータの出力電圧VOUTを分圧する
ブリーダ抵抗１１、１２の接続点の電圧との差電圧を、
増幅するエラー・アンプ１３がある。エラー・アンプ１
３の出力電圧をVerr、基準電圧回路１０の出力電圧をVr
ef、ブリーダ抵抗１１、１２の接続点の電圧をVaとすれ
ば、Vref>Vaならば、Verrは高くなり、逆にVref<Vaなら
ば、Verrは低くなる。
は、図３の回路図に示されるようなＳＷレギュレータの
制御回路が知られていた。即ち、基準電圧回路１０の基
準電圧と、ＳＷレギュレータの出力電圧VOUTを分圧する
ブリーダ抵抗１１、１２の接続点の電圧との差電圧を、
増幅するエラー・アンプ１３がある。エラー・アンプ１
３の出力電圧をVerr、基準電圧回路１０の出力電圧をVr
ef、ブリーダ抵抗１１、１２の接続点の電圧をVaとすれ
ば、Vref>Vaならば、Verrは高くなり、逆にVref<Vaなら
ば、Verrは低くなる。
【０００３】PWMコンパレータ１５は、発振回路１４の
出力、例えば三角波と、エラー・アンプ１３の出力を比
較して、信号を出す。図７にこれを示す。つまり、エラ
ー・アンプの出力Verrが上下することで、PWMコンパレー
タ出力のパルスの幅がコントロールされる。このパルス
幅の時間のみ、ＳＷレギュレータのＳＷ素子をONまた
は、OFFに制御する。これが、いわゆるＳＷレギュレー
タのＰＷＭ動作である。
出力、例えば三角波と、エラー・アンプ１３の出力を比
較して、信号を出す。図７にこれを示す。つまり、エラ
ー・アンプの出力Verrが上下することで、PWMコンパレー
タ出力のパルスの幅がコントロールされる。このパルス
幅の時間のみ、ＳＷレギュレータのＳＷ素子をONまた
は、OFFに制御する。これが、いわゆるＳＷレギュレー
タのＰＷＭ動作である。
【０００４】一般に、ＳＷレギュレータの場合、ＳＷを
ONにする時間が長い方が、負荷に電力を供給する能力が
高くなる。例えば、負荷が重くなると、すなわち出力負
荷電流値が大きくなると、ＳＷレギュレータの出力電圧
が下がり、ブリーダ抵抗の分圧された電圧Vaが下がる。
これによって、エラー・アンプ１３の出力Verrは上がる
ので、結果として、PWMコンパレータのパルス幅が広が
り、出力電圧VOUTを一定に保つようにパルス幅が制御さ
れる。逆に、負荷が軽くなると、すなわち出力負荷電流
値が小さくなると、ＳＷレギュレータの出力電圧が上が
り、ブリーダ抵抗の分圧された電圧Vaが上がる。これに
よって、エラー・アンプ１３の出力Verrは下がるので、
結果として、PWMコンパレータのパルス幅が狭くなり、
出力電圧VOUTを一定に保つようにパルス幅が制御され
る。
ONにする時間が長い方が、負荷に電力を供給する能力が
高くなる。例えば、負荷が重くなると、すなわち出力負
荷電流値が大きくなると、ＳＷレギュレータの出力電圧
が下がり、ブリーダ抵抗の分圧された電圧Vaが下がる。
これによって、エラー・アンプ１３の出力Verrは上がる
ので、結果として、PWMコンパレータのパルス幅が広が
り、出力電圧VOUTを一定に保つようにパルス幅が制御さ
れる。逆に、負荷が軽くなると、すなわち出力負荷電流
値が小さくなると、ＳＷレギュレータの出力電圧が上が
り、ブリーダ抵抗の分圧された電圧Vaが上がる。これに
よって、エラー・アンプ１３の出力Verrは下がるので、
結果として、PWMコンパレータのパルス幅が狭くなり、
出力電圧VOUTを一定に保つようにパルス幅が制御され
る。
【０００５】すなわち、エラー・アンプ１３の出力Verr
は、出力負荷電流値に応じて変化し、ＳＷレギュレータ
のパルスの幅をコントロールする。ブリーダ抵抗１１、
１２の抵抗値をR11、R12とすれば、ブリーダ抵抗１１，
１２には出力電圧VOUTをR11とR12の和で除した電流値Ib
r=VOUT/(R11+R12)が流れる。この電流によって消費され
る電力は、無効な電力（自己消費電力）であり、高い効
率を得るためにはこの電力を低く抑える必要がある。す
なわち、R11、R12の値を大きくする必要がある。しかし
ながら、R11、R12を大きくするとハイ・インピーダンス
となり、ノイズがのりやすくなる。ブリーダ抵抗にノイ
ズがのると、電圧Vaがノイズによって変動し、結果とし
てPWM制御しているパルスの幅が変動し、SWレギュレー
タが誤動作する。
は、出力負荷電流値に応じて変化し、ＳＷレギュレータ
のパルスの幅をコントロールする。ブリーダ抵抗１１、
１２の抵抗値をR11、R12とすれば、ブリーダ抵抗１１，
１２には出力電圧VOUTをR11とR12の和で除した電流値Ib
r=VOUT/(R11+R12)が流れる。この電流によって消費され
る電力は、無効な電力（自己消費電力）であり、高い効
率を得るためにはこの電力を低く抑える必要がある。す
なわち、R11、R12の値を大きくする必要がある。しかし
ながら、R11、R12を大きくするとハイ・インピーダンス
となり、ノイズがのりやすくなる。ブリーダ抵抗にノイ
ズがのると、電圧Vaがノイズによって変動し、結果とし
てPWM制御しているパルスの幅が変動し、SWレギュレー
タが誤動作する。
【０００６】
【発明が解決しようとする課題】しかし、従来のＳＷレ
ギュレータでは、２個以上同時に動作させると、一つの
SWレギュレータの発生するノイズが他のSWレギュレータ
のブリーダ抵抗にのり、SWレギュレータの動作を不安定
なものにしていた。そこで、この発明の目的は従来のこ
のような課題を解決するために、ブリーダー抵抗に高周
波ノイズが重畳したとき、ブリーダー抵抗の出力にノイ
ズと逆位相もしくはそれに類似した波形を加えること
で、ノイズによるブリーダー抵抗の出力の変動を抑え込
み、２個以上のSWレギュレータを誤動作なく動作させる
ことを可能とすることである。
ギュレータでは、２個以上同時に動作させると、一つの
SWレギュレータの発生するノイズが他のSWレギュレータ
のブリーダ抵抗にのり、SWレギュレータの動作を不安定
なものにしていた。そこで、この発明の目的は従来のこ
のような課題を解決するために、ブリーダー抵抗に高周
波ノイズが重畳したとき、ブリーダー抵抗の出力にノイ
ズと逆位相もしくはそれに類似した波形を加えること
で、ノイズによるブリーダー抵抗の出力の変動を抑え込
み、２個以上のSWレギュレータを誤動作なく動作させる
ことを可能とすることである。
【０００７】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて説明する。
面に基づいて説明する。
【０００８】
【実施例】図１は本発明の第１の実施例を示すＳＷレギ
ュレータの制御回路図である。基準電圧回路１０、２
０、ブリーダ抵抗１１、１２、２１，２２、発振回路１
４、２４、エラー・アンプ１３、２３及びＰＷＭコンパ
レータ１５、２５は、従来と同様である。ＰＷＭコンパ
レータ１５、２５の出力にはバッファ回路１６、２６が
接続され、バッファ回路１６、２６の出力でスイッチン
グ素子１７、２７を駆動する。ブリーダ抵抗１１、１２
は前述のように、効率を上げるためハイ・インピーダン
スとなっている。 ＳＷレギュレータの制御回路(以下制
御回路と略称する。)１００、制御回路２００はそれぞ
れ独立して動作し、ここでは制御回路１００が誤動作防
止の機構が組み込まれた回路であり、制御回路２００は
高周波ノイズの発生源とする。ブリーダ抵抗１１、１２
の接続点とバッファ回路２６の出力（EXT2）の間はコン
デンサ３０で接続されている。
ュレータの制御回路図である。基準電圧回路１０、２
０、ブリーダ抵抗１１、１２、２１，２２、発振回路１
４、２４、エラー・アンプ１３、２３及びＰＷＭコンパ
レータ１５、２５は、従来と同様である。ＰＷＭコンパ
レータ１５、２５の出力にはバッファ回路１６、２６が
接続され、バッファ回路１６、２６の出力でスイッチン
グ素子１７、２７を駆動する。ブリーダ抵抗１１、１２
は前述のように、効率を上げるためハイ・インピーダン
スとなっている。 ＳＷレギュレータの制御回路(以下制
御回路と略称する。)１００、制御回路２００はそれぞ
れ独立して動作し、ここでは制御回路１００が誤動作防
止の機構が組み込まれた回路であり、制御回路２００は
高周波ノイズの発生源とする。ブリーダ抵抗１１、１２
の接続点とバッファ回路２６の出力（EXT2）の間はコン
デンサ３０で接続されている。
【０００９】続いて回路の動作について説明する。SWレ
ギュレータを２個同時に動作させた場合、制御回路２０
０を組み込んだSWレギュレータのスイッチング素子２７
によって発生する高周波ノイズによって、ブリーダ抵抗
１１、１２の接続点の電圧Va１が変動する。しかしブリ
ーダ抵抗１１、１２の接続点にはEXT２出力端子からコ
ンデンサ３０を介して前記高周波ノイズと逆位相の信号
（逆位相になる理由は後述）が印加される。そのためブ
リーダ抵抗１１、１２の接続点にのった高周波ノイズは
キャンセルされ、電圧Va１の変動を小さく押さえること
が可能となり、制御回路１００は正常に動作する。
ギュレータを２個同時に動作させた場合、制御回路２０
０を組み込んだSWレギュレータのスイッチング素子２７
によって発生する高周波ノイズによって、ブリーダ抵抗
１１、１２の接続点の電圧Va１が変動する。しかしブリ
ーダ抵抗１１、１２の接続点にはEXT２出力端子からコ
ンデンサ３０を介して前記高周波ノイズと逆位相の信号
（逆位相になる理由は後述）が印加される。そのためブ
リーダ抵抗１１、１２の接続点にのった高周波ノイズは
キャンセルされ、電圧Va１の変動を小さく押さえること
が可能となり、制御回路１００は正常に動作する。
【００１０】次にEXT２端子から ブリーダ抵抗１１、１
２の接続点に、コンデンサ３０を介して伝えられる信号
が、高周波ノイズの逆位相になる理由を説明する。高周
波ノイズの主な原因は、スイッチング素子のスイッチン
グ動作によって、スイッチング素子に流れる電流Iswが
急激に変化することにある。急激な電流の変化が回路基
板の電源−グランドラインの配線の寄生インダクタンス
に逆起電力を生じさせ、これが高周波ノイズとなり、ブ
リーダー抵抗に重畳される。仮にスイッチング素子２７
がＮチャネル型ＭＯＳトランジスタだとすると、EXT２
端子出力が上がったときは、スイッチング素子２７がON
し、スイッチング素子２７に電流が流れる。 EXT２端子
が下がったときは、スイッチング素子２７はOFFし、ス
イッチング素子２７の電流がストップする。このスイッ
チング素子に流れる電流Iswの急激な変化が、高周波ノ
イズの原因となる。つまり電流Iswがゼロになったこと
で、寄生インダクタンスによって発生するノイズとEXT
２端子出力の上昇と下降のタイミングはちょうど逆位相
の関係になっている。
２の接続点に、コンデンサ３０を介して伝えられる信号
が、高周波ノイズの逆位相になる理由を説明する。高周
波ノイズの主な原因は、スイッチング素子のスイッチン
グ動作によって、スイッチング素子に流れる電流Iswが
急激に変化することにある。急激な電流の変化が回路基
板の電源−グランドラインの配線の寄生インダクタンス
に逆起電力を生じさせ、これが高周波ノイズとなり、ブ
リーダー抵抗に重畳される。仮にスイッチング素子２７
がＮチャネル型ＭＯＳトランジスタだとすると、EXT２
端子出力が上がったときは、スイッチング素子２７がON
し、スイッチング素子２７に電流が流れる。 EXT２端子
が下がったときは、スイッチング素子２７はOFFし、ス
イッチング素子２７の電流がストップする。このスイッ
チング素子に流れる電流Iswの急激な変化が、高周波ノ
イズの原因となる。つまり電流Iswがゼロになったこと
で、寄生インダクタンスによって発生するノイズとEXT
２端子出力の上昇と下降のタイミングはちょうど逆位相
の関係になっている。
【００１１】EXT２端子出力から ブリーダ抵抗１１、１
２の接続点にコンデンサ３０を介して伝えられる信号を
VCAN、高周波ノイズをVNOISEとすると、スイッチング素
子２７の電流IswとEXT２端子出力の関係から、VCANとVN
OISEは逆位相になり、この信号を ブリーダ抵抗１１、
１２の接続点に印加することで高周波ノイズの影響をキ
ャンセルすることができる。
２の接続点にコンデンサ３０を介して伝えられる信号を
VCAN、高周波ノイズをVNOISEとすると、スイッチング素
子２７の電流IswとEXT２端子出力の関係から、VCANとVN
OISEは逆位相になり、この信号を ブリーダ抵抗１１、
１２の接続点に印加することで高周波ノイズの影響をキ
ャンセルすることができる。
【００１２】説明に使用したIsw、EXT２端子出力電圧、
VCAN、VNOISEの波形を図2に示す。以上の説明で分かる
ように、本実施例によってSWレギュレータを２個同時に
動作させた場合のＳＷレギュレータの誤動作を防止する
ことができる。なおSWレギュレータが複数個（３個以
上）同時動作した場合も、同様な方法で誤動作の防止が
できる。
VCAN、VNOISEの波形を図2に示す。以上の説明で分かる
ように、本実施例によってSWレギュレータを２個同時に
動作させた場合のＳＷレギュレータの誤動作を防止する
ことができる。なおSWレギュレータが複数個（３個以
上）同時動作した場合も、同様な方法で誤動作の防止が
できる。
【００１３】
【発明の効果】本発明のＳＷレギュレータ制御回路は、
複数のＳＷレギュレータを同時に動作させても誤動作を
防止することができるという効果がある。
複数のＳＷレギュレータを同時に動作させても誤動作を
防止することができるという効果がある。
【図１】本発明の第１の実施例のＳＷレギュレータ制御
回路の説明図である。
回路の説明図である。
【図２】本発明の第１の実施例のＳＷレギュレータ制御
回路の動作説明図である。
回路の動作説明図である。
【図３】従来のＳＷレギュレータ制御回路の説明図であ
る。
る。
【図４】従来のＳＷレギュレータ制御回路の動作説明図
である。
である。
１０、２０ 基準電圧回路 １１、 １２、２１、２２ ブリーダ抵抗 １３、２３ エラー・アンプ １４、２４ 発振回路 １５、２５ ＰＷＭコンパレータ １６、２６ バッファ回路 １７、２７ スイッチング素子 ３０ コンデンサ
Claims (1)
- 【請求項１】 出力電圧を分圧するブリーダ抵抗と、前
記ブリーダー抵抗によって分圧された電圧を用いて制御
を行う回路を含むスイッチング・レギュレータを、２個
以上同時に動作させるシステムにおいて、少なくとも１
個のスイッチング・レギュレータの前記ブリーダ抵抗の
分圧された出力に、他方のスイッチング・レギュレータ
が発生する高周波ノイズと逆位相、またはそれに類似し
た信号を加えることで、スイッチング・レギュレータの
誤動作を防止することを特徴とするスイッチング・レギ
ュレータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116642A JP2000312469A (ja) | 1999-04-23 | 1999-04-23 | スイッチング・レギュレータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116642A JP2000312469A (ja) | 1999-04-23 | 1999-04-23 | スイッチング・レギュレータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000312469A true JP2000312469A (ja) | 2000-11-07 |
Family
ID=14692272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116642A Pending JP2000312469A (ja) | 1999-04-23 | 1999-04-23 | スイッチング・レギュレータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000312469A (ja) |
-
1999
- 1999-04-23 JP JP11116642A patent/JP2000312469A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6972546B2 (en) | Power system | |
| US6058030A (en) | Multiple output DC-to-DC converter having enhanced noise margin and related methods | |
| US8760138B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| KR20170120605A (ko) | 유한 상태 기계 제어를 사용하는 다중-레벨 스위칭 조절기 회로들 및 방법들 | |
| US20090108823A1 (en) | Control circuit and method for maintaining high efficiency in switching regulator | |
| US7336057B2 (en) | DC/DC converter | |
| US7026800B2 (en) | Feed-forward method for improving a transient response for a DC—DC power conversion and DC—DC voltage converter utilizing the same | |
| US8760137B2 (en) | DC-DC converter control circuit and DC-DC converter including same | |
| EP1473820A2 (en) | Multi-phase and multi-module power system with a current share bus | |
| KR102575945B1 (ko) | 스위칭 레귤레이터 | |
| US20050007080A1 (en) | Semiconductor device including DC-DC converter control circuit | |
| JPWO2006003751A1 (ja) | Ｄｃ−ｄｃコンバータおよびコンバータ装置 | |
| US20040041544A1 (en) | Method and apparatus for dithering auto-synchronization of a multiphase switching power converter | |
| US6943514B1 (en) | Motor control circuit for supplying a controllable driving current | |
| US20200412233A1 (en) | Control circuit and concentration control circuit thereof | |
| KR20100086995A (ko) | 전원 장치 | |
| US20190181853A1 (en) | Signal output circuit | |
| US20200310475A1 (en) | On-time timer circuit with external clock for switching converter control | |
| EP1087506A2 (en) | Frequency control of switch-mode power supply | |
| US20050226018A1 (en) | Motor control circuit for supplying a controllable driving voltage | |
| JP2007236051A (ja) | スイッチングレギュレータ | |
| JP2000312469A (ja) | スイッチング・レギュレータ制御回路 | |
| JP2006280062A (ja) | スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法 | |
| JP2004040859A (ja) | Ｄｃ／ｄｃコンバータ | |
| US11929671B2 (en) | Current-mode control for multistage interleaved resonant converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040518 |