JP2000307093A - 基板利用を最大化する方法 - Google Patents
基板利用を最大化する方法Info
- Publication number
- JP2000307093A JP2000307093A JP11338989A JP33898999A JP2000307093A JP 2000307093 A JP2000307093 A JP 2000307093A JP 11338989 A JP11338989 A JP 11338989A JP 33898999 A JP33898999 A JP 33898999A JP 2000307093 A JP2000307093 A JP 2000307093A
- Authority
- JP
- Japan
- Prior art keywords
- detectors
- guard ring
- substrate
- ring width
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 124
- 230000001681 protective effect Effects 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 25
- 239000012811 non-conductive material Substances 0.000 claims description 25
- 239000002356 single layer Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 フラット・パネル型の表示器又は検出器の静
電保護を最大化しながら、これら表示器又は検出器の作
製時の基板利用を最大化する方法を提供する。 【解決手段】 最初に、所定の幅の保護環（１４）をそ
れぞれ有する少なくとも２つの検出器（１０、１２）を
基板（１３）上に配置する。一方の検出器の保護環幅の
少なくとも一部は、他方の検出器の保護環幅の一部に隣
接する。次いで、隣接した保護環幅部分の最大のオーバ
ーラップを達成する一方、各々の表示器又は検出器に静
電気放電保護を依然として提供するように、これらの隣
接した保護環幅部分を配置する。検出器の各々は、基板
を部分的に貫通するようにスクライビングしてそのスク
ライブ・マークで破断することによって又はノコにより
切断によって、他の検出器及び基板の残りの部分から切
り離される。
電保護を最大化しながら、これら表示器又は検出器の作
製時の基板利用を最大化する方法を提供する。 【解決手段】 最初に、所定の幅の保護環（１４）をそ
れぞれ有する少なくとも２つの検出器（１０、１２）を
基板（１３）上に配置する。一方の検出器の保護環幅の
少なくとも一部は、他方の検出器の保護環幅の一部に隣
接する。次いで、隣接した保護環幅部分の最大のオーバ
ーラップを達成する一方、各々の表示器又は検出器に静
電気放電保護を依然として提供するように、これらの隣
接した保護環幅部分を配置する。検出器の各々は、基板
を部分的に貫通するようにスクライビングしてそのスク
ライブ・マークで破断することによって又はノコにより
切断によって、他の検出器及び基板の残りの部分から切
り離される。
Description
【０００１】
【発明の属する技術分野】本発明は、基板、典型的には
ガラス上に作製される検出器又は表示器に関し、具体的
には、検出器（Ｘ線若しくは光検出器）又は表示器（以
後、これらを便宜的に検出器と呼ぶものとする）の寸法
の最小化の均衡を図ることにより、基板面積の利用を最
大化すると共に、保護環（ガードリング）が提供する静
電気放電保護を最大化する、即ち、単一の基板上の各々
の検出器の周縁の一部として形成される導電材料の面積
を最大化することに関する。保護環が幅広であるほど、
より大きな保護が提供されるが、更なる検出器を形成す
るのに利用可能な基板の残面積が少なくなる。
ガラス上に作製される検出器又は表示器に関し、具体的
には、検出器（Ｘ線若しくは光検出器）又は表示器（以
後、これらを便宜的に検出器と呼ぶものとする）の寸法
の最小化の均衡を図ることにより、基板面積の利用を最
大化すると共に、保護環（ガードリング）が提供する静
電気放電保護を最大化する、即ち、単一の基板上の各々
の検出器の周縁の一部として形成される導電材料の面積
を最大化することに関する。保護環が幅広であるほど、
より大きな保護が提供されるが、更なる検出器を形成す
るのに利用可能な基板の残面積が少なくなる。
【０００２】
【発明の背景】当業界で周知のように、検出器は、作製
時に単一の絶縁性基板（即ち、ガラス）上に一連のフォ
トマスク及び関連する処理を用いて複写される。基板上
の検出器は、各々の検出器の保護環によって互いに分離
される。作製工程の終盤近くで、基板はスクライビング
(scribing)されて、個々の検出器が互いに切り離され
る。検出器は、個々の画素（即ち、ピクセル）で構成さ
れている活性領域と、活性領域の一辺以上の辺の周縁に
配置されている接点フィンガ（contact finger）と、保
護環とで構成されている。保護環は、接点フィンガ及び
活性領域の両方を包囲する周縁を形成している。
時に単一の絶縁性基板（即ち、ガラス）上に一連のフォ
トマスク及び関連する処理を用いて複写される。基板上
の検出器は、各々の検出器の保護環によって互いに分離
される。作製工程の終盤近くで、基板はスクライビング
(scribing)されて、個々の検出器が互いに切り離され
る。検出器は、個々の画素（即ち、ピクセル）で構成さ
れている活性領域と、活性領域の一辺以上の辺の周縁に
配置されている接点フィンガ（contact finger）と、保
護環とで構成されている。保護環は、接点フィンガ及び
活性領域の両方を包囲する周縁を形成している。
【０００３】保護環は、１つ以上の材料で構成すること
ができ、そのうちの少なくとも１つは導電性である。活
性領域にピクセルを含んでいるデバイスは、静電気放電
（ＥＳＤ）に対して極めて敏感である。静電気放電は、
デバイスの作用を変化させたり、デバイスを全部破壊し
たりする可能性があり、特に、分割時及び分割後に検出
器が取扱処理（ハンドリング）によるＥＳＤにさらされ
るときには、検出器を放電から保護しなければならな
い。保護環は、その幅が、取扱処理される検出器のエッ
ジと、検出器の敏感な活性領域へ直接通じる導電性の高
い経路の一部を成す接点フィンガとの間に間隙を形成す
るので、幾分かの保護を提供することができる。更に、
保護環は、切り離し後に行われる作製及び検出器組み立
て工程（例えば、試験）時、並びに意図されている最終
製品の関連する支持電子部品として組み立てられる際
に、既知の電位（例えば、アース）に接続することがで
きる。これにより、ＥＳＤが、ピクセルの部分を含んで
いるデバイスを損傷する機会が更に少なくなる。保護環
を既知の電位に接続するということはまた、保護環が導
電性でなければならないことを示している。
ができ、そのうちの少なくとも１つは導電性である。活
性領域にピクセルを含んでいるデバイスは、静電気放電
（ＥＳＤ）に対して極めて敏感である。静電気放電は、
デバイスの作用を変化させたり、デバイスを全部破壊し
たりする可能性があり、特に、分割時及び分割後に検出
器が取扱処理（ハンドリング）によるＥＳＤにさらされ
るときには、検出器を放電から保護しなければならな
い。保護環は、その幅が、取扱処理される検出器のエッ
ジと、検出器の敏感な活性領域へ直接通じる導電性の高
い経路の一部を成す接点フィンガとの間に間隙を形成す
るので、幾分かの保護を提供することができる。更に、
保護環は、切り離し後に行われる作製及び検出器組み立
て工程（例えば、試験）時、並びに意図されている最終
製品の関連する支持電子部品として組み立てられる際
に、既知の電位（例えば、アース）に接続することがで
きる。これにより、ＥＳＤが、ピクセルの部分を含んで
いるデバイスを損傷する機会が更に少なくなる。保護環
を既知の電位に接続するということはまた、保護環が導
電性でなければならないことを示している。
【０００４】活性領域にピクセルの部分を形成している
デバイスのＥＳＤ感受性は、これらデバイスが最初に作
製されるまでは予測できないことがしばしばである。Ｅ
ＳＤに対して極めて敏感なデバイスでは、保護をより強
める（即ち、保護環をより幅広にする）と有利である。
しかしながら、最適な保護環幅は、当初の設計時には決
定することができず、このことは、敏感なデバイス及び
保護環幅を含む設計は、保護環幅を評定し得るようにな
る前に、実地に作製して試験しなければならないことを
意味する。即ち、１回又はこれよりも多い回数で設計を
反復して実地に作製すると共に試験して初めて、最終設
計を求めることができるということである。更に、この
ことは、設計を完成するまでの時間が増大し、同時に、
保護環幅を最適化するためにフォトマスクを更に反復し
て形成する経費も増大することを意味する。各々の保護
環を配置するためには、フォトリソグラフィ式露光工具
を用いることができる。最後に、保護環幅は任意に大き
くすることはできない。というのは、保護環幅を大きく
すると、より大きな基板上により小さな検出器が作製さ
れることになって、基板当たりの製造される検出器の数
がより少なくなり、また経費にも悪影響を及ぼすからで
ある。
デバイスのＥＳＤ感受性は、これらデバイスが最初に作
製されるまでは予測できないことがしばしばである。Ｅ
ＳＤに対して極めて敏感なデバイスでは、保護をより強
める（即ち、保護環をより幅広にする）と有利である。
しかしながら、最適な保護環幅は、当初の設計時には決
定することができず、このことは、敏感なデバイス及び
保護環幅を含む設計は、保護環幅を評定し得るようにな
る前に、実地に作製して試験しなければならないことを
意味する。即ち、１回又はこれよりも多い回数で設計を
反復して実地に作製すると共に試験して初めて、最終設
計を求めることができるということである。更に、この
ことは、設計を完成するまでの時間が増大し、同時に、
保護環幅を最適化するためにフォトマスクを更に反復し
て形成する経費も増大することを意味する。各々の保護
環を配置するためには、フォトリソグラフィ式露光工具
を用いることができる。最後に、保護環幅は任意に大き
くすることはできない。というのは、保護環幅を大きく
すると、より大きな基板上により小さな検出器が作製さ
れることになって、基板当たりの製造される検出器の数
がより少なくなり、また経費にも悪影響を及ぼすからで
ある。
【０００５】従って、フォトマスクを再形成するのに関
連する時間及び経費を費やさずに、ＥＳＤ保護に最適な
幅を実験的に決定する目的で保護環幅を変更することが
出来るように、基板上の検出器相互の間に可変の保護環
幅を提供する手段が得られると望ましい。
連する時間及び経費を費やさずに、ＥＳＤ保護に最適な
幅を実験的に決定する目的で保護環幅を変更することが
出来るように、基板上の検出器相互の間に可変の保護環
幅を提供する手段が得られると望ましい。
【０００６】
【発明の概要】本発明によれば、個々の検出器について
の保護環の実効幅は、作製工程時に各々の検出器がオー
バーラップする量を選択することにより、２つのファク
タにわたって変化させることができる。両極端の場合に
は、隣接する検出器の保護環は、完全にオーバーラップ
するか或いはエッジ同士が突合せ接触するかのいずれか
となる。切り離し時の材料の損失を一切無視すると、後
者の構成では、保護環幅は、前者の構成の保護環幅の２
倍となる。本発明によれば、また、これら両極端の間の
任意のオーバーラップ量にすることができる。
の保護環の実効幅は、作製工程時に各々の検出器がオー
バーラップする量を選択することにより、２つのファク
タにわたって変化させることができる。両極端の場合に
は、隣接する検出器の保護環は、完全にオーバーラップ
するか或いはエッジ同士が突合せ接触するかのいずれか
となる。切り離し時の材料の損失を一切無視すると、後
者の構成では、保護環幅は、前者の構成の保護環幅の２
倍となる。本発明によれば、また、これら両極端の間の
任意のオーバーラップ量にすることができる。
【０００７】本発明の一面によれば、基板利用を最大化
する方法が提供され、この方法は、基板上に少なくとも
２つの検出器を設ける工程を含み、これらの２つの検出
器の各々はそれぞれ保護環を有し、２つの検出器の保護
環は、これら保護環がほぼ隣接するように配置される。
次いで、ほぼ隣接した保護環を、最低限のＥＳＤ保護を
提供する最大のオーバーラップが達成されるように配置
する。
する方法が提供され、この方法は、基板上に少なくとも
２つの検出器を設ける工程を含み、これらの２つの検出
器の各々はそれぞれ保護環を有し、２つの検出器の保護
環は、これら保護環がほぼ隣接するように配置される。
次いで、ほぼ隣接した保護環を、最低限のＥＳＤ保護を
提供する最大のオーバーラップが達成されるように配置
する。
【０００８】従って、本発明の目的は、可変の保護環幅
を提供することにある。このことは、検出器の寸法を最
小化することを可能にするという利点を有し、これによ
り、検出器に対して依然として十分なＥＳＤ保護を提供
しながら基板利用を最大化する。
を提供することにある。このことは、検出器の寸法を最
小化することを可能にするという利点を有し、これによ
り、検出器に対して依然として十分なＥＳＤ保護を提供
しながら基板利用を最大化する。
【０００９】本発明のその他の目的及び利点は、以下の
記載、図面及び請求項から明らかとなろう。
記載、図面及び請求項から明らかとなろう。
【００１０】
【発明の詳しい説明】本発明によれば、基板利用を最大
化するという目標は、保護環を用いてＥＳＤ保護を提供
するという相反する目標と均衡が図られる。当業界で
は、最大の保護環幅は最大のＥＳＤ保護を与えるが、最
小の保護環幅は最大の基板利用を与えるということが認
められている。従って、本発明は、検出器の寸法を最小
化することにより基板利用を最大化し、保護環幅を最小
化することにより検出器の寸法を最小化し、しかも、新
たなフォトマスクを形成せずにＥＳＤ保護を向上させる
機会を提供する。
化するという目標は、保護環を用いてＥＳＤ保護を提供
するという相反する目標と均衡が図られる。当業界で
は、最大の保護環幅は最大のＥＳＤ保護を与えるが、最
小の保護環幅は最大の基板利用を与えるということが認
められている。従って、本発明は、検出器の寸法を最小
化することにより基板利用を最大化し、保護環幅を最小
化することにより検出器の寸法を最小化し、しかも、新
たなフォトマスクを形成せずにＥＳＤ保護を向上させる
機会を提供する。
【００１１】ここで、図面について説明する。図面に
は、本発明の概念が示されている。図１では、単一の基
板１３上の２つの検出器１０及び１２がそれぞれ保護環
１４を有しており、保護環１４は典型的には、金属製で
あるので、少なくとも幾分かのＥＳＤ保護を提供するこ
とが可能である。保護環１４の幅は、約０．５ｍｍ〜約
１０ｃｍの範囲にある。各々の検出器の隣接した保護環
幅部分１４ａは、線１６の位置で突合せ接触している
が、オーバーラップしてはいない。このような構成は、
ＥＳＤ保護を最大化するが、検出器１０及び１２の寸法
を最大化するという欠点も有している。隣接した保護環
がすべて突合せ接触しており全くオーバーラップしてい
ない状態で、単一の基板上に複数の検出器を配置する
と、イメージャ（imager）の活性領域の最大寸法は限定
されているので、基板利用が最小になって不利である。
は、本発明の概念が示されている。図１では、単一の基
板１３上の２つの検出器１０及び１２がそれぞれ保護環
１４を有しており、保護環１４は典型的には、金属製で
あるので、少なくとも幾分かのＥＳＤ保護を提供するこ
とが可能である。保護環１４の幅は、約０．５ｍｍ〜約
１０ｃｍの範囲にある。各々の検出器の隣接した保護環
幅部分１４ａは、線１６の位置で突合せ接触している
が、オーバーラップしてはいない。このような構成は、
ＥＳＤ保護を最大化するが、検出器１０及び１２の寸法
を最大化するという欠点も有している。隣接した保護環
がすべて突合せ接触しており全くオーバーラップしてい
ない状態で、単一の基板上に複数の検出器を配置する
と、イメージャ（imager）の活性領域の最大寸法は限定
されているので、基板利用が最小になって不利である。
【００１２】基板利用に関するこの特定の問題は、図２
の構成によって補正することができる。同図では、ダイ
１０及び１２の隣接した保護環幅部分１４ａは、オーバ
ーラップ部分１８によって示すように、完全にオーバー
ラップしている。しかしながら、このような構成によっ
て提供されるＥＳＤ保護は、図１の構成に比べて必然的
に低下する。言うまでもなく、当業者には、検出器の用
途によっては、ＥＳＤ保護について不利な妥協をせずに
１００％のオーバーラップによって基板利用を最大化す
るという目標が達せられ得ることが理解されよう。逆
に、検出器の用途によっては、図１に示すように、保護
環をオーバーラップさせずに突合せ接触するようにして
初めて、十分なＥＳＤ保護という目標が達せられ得るこ
とも当業者には理解されよう。
の構成によって補正することができる。同図では、ダイ
１０及び１２の隣接した保護環幅部分１４ａは、オーバ
ーラップ部分１８によって示すように、完全にオーバー
ラップしている。しかしながら、このような構成によっ
て提供されるＥＳＤ保護は、図１の構成に比べて必然的
に低下する。言うまでもなく、当業者には、検出器の用
途によっては、ＥＳＤ保護について不利な妥協をせずに
１００％のオーバーラップによって基板利用を最大化す
るという目標が達せられ得ることが理解されよう。逆
に、検出器の用途によっては、図１に示すように、保護
環をオーバーラップさせずに突合せ接触するようにして
初めて、十分なＥＳＤ保護という目標が達せられ得るこ
とも当業者には理解されよう。
【００１３】本発明によれば、保護環幅の部分的なオー
バーラップによって、しばしば、十分なＥＳＤ保護を提
供することができる。即ち、図１の全くオーバーラップ
のない場合又は図２の１００％のオーバーラップの場合
のいずれをも要求せずに、基板利用及びＥＳＤ保護の両
方を最大化するという目標を達成することができる。図
３に、隣接した保護環幅部分１４ａの部分的なオーバー
ラップを示す部分的オーバーラップ部分２０が示されて
いる。言うまでもなく、部分的オーバーラップの量は変
化させることができ、図３に示す部分的オーバーラップ
の量は、本発明の可変の保護環幅の概念を限定するもの
と考えるべきでないことは当業者には理解されよう。
バーラップによって、しばしば、十分なＥＳＤ保護を提
供することができる。即ち、図１の全くオーバーラップ
のない場合又は図２の１００％のオーバーラップの場合
のいずれをも要求せずに、基板利用及びＥＳＤ保護の両
方を最大化するという目標を達成することができる。図
３に、隣接した保護環幅部分１４ａの部分的なオーバー
ラップを示す部分的オーバーラップ部分２０が示されて
いる。言うまでもなく、部分的オーバーラップの量は変
化させることができ、図３に示す部分的オーバーラップ
の量は、本発明の可変の保護環幅の概念を限定するもの
と考えるべきでないことは当業者には理解されよう。
【００１４】さて、図１及び図２に示すように両極端で
は、隣接する検出器１０及び１２の保護環１４ａは、エ
ッジとエッジとを突合せ接触させる（図１）か、又は完
全にオーバーラップさせる（図２）かのいずれかにする
ことができ、切り離し時の材料の損失を一切無視する
と、前者の構成では保護環幅は、後者の構成の保護環幅
の２倍となる。本発明によれば、また、これら両極端に
加えて、更なるフォトマスクの形成を一切必要としない
で両極端の間の任意の量のオーバーラップ（図３）を達
成することもできる。
は、隣接する検出器１０及び１２の保護環１４ａは、エ
ッジとエッジとを突合せ接触させる（図１）か、又は完
全にオーバーラップさせる（図２）かのいずれかにする
ことができ、切り離し時の材料の損失を一切無視する
と、前者の構成では保護環幅は、後者の構成の保護環幅
の２倍となる。本発明によれば、また、これら両極端に
加えて、更なるフォトマスクの形成を一切必要としない
で両極端の間の任意の量のオーバーラップ（図３）を達
成することもできる。
【００１５】ここでの議論を通じて言及している保護環
は、２つ以上の態様で形成することができる。最も単純
な実施例は、単一の導電性材料層（導電層２２と呼ぶ）
を有するものであろう。図４は、図１の検出器１２の保
護環幅部分１４ａ及び基板１３の右側エッジ部分の断面
図である。
は、２つ以上の態様で形成することができる。最も単純
な実施例は、単一の導電性材料層（導電層２２と呼ぶ）
を有するものであろう。図４は、図１の検出器１２の保
護環幅部分１４ａ及び基板１３の右側エッジ部分の断面
図である。
【００１６】図５は、図４に示すものと同じ区域の図で
あるが、保護環が、第１の導電層２２及び第２の導電層
２４として示されている２つの導電性材料層によって形
成されている点が異なる。導電層は、例えば、Ｍｏ、Ａ
ｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ及びＩＴＯ、又はこれらの材
料若しくは類似の材料から成る任意の多層の組み合わせ
を含むことができ、厚みは典型的には、約０．０５ミク
ロン〜１．０ミクロンである。各々の導電層を多層とす
ることができる。
あるが、保護環が、第１の導電層２２及び第２の導電層
２４として示されている２つの導電性材料層によって形
成されている点が異なる。導電層は、例えば、Ｍｏ、Ａ
ｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ及びＩＴＯ、又はこれらの材
料若しくは類似の材料から成る任意の多層の組み合わせ
を含むことができ、厚みは典型的には、約０．０５ミク
ロン〜１．０ミクロンである。各々の導電層を多層とす
ることができる。
【００１７】図６は、更にもう１つの実施例を示してお
り、ここでは、保護環は、１つの非導電性材料層２６に
よって分離された２つの異なる導電性材料層２２及び２
４で構成されている。
り、ここでは、保護環は、１つの非導電性材料層２６に
よって分離された２つの異なる導電性材料層２２及び２
４で構成されている。
【００１８】図７は、図４に示すものと同じ区域の図で
あり、保護環が、２つの導電性材料層、即ち、導電層２
２及び２４によって形成されている。非導電性材料は、
酸化ケイ素若しくは窒化ケイ素等の無機誘電体、ポリイ
ミド（polymide）等の有機誘電体、又はこれらの材料か
ら成る多層の組み合わせを含むことができ、厚みは典型
的には、約０．１ミクロン〜２ミクロンである。導電層
２２及び２４は、保護環の区域において非導電性材料２
６によって分離されており、導電層２２と導電層２４と
の間に、バイア（via）２８と一般に呼ばれる導電性経
路を備えている。バイア２８は、第１の導電層２２と第
２の導電層２４との間に導電性経路を確立する目的で、
保護環の複数部分において非導電性材料２６を排除して
いる。バイアは、保護環のいくつかの区域に非導電性材
料２６が存在しないことを大きな理由として第２の導電
層２４と同じ材料で第２の導電層２４と同時に充填され
る。
あり、保護環が、２つの導電性材料層、即ち、導電層２
２及び２４によって形成されている。非導電性材料は、
酸化ケイ素若しくは窒化ケイ素等の無機誘電体、ポリイ
ミド（polymide）等の有機誘電体、又はこれらの材料か
ら成る多層の組み合わせを含むことができ、厚みは典型
的には、約０．１ミクロン〜２ミクロンである。導電層
２２及び２４は、保護環の区域において非導電性材料２
６によって分離されており、導電層２２と導電層２４と
の間に、バイア（via）２８と一般に呼ばれる導電性経
路を備えている。バイア２８は、第１の導電層２２と第
２の導電層２４との間に導電性経路を確立する目的で、
保護環の複数部分において非導電性材料２６を排除して
いる。バイアは、保護環のいくつかの区域に非導電性材
料２６が存在しないことを大きな理由として第２の導電
層２４と同じ材料で第２の導電層２４と同時に充填され
る。
【００１９】図８は、図４に示すものと同じ区域の図で
あり、保護環は、３つの導電性材料層（第１の導電層２
２、第２の導電層２４及び第３の導電層３２）によって
形成されている。
あり、保護環は、３つの導電性材料層（第１の導電層２
２、第２の導電層２４及び第３の導電層３２）によって
形成されている。
【００２０】図９もまた、図４に示すものと同じ区域の
図であり、保護環は、３つの導電性材料層（第１の導電
層２２、第２の導電層２４及び第３の導電層３２）によ
って形成されており、保護環区域において、第２の導電
層２４が非導電性材料の層２６によって第３の導電層３
２から分離されている。
図であり、保護環は、３つの導電性材料層（第１の導電
層２２、第２の導電層２４及び第３の導電層３２）によ
って形成されており、保護環区域において、第２の導電
層２４が非導電性材料の層２６によって第３の導電層３
２から分離されている。
【００２１】図１０もやはり、図４に示すものと同じ区
域の図であり、保護環は、３つの導電性材料層（第１の
導電層２２、第２の導電層２４及び第３の導電層３２）
によって形成されており、保護環区域において、第１の
導電層２２が非導電性材料の層２６によって第２の導電
層２４から分離されている。
域の図であり、保護環は、３つの導電性材料層（第１の
導電層２２、第２の導電層２４及び第３の導電層３２）
によって形成されており、保護環区域において、第１の
導電層２２が非導電性材料の層２６によって第２の導電
層２４から分離されている。
【００２２】図１１もまた、図４に示すものと同じ区域
の図であり、保護環は、３つの導電性材料層（第１の導
電層２２、第２の導電層２４及び第３の導電層３２）に
よって形成されている。この実施例では、第１の導電層
２２は非導電性材料層２６によって第２の導電層２４か
ら分離されており、第２の導電層２４は非導電性材料の
層３０によって第３の導電層３２から分離されている。
の図であり、保護環は、３つの導電性材料層（第１の導
電層２２、第２の導電層２４及び第３の導電層３２）に
よって形成されている。この実施例では、第１の導電層
２２は非導電性材料層２６によって第２の導電層２４か
ら分離されており、第２の導電層２４は非導電性材料の
層３０によって第３の導電層３２から分離されている。
【００２３】図１２は、図４に示すものと同じ区域の図
であり、保護環は、３つの導電性材料層（第１の導電層
２２、第２の導電層２４及び第３の導電層３２）によっ
て形成されている。第２の導電層２４は、バイア２８の
区域を除き、非導電性材料層２６によって第３の導電層
３２から分離されている。
であり、保護環は、３つの導電性材料層（第１の導電層
２２、第２の導電層２４及び第３の導電層３２）によっ
て形成されている。第２の導電層２４は、バイア２８の
区域を除き、非導電性材料層２６によって第３の導電層
３２から分離されている。
【００２４】図１３もまた、図４に示すものと同じ区域
の図であり、保護環は、３つの導電性材料層（第１の導
電層２２、第２の導電層２４及び第３の導電層３２）に
よって形成されており、第１の導電層２２が、バイア２
８の区域を除き、非導電性材料層２６によって第２の導
電層２４から分離されている。
の図であり、保護環は、３つの導電性材料層（第１の導
電層２２、第２の導電層２４及び第３の導電層３２）に
よって形成されており、第１の導電層２２が、バイア２
８の区域を除き、非導電性材料層２６によって第２の導
電層２４から分離されている。
【００２５】図１４もやはり、図４に示すものと同じ区
域の図である。図１４では、保護環は、３つの導電性材
料層（第１の導電層２２、第２の導電層２４及び第３の
導電層３２）によって形成されている。第１の導電層２
２は、バイア２８の区域を除き、非導電性材料層２６に
よって第２の導電層２４から分離されている。また、第
２の導電層２４は、非導電性材料層３０によって第３の
導電層３２から分離されている。
域の図である。図１４では、保護環は、３つの導電性材
料層（第１の導電層２２、第２の導電層２４及び第３の
導電層３２）によって形成されている。第１の導電層２
２は、バイア２８の区域を除き、非導電性材料層２６に
よって第２の導電層２４から分離されている。また、第
２の導電層２４は、非導電性材料層３０によって第３の
導電層３２から分離されている。
【００２６】図１５は、図４に示すものと同じ区域の更
にもう１つの図であり、保護環はこの場合にも、３つの
導電性材料層（第１の導電層２２、第２の導電層２４及
び第３の導電層３２）によって形成されている。この実
施例では、第１の導電層２２は、非導電性材料層２６に
よって第２の導電層２４から分離されている。加えて、
第２の導電層２４は、バイア２８の区域を除き、非導電
性材料層３０によって第３の導電層３２から分離されて
いる。
にもう１つの図であり、保護環はこの場合にも、３つの
導電性材料層（第１の導電層２２、第２の導電層２４及
び第３の導電層３２）によって形成されている。この実
施例では、第１の導電層２２は、非導電性材料層２６に
よって第２の導電層２４から分離されている。加えて、
第２の導電層２４は、バイア２８の区域を除き、非導電
性材料層３０によって第３の導電層３２から分離されて
いる。
【００２７】図１６は、図４に示すものと同じ区域の更
にもう１つの図であり、この場合にも、保護環は、３つ
の導電性材料層（第１の導電層２２、第２の導電層２４
及び第３の導電層３２）によって形成されている。図１
６の実施例では、第１の導電層２２は、バイア２８の区
域を除き、非導電性材料層２６によって第２の導電層２
４から分離されている。更に、第２の導電層２４は、バ
イア２８の区域を除き、非導電性材料層３０によって第
３の導電層３２から分離されている。
にもう１つの図であり、この場合にも、保護環は、３つ
の導電性材料層（第１の導電層２２、第２の導電層２４
及び第３の導電層３２）によって形成されている。図１
６の実施例では、第１の導電層２２は、バイア２８の区
域を除き、非導電性材料層２６によって第２の導電層２
４から分離されている。更に、第２の導電層２４は、バ
イア２８の区域を除き、非導電性材料層３０によって第
３の導電層３２から分離されている。
【００２８】図１７に示す本発明の更にもう１つの実施
例も、図４に示すものと同じ区域の図である。図１７で
は、保護環はやはり、３つの導電性材料層（第１の導電
層２２、第２の導電層２４及び第３の導電層３２）によ
って形成されている。第１の導電層２２は、バイア２８
の区域を除き、非導電性材料層２６によって第２の導電
層２４から分離されている。第２の導電層２４は、第２
のバイア３４の区域を除き、非導電性材料層３０によっ
て第３の導電層３２から分離されている。
例も、図４に示すものと同じ区域の図である。図１７で
は、保護環はやはり、３つの導電性材料層（第１の導電
層２２、第２の導電層２４及び第３の導電層３２）によ
って形成されている。第１の導電層２２は、バイア２８
の区域を除き、非導電性材料層２６によって第２の導電
層２４から分離されている。第２の導電層２４は、第２
のバイア３４の区域を除き、非導電性材料層３０によっ
て第３の導電層３２から分離されている。
【００２９】本発明は、基板利用を最大化するものであ
る。これは、検出器及び保護環幅部分の配置によって上
述のようにして達成される。更に、各々の検出器を配置
するために、フォトリソグラフィ式露光工具を用いるこ
とができる。基板利用は、基板を部分的に貫通するよう
にスクライビングし、スクライビングされた区域を画定
すると共に、スクライビングされた区域で基板を破断す
るか又はノコ切断して、検出器の各々を他の各々の検出
器から切り離すことにより、更に最大化することができ
る。
る。これは、検出器及び保護環幅部分の配置によって上
述のようにして達成される。更に、各々の検出器を配置
するために、フォトリソグラフィ式露光工具を用いるこ
とができる。基板利用は、基板を部分的に貫通するよう
にスクライビングし、スクライビングされた区域を画定
すると共に、スクライビングされた区域で基板を破断す
るか又はノコ切断して、検出器の各々を他の各々の検出
器から切り離すことにより、更に最大化することができ
る。
【００３０】当業者には理解されるように、保護環の形
成形態は、上述した形成形態に限定されるわけではな
い。係属中の米国特許出願第０８／９９６，２５０号に
は、耐腐蝕性のイメージャが記載され請求されている。
尚、本特許出願はここに参照されるべきものである。保
護環は、当業界で公知の多くの異なる形成形態のうち１
つを有するものであってよく、具体的には、３つの導電
層と、２つまでの誘電層と、導電層の間の２つまでのバ
イアとを備えたものであってよい。
成形態は、上述した形成形態に限定されるわけではな
い。係属中の米国特許出願第０８／９９６，２５０号に
は、耐腐蝕性のイメージャが記載され請求されている。
尚、本特許出願はここに参照されるべきものである。保
護環は、当業界で公知の多くの異なる形成形態のうち１
つを有するものであってよく、具体的には、３つの導電
層と、２つまでの誘電層と、導電層の間の２つまでのバ
イアとを備えたものであってよい。
【００３１】いくつかの好ましい実施例を具体的に参照
しながら本発明を詳細に記載したが、本発明の要旨の範
囲内で改変及び変形を行い得ることを理解されたい。
しながら本発明を詳細に記載したが、本発明の要旨の範
囲内で改変及び変形を行い得ることを理解されたい。
【図１】単一の基板上の、突合せ接触した保護環を有す
る２つの個別の検出器を示す図である。
る２つの個別の検出器を示す図である。
【図２】隣接した保護環が１００％のオーバーラップを
持つ２つの個別の検出器を示す図である。
持つ２つの個別の検出器を示す図である。
【図３】隣接した保護環が部分的なオーバーラップを持
つ２つの個別の検出器を示す図である。
つ２つの個別の検出器を示す図である。
【図４】保護環を単一の導電性材料層で構成した保護環
の実施例を示す図である。
の実施例を示す図である。
【図５】保護環を２つの異なる導電性材料層で構成した
保護環のもう１つの実施例を示す図である。
保護環のもう１つの実施例を示す図である。
【図６】保護環を１つの非導電性材料層で分離された２
つの異なる導電性材料層で構成した更にもう１つの実施
例を示す図である。
つの異なる導電性材料層で構成した更にもう１つの実施
例を示す図である。
【図７】保護環が、その一部のみにおいて１つの非導電
性材料層によって分離された２つの異なる導電性材料層
で構成され、保護環の残りの部分においては２つの導電
性材料層の間に導電性経路が確立されている更にもう１
つの代替的な実施例を示す図である。
性材料層によって分離された２つの異なる導電性材料層
で構成され、保護環の残りの部分においては２つの導電
性材料層の間に導電性経路が確立されている更にもう１
つの代替的な実施例を示す図である。
【図８】本発明の更なる実施例を示す図である。
【図９】本発明の更なる実施例を示す図である。
【図１０】本発明の更なる実施例を示す図である。
【図１１】本発明の更なる実施例を示す図である。
【図１２】本発明の更なる実施例を示す図である。
【図１３】本発明の更なる実施例を示す図である。
【図１４】本発明の更なる実施例を示す図である。
【図１５】本発明の更なる実施例を示す図である。
【図１６】本発明の更なる実施例を示す図である。
【図１７】本発明の更なる実施例を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・フォレスト・クワスニック アメリカ合衆国、カリフォルニア州、パ ロ・アルト、エヴァーグリーン・ドライ ブ、3607番 (72)発明者 ローランド・フレデリック・サウンダース アメリカ合衆国、ウィスコンシン州、ハー トランド、ウィンドライズ・サークル、ユ ニット・472ディ、ダブリュ309・エヌ5518 (72)発明者 ハビビ・ヴァフィ アメリカ合衆国、ウィスコンシン州、ワウ ケシャ、ノース・ユニヴァーシティ・ドラ イブ・ナンバー２、2821番
Claims (18)
- 【請求項１】 フラット・パネル型の表示器又は検出器
の作製時の基板利用を最大化する方法であって、 各々がそれぞれ保護環幅を有する少なくとも２つの検出
器を前記基板上に設ける工程と、 前記少なくとも２つの検出器の各々の前記保護環幅の少
なくとも一部をほぼ隣接するように配置する工程と、 各々の表示器又は検出器に静電気放電保護を提供しなが
ら、前記のほぼ隣接する保護環幅部分のエッジ部分が少
なくとも接触するように、前記のほぼ隣接する保護環幅
部分を配置し、前記少なくとも２つの検出器の各々が他
の検出器から切り離されるようにした工程と、を含んで
いることを特徴とする、基板利用を最大化する方法。 - 【請求項２】 前記のほぼ隣接する保護環幅部分を配置
する前記工程は、前記のほぼ隣接する保護環幅部分を部
分的にオーバーラップさせる工程を含んでいる請求項１
に記載の基板利用を最大化する方法。 - 【請求項３】 前記のほぼ隣接する保護環幅部分を配置
する前記工程は、一方のほぼ隣接する保護環幅部分を他
方のほぼ隣接する保護環幅部分に完全にオーバーラップ
させる工程を含んでいる請求項１に記載の基板利用を最
大化する方法。 - 【請求項４】 前記のほぼ隣接する保護環幅部分を配置
する前記工程は、一方のほぼ隣接する保護環幅部分のエ
ッジ部分を他方のほぼ隣接する保護環幅部分のエッジ部
分と突合せ接触させる工程を含んでいる請求項１に記載
の基板利用を最大化する方法。 - 【請求項５】 前記保護環幅は、約０．５ｍｍ〜約１０
ｃｍである請求項１に記載の基板利用を最大化する方
法。 - 【請求項６】 前記基板を部分的に貫通するようにスク
ライビングして、スクライビングされた区域を画定する
工程と、 該スクライビングされた区域で前記基板を破断して、前
記少なくとも２つの検出器の各々を前記少なくとも２つ
の検出器の各々を他の検出器から切り離す工程と、を更
に含んでいる請求項１に記載の基板利用を最大化する方
法。 - 【請求項７】 前記基板をノコ切断して、前記少なくと
も２つの検出器の各々を他の検出器から切り離す工程を
更に含んでいる請求項６に記載の基板利用を最大化する
方法。 - 【請求項８】 フォトリソグラフィ式露光工具を用いて
各々の検出器を配置する工程を更に含んでいる請求項１
に記載の基板利用を最大化する方法。 - 【請求項９】 単一の導電性材料層により各々の保護環
を形成する工程と、 前記少なくとも２つの検出器の各々を他の検出器から切
り離す工程と、を更に含んでいる請求項１に記載の基板
利用を最大化する方法。 - 【請求項１０】 多数の導電性材料層で前記保護環を形
成する工程を更に含んでいる請求項１に記載の基板利用
を最大化する方法。 - 【請求項１１】 少なくとも１つの非導電性材料層を設
けて、少なくとも２つの隣接する導電層を分離する工程
を更に含んでいる請求項１０に記載の基板利用を最大化
する方法。 - 【請求項１２】 前記導電性材料層又は非導電性材料層
の少なくとも１つに少なくとも１つのバイアを形成して
設ける工程を更に含んでいる請求項１１に記載の基板利
用を最大化する方法。 - 【請求項１３】 少なくとも１つの非導電性材料層が、
前記少なくとも１つのバイアの位置を除き、隣接した導
電性材料層を分離している請求項１２に記載の基板利用
を最大化する方法。 - 【請求項１４】 非導電性材料層を挟んだ第１及び第２
の導電性材料で前記保護環を形成する工程を更に含んで
おり、これにより、前記第１及び第２の導電層に導電性
経路が存在しないようにする請求項１に記載の基板利用
を最大化する方法。 - 【請求項１５】 各々がそれぞれ保護環幅を有する少な
くとも２つの検出器を設ける工程と、 前記少なくとも２つの検出器の一方の前記保護環幅の少
なくとも一部を前記少なくとも２つの検出器の他方の前
記保護環幅の少なくとも一部にオーバーラップさせるこ
とにより検出器寸法を最小化するように、前記少なくと
も２つの検出器を配置する工程と、を含んでいることを
特徴とする、基板利用を最大化する方法。 - 【請求項１６】 配置する前記工程は、一方の検出器の
保護環幅を他方の検出器の隣接する保護環幅に完全にオ
ーバーラップさせる工程を含んでいる請求項１５に記載
の基板利用を最大化する方法。 - 【請求項１７】 配置する前記工程は、一方の検出器の
保護環幅を他方の検出器の隣接する保護環幅に部分的に
オーバーラップさせる工程を含んでいる請求項１５に記
載の基板利用を最大化する方法。 - 【請求項１８】 前記基板に静電気放電保護を施す工程
を更に含んでいる請求項１５に記載の基板利用を最大化
する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/218,259 US6073343A (en) | 1998-12-22 | 1998-12-22 | Method of providing a variable guard ring width between detectors on a substrate |
| US09/218259 | 1998-12-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000307093A true JP2000307093A (ja) | 2000-11-02 |
Family
ID=22814398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11338989A Withdrawn JP2000307093A (ja) | 1998-12-22 | 1999-11-30 | 基板利用を最大化する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6073343A (ja) |
| JP (1) | JP2000307093A (ja) |
| FR (1) | FR2787638B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452164C (zh) * | 2005-12-29 | 2009-01-14 | 统宝光电股份有限公司 | 具有可隔绝外界静电的驱动电路板的显示模块 |
| JP2012155607A (ja) * | 2011-01-27 | 2012-08-16 | Dainippon Printing Co Ltd | 多面付けワーク基板および多面付けワーク基板の製造方法 |
| JP2019064271A (ja) * | 2018-12-19 | 2019-04-25 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． | 流体吐出デバイス |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4109944B2 (ja) * | 2002-09-20 | 2008-07-02 | キヤノン株式会社 | 固体撮像装置の製造方法 |
| US6946661B2 (en) * | 2002-12-23 | 2005-09-20 | Ge Medical Systems Global Technology Company, Llc | Methods and apparatus for X-ray image detector assemblies |
| FI115109B (fi) * | 2003-01-22 | 2005-02-28 | Nokia Corp | Tunnistusjärjestely ja tunnistusjärjestelyn käsittävä matkaviestin |
| US7350160B2 (en) * | 2003-06-24 | 2008-03-25 | International Business Machines Corporation | Method of displaying a guard ring within an integrated circuit |
| US8447077B2 (en) | 2006-09-11 | 2013-05-21 | Validity Sensors, Inc. | Method and apparatus for fingerprint motion tracking using an in-line array |
| US8229184B2 (en) | 2004-04-16 | 2012-07-24 | Validity Sensors, Inc. | Method and algorithm for accurate finger motion tracking |
| US8358815B2 (en) | 2004-04-16 | 2013-01-22 | Validity Sensors, Inc. | Method and apparatus for two-dimensional finger motion tracking and control |
| US8131026B2 (en) | 2004-04-16 | 2012-03-06 | Validity Sensors, Inc. | Method and apparatus for fingerprint image reconstruction |
| US8165355B2 (en) | 2006-09-11 | 2012-04-24 | Validity Sensors, Inc. | Method and apparatus for fingerprint motion tracking using an in-line array for use in navigation applications |
| US8175345B2 (en) | 2004-04-16 | 2012-05-08 | Validity Sensors, Inc. | Unitized ergonomic two-dimensional fingerprint motion tracking device and method |
| WO2005106774A2 (en) * | 2004-04-23 | 2005-11-10 | Validity Sensors, Inc. | Methods and apparatus for acquiring a swiped fingerprint image |
| EP1800243B1 (en) | 2004-10-04 | 2010-08-11 | Validity Sensors, Inc. | Fingerprint sensing assemblies comprising a substrate |
| US20100060757A1 (en) * | 2006-12-11 | 2010-03-11 | Fujifilm Corporation | Solid-state image pickup device |
| US8107212B2 (en) | 2007-04-30 | 2012-01-31 | Validity Sensors, Inc. | Apparatus and method for protecting fingerprint sensing circuitry from electrostatic discharge |
| US8290150B2 (en) | 2007-05-11 | 2012-10-16 | Validity Sensors, Inc. | Method and system for electronically securing an electronic device using physically unclonable functions |
| US7687790B2 (en) * | 2007-06-07 | 2010-03-30 | General Electric Company | EMI shielding of digital x-ray detectors with non-metallic enclosures |
| US8276816B2 (en) | 2007-12-14 | 2012-10-02 | Validity Sensors, Inc. | Smart card system with ergonomic fingerprint sensor and method of using |
| US8204281B2 (en) | 2007-12-14 | 2012-06-19 | Validity Sensors, Inc. | System and method to remove artifacts from fingerprint sensor scans |
| US8005276B2 (en) | 2008-04-04 | 2011-08-23 | Validity Sensors, Inc. | Apparatus and method for reducing parasitic capacitive coupling and noise in fingerprint sensing circuits |
| US8116540B2 (en) | 2008-04-04 | 2012-02-14 | Validity Sensors, Inc. | Apparatus and method for reducing noise in fingerprint sensing circuits |
| WO2010036445A1 (en) | 2008-07-22 | 2010-04-01 | Validity Sensors, Inc. | System, device and method for securing a device component |
| US8391568B2 (en) | 2008-11-10 | 2013-03-05 | Validity Sensors, Inc. | System and method for improved scanning of fingerprint edges |
| US8600122B2 (en) | 2009-01-15 | 2013-12-03 | Validity Sensors, Inc. | Apparatus and method for culling substantially redundant data in fingerprint sensing circuits |
| US8278946B2 (en) | 2009-01-15 | 2012-10-02 | Validity Sensors, Inc. | Apparatus and method for detecting finger activity on a fingerprint sensor |
| US8374407B2 (en) | 2009-01-28 | 2013-02-12 | Validity Sensors, Inc. | Live finger detection |
| US9336428B2 (en) | 2009-10-30 | 2016-05-10 | Synaptics Incorporated | Integrated fingerprint sensor and display |
| US9400911B2 (en) | 2009-10-30 | 2016-07-26 | Synaptics Incorporated | Fingerprint sensor and integratable electronic display |
| US9274553B2 (en) | 2009-10-30 | 2016-03-01 | Synaptics Incorporated | Fingerprint sensor and integratable electronic display |
| US8791792B2 (en) | 2010-01-15 | 2014-07-29 | Idex Asa | Electronic imager using an impedance sensor grid array mounted on or about a switch and method of making |
| US8866347B2 (en) | 2010-01-15 | 2014-10-21 | Idex Asa | Biometric image sensing |
| US8421890B2 (en) | 2010-01-15 | 2013-04-16 | Picofield Technologies, Inc. | Electronic imager using an impedance sensor grid array and method of making |
| US9666635B2 (en) | 2010-02-19 | 2017-05-30 | Synaptics Incorporated | Fingerprint sensing circuit |
| US8716613B2 (en) | 2010-03-02 | 2014-05-06 | Synaptics Incoporated | Apparatus and method for electrostatic discharge protection |
| US9001040B2 (en) | 2010-06-02 | 2015-04-07 | Synaptics Incorporated | Integrated fingerprint sensor and navigation device |
| US8331096B2 (en) | 2010-08-20 | 2012-12-11 | Validity Sensors, Inc. | Fingerprint acquisition expansion card apparatus |
| US8399847B2 (en) | 2010-11-11 | 2013-03-19 | General Electric Company | Ruggedized enclosure for a radiographic device |
| US8538097B2 (en) | 2011-01-26 | 2013-09-17 | Validity Sensors, Inc. | User input utilizing dual line scanner apparatus and method |
| US8594393B2 (en) | 2011-01-26 | 2013-11-26 | Validity Sensors | System for and method of image reconstruction with dual line scanner using line counts |
| GB2489100A (en) | 2011-03-16 | 2012-09-19 | Validity Sensors Inc | Wafer-level packaging for a fingerprint sensor |
| WO2013033630A1 (en) | 2011-08-31 | 2013-03-07 | Lanx, Inc. | Lateral Retractor System and Methods of Use |
| US10043052B2 (en) | 2011-10-27 | 2018-08-07 | Synaptics Incorporated | Electronic device packages and methods |
| US9195877B2 (en) | 2011-12-23 | 2015-11-24 | Synaptics Incorporated | Methods and devices for capacitive image sensing |
| US9785299B2 (en) | 2012-01-03 | 2017-10-10 | Synaptics Incorporated | Structures and manufacturing methods for glass covered electronic devices |
| US9251329B2 (en) | 2012-03-27 | 2016-02-02 | Synaptics Incorporated | Button depress wakeup and wakeup strategy |
| US9268991B2 (en) | 2012-03-27 | 2016-02-23 | Synaptics Incorporated | Method of and system for enrolling and matching biometric data |
| US9137438B2 (en) | 2012-03-27 | 2015-09-15 | Synaptics Incorporated | Biometric object sensor and method |
| US9600709B2 (en) | 2012-03-28 | 2017-03-21 | Synaptics Incorporated | Methods and systems for enrolling biometric data |
| US9152838B2 (en) | 2012-03-29 | 2015-10-06 | Synaptics Incorporated | Fingerprint sensor packagings and methods |
| CN109407862B (zh) | 2012-04-10 | 2022-03-11 | 傲迪司威生物识别公司 | 生物计量感测 |
| US9665762B2 (en) | 2013-01-11 | 2017-05-30 | Synaptics Incorporated | Tiered wakeup strategy |
| US11053085B2 (en) | 2019-12-09 | 2021-07-06 | Frazier Industrial Company | Lane divider retention system |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4638345A (en) * | 1983-06-01 | 1987-01-20 | Rca Corporation | IR imaging array and method of making same |
| US4548671A (en) * | 1984-07-23 | 1985-10-22 | Rca Corporation | Method of making a charge-coupled device imager which includes an array of Schottky-barrier detectors |
| US4857979A (en) * | 1988-06-20 | 1989-08-15 | Ford Aerospace & Communications Corporation | Platinum silicide imager |
| US5221856A (en) * | 1989-04-05 | 1993-06-22 | U.S. Philips Corp. | Bipolar transistor with floating guard region under extrinsic base |
| US4988636A (en) * | 1990-01-29 | 1991-01-29 | International Business Machines Corporation | Method of making bit stack compatible input/output circuits |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| US5497146A (en) * | 1992-06-03 | 1996-03-05 | Frontec, Incorporated | Matrix wiring substrates |
| WO1994003928A1 (en) * | 1992-08-06 | 1994-02-17 | Harris Corporation | High voltage protection using scrs |
| US5859450A (en) * | 1997-09-30 | 1999-01-12 | Intel Corporation | Dark current reducing guard ring |
-
1998
- 1998-12-22 US US09/218,259 patent/US6073343A/en not_active Expired - Fee Related
-
1999
- 1999-11-30 JP JP11338989A patent/JP2000307093A/ja not_active Withdrawn
- 1999-12-22 FR FR9916294A patent/FR2787638B1/fr not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100452164C (zh) * | 2005-12-29 | 2009-01-14 | 统宝光电股份有限公司 | 具有可隔绝外界静电的驱动电路板的显示模块 |
| JP2012155607A (ja) * | 2011-01-27 | 2012-08-16 | Dainippon Printing Co Ltd | 多面付けワーク基板および多面付けワーク基板の製造方法 |
| JP2019064271A (ja) * | 2018-12-19 | 2019-04-25 | ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． | 流体吐出デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| US6073343A (en) | 2000-06-13 |
| FR2787638B1 (fr) | 2005-02-11 |
| FR2787638A1 (fr) | 2000-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000307093A (ja) | 基板利用を最大化する方法 | |
| US9958973B2 (en) | Touch panel and touch panel-integrated organic light emitting display device | |
| TWI403943B (zh) | 觸控螢幕面板，其之製造方法，以及包含其之顯示器 | |
| KR20240024148A (ko) | 표시 장치 및 이의 제조 방법 | |
| US6297869B1 (en) | Substrate and a liquid crystal display panel capable of being cut by using a laser and a method for manufacturing the same | |
| AU2019250004B2 (en) | Display substrate and method for manufacturing same, display panel, and display device | |
| CN104900589B (zh) | 阵列基板及其制作方法、显示器件 | |
| KR102508329B1 (ko) | 플렉서블 표시 장치 | |
| EP3712753B1 (en) | Display device | |
| US11462491B2 (en) | Array substrate and manufacturing method thereof | |
| KR102615232B1 (ko) | 인셀 터치형 액정표시장치 및 그 제조방법 | |
| US20130162552A1 (en) | Touch devices and fabrication methods thereof | |
| US20180292927A1 (en) | Touch electrode array and touch display apparatus | |
| US9443889B2 (en) | Method for manufacturing array substrate | |
| KR20160077961A (ko) | 터치 패널 일체형 유기발광 표시장치 | |
| JP2009237587A (ja) | 液晶表示装置用基板、液晶表示装置及びその製造方法 | |
| CN108461492B (zh) | 薄膜晶体管阵列基板、显示面板以及显示装置 | |
| JP4491375B2 (ja) | 液晶表示装置の製造方法 | |
| JP2014534528A (ja) | マルチタッチが可能な単一層容量性タッチパネル | |
| US20190371826A1 (en) | Thin film transistor array substrate, display panel and display device | |
| WO2019165699A1 (zh) | 阵列基板、显示面板及其制备方法 | |
| JP2002182239A (ja) | 反射型平面表示装置用アレイ基板 | |
| JPH1115017A (ja) | 液晶表示装置及びその製造方法 | |
| US11301095B2 (en) | Touch screen, method for manufacturing touch screen and display device | |
| JPH1062814A (ja) | Ｔｆｔ液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070907 |