JP2000306950A - フリップチップ実装基板及びその実装方法 - Google Patents
フリップチップ実装基板及びその実装方法Info
- Publication number
- JP2000306950A JP2000306950A JP11116891A JP11689199A JP2000306950A JP 2000306950 A JP2000306950 A JP 2000306950A JP 11116891 A JP11116891 A JP 11116891A JP 11689199 A JP11689199 A JP 11689199A JP 2000306950 A JP2000306950 A JP 2000306950A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- row
- pitch
- terminals
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 フリップチップ実装するときに、端子とパン
プ間に発生するずれの発生を防止することにより、接続
面積の不足や、傾きの発生により接続不良となる不都合
発生を未然に防止する。 【解決手段】 端子２と金属突起のパンブ３間の電気的
接続を行なうフリップチップ実装基板であって、常温時
において、端子間ピッチＰ２をパンプ３のピッチＰ１よ
りも小さく設定することで、加熱時において端子列の全
ての端子と金属突起列のパンプ３の全てが、ずれ量δＬ
2の範囲内で電気的接続を可能にする。
プ間に発生するずれの発生を防止することにより、接続
面積の不足や、傾きの発生により接続不良となる不都合
発生を未然に防止する。 【解決手段】 端子２と金属突起のパンブ３間の電気的
接続を行なうフリップチップ実装基板であって、常温時
において、端子間ピッチＰ２をパンプ３のピッチＰ１よ
りも小さく設定することで、加熱時において端子列の全
ての端子と金属突起列のパンプ３の全てが、ずれ量δＬ
2の範囲内で電気的接続を可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ実
装基板及びフリップチップ実装方法に係り、例えばセラ
ミック系の電子部品であるＩＣ素子を金属基板上にフリ
ップチップ方式により実装する実装技術に関するもので
ある。
装基板及びフリップチップ実装方法に係り、例えばセラ
ミック系の電子部品であるＩＣ素子を金属基板上にフリ
ップチップ方式により実装する実装技術に関するもので
ある。
【０００２】
【従来の技術】従来より、フリップチップ実装方式は、
所定回路パターンを形成する基板材料としてセラミック
スや硝子を用い、セラミック基材上に形成したＩＣ素子
を基板の端子列に電気的及び機械的に接続する場合に適
用されてきた。
所定回路パターンを形成する基板材料としてセラミック
スや硝子を用い、セラミック基材上に形成したＩＣ素子
を基板の端子列に電気的及び機械的に接続する場合に適
用されてきた。
【０００３】例えば、サーマルプリントヘッドに於いて
は発熱体となるヒーターを個別に駆動するためのドライ
バーＩＣを半田バンプによるフリップチップ実装方式に
よりセラミックス基板上に一括で接続するようにしてい
る。
は発熱体となるヒーターを個別に駆動するためのドライ
バーＩＣを半田バンプによるフリップチップ実装方式に
よりセラミックス基板上に一括で接続するようにしてい
る。
【０００４】また、液晶表示装置のドライバ実装に於い
ては、表示装置の小型化の必要性から、パネル周辺の硝
子基板上に熱硬化型の異方性導電フィルム（以下ＡＣＦ
とも言う）を用いてＩＣをフリップチップ接続してい
る。
ては、表示装置の小型化の必要性から、パネル周辺の硝
子基板上に熱硬化型の異方性導電フィルム（以下ＡＣＦ
とも言う）を用いてＩＣをフリップチップ接続してい
る。
【０００５】サーマルプリントヘッドの場合は、基板材
料がセラミックスであるために、その線膨張係数は、
７．６〜７．７×１０-6／℃、液晶表示装置の場合は、
基板材料が無アルカリ硝子で線膨張係数は、４．３〜
１．６×１０-6／℃であり、共にＩＣの材料であるシリ
コンの２．６×１０-6／℃との線膨張係数との差が小さ
い。このために高温で接続を行っても、基板とＩＣの端
子ピッチずれは殆ど発生しなかった。
料がセラミックスであるために、その線膨張係数は、
７．６〜７．７×１０-6／℃、液晶表示装置の場合は、
基板材料が無アルカリ硝子で線膨張係数は、４．３〜
１．６×１０-6／℃であり、共にＩＣの材料であるシリ
コンの２．６×１０-6／℃との線膨張係数との差が小さ
い。このために高温で接続を行っても、基板とＩＣの端
子ピッチずれは殆ど発生しなかった。
【０００６】
【発明が解決しようとする課題】しかしながら、より高
密度の実装を実現するにはＩＣ素子の放熱が必要となる
ことから、放熱性のより高い金属基板にフリップチップ
実装を行う必要が生じてきた。このように放熱性の高い
金属は、その線膨張係数がシリコンに比べて大きい為
に、高温状態になる基板と素子の貼り合わせ加熱時にお
いてＩＣ素子と金属基板との間に熱膨張差が生じる結
果、ＩＣ側の金属突起列のピッチと金属基板側の端子列
の端子ピッチの間においてピッチずれが発生する。
密度の実装を実現するにはＩＣ素子の放熱が必要となる
ことから、放熱性のより高い金属基板にフリップチップ
実装を行う必要が生じてきた。このように放熱性の高い
金属は、その線膨張係数がシリコンに比べて大きい為
に、高温状態になる基板と素子の貼り合わせ加熱時にお
いてＩＣ素子と金属基板との間に熱膨張差が生じる結
果、ＩＣ側の金属突起列のピッチと金属基板側の端子列
の端子ピッチの間においてピッチずれが発生する。
【０００７】図を用いて説明すると、図３（ａ）〜
（ｃ）は、ＩＣ素子を金属基板にフリップチップ実装す
る様子を示した断面図である。
（ｃ）は、ＩＣ素子を金属基板にフリップチップ実装す
る様子を示した断面図である。
【０００８】本図において、図示のようにアルミニウム
製の基板上に配線を形成した金属基板１０１には、ＩＣ
チップ１０４が異方性体１０８を分散した異方性導電フ
ィルム１０５を介在させて実装される。
製の基板上に配線を形成した金属基板１０１には、ＩＣ
チップ１０４が異方性体１０８を分散した異方性導電フ
ィルム１０５を介在させて実装される。
【０００９】このために、幅２ｍｍ×長さ１０ｍｍのチ
ップ１０４に端子（不図示）と、これら端子上の金属突
起１０３（以下バンプとも言う）を設けてある。金属突
起１０３は７０μｍ平方、バンプ間のピッチは１１４μ
ｍで、チップの長手方向に８５個のバンプ列が並んでい
る。
ップ１０４に端子（不図示）と、これら端子上の金属突
起１０３（以下バンプとも言う）を設けてある。金属突
起１０３は７０μｍ平方、バンプ間のピッチは１１４μ
ｍで、チップの長手方向に８５個のバンプ列が並んでい
る。
【００１０】この場合において、ＡＣＦで接合する条件
として、ツール温度を３５０℃、ＡＣＦ温度を２００
℃、加圧を１５ｋｇｆ、加熱時間を６０秒として接続し
た場合に、図３（ｂ）に示されるように、チップの長手
方向の端部において、ＩＣ側のバンプと金属基板側の端
子１０２（以下パターンとも言う）のずれが生ずること
になる。ここで、図３（ｃ）に示されるようにチップ端
部のバンプ１０３−Ｎとパターン１０２−Ｎにおいてバ
ンプとパターンのずれ幅δＬ1は以下の式に示すように
１７μｍとなる。
として、ツール温度を３５０℃、ＡＣＦ温度を２００
℃、加圧を１５ｋｇｆ、加熱時間を６０秒として接続し
た場合に、図３（ｂ）に示されるように、チップの長手
方向の端部において、ＩＣ側のバンプと金属基板側の端
子１０２（以下パターンとも言う）のずれが生ずること
になる。ここで、図３（ｃ）に示されるようにチップ端
部のバンプ１０３−Ｎとパターン１０２−Ｎにおいてバ
ンプとパターンのずれ幅δＬ1は以下の式に示すように
１７μｍとなる。
【００１１】δＬ1＝１１４μｍ×（Ｎ−１）×（αAl
−αSi）×δＴ＝１７μｍ ここで、アルミニウム製の金属基板１０１の線膨張係
数：αAl＝２３．１×１０-6／℃、シリコン系のＩＣ素
子１０４のの線膨張係数：αSi＝２．６×１０-6／℃、
Ｎ：チップ中心ＣＬから数えたバンプとパターンの番号
（最大Ｎ＝４３）、δＴ：温度差１７５℃（２５℃→２
００℃） 以上のように、ＩＣ側のバンプと金属基板側のパターン
のずれδＬ1の発生により、バンプとパターンの接続面
積の不足や、ＩＣチップの傾きの発生により接続不良と
なる不都合が発生する。
−αSi）×δＴ＝１７μｍ ここで、アルミニウム製の金属基板１０１の線膨張係
数：αAl＝２３．１×１０-6／℃、シリコン系のＩＣ素
子１０４のの線膨張係数：αSi＝２．６×１０-6／℃、
Ｎ：チップ中心ＣＬから数えたバンプとパターンの番号
（最大Ｎ＝４３）、δＴ：温度差１７５℃（２５℃→２
００℃） 以上のように、ＩＣ側のバンプと金属基板側のパターン
のずれδＬ1の発生により、バンプとパターンの接続面
積の不足や、ＩＣチップの傾きの発生により接続不良と
なる不都合が発生する。
【００１２】したがって、本発明は上述の問題点に鑑み
てなされたものであり、複数の端子からなる端子列を形
成した所定金属製の金属基板と、金属突起列を有するシ
リコン系電子部品の間に、異方性導電体または異方性導
電体フィルムを介在させてフリップチップ実装するとき
に、相互間に発生するずれの発生を防止することによ
り、接続面積の不足や、傾きの発生により接続不良とな
る不都合発生を未然に防止できるフリップチップ実装基
板及びその実装方法の提供を目的にしている。
てなされたものであり、複数の端子からなる端子列を形
成した所定金属製の金属基板と、金属突起列を有するシ
リコン系電子部品の間に、異方性導電体または異方性導
電体フィルムを介在させてフリップチップ実装するとき
に、相互間に発生するずれの発生を防止することによ
り、接続面積の不足や、傾きの発生により接続不良とな
る不都合発生を未然に防止できるフリップチップ実装基
板及びその実装方法の提供を目的にしている。
【００１３】
【課題を解決するための手段】上述の課題を解決し、目
的を達成するために、本発明によれば、配線パターン及
び複数の端子からなる端子列を形成した所定金属製の金
属基板と、前記端子列に対して接続される複数の金属突
起からなる金属突起列を有するシリコン系電子部品の間
に、異方性導電体または異方性導電体フィルムを介在さ
せて、所定温度まで加熱及び加圧することで、前記端子
列と前記金属突起列間の電気的接続を行なうフリップチ
ップ実装基板であって、常温時において、前記端子間ピ
ッチを前記突起列ピッチよりも小さく設定することで、
前記加熱時において、前記端子列の全ての前記端子と前
記金属突起列の全ての前記金属突起とが重なる所定範囲
内で、前記電気的接続を行なうことを特徴としている。
的を達成するために、本発明によれば、配線パターン及
び複数の端子からなる端子列を形成した所定金属製の金
属基板と、前記端子列に対して接続される複数の金属突
起からなる金属突起列を有するシリコン系電子部品の間
に、異方性導電体または異方性導電体フィルムを介在さ
せて、所定温度まで加熱及び加圧することで、前記端子
列と前記金属突起列間の電気的接続を行なうフリップチ
ップ実装基板であって、常温時において、前記端子間ピ
ッチを前記突起列ピッチよりも小さく設定することで、
前記加熱時において、前記端子列の全ての前記端子と前
記金属突起列の全ての前記金属突起とが重なる所定範囲
内で、前記電気的接続を行なうことを特徴としている。
【００１４】また、前記所定範囲は、前記金属突起列方
向に沿う前記金属突起の寸法の８０％以内に収まるよう
に設定されることを特徴としている。
向に沿う前記金属突起の寸法の８０％以内に収まるよう
に設定されることを特徴としている。
【００１５】また、前記金属基板は、放熱性の高いアル
ミニウム、銅、鉄或いは前記金属を主成分とする合金か
ら形成されることを特徴としている。
ミニウム、銅、鉄或いは前記金属を主成分とする合金か
ら形成されることを特徴としている。
【００１６】また、前記金属基板の線膨張係数をα１、
前記シリコン系電子部品の線膨張係数をα２、前記端子
列と前記金属突起列の中心から数えた数をＮ、前記加熱
のための常温との温度差をδＴ、金属突起列ピッチをＰ
１、端子間ピッチをＰ２、前記端子列と前記金属突起列
との間の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−
１）×（α１−α２）×δＴとして求め、前記膨脹差δ
Ｌ2が前記金属突起列方向に沿う前記金属突起の寸法の
８０％以内に収まる前記所定範囲となるように前記端子
間ピッチＰ２を設定することを特徴としている。
前記シリコン系電子部品の線膨張係数をα２、前記端子
列と前記金属突起列の中心から数えた数をＮ、前記加熱
のための常温との温度差をδＴ、金属突起列ピッチをＰ
１、端子間ピッチをＰ２、前記端子列と前記金属突起列
との間の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−
１）×（α１−α２）×δＴとして求め、前記膨脹差δ
Ｌ2が前記金属突起列方向に沿う前記金属突起の寸法の
８０％以内に収まる前記所定範囲となるように前記端子
間ピッチＰ２を設定することを特徴としている。
【００１７】また、前記膨脹差δＬ2分を、前記端子間
ピッチＰ２において均等に配分して少なくしたことを特
徴としている。
ピッチＰ２において均等に配分して少なくしたことを特
徴としている。
【００１８】また、前記膨脹差δＬ2分を、前記端子間
ピッチＰ２において所定間隔毎に配分して少なくしたこ
とを特徴としている。
ピッチＰ２において所定間隔毎に配分して少なくしたこ
とを特徴としている。
【００１９】また、配線パターン及び複数の端子からな
る端子列を形成した所定金属製の金属基板と、前記端子
列に対して接続される複数の金属突起からなる金属突起
列を有するシリコン系電子部品の間に、異方性導電体ま
たは異方性導電体フィルムを介在させて、所定温度まで
加熱及び加圧することで、前記端子列と前記金属突起列
間の電気的接続を行なうフリップチップ実装基板の実装
方法であって、常温時において、前記端子間ピッチを前
記突起列ピッチよりも小さく設定した前記金属基板を準
備し、前記端子列の全ての前記端子と前記金属突起列の
全ての前記金属突起とが所定範囲で重なる状態となるよ
うに前記加熱及び加圧を行ない、常温時に前記電気的接
続状態を維持することを特徴としている。
る端子列を形成した所定金属製の金属基板と、前記端子
列に対して接続される複数の金属突起からなる金属突起
列を有するシリコン系電子部品の間に、異方性導電体ま
たは異方性導電体フィルムを介在させて、所定温度まで
加熱及び加圧することで、前記端子列と前記金属突起列
間の電気的接続を行なうフリップチップ実装基板の実装
方法であって、常温時において、前記端子間ピッチを前
記突起列ピッチよりも小さく設定した前記金属基板を準
備し、前記端子列の全ての前記端子と前記金属突起列の
全ての前記金属突起とが所定範囲で重なる状態となるよ
うに前記加熱及び加圧を行ない、常温時に前記電気的接
続状態を維持することを特徴としている。
【００２０】また、前記所定範囲は、前記金属突起列方
向に沿う前記金属突起の寸法の８０％以内に収まるよう
に設定することを特徴としている。
向に沿う前記金属突起の寸法の８０％以内に収まるよう
に設定することを特徴としている。
【００２１】また、前記金属基板は、放熱性の高いアル
ミニウム、銅、鉄或いは前記金属を主成分とする合金か
ら形成されることを特徴としている。
ミニウム、銅、鉄或いは前記金属を主成分とする合金か
ら形成されることを特徴としている。
【００２２】また、前記金属基板の線膨張係数をα１、
前記シリコン系電子部品の線膨張係数をα２、前記端子
列と前記金属突起列の中心から数えた数をＮ、前記加熱
のための常温との温度差をδＴ、金属突起列ピッチをＰ
１、端子間ピッチをＰ２、前記端子列と前記金属突起列
との間の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−
１）×（α１−α２）×δＴとして求め、前記膨脹差δ
Ｌ2が前記金属突起列方向に沿う前記金属突起の寸法の
８０％以内に収まる前記所定範囲となるように前記端子
間ピッチＰ２を設定して前記金属基板を準備することを
特徴としている。
前記シリコン系電子部品の線膨張係数をα２、前記端子
列と前記金属突起列の中心から数えた数をＮ、前記加熱
のための常温との温度差をδＴ、金属突起列ピッチをＰ
１、端子間ピッチをＰ２、前記端子列と前記金属突起列
との間の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−
１）×（α１−α２）×δＴとして求め、前記膨脹差δ
Ｌ2が前記金属突起列方向に沿う前記金属突起の寸法の
８０％以内に収まる前記所定範囲となるように前記端子
間ピッチＰ２を設定して前記金属基板を準備することを
特徴としている。
【００２３】また、前記膨脹差δＬ2分を、前記端子間
ピッチＰ２において均等に配分して少なくしたことを特
徴としている。
ピッチＰ２において均等に配分して少なくしたことを特
徴としている。
【００２４】そして、前記膨脹差δＬ2分を、前記端子
間ピッチＰ２において所定間隔毎に配分して少なくした
ことを特徴としている。
間ピッチＰ２において所定間隔毎に配分して少なくした
ことを特徴としている。
【００２５】
【発明の実施の形態】以下に本発明に好適な一実施形態
について添付図面を参照して述べる。
について添付図面を参照して述べる。
【００２６】図１（ａ）〜（ｃ）はＩＣ素子を金属基板
にフリップチップ実装する様子を示した断面図である。
にフリップチップ実装する様子を示した断面図である。
【００２７】本図において、図示のようにアルミニウム
製の基板上に配線を形成した金属基板１には、ＩＣチッ
プ４が異方性導電８を分散した異方性導電フィルム５を
介在させて実装される。シリコン系のＩＣチップ４は幅
が２ｍｍで１０ｍｍの長さであり、また所定金属材であ
るアルミニウム製の基板１には金属回路パターンの端子
２が形成されており、ＩＣチップ４の内蔵回路に接続さ
れる端子との間に接続される金属突起である金属バンプ
３が図示のように、端子２との間で接続される様子を示
している。
製の基板上に配線を形成した金属基板１には、ＩＣチッ
プ４が異方性導電８を分散した異方性導電フィルム５を
介在させて実装される。シリコン系のＩＣチップ４は幅
が２ｍｍで１０ｍｍの長さであり、また所定金属材であ
るアルミニウム製の基板１には金属回路パターンの端子
２が形成されており、ＩＣチップ４の内蔵回路に接続さ
れる端子との間に接続される金属突起である金属バンプ
３が図示のように、端子２との間で接続される様子を示
している。
【００２８】ＩＣチップ４の長手方向には、合計で８５
個のバンプ３が整然と並んだパンプ列が形成されてい
る。
個のバンプ３が整然と並んだパンプ列が形成されてい
る。
【００２９】また、Ａｌ基板側パターンの端子２とＩＣ
チップ側バンプ３の寸法は７０μｍ平方、高さがそれぞ
れ５μｍ、１５μｍと同じに設定されている。
チップ側バンプ３の寸法は７０μｍ平方、高さがそれぞ
れ５μｍ、１５μｍと同じに設定されている。
【００３０】金属基板１の線膨張係数をα１、シリコン
系電子部品であるＩＣチップの線膨張係数をα２、端子
２列と金属突起列のパンプ３の中心から数えた数をＮ、
加熱のための常温との温度差をδＴ、金属突起列ピッチ
をＰ１、端子間ピッチをＰ２、端子列とパンプ列との間
の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−１）×
（α１−α２）×δＴとして求め、この膨脹差δＬ2
が、図１（ｃ）に図示のように両端の端子３−Ｎと、パ
ンプ２−Ｎの中心線が全長の２０％以内に収まるように
均等に分布して、金属突起列方向に沿う金属突起の寸法
の８０％以内に収まるように端子間ピッチＰ２を設定し
ている。
系電子部品であるＩＣチップの線膨張係数をα２、端子
２列と金属突起列のパンプ３の中心から数えた数をＮ、
加熱のための常温との温度差をδＴ、金属突起列ピッチ
をＰ１、端子間ピッチをＰ２、端子列とパンプ列との間
の膨脹差をδＬ2として、δＬ2＝Ｐ１×（Ｎ−１）×
（α１−α２）×δＴとして求め、この膨脹差δＬ2
が、図１（ｃ）に図示のように両端の端子３−Ｎと、パ
ンプ２−Ｎの中心線が全長の２０％以内に収まるように
均等に分布して、金属突起列方向に沿う金属突起の寸法
の８０％以内に収まるように端子間ピッチＰ２を設定し
ている。
【００３１】次に、図２は、上記の膨脹差δＬ2分を、
端子間ピッチＰ２において所定間隔毎に配分して少なく
した場合を図示したものであり、既に説明済みの構成部
品については同様の符号を附して説明を割愛すると、配
列ピッチはＩＣチップ側とバンプ３でａ＝１１４μｍ、
Ａｌ基板側パターン２でａ＝１１４μｍと同じである
が、図示のように３ピッチおきにピッチを１μｍ狭いｂ
＝１１３μｍとした箇所を設けている。
端子間ピッチＰ２において所定間隔毎に配分して少なく
した場合を図示したものであり、既に説明済みの構成部
品については同様の符号を附して説明を割愛すると、配
列ピッチはＩＣチップ側とバンプ３でａ＝１１４μｍ、
Ａｌ基板側パターン２でａ＝１１４μｍと同じである
が、図示のように３ピッチおきにピッチを１μｍ狭いｂ
＝１１３μｍとした箇所を設けている。
【００３２】このようにしてＩＣチップ４とアルミニウ
ム基板１をＡＣＦを用いて、ツール温度３５０℃、ＡＣ
Ｆ層２００℃、加圧１５ｋｇｆ、加熱時間６０秒の条件
で接続する。この時、図１（ｃ）に示すようにバンプと
パターンのずれ幅が最も大きいチップ長手方向端部のバ
ンプ３ーＮとパターン２ーＮの接続ずれδＬ2は以下の
式に示すように３μｍとなる。
ム基板１をＡＣＦを用いて、ツール温度３５０℃、ＡＣ
Ｆ層２００℃、加圧１５ｋｇｆ、加熱時間６０秒の条件
で接続する。この時、図１（ｃ）に示すようにバンプと
パターンのずれ幅が最も大きいチップ長手方向端部のバ
ンプ３ーＮとパターン２ーＮの接続ずれδＬ2は以下の
式に示すように３μｍとなる。
【００３３】δＬ2＝１１４μｍ×（Ｎ−１）×（αAl
−αSi）×δＴ−｛（Ｎ−１）／３｝＝３μｍ ここで、線膨張係数、アルミニウム：αAl＝２３．１×
１０-6／℃、シリコン：αSi＝２．６×１０-6／℃、
Ｎ：チップ中心から数えたバンプとパターンの番号（バ
ンプ３ーＮ、パターン２ーＮではＮ＝４３）、δＴ：温
度差１７５℃（２５℃→２００℃）以上のように、アル
ミニウム基板側のパターンピッチを、ＩＣと基板の熱膨
張差を考慮して、ＩＣ側のバンプピッチよりも狭くする
ことで、加熱時のＩＣと基板の線膨張係数差から生じる
熱膨張差によるバンプとパターンのピッチずれを（１７
μｍ−３μｍ）／１７μｍ×１００＝８２％程度減少さ
せることが出来、フリップチップ実装方式において高信
頼度の接続を得られる効果がある。
−αSi）×δＴ−｛（Ｎ−１）／３｝＝３μｍ ここで、線膨張係数、アルミニウム：αAl＝２３．１×
１０-6／℃、シリコン：αSi＝２．６×１０-6／℃、
Ｎ：チップ中心から数えたバンプとパターンの番号（バ
ンプ３ーＮ、パターン２ーＮではＮ＝４３）、δＴ：温
度差１７５℃（２５℃→２００℃）以上のように、アル
ミニウム基板側のパターンピッチを、ＩＣと基板の熱膨
張差を考慮して、ＩＣ側のバンプピッチよりも狭くする
ことで、加熱時のＩＣと基板の線膨張係数差から生じる
熱膨張差によるバンプとパターンのピッチずれを（１７
μｍ−３μｍ）／１７μｍ×１００＝８２％程度減少さ
せることが出来、フリップチップ実装方式において高信
頼度の接続を得られる効果がある。
【００３４】以上のように、金属基板側のパターンピッ
チを、ＩＣと基板の熱膨張差を考慮して補正することに
より、具体的には、シリコンに比べ線膨張係数が大きい
アルミニウム基板側のパターンピッチをＩＣ側のバンプ
ピッチより狭くすることで、熱膨張差によるバンプとパ
ターンのピッチずれを解消することが可能になる。それ
によりバンプとパターンの接続面積の不足を解消し、さ
らにＩＣチップ上でのバンプとパターンの変形からの不
均一から生じるＩＣチップの傾きによる接続不良を解消
することができる。
チを、ＩＣと基板の熱膨張差を考慮して補正することに
より、具体的には、シリコンに比べ線膨張係数が大きい
アルミニウム基板側のパターンピッチをＩＣ側のバンプ
ピッチより狭くすることで、熱膨張差によるバンプとパ
ターンのピッチずれを解消することが可能になる。それ
によりバンプとパターンの接続面積の不足を解消し、さ
らにＩＣチップ上でのバンプとパターンの変形からの不
均一から生じるＩＣチップの傾きによる接続不良を解消
することができる。
【００３５】以上のように、ＩＣの材料であるシリコン
に比べて線膨張係数の大きい金属基板側のパターンピッ
チを、ＩＣと基板の熱膨張差を考慮して補正することに
より、具体的には、シリコンに比べ線膨張係数が大きい
アルミニウム基板側のパターンピッチをＩＣ側のバンプ
ピッチより狭くすることで、高温となり貼り合わせ加熱
時のＩＣと基板の熱膨張差によるバンプとパターンのピ
ッチずれを解消し、バンプとパターンの接続面積の不足
や、ＩＣチップ上でのバンプとパターンの変形の不均一
から生じるＩＣチップの傾きによる接続不良を解消する
ことが可能になった。
に比べて線膨張係数の大きい金属基板側のパターンピッ
チを、ＩＣと基板の熱膨張差を考慮して補正することに
より、具体的には、シリコンに比べ線膨張係数が大きい
アルミニウム基板側のパターンピッチをＩＣ側のバンプ
ピッチより狭くすることで、高温となり貼り合わせ加熱
時のＩＣと基板の熱膨張差によるバンプとパターンのピ
ッチずれを解消し、バンプとパターンの接続面積の不足
や、ＩＣチップ上でのバンプとパターンの変形の不均一
から生じるＩＣチップの傾きによる接続不良を解消する
ことが可能になった。
【００３６】尚、上記方法による基板実装は、特にサー
マルプリントヘッド駆動用のドライバー回路と液晶表示
装置のドライバ回路のように多数の個別端子を有する回
路基板に好適であるが、これらに限定されず超精密実装
回路などにも適用できることは言うまでもない。
マルプリントヘッド駆動用のドライバー回路と液晶表示
装置のドライバ回路のように多数の個別端子を有する回
路基板に好適であるが、これらに限定されず超精密実装
回路などにも適用できることは言うまでもない。
【００３７】
【発明の効果】以上説明したように、本発明によれば、
複数の端子からなる端子列を形成した所定金属製の金属
基板と、金属突起列を有するシリコン系電子部品の間
に、異方性導電体または異方性導電体フィルムを介在さ
せてフリップチップ実装するときに、相互間に発生する
ずれの発生を防止することにより、接続面積の不足や、
傾きの発生により接続不良となる不都合発生を未然に防
止できるフリップチップ実装基板及びその実装方法を提
供することができる。
複数の端子からなる端子列を形成した所定金属製の金属
基板と、金属突起列を有するシリコン系電子部品の間
に、異方性導電体または異方性導電体フィルムを介在さ
せてフリップチップ実装するときに、相互間に発生する
ずれの発生を防止することにより、接続面積の不足や、
傾きの発生により接続不良となる不都合発生を未然に防
止できるフリップチップ実装基板及びその実装方法を提
供することができる。
【図１】（ａ）本発明の一実施形態の基板とＩＣ素子の
常温時を示す断面図、（ｂ）貼り合わせ加熱時（高温）
を示す断面図、（ｃ）要部拡大断面図である。
常温時を示す断面図、（ｂ）貼り合わせ加熱時（高温）
を示す断面図、（ｃ）要部拡大断面図である。
【図２】本発明の別実施形態の基板とＩＣ素子の常温時
を示す断面図である。
を示す断面図である。
【図３】（ａ）従来の基板とＩＣ素子の常温時を示す断
面図、（ｂ）貼り合わせ加熱時（高温）を示す断面図、
（ｃ）要部拡大断面図である。
面図、（ｂ）貼り合わせ加熱時（高温）を示す断面図、
（ｃ）要部拡大断面図である。
１ アルミニウム基板（金属基板） ２ 金属回路パターン（端子列） ３ バンプ（金属突起列） ４ ＩＣチップ（電子部品） ５ 異方性導電フィルム（ＡＣＦ） ６ ヒーターツール ７ 固定台 ８ 導電粒子
Claims (12)
- 【請求項１】 配線パターン及び複数の端子からなる端
子列を形成した所定金属製の金属基板と、前記端子列に
対して接続される複数の金属突起からなる金属突起列を
有するシリコン系電子部品の間に、異方性導電体または
異方性導電体フィルムを介在させて、所定温度まで加熱
及び加圧することで、前記端子列と前記金属突起列間の
電気的接続を行なうフリップチップ実装基板であって、 常温時において、前記端子間ピッチを前記突起列ピッチ
よりも小さく設定することで、 前記加熱時において、前記端子列の全ての前記端子と前
記金属突起列の全ての前記金属突起とが重なる所定範囲
内で、前記電気的接続を行なうことを特徴とするフリッ
プチップ実装基板。 - 【請求項２】 前記所定範囲は、前記金属突起列方向に
沿う前記金属突起の寸法の８０％以内に収まるように設
定されることを特徴とする請求項１に記載のフリップチ
ップ実装基板。 - 【請求項３】 前記金属基板は、放熱性の高いアルミニ
ウム、銅、鉄或いは前記金属を主成分とする合金から形
成されることを特徴とする請求項１または２のいずれか
１項に記載のフリップチップ実装基板。 - 【請求項４】 前記金属基板の線膨張係数をα１、前記
シリコン系電子部品の線膨張係数をα２、前記端子列と
前記金属突起列の中心から数えた数をＮ、前記加熱のた
めの常温との温度差をδＴ、金属突起列ピッチをＰ１、
端子間ピッチをＰ２、前記端子列と前記金属突起列との
間の膨脹差をδＬ2として、 δＬ2＝Ｐ１×（Ｎ−１）×（α１−α２）×δＴとし
て求め、 前記膨脹差δＬ2が前記金属突起列方向に沿う前記金属
突起の寸法の８０％以内に収まる前記所定範囲となるよ
うに前記端子間ピッチＰ２を設定することを特徴とする
請求項１に記載のフリップチップ実装基板。 - 【請求項５】 前記膨脹差δＬ2分を、前記端子間ピッ
チＰ２において均等に配分して少なくしたことを特徴と
する請求項４に記載のフリップチップ実装基板。 - 【請求項６】 前記膨脹差δＬ2分を、前記端子間ピッ
チＰ２において所定間隔毎に配分して少なくしたことを
特徴とする請求項４に記載のフリップチップ実装基板。 - 【請求項７】 配線パターン及び複数の端子からなる端
子列を形成した所定金属製の金属基板と、前記端子列に
対して接続される複数の金属突起からなる金属突起列を
有するシリコン系電子部品の間に、異方性導電体または
異方性導電体フィルムを介在させて、所定温度まで加熱
及び加圧することで、前記端子列と前記金属突起列間の
電気的接続を行なうフリップチップ実装基板の実装方法
であって、 常温時において、前記端子間ピッチを前記突起列ピッチ
よりも小さく設定した前記金属基板を準備し、 前記端子列の全ての前記端子と前記金属突起列の全ての
前記金属突起とが所定範囲で重なる状態となるように前
記加熱及び加圧を行ない、 常温時に前記電気的接続状態を維持することを特徴とす
るフリップチップ実装基板の実装方法。 - 【請求項８】 前記所定範囲は、前記金属突起列方向に
沿う前記金属突起の寸法の８０％以内に収まるように設
定することを特徴とする請求項７に記載のフリップチッ
プ実装基板の実装方法。 - 【請求項９】 前記金属基板は、放熱性の高いアルミニ
ウム、銅、鉄或いは前記金属を主成分とする合金から形
成されることを特徴とする請求項７または８のいずれか
１項に記載のフリップチップ実装基板の実装方法。 - 【請求項１０】 前記金属基板の線膨張係数をα１、前
記シリコン系電子部品の線膨張係数をα２、前記端子列
と前記金属突起列の中心から数えた数をＮ、前記加熱の
ための常温との温度差をδＴ、金属突起列ピッチをＰ
１、端子間ピッチをＰ２、前記端子列と前記金属突起列
との間の膨脹差をδＬ2として、 δＬ2＝Ｐ１×（Ｎ−１）×（α１−α２）×δＴとし
て求め、 前記膨脹差δＬ2が前記金属突起列方向に沿う前記金属
突起の寸法の８０％以内に収まる前記所定範囲となるよ
うに前記端子間ピッチＰ２を設定して前記金属基板を準
備することを特徴とする請求項８に記載のフリップチッ
プ実装基板の実装方法。 - 【請求項１１】 前記膨脹差δＬ2分を、前記端子間ピ
ッチＰ２において均等に配分して少なくしたことを特徴
とする請求項１０に記載のフリップチップ実装基板の実
装方法。 - 【請求項１２】 前記膨脹差δＬ2分を、前記端子間ピ
ッチＰ２において所定間隔毎に配分して少なくしたこと
を特徴とする請求項１０に記載のフリップチップ実装基
板の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116891A JP2000306950A (ja) | 1999-04-23 | 1999-04-23 | フリップチップ実装基板及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11116891A JP2000306950A (ja) | 1999-04-23 | 1999-04-23 | フリップチップ実装基板及びその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000306950A true JP2000306950A (ja) | 2000-11-02 |
Family
ID=14698203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11116891A Withdrawn JP2000306950A (ja) | 1999-04-23 | 1999-04-23 | フリップチップ実装基板及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000306950A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
| CN108565234A (zh) * | 2018-05-29 | 2018-09-21 | 上海科发电子产品有限公司 | 一种用于半导体器件倒装装配的基板整理装置 |
-
1999
- 1999-04-23 JP JP11116891A patent/JP2000306950A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465572A (zh) * | 2013-09-12 | 2015-03-25 | 日月光半导体制造股份有限公司 | 封装结构 |
| CN104465572B (zh) * | 2013-09-12 | 2017-06-06 | 日月光半导体制造股份有限公司 | 封装结构 |
| CN108565234A (zh) * | 2018-05-29 | 2018-09-21 | 上海科发电子产品有限公司 | 一种用于半导体器件倒装装配的基板整理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| US7015131B2 (en) | Semiconductor device using bumps, method for fabricating same, and method for forming bumps | |
| US6433414B2 (en) | Method of manufacturing flexible wiring board | |
| EP0852397B1 (en) | Cantilevered ball connection for integrated circuit chip package | |
| KR101517670B1 (ko) | 전자 부품의 실장 구조체 및 전자 부품의 실장 구조체의 제조 방법 | |
| US6956288B2 (en) | Semiconductor device with folded film substrate and display device using the same | |
| KR980013574A (ko) | 스트레스 경감을 위한 히트 싱크가 부착된 칼럼 그리드 어레이(Column Grid Array Substrate Attachment with Geat Sink Stress Rdlief) | |
| JP2798027B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH07245360A (ja) | 半導体パッケージおよびその製造方法 | |
| JP2011044512A (ja) | 半導体部品 | |
| US6859053B1 (en) | Probe apparatus manufacturing method thereof and substrate inspecting method using the same | |
| US6448106B1 (en) | Modules with pins and methods for making modules with pins | |
| JP2009289905A (ja) | Ｔａｂテープおよびその製造方法ならびに配線板の製造方法 | |
| US20030202332A1 (en) | Second level packaging interconnection method with improved thermal and reliability performance | |
| JP2000306950A (ja) | フリップチップ実装基板及びその実装方法 | |
| JPH0997661A (ja) | 電子部品用ソケット | |
| JP2513112B2 (ja) | Ｌｓｉの実装構造 | |
| JP3736638B2 (ja) | 半導体装置、電子モジュール及び電子機器 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2643074B2 (ja) | 電気的接続構造 | |
| JP2847949B2 (ja) | 半導体装置 | |
| JP3961491B2 (ja) | 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール | |
| TW594315B (en) | Manufacturing method of electronic device | |
| JP7454345B2 (ja) | 半導体装置及びその製造方法、ならびに電子機器 | |
| US20230044345A1 (en) | Layout structure of flexible circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060704 |