JP2000294928A - Via hole forming method - Google Patents

Via hole forming method

Info

Publication number
JP2000294928A
JP2000294928A JP9510599A JP9510599A JP2000294928A JP 2000294928 A JP2000294928 A JP 2000294928A JP 9510599 A JP9510599 A JP 9510599A JP 9510599 A JP9510599 A JP 9510599A JP 2000294928 A JP2000294928 A JP 2000294928A
Authority
JP
Japan
Prior art keywords
via hole
photosensitive insulating
insulating material
hole
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9510599A
Other languages
Japanese (ja)
Inventor
Hisao Ukigai
久雄 浮貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP9510599A priority Critical patent/JP2000294928A/en
Publication of JP2000294928A publication Critical patent/JP2000294928A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To relax aspect ratio and to easily form a uniform via hole. SOLUTION: In this via hole forming method, a first mask 508 having a large hole 521a is placed on a photosensitive insulating material 507, and a first exposure operation is performed by a first light 510 having a first light intensity. A first developing operation is performed, and a large hole 521b is formed on the photosensitive insulating material 507. A second mask 509 having a small hole 522a is placed on the large hole 521b on the photosensitive insulating material 507, and a second exposure operation is performed by a second light 511 having a second light intensity. A second developing operation is performed, and a small hole 522b is formed between the large hole 521b on the photosensitive insulating material 507 and a land 506, and thereby, a via hole 520 is obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はビアホール形成方法
に関し、特に多層プリント配線板のビアホール形成方法
に関する。
The present invention relates to a method of forming a via hole, and more particularly to a method of forming a via hole in a multilayer printed wiring board.

【0002】[0002]

【従来の技術】図2(a),(b)は第1の従来例を示
す工程断面図である。ビルドアップ工法によるプリント
配線板におけるヴィアホール形成は、基板1上に下層配
線2をエッチングなどで形成し、絶縁層となり得る感光
性を付与された樹脂3を塗布・乾燥し、ヴィアホールと
なるべき部分をマスクし露光をする。その後、現像する
ことにより、図3(a)に示すように、ヴィアホール4
が形成される。
2. Description of the Related Art FIGS. 2A and 2B are process sectional views showing a first conventional example. To form a via hole in a printed wiring board by a build-up method, a lower wiring 2 is formed on a substrate 1 by etching or the like, and a photosensitive resin 3 that can be an insulating layer is applied and dried to form a via hole. Exposure is performed by masking the portion. Thereafter, by developing, as shown in FIG.
Is formed.

【0003】ここで、そのヴィアホール4の上部にはオ
ーバーハング部3aが形成される。そこで、このオーバ
ーハング部3aを除去するため、樹脂を完全硬化させた
後、バフ研磨などを施し、過マンガン酸塩などを用いて
樹脂を粗化した後、図3(b)に示すように、めっきレ
ジストのホトリソ工程と無電解銅めっき5、電解銅めっ
き6(上層配線)を行って、上層配線6と下層配線2の
接続がなされる。多層化にあたっては、これらの工程を
繰り返して行うようにしていた。
Here, an overhang portion 3a is formed above the via hole 4. Therefore, in order to remove the overhang portion 3a, after the resin is completely cured, buffing is performed, and the resin is roughened using permanganate or the like, and as shown in FIG. Then, the photolithography process of the plating resist and the electroless copper plating 5 and the electrolytic copper plating 6 (upper wiring) are performed, so that the upper wiring 6 and the lower wiring 2 are connected. In forming a multilayer, these steps are repeatedly performed.

【0004】しかしながら、以上述べた方法では、ヴィ
アホールを形成した後、樹脂の感光特性からオーバーハ
ングが生じ、そのまま後のウエット工程を行った場合、
ヴィアホール内の気泡は、オーバーハングがあるために
十分排出されないので、処理液の液まわりが悪く、めっ
き工程で不良となる場合があった。また、そのオーバー
ハングを除去するため、バフ研磨などを行う場合には、
塗布した絶縁層がオーバーハングの厚み以上失われるた
め、予め厚く塗布しなければならないことや、バフ研磨
の際にオーバーハング部がヴィアホール内部に折れ込ん
でしまって、確実なオーバーハング除去ができない等の
問題があった。
However, in the method described above, after the via hole is formed, overhang occurs due to the photosensitive characteristics of the resin, and if the subsequent wet process is performed as it is,
Bubbles in the via holes are not sufficiently discharged due to overhangs, so that the treatment solution is poorly circulated around the via holes and may be defective in the plating step. Also, when performing buffing or the like to remove the overhang,
Since the applied insulating layer is lost more than the thickness of the overhang, it is necessary to apply a thicker layer in advance, and the overhang portion breaks into the via hole during buffing, so that the overhang cannot be reliably removed. And so on.

【0005】図3(a),(h)は第2の従来例を示す
工程断面図である(例えば、特開平08−064968
号公報参照)。 (1)図3(a)に示すように、ベースとなるガラスエ
ポキシ基板11(FR−4、厚さ0.9mm)に対し、
予め接着されている銅箔をエッチングにより下層配線1
2(信号配線層)を形成する。 (2)図3(b)に示すように、感光性エポキシ樹脂
(日本チバガイギー:PR52)をバーコート法により
下層配線12の形成面一面に塗布し、80°Cで30分
間乾燥させ、厚さ40μmの絶縁樹脂層13を形成す
る。 (3)図3(c)に示すように、ヴィアホールとするべ
き部分をマスクしたホトマスクを使用し、超高圧水銀灯
を光源とする露光機を持って、露光エネルギー3000
mJ/cm2 で露光した。現像液(日本チバガイギー:
DY90)で現像後、90°C,30分間、次いで、1
40°C,60分間の熱処理を施し、樹脂を完全硬化さ
せ、ヴィアホール径80μm,70μm,60μmのヴ
ィアホール14を形成した。ここで、ヴィアホール14
にはオーバーハング部13aが形成される。 (4)この作製した基板に対し、図3(d)に示すよう
に、ノズル15からのジェット16(研削剤を含んだ水
流)による、つまり、表1に示すジェットスクラブ(水
+粉)条件によりオーバーハング部13aの除去する。
その結果、研削剤番手♯220,スラリー濃度20%,
圧力5kg/cm2 ,ノズル距離45mm,吹き付け時
間240秒とした場合、基板のオーバーハング部13a
の除去を完全に行うことがでる。 (5)この基板に対し、図3(e)に示すように、無電
解銅めっきでカレントフィルム17を形成する。 (6)次に、図3(f)に示すように、ポジ型液状レジ
ストを持ってめっきレジスト18を形成し、パターン銅
めっき19を施す。 (7)次に、図3(g)に示すように、前記めっきレジ
スト18を剥離する。 (8)次に、図3(h)に示すように、パターン銅めっ
き19以外のカレントフィルム17のみを選択的に除去
することにより、上層配線20を得る。
FIGS. 3A and 3H are process sectional views showing a second conventional example (for example, Japanese Patent Application Laid-Open No. 08-064968).
Reference). (1) As shown in FIG. 3A, a glass epoxy substrate 11 (FR-4, 0.9 mm thick) serving as a base is
The lower layer wiring 1 is formed by etching the copper foil that has been bonded in advance.
2 (signal wiring layer) is formed. (2) As shown in FIG. 3B, a photosensitive epoxy resin (Nippon Ciba Geigy: PR52) is applied over the entire surface of the lower wiring 12 by a bar coating method, and dried at 80 ° C. for 30 minutes. An insulating resin layer 13 of 40 μm is formed. (3) As shown in FIG. 3C, using a photomask in which a portion to be a via hole is masked, and having an exposure machine using a super-high pressure mercury lamp as a light source, exposure energy of 3000
Exposure was performed at mJ / cm 2 . Developer (Nippon Ciba Geigy:
DY90), developed at 90 ° C. for 30 minutes, then 1
Heat treatment was performed at 40 ° C. for 60 minutes to completely cure the resin, thereby forming via holes 14 having via hole diameters of 80 μm, 70 μm, and 60 μm. Here, via hole 14
Is formed with an overhang portion 13a. (4) As shown in FIG. 3 (d), the jet scrub (water + powder) conditions shown in Table 1 were applied to the prepared substrate by a jet 16 (water flow containing an abrasive) from a nozzle 15. Removes the overhang portion 13a.
As a result, abrasive count # 220, slurry concentration 20%,
When the pressure is 5 kg / cm 2 , the nozzle distance is 45 mm, and the spraying time is 240 seconds, the overhang portion 13a of the substrate
Can be completely removed. (5) A current film 17 is formed on the substrate by electroless copper plating, as shown in FIG. (6) Next, as shown in FIG. 3F, a plating resist 18 is formed with a positive type liquid resist, and a pattern copper plating 19 is applied. (7) Next, as shown in FIG. 3G, the plating resist 18 is peeled off. (8) Next, as shown in FIG. 3 (h), the upper wiring 20 is obtained by selectively removing only the current film 17 other than the pattern copper plating 19.

【0006】図4(a)〜(i)は第3の従来例を示す
工程断面図である(例えば、特開平09−298362
号公報参照)。
FIGS. 4A to 4I are process sectional views showing a third conventional example (for example, Japanese Patent Laid-Open No. 09-298362).
Reference).

【0007】まず、図4(a)に示す通り、両面に銅箔
膜が付着された銅箔積層板(copperclad l
aminate)110上に通常の写真食刻法により印
刷回路パターン112を形成する。この際、図4(b)
の通り、上記パターン112を黒化還元処理すると、パ
ターン上に塗布される感光性絶縁樹脂の密着力を一層向
上させることができる。この後、図4(c〜h)の通
り、黒化膜113が形成された基板上に感光性絶縁樹脂
114、感光性絶縁樹脂116を塗布し、フォトビアホ
ール120を形成させた後、樹脂塗布層に更に導体回路
層130を形成するが、上記樹脂層の塗布は1次、2次
に施して樹脂層の厚さが17〜115μm程に塗布する
のが望ましい。もし、絶縁樹脂層114,絶縁樹脂層1
16の厚さが17μm未満に塗布されると、絶縁性が低
下して信号干渉が発生するおそれがあるのみならず、下
層の回路パターンの屈曲がそのまま露出して製品表面の
凹凸により表面形状に問題がある。半面、絶縁樹脂層の
厚さが115μmを越えて塗布されると、ビアホール1
20内の鍍金が難しく、アンダーカット(underc
ut)の発生が甚しいため、Cu鍍金接触信頼性が低下
するみのならず、薄板に適用する利点がなくなる。
First, as shown in FIG. 4A, a copper clad laminate (copper clad l) having a copper foil film adhered to both surfaces is provided.
A printed circuit pattern 112 is formed on the substrate 110 by a usual photolithography method. At this time, FIG.
As described above, when the pattern 112 is subjected to the blackening reduction process, the adhesion of the photosensitive insulating resin applied on the pattern can be further improved. Thereafter, as shown in FIGS. 4C to 4H, a photosensitive insulating resin 114 and a photosensitive insulating resin 116 are applied on the substrate on which the blackening film 113 is formed, and a photo via hole 120 is formed. The conductive circuit layer 130 is further formed on the layer, and it is preferable that the resin layer is applied first and second to a thickness of about 17 to 115 μm. If the insulating resin layer 114, the insulating resin layer 1
When the thickness of the layer 16 is less than 17 μm, not only the insulation may be reduced and signal interference may occur, but also the bending of the underlying circuit pattern may be exposed as it is and the surface shape may be changed due to the unevenness of the product surface. There's a problem. On the other hand, if the thickness of the insulating resin layer exceeds 115 μm,
The plating inside 20 is difficult and undercut (underc)
ut), the contact reliability of Cu plating is not only reduced, but there is no advantage in applying to a thin plate.

【0008】このような樹脂絶縁層の形成のための本発
明の塗布工程を具体的に説明すると、図4(c)に示す
通り、先ず、黒化膜113が形成された基板110に感
光性絶縁樹脂114を印刷製版を利用して適宜な厚さに
1次塗布することにより、片面を印刷、続いて予乾燥工
程により半硬化させた後、他面(図示省略)にも同一の
方法で感光性絶縁樹脂を塗布、予乾燥して半硬化させ
る。上記の通り、1次感光性絶縁樹脂114が塗布され
ると、内層と導通されるべきパターン部分は、露光され
ないように未露光部を有するポジ型形態のマスクフィル
ム(positive mask film)を真空蒸
着させて露光する。以後、感光性絶縁樹脂上の未露光部
を現像して図4(c)のようV字形状フォトビアホール
を形成する。その後、図4(d)の通り、基板の両面に
塗布し、フォトビアホール122が形成された1次感光
性絶縁樹脂114のうち片方1次感光性絶縁樹脂上に1
次塗布方法と同一の方法により2次感光性絶縁樹脂を塗
布、予乾燥して仮硬化させた後、他方1次感光性絶縁樹
脂上に同一の方法により2次感光性絶縁樹脂を塗布、予
乾燥して仮硬化させて露光する。この際、2次露光によ
るビアホール124の形成は、1次樹脂層のビアホール
に比べて大きく形成させて、図4(e)の通り樹脂層1
14,樹脂層116に形成される最終フォトビアホール
120がV字形状を継続維持する。
The coating step of the present invention for forming such a resin insulating layer will be described in detail. First, as shown in FIG. 4C, a photosensitive layer is formed on the substrate 110 on which the blackening film 113 is formed. The insulating resin 114 is first applied to an appropriate thickness using a printing plate, so that one side is printed and then semi-cured by a pre-drying step, and then the other side (not shown) is formed in the same manner. A photosensitive insulating resin is applied, pre-dried and semi-cured. As described above, when the primary photosensitive insulating resin 114 is applied, a positive type mask film (positive mask film) having an unexposed portion is vacuum-deposited on a pattern portion to be electrically connected to the inner layer so as not to be exposed. And expose. Thereafter, the unexposed portion on the photosensitive insulating resin is developed to form a V-shaped photo via hole as shown in FIG. After that, as shown in FIG. 4D, one of the primary photosensitive insulating resins 114 in which the photo-via holes 122 are formed is applied on one side of the primary photosensitive insulating resin.
After applying the secondary photosensitive insulating resin by the same method as the next coating method, pre-drying and temporarily curing, apply the secondary photosensitive insulating resin on the other primary photosensitive insulating resin by the same method, It is dried, temporarily cured, and exposed. At this time, the formation of the via hole 124 by the secondary exposure is made larger than the via hole of the primary resin layer, and as shown in FIG.
14. The final photo via hole 120 formed in the resin layer 116 maintains the V-shape.

【0009】2次露光、現像により形成されるビアホー
ル124の直径が1次露光、現像により形成されるビア
ホール122の直径より約1.05倍以上大きくする。
好ましくは約1.05〜20倍程度になるようにする。
The diameter of the via hole 124 formed by the second exposure and development is made about 1.05 times or more larger than the diameter of the via hole 122 formed by the first exposure and development.
Preferably, it is about 1.05 to 20 times.

【0010】上記1,2次感光性絶縁樹脂の厚比は、1
次感光性絶縁樹脂厚さ:2次感光性絶縁樹脂厚さ=10
〜81:19〜90になるように選定するのが望まし
い。上記1次感光性絶縁樹脂の厚さが2次感光性絶縁樹
脂厚さに対し10:90より小さい場合には、2次感光
性絶縁樹脂の厚さが厚過ぎるため、2次現像時に現像の
困難により目的するV字形状のビアホールはアンダーカ
ットが甚しいビアホールが形成されるので、層間導通の
ための鍍金時にビアホール底面の鍍金信頼性の低下をも
たらすようになる。
The thickness ratio of the primary and secondary photosensitive insulating resins is 1
Secondary photosensitive insulating resin thickness: Secondary photosensitive insulating resin thickness = 10
~ 81: 19 ~ 90 is desirable. When the thickness of the primary photosensitive insulating resin is smaller than 10:90 with respect to the thickness of the secondary photosensitive insulating resin, the thickness of the secondary photosensitive insulating resin is too large, and Due to the difficulty, a target V-shaped via hole is formed with a via hole that is greatly undercut, so that the plating reliability on the bottom surface of the via hole is reduced during plating for interlayer conduction.

【0011】一方、1次感光性絶縁樹脂の厚さが2次感
光性絶縁樹脂の厚さに対し81:19以上である場合に
は、2次感光性絶縁樹脂の厚さが薄すぎるため、Cu導
体回路上の厚さが薄くなって中間絶縁層の役割に要求さ
れる感光性絶縁樹脂の塗布厚さが薄く層間絶縁の不足を
もたらして製品の絶縁信頼性の低下を来すようになる。
On the other hand, when the thickness of the primary photosensitive insulating resin is 81:19 or more with respect to the thickness of the secondary photosensitive insulating resin, the thickness of the secondary photosensitive insulating resin is too small. As the thickness on the Cu conductor circuit becomes thinner, the applied thickness of the photosensitive insulating resin required for the role of the intermediate insulating layer becomes thinner, resulting in insufficient interlayer insulation and lowering the insulation reliability of the product. .

【0012】1,2次感光性絶縁樹脂を塗布した後に行
う予乾燥は、5〜130°Cの温度範囲で5〜45分間
行う。上記乾燥温度が50°C未満であったり、又は乾
燥時間が5分未満である場合には、感光性絶縁樹脂内の
溶媒(solvent)[ブチルカルビノール(but
hyl carbinol)、またはブチルセロソルブ
(cellosolve)]の絶縁樹脂が塗膜表面部に
位置して露光時に紫外線(ultra−violet;
以下、“UV”と略称する)光の伝達を妨げるようにな
って露光量不足の現像をもたらして、フォトビアホール
の形成が困難であり、更に未硬化の樹脂が粘つくことに
因り、露光フィルムの表面形態転写及び粘つきが発生す
る。
The predrying performed after the application of the primary and secondary photosensitive insulating resins is performed at a temperature in the range of 5 to 130 ° C. for 5 to 45 minutes. When the drying temperature is less than 50 ° C. or the drying time is less than 5 minutes, a solvent [butyl carbinol (but) in the photosensitive insulating resin is used.
An insulating resin such as yl carbinol or butyl cellosolve is located on the surface of the coating film and is exposed to ultraviolet light (ultra-violet).
(Hereinafter, abbreviated as “UV”.) The light transmission is hindered, resulting in development with insufficient exposure, making it difficult to form a photo-via hole. Surface morphology transfer and stickiness occur.

【0013】上記乾燥温度が130°Cを超えたり、又
は乾燥時間が45分を越える場合には感光性絶縁樹脂内
の反応ラジカル(reactive radical)
の過反応に因り適正露光量の照射後にも現像時に現像が
難しいので、フォトビアホールの形成が困難になる。
When the drying temperature exceeds 130 ° C. or when the drying time exceeds 45 minutes, reactive radicals in the photosensitive insulating resin are generated.
Due to the overreaction, it is difficult to develop at the time of development even after irradiation with an appropriate exposure amount, so that formation of a photo via hole becomes difficult.

【0014】露光時の露光量は、50〜700mj/c
2 が望ましいが、その理由は、露光量が50mj/c
2 未満である場合には、感光性絶縁樹脂の適正反応光
量未達に因りフォトビアホール形成が困難になり、更
に、露光量が700mj/cm 2 を越す場合には、感光
性絶縁樹脂の未露光部への光量散乱に因り現像後にもフ
ォトビアホールが縮小され、更に未現像発生によりフォ
トビアホールの形成が困難になるからである。
The exposure amount at the time of exposure is 50 to 700 mj / c.
mTwo Is desirable because the exposure amount is 50 mj / c
mTwo If less than the appropriate reaction light of the photosensitive insulating resin
It is difficult to form photo-via holes due to insufficient volume.
The exposure amount is 700 mj / cm Two If it goes beyond
Even after development due to the scattering of light amount to the
Photo via hole is reduced,
This is because it becomes difficult to form a via hole.

【0015】現像時間が20秒未満である場合には、感
光性絶縁樹脂上の未露光部が完全に現像されないため、
Cu鍍金時に感光性絶縁樹脂の転写による層間絶縁が発
生するようになり、130秒以上である場合には、感光
性絶縁樹脂上の未露光部のビアホール底面のアンダーカ
ットが大きくなり層間導通のためのCu鍍金時にホール
底面の鍍金信頼性の低下を誘発するようになる。
If the developing time is less than 20 seconds, the unexposed portion on the photosensitive insulating resin is not completely developed.
Interlayer insulation due to the transfer of the photosensitive insulating resin occurs during Cu plating, and if the time is 130 seconds or more, the undercut on the bottom of the via hole in the unexposed portion on the photosensitive insulating resin becomes large, causing interlayer conduction. In this case, the reliability of plating on the bottom surface of the hole is reduced during the Cu plating.

【0016】以後、図4(f)の通り、通常的な方法に
より層間の導通のための貫通ホール140を形成し、図
1(g)の通り、V字形状のビアホール120が備えら
れた基板に凹凸を与えて鍍金密着性が向上されるように
した後、通常の方法により、絶縁層上に無電解Cu鍍金
をした後、直ちに電解Cu鍍金を施して回路鍍金層13
0を設けると、ビアホール120内部にまで鍍金密着性
が優れて層間接着が保障される。更に、鍍金層130が
形成されると、通常の写真食刻法と又一度の電解Cu鍍
金によりパターン131を形成し、最終的にソルダーレ
ジスト(solder resist)を塗布すると、
所望のビルドアップMLBが得られるが、この際得られ
たビルドアップMLBは、直径が約50〜400μm程
まで可能である。
Thereafter, as shown in FIG. 4 (f), a through hole 140 for interlayer conduction is formed by a usual method, and as shown in FIG. 1 (g), a substrate provided with a V-shaped via hole 120 is formed. The surface of the insulating layer is electroless Cu-plated by an ordinary method, and then immediately electrolytically Cu-plated to give the circuit plating layer 13
When 0 is provided, plating adhesion is excellent even inside the via hole 120, and interlayer adhesion is ensured. Further, when the plating layer 130 is formed, a pattern 131 is formed by a normal photo-engraving method and one-time electrolytic Cu plating, and finally, a solder resist is applied.
A desired build-up MLB can be obtained, and the obtained build-up MLB can have a diameter of about 50 to 400 μm.

【0017】[0017]

【発明が解決しようとする課題】従来、ベース基板上に
配線層と絶縁層を交互に繰り返し積層する多層配線基板
においてのビアホール形成は、感光基(ポジ型)を有す
る絶縁材料上のビアホールを形成する部分のみに一定波
長の光を当てて(露光)、光が当たった部分を溶液によ
り除去する(現像)方法を用いていたので、ビアホール
サイズの縮小に伴い、絶縁材料の厚さとビアホールサイ
ズのアスペクト比が厳しくなり、均一に選択した部分の
絶縁材料を除去し難くなるという問題点があった。
Conventionally, via holes in a multilayer wiring board in which wiring layers and insulating layers are alternately and repeatedly laminated on a base substrate are formed by forming via holes on an insulating material having a photosensitive group (positive type). In this method, light of a certain wavelength is applied only to the part to be exposed (exposure), and the part irradiated with light is removed with a solution (development). There has been a problem that the aspect ratio becomes severe and it becomes difficult to remove the insulating material in a uniformly selected portion.

【0018】ことに、第3の従来技術では、図4(c)
で感光性絶縁樹脂(114)にビアホール(122)を
形成した後、更にビアホール(122)上に図4(d)
〜(e)で感光性絶縁樹脂(116)を塗布しビアホー
ル(124)を形成しているが、ビアホール(124)
を形成する際に先に図4(c)で形成したビアホール
(122)の内部に感光性絶縁樹脂(116)が入り込
んでしまうので、結局感光性絶縁樹脂(114)と感光
性絶縁樹脂(116)の2つ分の厚さを除去する必要が
あり、アスペクト比的な効果が損われるので、ビアホー
ルの径の縮小化が困難である。
In particular, in the third prior art, FIG.
After a via hole (122) is formed in the photosensitive insulating resin (114) in FIG. 4 (d), a via hole (122) is further formed on the via hole (122).
In (e), the photosensitive insulating resin (116) is applied to form the via hole (124).
Since the photosensitive insulating resin (116) enters the inside of the via hole (122) previously formed in FIG. 4 (c), the photosensitive insulating resin (114) and the photosensitive insulating resin (116) are eventually formed. ) Needs to be removed, and the effect of the aspect ratio is impaired, so it is difficult to reduce the diameter of the via hole.

【0019】[0019]

【課題を解決するための手段】第1の発明のビアホール
形成方法は、(a) ベース基板(502)およびラン
ド(506)上に感光性絶縁材料(507)を形成する
工程と、(b) 感光性絶縁材料(507)の上に大孔
521aを有する第1のマスク(508)を置き、第1
の光強度を有する第1の光(510)により第1の露光
をさせる工程と、(c) 第1の現像を行い感光性絶縁
材料(507)の上に大孔(521b)を形成する工程
と、(d) 感光性絶縁材料(507)の大孔(521
b)の上に小孔(522a)を有する第2のマスク(5
09)を置き、第2の光強度を有する第2の光(51
1)により第2の露光をさせる工程と、(e) 第2の
現像を行い感光性絶縁材料(507)の直径(d1)の
大孔(521b)とランド(506)との間に直径(d
2)の小孔(522b)を形成しビアホール(520)
を得る工程と、を含んで構成される。
According to a first aspect of the invention, there is provided a via hole forming method, comprising: (a) a step of forming a photosensitive insulating material (507) on a base substrate (502) and a land (506); A first mask (508) having large holes 521a is placed on the photosensitive insulating material (507),
And (c) forming a large hole (521b) on the photosensitive insulating material (507) by performing a first development with a first light (510) having a light intensity of And (d) large holes (521) in the photosensitive insulating material (507).
b) a second mask (5) having small holes (522a) above
09) and the second light (51) having the second light intensity
1) performing a second exposure, and (e) performing a second development to perform a second development between the large hole (521b) having a diameter (d1) of the photosensitive insulating material (507) and the land (506). d
The via hole (520) is formed by forming the small hole (522b) of 2).
And a step of obtaining

【0020】第2の発明のビアホール形成方法は、第1
の発明において、前記第1の露光量は、感光性絶縁材料
(507)が次の現像工程で厚さにして2分の1以上除
去されない程度に抑える。
The method for forming a via hole according to a second aspect of the present invention comprises the steps of:
In the invention, the first exposure amount is controlled to such an extent that the photosensitive insulating material (507) is not removed by more than a half in thickness in the next developing step.

【0021】第3の発明のビアホール形成方法は、第1
の発明において、第1のマスク(508)の直径(d
1)はランド(506)のサイズを上限とする。
The method of forming a via hole according to a third aspect of the present invention comprises the steps of:
In the invention of the first aspect, the diameter of the first mask (508) (d
1) is limited to the size of the land (506).

【0022】第4の発明のビアホール形成方法は、第1
の発明において、前記第2の露光量は、感光性絶縁材料
(507)が次の現像工程でランド(506)まで除去
されるような値にする。
According to a fourth aspect of the invention, there is provided a via hole forming method comprising:
In the invention, the second exposure amount is set to a value such that the photosensitive insulating material (507) is removed to the land (506) in the next development step.

【0023】第5の発明のビアホール形成方法は、第1
の発明において、第2のマスク(509)の直径(d
2)はランド(506)のサイズより小さくする。
The method for forming a via hole according to a fifth aspect of the present invention comprises the steps of:
In the invention, the diameter (d) of the second mask (509)
2) is smaller than the size of the land (506).

【0024】第6の発明のビアホール形成方法は、最初
に感光性絶縁材料(507)の中に小孔を貫通させ、次
に大孔(521b)を形成する。とを特徴とするビアホ
ール形成方法。
In the via hole forming method of the sixth invention, first, a small hole is made to penetrate into the photosensitive insulating material (507), and then a large hole (521b) is formed. And a via hole forming method.

【0025】[0025]

【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

【0026】図1(a)〜(e)は、本発明の一実施例
を示す工程断面図である。多層配線基板は、ベース基板
502上に配線層と絶縁層を交互に繰り返し積層し形成
され、ビアホールは配線層のランド506上に形成され
る。
FIGS. 1A to 1E are process sectional views showing an embodiment of the present invention. The multilayer wiring board is formed by alternately stacking wiring layers and insulating layers on a base substrate 502, and via holes are formed on lands 506 of the wiring layer.

【0027】図1(a) ベース基板502およびラン
ド506上に感光性絶縁材料507を形成する。
FIG. 1A A photosensitive insulating material 507 is formed on the base substrate 502 and the lands 506.

【0028】図1(b) 感光性絶縁材料507の上に
大孔521aを有する第1のマスク508を置き、第1
の光強度を有する第1の光510により第1の露光をさ
せる。
FIG. 1B: A first mask 508 having a large hole 521a is placed on the photosensitive insulating material 507,
The first exposure is performed by the first light 510 having the light intensity of.

【0029】図1(c) 第1の現像を行い感光性絶縁
材料507の上に大孔521bを形成する。
FIG. 1C: First development is performed to form a large hole 521b on the photosensitive insulating material 507.

【0030】図1(d) 感光性絶縁材料507の大孔
521bの上に小孔522aを有する第2のマスク50
9を置き、第2の光強度を有する第2の光511により
第2の露光をさせる。
FIG. 1D: Second mask 50 having small holes 522a on large holes 521b of photosensitive insulating material 507.
9 is placed, and the second exposure is performed by the second light 511 having the second light intensity.

【0031】図1(e) 第2の現像を行い感光性絶縁
材料507の直径d1の大孔521bとランド506と
の間に直径d2の小孔522bを形成しビアホール52
0を得る。
FIG. 1 (e) A second development is performed to form a small hole 522 b having a diameter d 2 between the large hole 521 b having a diameter d 1 of the photosensitive insulating material 507 and the land 506, and forming a via hole 52.
Get 0.

【0032】第1の露光量は、感光性絶縁材料507が
次の現像工程で厚さにして2分の1以上除去されない程
度に抑える。
The first exposure dose is controlled to such an extent that the photosensitive insulating material 507 is not removed by more than a half in thickness in the next developing step.

【0033】第1のマスク508の直径d1はランド5
06のサイズを上限とする。
The diameter d1 of the first mask 508 is equal to the land 5
06 is the upper limit.

【0034】第2の露光量は、感光性絶縁材料507が
次の現像工程でランド506まで除去されるような値に
する。
The second exposure amount is set so that the photosensitive insulating material 507 is removed to the land 506 in the next development step.

【0035】第2のマスク509の直径d2はランド5
06のサイズより小さくする。
The diameter d2 of the second mask 509 is equal to the land 5
06 size.

【0036】なお、最初に感光性絶縁材料507の中に
小孔を貫通させ、次に大孔521bを形成してもよい。
The small holes may be first penetrated into the photosensitive insulating material 507, and then the large holes 521b may be formed.

【0037】[0037]

【発明の効果】以上、説明したように本発明のビアホー
ルの形成方法は、あらかじめにビアホール周辺部の絶縁
材料の厚さを薄くし、この薄い部分に所望の直径のビア
ホール部分を形成するため、絶縁材料の厚さとビアホー
ルサイズのアスペクト比が緩和され、均一なビアホール
を形成し易くなる効果がある。
As described above, the method of forming a via hole according to the present invention reduces the thickness of the insulating material around the via hole in advance, and forms a via hole portion having a desired diameter in this thin portion. The aspect ratio of the thickness of the insulating material and the size of the via hole is relaxed, and there is an effect that a uniform via hole can be easily formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(e)は本発明の一実施形態を示す工
程断面図である。
FIGS. 1A to 1E are process cross-sectional views showing an embodiment of the present invention.

【図2】(a),(b)は第1の従来例を示す工程断面
図である。
FIGS. 2A and 2B are process cross-sectional views showing a first conventional example.

【図3】(a)〜(h)は第2の従来例を示す工程断面
図である。
3 (a) to 3 (h) are process sectional views showing a second conventional example.

【図4】(a)〜(i)は第3の従来例を示す工程断面
図である。
FIGS. 4A to 4I are process cross-sectional views showing a third conventional example.

【符号の説明】[Explanation of symbols]

502 ベース基板 506 ランド 508 マスク 509 マスク 510 光 511 光 521a 大孔 521b 大孔 522a 小孔 522b 小孔 502 Base substrate 506 Land 508 Mask 509 Mask 510 Light 511 Light 521a Large hole 521b Large hole 522a Small hole 522b Small hole

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】(a) ベース基板(502)およびラン
ド(506)上に感光性絶縁材料(507)を形成する
工程と、 (b) 感光性絶縁材料(507)の上に大孔521a
を有する第1のマスク(508)を置き、第1の光強度
を有する第1の光(510)により第1の露光をさせる
工程と、 (c) 第1の現像を行い感光性絶縁材料(507)の
上に大孔(521b)を形成する工程と、 (d) 感光性絶縁材料(507)の大孔(521b)
の上に小孔(522a)を有する第2のマスク(50
9)を置き、第2の光強度を有する第2の光(511)
により第2の露光をさせる工程と、 (e) 第2の現像を行い感光性絶縁材料(507)の
直径(d1)の大孔(521b)とランド(506)と
の間に直径(d2)の小孔(522b)を形成しビアホ
ール(520)を得る工程と、を含むことを特徴とする
ビアホール形成方法。
(A) forming a photosensitive insulating material (507) on a base substrate (502) and a land (506); and (b) forming a large hole 521a on the photosensitive insulating material (507).
Placing a first mask (508) having a first light intensity and a first light (510) having a first light intensity; and (c) performing a first development to form a photosensitive insulating material ( (D) forming a large hole (521b) on the 507); and (d) forming a large hole (521b) in the photosensitive insulating material (507).
Mask (50) having a small hole (522a)
9) placing a second light (511) having a second light intensity
And (e) performing a second development to perform a second development and to form a diameter (d2) between the large hole (521b) having a diameter (d1) of the photosensitive insulating material (507) and the land (506). Forming a small hole (522b) to obtain a via hole (520).
【請求項2】 前記第1の露光量は、感光性絶縁材料
(507)が次の現像工程で厚さにして2分の1以上除
去されない程度に抑える請求項1記載のビアホール形成
方法。
2. The via hole forming method according to claim 1, wherein the first exposure amount is suppressed to such an extent that the photosensitive insulating material is not removed by more than a half in thickness in a subsequent developing step.
【請求項3】 第1のマスク(508)の直径(d1)
はランド(506)のサイズを上限とする請求項1記載
のビアホール形成方法。
3. The diameter (d1) of the first mask (508).
The via hole forming method according to claim 1, wherein the size of the via hole is limited to the size of the land (506).
【請求項4】 前記第2の露光量は、感光性絶縁材料
(507)が次の現像工程でランド(506)まで除去
されるような値にする請求項1記載のビアホール形成方
法。
4. The via hole forming method according to claim 1, wherein the second exposure amount has a value such that the photosensitive insulating material (507) is removed to the land (506) in the next developing step.
【請求項5】 第2のマスク(509)の直径(d2)
はランド(506)のサイズより小さくする請求項1記
載のビアホール形成方法。
5. The diameter (d2) of the second mask (509).
2. The method according to claim 1, wherein the size of the via hole is smaller than the size of the land.
【請求項6】 最初に感光性絶縁材料(507)の中に
小孔を貫通させ、次に大孔(521b)を形成すること
を特徴とするビアホール形成方法。
6. A method for forming a via hole, comprising: first, penetrating a small hole in a photosensitive insulating material (507), and then forming a large hole (521b).
JP9510599A 1999-04-01 1999-04-01 Via hole forming method Pending JP2000294928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9510599A JP2000294928A (en) 1999-04-01 1999-04-01 Via hole forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9510599A JP2000294928A (en) 1999-04-01 1999-04-01 Via hole forming method

Publications (1)

Publication Number Publication Date
JP2000294928A true JP2000294928A (en) 2000-10-20

Family

ID=14128601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9510599A Pending JP2000294928A (en) 1999-04-01 1999-04-01 Via hole forming method

Country Status (1)

Country Link
JP (1) JP2000294928A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079956A (en) * 2017-10-25 2019-05-23 大日本印刷株式会社 Wiring board and wiring board manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019079956A (en) * 2017-10-25 2019-05-23 大日本印刷株式会社 Wiring board and wiring board manufacturing method
JP7006129B2 (en) 2017-10-25 2022-01-24 大日本印刷株式会社 How to make a wiring board

Similar Documents

Publication Publication Date Title
US5837427A (en) Method for manufacturing build-up multi-layer printed circuit board
JPS60140792A (en) Method of forming conductive through hole
JP2004265967A (en) Multilayer printed wiring board, its manufacturing method and semiconductor device
JP2000294928A (en) Via hole forming method
JPH06260763A (en) Manufacture of multilayer wiring board
KR100276262B1 (en) A method of fabricating a multi-layer printed circuit board
KR100213378B1 (en) Fabricating method of build-up multi-layer circuit board
JPH10335779A (en) Formation of pattern
JP2919364B2 (en) Method for manufacturing multilayer printed wiring board
JPH04186894A (en) Manufacture of printed wiring board
JP2994295B2 (en) Build-up printed wiring board and method of manufacturing the same
JP2984625B2 (en) Multilayer printed wiring board manufacturing method
JPH0139235B2 (en)
JPH0423488A (en) Manufacture of printed board
JPH07176867A (en) Manufacture of printed wiring board
JPH1154932A (en) Manufacture of multilayered wiring board
JPH1146063A (en) Manufacture of thin multi-layered printed circuit board
JPH0715139A (en) Manufacture of multilayer wiring board
JPH09205268A (en) Manufacture of printed wiring board
JP2954169B1 (en) Manufacturing method of printed wiring board
JP3005546B1 (en) Method of manufacturing build-up wiring board
JP2005085898A (en) Manufacturing method of printed-circuit substrate
JP2003332718A (en) Method of manufacturing circuit board
JP2000124605A (en) Method for manufacturing printed-circuit board for forming via with laser
JPH01189993A (en) Manufacture of printed wiring board

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010626