JP2000294633A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JP2000294633A
JP2000294633A JP11099593A JP9959399A JP2000294633A JP 2000294633 A JP2000294633 A JP 2000294633A JP 11099593 A JP11099593 A JP 11099593A JP 9959399 A JP9959399 A JP 9959399A JP 2000294633 A JP2000294633 A JP 2000294633A
Authority
JP
Japan
Prior art keywords
insulating film
film
organic insulating
forming
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11099593A
Other languages
Japanese (ja)
Other versions
JP4207303B2 (en
Inventor
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP09959399A priority Critical patent/JP4207303B2/en
Publication of JP2000294633A publication Critical patent/JP2000294633A/en
Application granted granted Critical
Publication of JP4207303B2 publication Critical patent/JP4207303B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is excellent in mechanical strength, moisture resistance, adhesive strength, etc., and has a highly reliable interlayer insulation film structure and its manufacturing method, by solving a problem of xerogel possible to obtain a relative permittivity of 0.2 or less without reducing greatly the effective relative permittivity of the entire interlayer insulation film. SOLUTION: In the semiconductor device which is provided with such an interlayer insulation film including a xerogel film, the interlayer insulation film comprises a first insulation film 13 made of xerogel film, a first organic insulation film 14, and a second insulation film 15 made of xerogel film. A wiring groove 31 is formed in the second insulation film 15, and a connection hole 32 is made from the first organic insulation film 14 to the first insulation film 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは0.25μm世代以降の
デバイスプロセスに用いられる多層配線構造を有する半
導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly, to a semiconductor device having a multi-layer wiring structure used in a device process of 0.25 μm generation or later and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体装置の微細化にともなって、配線
の微細化、配線ピッチの縮小化が必要となっている。ま
た、同時に、低消費電力化および高速化などの要求にと
もない、層間絶縁膜の低誘電率化および配線の低抵抗化
が必要になってきた。特にロジック系のデバイスでは、
微細配線による抵抗の上昇、配線容量の増加がデバイス
の速度劣化につながるため、低誘電率膜を層間絶縁膜に
用いた多層配線が必要となっている。
2. Description of the Related Art With miniaturization of semiconductor devices, it is necessary to miniaturize wirings and reduce wiring pitches. At the same time, with the demand for lower power consumption and higher speed, it has become necessary to lower the dielectric constant of the interlayer insulating film and lower the resistance of the wiring. Especially for logic devices,
Since an increase in resistance and an increase in wiring capacitance due to fine wiring lead to a reduction in device speed, multilayer wiring using a low dielectric constant film as an interlayer insulating film is required.

【0003】配線幅の微細化、配線ピッチの縮小化は、
配線自体の縦横比を大きくするだけでなく、配線間のス
ペース(空いている部分)のアスペクト比を大きくし、
結果として、縦に細長い配線を形成する技術、微細な配
線間を層間絶縁膜で埋め込む技術などに負担がかかり、
プロセスを複雑にすると同時に、プロセス数の増大を招
いている。
The miniaturization of the wiring width and the reduction of the wiring pitch are as follows.
In addition to increasing the aspect ratio of the wiring itself, increasing the aspect ratio of the space between the wirings (vacant parts)
As a result, a burden is imposed on the technology for forming vertically elongated wiring and the technology for embedding fine wiring between layers with an interlayer insulating film.
The process is complicated, and the number of processes is increasing.

【0004】またリフロースパッタリングによって、ア
ルミニウム系金属または銅系金属で接続孔と配線溝とを
同時に埋め込んだ後、化学的機械研磨(以下、CMPと
いう、CMPはChemical Mechanical Polishing の略)
法によって、接続孔および配線溝が形成されている層間
絶縁膜上の余分な金属を除去するダマシンプロセスで
は、高アスペクト比の金属配線をエッチングで形成する
ことも、配線間の狭隙を層間絶縁膜で埋め込む必要もな
く、大幅にプロセス数を減らすことが可能である。この
プロセスは、配線アスペクト比が高くなるほど、また配
線総数が増大するほど、総コストの削減に大きく寄与す
る。
[0004] After the connection holes and the wiring grooves are simultaneously filled with an aluminum-based metal or a copper-based metal by reflow sputtering, chemical mechanical polishing (hereinafter, referred to as CMP, CMP stands for Chemical Mechanical Polishing).
In the damascene process that removes excess metal on the interlayer insulating film where the connection holes and wiring grooves are formed by the method, metal wires with a high aspect ratio can be formed by etching, There is no need to embed the film, and the number of processes can be greatly reduced. This process contributes to a reduction in the total cost as the wiring aspect ratio increases and the total number of wirings increases.

【0005】一方、層間絶縁膜の低誘電率化は、配線間
の容量を低減するが、0.18μmルール以下のデバイ
スに適用される、比誘電率が2.5以下の膜は、従来の
デバイスに用いられている、酸化シリコン膜と膜質が大
きく異なり、それらの低誘電率膜に対応したプロセス技
術が求められている。
On the other hand, lowering the dielectric constant of the interlayer insulating film reduces the capacitance between wirings. However, a film having a relative dielectric constant of 2.5 or less, which is applied to a device having a rule of 0.18 μm or less, is a conventional film. A silicon oxide film used for a device has a significantly different film quality from that of a silicon oxide film, and there is a demand for a process technology corresponding to the low dielectric constant film.

【0006】[0006]

【発明が解決しようとする課題】層間絶縁膜の材料とし
て、比誘電率が2.0以下が期待できるキセロゲルを採
用することが注目されている。このキセロゲルはシリカ
ゲルという名称で乾燥剤に使われるなど、一般に広く知
られた材料である。このキセロゲルを半導体装置へ応用
するには、様々な信頼性に対する要求のため、現状では
半導体装置に適用することは困難である。すなわち、キ
セロゲルはその体積の50%〜90%が気泡であり、比
誘電率が2.5以上の有機ポリマーと比較して、機械的
強度、耐湿性、密着性などに問題があり、配線構造の信
頼性を確保することが困難であった。
It has been noted that xerogel, which can be expected to have a relative dielectric constant of 2.0 or less, is used as the material of the interlayer insulating film. This xerogel is a generally well-known material such as a silica gel used as a desiccant. At present, it is difficult to apply this xerogel to a semiconductor device due to various requirements for reliability. That is, xerogel has bubbles in 50% to 90% of its volume, and has a problem in mechanical strength, moisture resistance, adhesion, and the like as compared with an organic polymer having a relative dielectric constant of 2.5 or more. It was difficult to ensure the reliability of the system.

【0007】また、キセロゲルのような酸化シリコン系
の材料で層間絶縁膜を形成し、その層間絶縁膜にデュア
ルダマシン構造を形成するには、層間絶縁膜の中間層と
して、従来は酸化シリコンに対してエッチングマスクと
なる窒化シリコン膜を設けていた。ところが、窒化シリ
コン膜は比誘電率の高い材料であるため、層間絶縁膜の
実効的な比誘電率を高めることになっていた。その結
果、配線層間容量の増大を招いていた。
In order to form an interlayer insulating film from a silicon oxide-based material such as xerogel, and to form a dual damascene structure in the interlayer insulating film, conventionally, as an intermediate layer of the interlayer insulating film, silicon oxide is used. Thus, a silicon nitride film serving as an etching mask is provided. However, since the silicon nitride film is a material having a high relative dielectric constant, the effective relative dielectric constant of the interlayer insulating film has been increased. As a result, the capacitance between wiring layers has been increased.

【0008】また層間絶縁膜上に形成した有機膜上に、
配線溝を形成するための配線溝パターンを形成したエッ
チングマスクを形成する場合、接続孔を形成するための
接続孔パターンを形成したエッチングマスクとを形成す
る場合に、それぞれのエッチングマスクをレジストで形
成すると、下地の有機膜を損傷することなくレジストの
再生処理を行うことが困難となる。すなわち、有機膜と
レジストのエッチング特性が類似しているために、レジ
スト膜を再生処理する際にレジスト膜を除去すると、同
時に有機膜も除去されてしまう。そのため、パターニン
グに失敗したレジストマスクを除去して新たなるレジス
トマスクを形成しなおすというレジストの再生処理を行
うことが困難であった。また、酸化シリコン膜と窒化シ
リコン膜とで上記エッチングマスクを形成すると、キセ
ロゲルからなる層間絶縁膜をエッチングする際に、エッ
チングマスクも同時にエッチングされてエッチングマス
クとしての機能を果たさなくなる可能性があった。
Further, on the organic film formed on the interlayer insulating film,
In the case of forming an etching mask in which a wiring groove pattern for forming a wiring groove is formed, and in the case of forming an etching mask in which a connection hole pattern for forming a connection hole is formed, each etching mask is formed of a resist. Then, it becomes difficult to perform a resist regenerating process without damaging the underlying organic film. That is, since the etching characteristics of the organic film and the resist are similar, when the resist film is removed during the regenerating process of the resist film, the organic film is also removed at the same time. Therefore, it has been difficult to perform a resist regenerating process of removing a resist mask that failed in patterning and forming a new resist mask again. In addition, when the above-described etching mask is formed using a silicon oxide film and a silicon nitride film, the etching mask may be simultaneously etched when the interlayer insulating film made of xerogel is etched, and may not function as an etching mask. .

【0009】[0009]

【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置およびその製造方法で
ある。
SUMMARY OF THE INVENTION The present invention is directed to a semiconductor device and a method of manufacturing the same to solve the above-mentioned problems.

【0010】半導体装置は、キセロゲル膜を含む層間絶
縁膜を備えたもので、その層間絶縁膜は、キセロゲル膜
からなる第1の絶縁膜と、この第1の絶縁膜上に形成し
た第1の有機絶縁膜と、この第1の有機絶縁膜上に形成
したものでキセロゲルからなる第2の絶縁膜とからな
り、第2の絶縁膜に形成された配線溝と、この配線溝に
少なくとも接続するもので第1の有機絶縁膜から第1の
絶縁膜にわたって形成された接続孔とを備えたものであ
る。
The semiconductor device includes an interlayer insulating film including a xerogel film. The interlayer insulating film includes a first insulating film made of a xerogel film and a first insulating film formed on the first insulating film. An organic insulating film; a second insulating film formed on the first organic insulating film and made of xerogel; and a wiring groove formed in the second insulating film and at least a connection to the wiring groove. And a connection hole formed from the first organic insulating film to the first insulating film.

【0011】上記半導体装置では、層間絶縁膜がキセロ
ゲルからなる第1の絶縁膜と第1の有機絶縁膜とキセロ
ゲルからなる第2の絶縁膜とから形成されていることか
ら、第1の有機絶縁膜、第2の有機絶縁膜によりキセロ
ゲルからなる第1の絶縁膜、第2の絶縁膜の機械的強度
を補強している。また第1の絶縁膜の上部より侵入しよ
うとする水分を第1の有機絶縁膜に防ぎ、また第2の絶
縁膜の上部および下部より侵入しようとする水分を第1
の有機絶縁膜、第2の有機絶縁膜により防ぐことが可能
になる。さらに第1の有機絶縁膜により、キセロゲルか
らなる第2の絶縁膜の下地に対する密着性が向上する。
In the above semiconductor device, since the interlayer insulating film is formed of the first insulating film made of xerogel, the first organic insulating film, and the second insulating film made of xerogel, the first organic insulating film is formed. The film and the second organic insulating film reinforce the mechanical strength of the first insulating film and the second insulating film made of xerogel. In addition, the first organic insulating film prevents moisture from entering from above the first insulating film into the first organic insulating film, and prevents moisture from entering from above and below the second insulating film from the first organic insulating film.
This can be prevented by the organic insulating film and the second organic insulating film. Further, the adhesion of the second insulating film made of xerogel to the base is improved by the first organic insulating film.

【0012】また、第1の絶縁膜と第2の絶縁膜との間
に第1の有機絶縁膜を形成したことから、この第1の有
機絶縁膜は第1の絶縁膜に接続孔を形成する際にエッチ
ングマスクとして機能する。このようにエッチングマス
クとして機能する膜を有機絶縁膜で形成しているので、
従来の窒化シリコン膜よりなるエッチングマスクよりも
比誘電率を低減することが可能となり、層間絶縁膜全体
の実効的な比誘電率の上昇が小さくなる。したがって、
層間絶縁膜にキセロゲルを用いて比誘電率を低減するよ
うにした効果が十分に引き出される。
Further, since the first organic insulating film is formed between the first insulating film and the second insulating film, the first organic insulating film forms a connection hole in the first insulating film. In this case, it functions as an etching mask. Since the film functioning as an etching mask is formed of an organic insulating film,
The relative dielectric constant can be reduced as compared with a conventional etching mask made of a silicon nitride film, and the effective increase in the relative dielectric constant of the entire interlayer insulating film is reduced. Therefore,
The effect of reducing the relative dielectric constant by using xerogel for the interlayer insulating film is sufficiently brought out.

【0013】半導体装置の製造方法は、基体上にキセロ
ゲルからなる第1の絶縁膜を形成する工程と、第1の絶
縁膜上に第1の有機絶縁膜を形成する工程と、第1の有
機絶縁膜上にキセロゲルからなる第2の絶縁膜を形成す
る工程と、第2の絶縁膜上に第2の有機絶縁膜を形成す
る工程と、第2の有機絶縁膜上に、上層に配線溝パター
ンを形成するとともに下層に接続孔パターンを形成する
無機膜を設ける工程と、無機膜をマスクにしたエッチン
グにより第2の有機絶縁膜と第2の絶縁膜とに接続孔パ
ターンを転写して開口部を形成する工程と、無機膜をマ
スクにして第2の有機絶縁膜をエッチングし配線溝パタ
ーンを転写して配線溝の上部を形成するとともに、第2
の絶縁膜をマスクにして第1の有機絶縁膜をエッチング
し接続孔パターンを転写して接続孔の上部を形成する工
程と、第2の有機絶縁膜をマスクにして第2の有機絶縁
膜をエッチングし配線溝を形成するとともに、第1の有
機絶縁膜をマスクにして第1の絶縁膜をエッチングし接
続孔を形成する工程とを備えている。
The method for manufacturing a semiconductor device includes a step of forming a first insulating film made of xerogel on a base, a step of forming a first organic insulating film on the first insulating film, and a step of forming a first organic insulating film. Forming a second insulating film made of xerogel on the insulating film, forming a second organic insulating film on the second insulating film, and forming a wiring groove on the second organic insulating film in an upper layer Forming a pattern and forming an inorganic film for forming a connection hole pattern in a lower layer, and transferring the connection hole pattern to the second organic insulating film and the second insulating film by etching using the inorganic film as a mask to form an opening. Forming the upper portion of the wiring groove by etching the second organic insulating film using the inorganic film as a mask and transferring the wiring groove pattern,
Etching the first organic insulating film using the insulating film as a mask and transferring the connection hole pattern to form an upper portion of the connection hole; and forming the second organic insulating film using the second organic insulating film as a mask. Forming a wiring groove by etching and etching the first insulating film using the first organic insulating film as a mask to form a connection hole.

【0014】上記半導体装置の製造方法では、第1の絶
縁膜と第2の絶縁膜との間に第1の有機絶縁膜を形成し
て、第1の絶縁膜に接続孔を形成する際のエッチングマ
スクとしてその第1の有機絶縁膜を用いていることか
ら、従来のような窒化シリコン膜からなるエッチングマ
スクよりも比誘電率を低くすることができる。したがっ
て、従来の製造方法よりもエッチングマスクによる層間
絶縁膜全体の実効的な比誘電率の上昇が抑制される。
In the method of manufacturing a semiconductor device, a first organic insulating film is formed between the first insulating film and the second insulating film, and a connection hole is formed in the first insulating film. Since the first organic insulating film is used as an etching mask, the relative dielectric constant can be lower than that of a conventional etching mask made of a silicon nitride film. Therefore, an increase in the effective relative dielectric constant of the entire interlayer insulating film due to the etching mask is suppressed as compared with the conventional manufacturing method.

【0015】また第2の有機絶縁膜上に無機膜を形成す
る際に、無機膜に配線溝パターンを形成した後、接続孔
パターンを形成することにより、配線溝パターン、接続
孔パターンを形成する際に用いるレジストプロセスにお
いて、レジストの再生処理を行うことが可能になる。す
なわち、配線溝パターンを形成する際には、無機膜の下
層が残っていて下地の第2の有機絶縁膜を覆っているた
めに、また接続孔パターンを形成する際には、少なくと
も下層の無機膜が残っているために、第2の有機絶縁膜
を無機膜で覆った状態で、無機膜上に配線溝パターンお
よび接続孔パターンを形成するためのマスクとなるレジ
スト膜を形成することが可能になる。そのため、たとえ
レジストパターニングを失敗しても、無機膜の下地であ
る第2の有機絶縁膜を損傷することなく、パターニング
に失敗したレジスト膜を除去して新たなレジスト膜を成
膜し、そのレジスト膜をパターニングして再度レジスト
マスクを形成することが可能になる。
Further, when forming an inorganic film on the second organic insulating film, a wiring groove pattern and a connection hole pattern are formed by forming a wiring groove pattern in the inorganic film and then forming a connection hole pattern. In the resist process used at this time, it is possible to perform a resist regenerating process. That is, since the lower layer of the inorganic film remains and covers the underlying second organic insulating film when forming the wiring groove pattern, and when the connection hole pattern is formed, at least the lower layer of the inorganic film is formed. Since the film remains, it is possible to form a resist film serving as a mask for forming a wiring groove pattern and a connection hole pattern on the inorganic film while the second organic insulating film is covered with the inorganic film. become. Therefore, even if resist patterning fails, the resist film that failed patterning is removed and a new resist film is formed without damaging the second organic insulating film underlying the inorganic film. The resist mask can be formed again by patterning the film.

【0016】さらに無機膜をマスクにして第2の有機絶
縁膜と第2の絶縁膜とをエッチングして接続孔パターン
を転写する工程を備えていることから、第1の有機絶縁
膜上まで接続孔パターンが転写されて開口されている。
そのため、無機膜に形成されている配線溝パターンを第
2の有機絶縁膜に転写するエッチングの際に、同時に第
2の絶縁膜をマスクにして第1の有機絶縁膜に接続孔パ
ターンを転写することが可能になる。
Further, since the method further includes a step of transferring the connection hole pattern by etching the second organic insulating film and the second insulating film using the inorganic film as a mask, the connection is formed up to the first organic insulating film. The hole pattern is transferred and opened.
Therefore, at the time of etching for transferring the wiring groove pattern formed in the inorganic film to the second organic insulating film, the connection hole pattern is simultaneously transferred to the first organic insulating film using the second insulating film as a mask. It becomes possible.

【0017】無機膜をマスクにして第2の有機絶縁膜を
エッチングし配線溝パターンを転写して配線溝の上部を
形成するとともに、第2の絶縁膜をマスクにして第1の
有機絶縁膜をエッチングし接続孔パターンを転写して接
続孔の上部を形成する工程とを備えていることから、第
2の絶縁膜に配線溝を形成する際のエッチングマスクと
して第2の有機絶縁膜を用いることが可能になり、また
第1の有機絶縁膜を第1の絶縁膜に接続孔を形成する際
のエッチングマスクに用いることが可能となる。それに
よって、第1の絶縁膜と第2の絶縁膜とを第1の有機絶
縁膜と第2の有機絶縁膜とをエッチングマスクに用いて
同時にエッチングすることが可能となる。また、第2の
有機絶縁膜の下地はキセロゲルの第2の絶縁膜であり、
第1の有機絶縁膜の下地はキセロゲルの第1の絶縁膜と
なっていることから、第2,第1有機絶縁膜のエッチン
グでは、第2,第1の絶縁膜がエッチングストッパとな
って、そのエッチングを停止させている。
Using the inorganic film as a mask, the second organic insulating film is etched to transfer the wiring groove pattern to form the upper portion of the wiring groove, and the first organic insulating film is formed using the second insulating film as a mask. Using the second organic insulating film as an etching mask when forming a wiring groove in the second insulating film, since the method comprises the steps of etching and transferring the connection hole pattern to form the upper portion of the connection hole. It is also possible to use the first organic insulating film as an etching mask when forming a connection hole in the first insulating film. Thus, the first insulating film and the second insulating film can be simultaneously etched using the first organic insulating film and the second organic insulating film as an etching mask. The base of the second organic insulating film is a xerogel second insulating film,
Since the base of the first organic insulating film is a xerogel first insulating film, the second and first insulating films serve as an etching stopper in the etching of the second and first organic insulating films. The etching is stopped.

【0018】また第2の有機絶縁膜をマスクに用いて第
2の絶縁膜をエッチングし、配線溝を形成するととも
に、第1の有機絶縁膜をマスクにして第1の絶縁膜をエ
ッチングし、接続孔を形成する工程とを備えていること
から、このエッチングでは、配線溝と接続孔とが同時に
形成される。また第2の絶縁膜の下地が第1の有機絶縁
膜となっているため、第1の有機絶縁膜がエッチングス
トッパとなって、配線溝を形成するためのエッチングは
第1の有機絶縁膜上で停止される。
Further, the second insulating film is etched using the second organic insulating film as a mask to form a wiring groove, and the first insulating film is etched using the first organic insulating film as a mask. Since the step of forming the connection hole is provided, in this etching, the wiring groove and the connection hole are simultaneously formed. Further, since the base of the second insulating film is the first organic insulating film, the first organic insulating film serves as an etching stopper, and the etching for forming the wiring groove is performed on the first organic insulating film. Stopped at

【0019】キセロゲルからなる第1の絶縁膜とキセロ
ゲルからなる第2の絶縁膜との間に第1の有機絶縁膜を
形成し、第2の絶縁膜上に第2の有機絶縁膜を形成する
ことから、第1の絶縁膜および第2の絶縁膜の機械的強
度が第1の有機絶縁膜および第2の有機絶縁膜によって
補強される。また第1の絶縁膜上に第1の有機絶縁膜を
形成することから、第1の絶縁膜の上部より侵入しよう
とする水分が阻止され、第1の有機絶縁膜上に第2の絶
縁膜を形成し、その上に第2の有機絶縁膜を形成するこ
とから、第1の有機絶縁膜、第2の有機絶縁膜により第
2の絶縁膜の上下より侵入しようとする水分が阻止され
る。さらに第1の有機絶縁膜上にキセロゲルからなる第
2の絶縁膜を形成することから、第2の絶縁膜の下地に
対する密着性が高められる。
A first organic insulating film is formed between a first insulating film made of xerogel and a second insulating film made of xerogel, and a second organic insulating film is formed on the second insulating film. Therefore, the mechanical strength of the first insulating film and the second insulating film is reinforced by the first organic insulating film and the second organic insulating film. In addition, since the first organic insulating film is formed on the first insulating film, moisture that tends to enter from above the first insulating film is prevented, and the second insulating film is formed on the first organic insulating film. Is formed, and the second organic insulating film is formed thereon, so that the first organic insulating film and the second organic insulating film prevent moisture from entering above and below the second insulating film. . Further, since the second insulating film made of xerogel is formed on the first organic insulating film, the adhesion of the second insulating film to the base is enhanced.

【0020】[0020]

【発明の実施の形態】本発明の半導体装置に係わる実施
の形態の一例を、図1の概略構成図によって説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One example of an embodiment relating to a semiconductor device of the present invention will be described with reference to a schematic configuration diagram of FIG.

【0021】図1に示すように、一例として、基板51
上に半導体素子(図示省略)が形成され、それを覆う層
間絶縁膜52中に配線53、プラグ(図示省略)等が形
成された基体11を用いる。なお、基体11は上記構成
に限定されることはなく他の構成であってもよい。
As shown in FIG. 1, as an example, a substrate 51
A substrate 11 is used in which a semiconductor element (not shown) is formed thereon, and a wiring 53, a plug (not shown) and the like are formed in an interlayer insulating film 52 covering the semiconductor element. In addition, the base 11 is not limited to the above configuration, and may have another configuration.

【0022】上記基体11上には、層間絶縁膜12の下
層部分となる第1の絶縁膜13が形成されている。この
第1の絶縁膜13は、例えば300nm〜800nmの
厚さのキセロゲルからなる。上記キセロゲルは、一例と
して、ナノグラス社が開発したNanoporous Silica を用
いている。このNanoporous Silica は、ポーラスシリカ
の1種であり、上記Nanoporous Silica に使用は限定さ
れない。すなわち、芳香族などの比較的高分子のアルキ
ル基を有するシラノール樹脂をウエハ上に塗布し、それ
をゲル化させ、シランカップリング剤もしくは水素化処
理により疎水化処理を行って形成したものであれば、ど
のようなキセロゲルであってもよい。
On the base 11, a first insulating film 13 which is a lower layer of the interlayer insulating film 12 is formed. The first insulating film 13 is made of, for example, xerogel having a thickness of 300 nm to 800 nm. As an example, the xerogel uses Nanoporous Silica developed by Nanograss. This Nanoporous Silica is a kind of porous silica, and its use is not limited to the above Nanoporous Silica. That is, a silanol resin having a relatively high molecular weight alkyl group such as aromatic is coated on a wafer, gelled, and subjected to hydrophobization treatment with a silane coupling agent or hydrogenation treatment. Any xerogel may be used.

【0023】なお、必要に応じて、配線53と第1の絶
縁膜13との間には、拡散防止層(図示省略)が形成さ
れている。この拡散防止層は、例えば20nm〜100
nm程度の厚さの窒化シリコン膜もしくは炭化シリコン
膜で形成されていて、特に、配線53が銅もしくは銅合
金で形成されている場合に必要となる。
Incidentally, a diffusion preventing layer (not shown) is formed between the wiring 53 and the first insulating film 13 as required. This diffusion prevention layer is, for example, 20 nm to 100 nm.
The wiring 53 is formed of a silicon nitride film or a silicon carbide film having a thickness of about nm, and is particularly necessary when the wiring 53 is formed of copper or a copper alloy.

【0024】上記第1の絶縁膜13上には第1の有機絶
縁膜14が形成されている。この第1の有機絶縁膜14
は、一例として、ポリアリールエーテルと総称される有
機ポリマーで形成されている。このポリアリールエーテ
ルには、例えばアライドシグナル社製のFLARE、ダ
ウケミカル社製のSiLK、シューマッカー社製のVE
LOX等がある。
A first organic insulating film 14 is formed on the first insulating film 13. This first organic insulating film 14
Is formed, for example, of an organic polymer collectively referred to as a polyaryl ether. The polyaryl ethers include, for example, FLARE manufactured by Allied Signal, SiLK manufactured by Dow Chemical, and VE manufactured by Shoe Macker.
LOX, etc.

【0025】上記第1の有機絶縁膜14上には層間絶縁
膜12の上層部分となる第2の絶縁膜15が形成されて
いる。この第2の絶縁膜15は、例えば300nm〜8
00nmの厚さのキセロゲルで形成されている。
On the first organic insulating film 14, a second insulating film 15 to be an upper layer of the interlayer insulating film 12 is formed. The second insulating film 15 has a thickness of, for example, 300 nm to 8 nm.
It is formed of a xerogel having a thickness of 00 nm.

【0026】上記第2の絶縁膜15上には、第2の有機
絶縁膜16が形成されている。この第2の有機絶縁膜1
6は、例えば上記第1の有機絶縁膜と同様なる材料で形
成されている。
On the second insulating film 15, a second organic insulating film 16 is formed. This second organic insulating film 1
6 is formed of, for example, a material similar to that of the first organic insulating film.

【0027】なお、上記第1、第2の有機絶縁膜14、
16は、フッ素樹脂、BCB膜、ポリイミド膜、アモル
ファスカーボン膜などで形成されていてもよい。フッ素
樹脂の一例としては、フルオロカーボン膜(環状フッ素
樹脂、テフロン(登録商標)(PTFE)、アモルファ
ステフロン〔例えば、デュポン社製:テフロンAF(商
品名)〕、フッ化アリールエーテルもしくはフッ化ポリ
イミドを用いることができる。なお、上記アモルファス
テフロンはテフロンAFに限定されることはなく、下記
の化学式(1)に示す構造を有するものであれば何でも
よい。
The first and second organic insulating films 14,
16 may be formed of a fluorine resin, a BCB film, a polyimide film, an amorphous carbon film, or the like. As an example of the fluororesin, a fluorocarbon film (cyclic fluororesin, Teflon (registered trademark) (PTFE), amorphous Teflon (for example, Teflon AF (trade name) manufactured by DuPont), fluorinated aryl ether, or fluorinated polyimide is used. The amorphous Teflon is not limited to Teflon AF, but may be any one having a structure represented by the following chemical formula (1).

【0028】[0028]

【化1】 Embedded image

【0029】またシクロポリマライズドフロリネーテッ
ドポリマー系樹脂〔例えばサイトップ(商品名)〕を用
いることも可能である。シクロポリマライズドフロリネ
ーテッドポリマー系樹脂は上記サイトップに限定される
ことはなく、下記の化学式(2)に示す構造を有するも
のであれば何でもよい。
It is also possible to use a cyclopolymerized fluorinated polymer resin [for example, Cytop (trade name)]. The cyclopolymerized fluorinated polymer resin is not limited to the above-mentioned CYTOP, but may be any resin having a structure represented by the following chemical formula (2).

【0030】[0030]

【化2】 Embedded image

【0031】また上記フッ化ポリアリルエーテル系樹脂
は上記FLAREに限定されることはなく、下記の化学
式(3)に示す構造を有するものであれば何でもよい。
The fluorinated polyallyl ether resin is not limited to FLARE, but may be any resin having a structure represented by the following chemical formula (3).

【0032】[0032]

【化3】 Embedded image

【0033】そして上記第2の有機絶縁膜16から第2
の絶縁膜15にかけて配線溝31が形成され、第1の有
機絶縁膜14から第1の絶縁膜13にかけて接続孔32
が形成されている。
Then, the second organic insulating film 16
A wiring groove 31 is formed over the insulating film 15 of the first embodiment, and a connection hole 32 is formed from the first organic insulating film 14 to the first insulating film 13.
Are formed.

【0034】上記配線溝31および上記接続孔32の各
内壁には、窒化タンタル等のバリアメタル層33が形成
されている。さらに配線溝31内にバリアメタル層33
を介して金属からなる配線34が形成され、接続孔32
内にバリアメタル層33を介して金属からなるプラグ3
5が形成されている。当然のことながら、上記配線34
とプラグ35とは例えば銅からなり一体に形成されてい
る。
A barrier metal layer 33 such as tantalum nitride is formed on each inner wall of the wiring groove 31 and the connection hole 32. Further, a barrier metal layer 33 is formed in the wiring groove 31.
A wiring 34 made of metal is formed through the contact hole 32.
A plug 3 made of a metal through a barrier metal layer 33 therein
5 are formed. Naturally, the wiring 34
The plug 35 and the plug 35 are made of, for example, copper and are integrally formed.

【0035】上記説明では、第2の有機絶縁膜16を設
けた構成としたが、この第2の有機絶縁膜16を除去し
た構成としてもよく、また第2の有機絶縁膜16上にエ
ッチングマスクおよび研磨ストッパとして用いた無機膜
(図示省略)を残した構成としてもよい。その構成で
は、配線溝31は無機膜から第2の絶縁膜15にかけて
形成され、その配線溝31に配線34が形成される構成
となる。
In the above description, the configuration is such that the second organic insulating film 16 is provided. However, the configuration may be such that the second organic insulating film 16 is removed, and an etching mask may be provided on the second organic insulating film 16. Alternatively, a configuration in which an inorganic film (not shown) used as a polishing stopper may be left. In this configuration, the wiring groove 31 is formed from the inorganic film to the second insulating film 15, and the wiring 34 is formed in the wiring groove 31.

【0036】なお、図示はしないが、上記構成の配線構
造を多層に形成して多層配線を構成することも可能であ
る。
Although not shown, it is also possible to form a multi-layered wiring by forming the wiring structure having the above-described configuration in multiple layers.

【0037】上記半導体装置では、第1の絶縁膜13お
よび第2の絶縁膜15がキセロゲルからなり、第1の絶
縁膜13と第2の絶縁膜15との間に第1の有機絶縁膜
14が形成され、第2の絶縁膜15上に第2の有機絶縁
膜16が形成されていることから、第1の有機絶縁膜1
4、第2の有機絶縁膜16によりキセロゲルからなる第
1の絶縁膜13、第2の絶縁膜15の機械的強度を補強
している。また第1の絶縁膜13の上部より侵入しよう
とする水分を第1の有機絶縁膜14に防ぎ、また第2の
絶縁膜15の上部および下部より侵入しようとする水分
を第1の有機絶縁膜14、第2の有機絶縁膜16により
防ぐことが可能になる。さらに第1の有機絶縁膜14に
より、キセロゲルからなる第2の絶縁膜15の下地に対
する密着性が向上する。
In the above semiconductor device, the first insulating film 13 and the second insulating film 15 are made of xerogel, and the first organic insulating film 14 is provided between the first insulating film 13 and the second insulating film 15. Is formed, and the second organic insulating film 16 is formed on the second insulating film 15, so that the first organic insulating film 1
4. The mechanical strength of the first insulating film 13 and the second insulating film 15 made of xerogel is reinforced by the second organic insulating film 16. The first organic insulating film 14 prevents moisture from entering from above the first insulating film 13 and the first organic insulating film prevents moisture from entering from above and below the second insulating film 15. 14, it can be prevented by the second organic insulating film 16. Further, the adhesion of the second insulating film 15 made of xerogel to the base is improved by the first organic insulating film 14.

【0038】また、第1の絶縁膜13と第2の絶縁膜1
5との間に第1の有機絶縁膜14を形成したことから、
この第1の有機絶縁膜14は第1の絶縁膜13に接続孔
32を形成する際にエッチングマスクとして機能する。
このようにエッチングマスクとして機能する膜を有機絶
縁膜で形成しているので、従来の窒化シリコン膜からな
るエッチングマスクよりも比誘電率を低減することが可
能となり、層間絶縁膜12の全体の実効的な比誘電率の
上昇が小さくなる。したがって、低誘電率(比誘電率≒
2.0)を有するキセロゲルを層間絶縁膜12に用いる
効果を十分に引き出すことが可能になる。
Further, the first insulating film 13 and the second insulating film 1
5 and the first organic insulating film 14 was formed between
The first organic insulating film 14 functions as an etching mask when forming the connection holes 32 in the first insulating film 13.
Since the film functioning as the etching mask is formed of the organic insulating film, the relative dielectric constant can be reduced as compared with the conventional etching mask formed of the silicon nitride film, and the entire effective thickness of the interlayer insulating film 12 can be reduced. The relative rise in relative dielectric constant is reduced. Therefore, low permittivity (relative permittivity ≒
2.0) can be sufficiently brought out to the effect of using the xerogel for the interlayer insulating film 12.

【0039】次に、本発明の半導体装置の製造方法に係
わる実施の形態を、図2の製造工程図によって説明す
る。
Next, an embodiment of a method of manufacturing a semiconductor device according to the present invention will be described with reference to a manufacturing process diagram of FIG.

【0040】図2の(1)に示すように、基体11は、
一例として、基板51上に半導体素子(図示省略)が形
成され、それを覆う層間絶縁膜52中に配線53、プラ
グ(図示省略)等が形成されたものである。このような
基体11上に層間絶縁膜12の下層部分となる第1の絶
縁膜13を、例えばキセロゲルを300nm〜800n
mの厚さに成膜して形成する。上記キセロゲルは、一例
として、ナノグラス社が開発したNanoporous Silica を
用い、同社が開発したスピンコーターで成膜を行った。
Nanoporous Silica は、ポーラスシリカの1種であり、
上記ポーラスシリカに使用は限定されない。すなわち、
芳香族などの比較的高分子のアルキル基を有するシラノ
ール樹脂をウエハ上に塗布し、それをゲル化させ、シラ
ンカップリング剤もしくは水素化処理により疎水化処理
を行って形成したものであれば、どのようなキセロゲル
であってもよい。
As shown in FIG. 2A, the base 11 is
As an example, a semiconductor element (not shown) is formed on a substrate 51, and a wiring 53, a plug (not shown), and the like are formed in an interlayer insulating film 52 covering the semiconductor element. A first insulating film 13 to be a lower layer portion of the interlayer insulating film 12 is formed on such a base 11 by, for example, xerogel of 300 nm to 800 nm.
m to form a film. As an example, the xerogel was formed using Nanoporous Silica developed by Nanograss, using a spin coater developed by Nanograss.
Nanoporous Silica is a kind of porous silica,
The use of the porous silica is not limited. That is,
If a silanol resin having a relatively high molecular weight alkyl group such as aromatic is coated on the wafer, gelled, and subjected to hydrophobization treatment with a silane coupling agent or hydrogenation treatment, Any xerogel may be used.

【0041】なお、必要に応じて、配線53と第1の絶
縁膜13との間に拡散防止層(図示省略)を、例えば窒
化シリコン膜もしくは炭化シリコン膜を例えば20nm
〜100nm程度の厚さに形成する。特に、配線53が
銅もしくは銅合金で形成されている場合には、銅の拡散
を防止するために、上記拡散防止層は必要となる。
If necessary, a diffusion preventing layer (not shown) may be provided between the wiring 53 and the first insulating film 13, for example, a silicon nitride film or a silicon carbide film having a thickness of, for example, 20 nm.
It is formed to a thickness of about 100 nm. In particular, when the wiring 53 is formed of copper or a copper alloy, the above-described diffusion preventing layer is required to prevent the diffusion of copper.

【0042】次いで上記第1の絶縁膜13上に第1の有
機絶縁膜14を形成する。この第1の有機絶縁膜14に
は、一例として、ポリアリールエーテルと総称される有
機ポリマーを用いた。このポリアリールエーテルには、
例えばアライドシグナル社製のFLARE、ダウケミカ
ル社製のSiLK、シューマッカー社製のVELOX等
がある。
Next, a first organic insulating film 14 is formed on the first insulating film 13. The first organic insulating film 14 is made of, for example, an organic polymer generally called polyarylether. This polyaryl ether includes:
For example, FLARE manufactured by Allied Signal, SiLK manufactured by Dow Chemical, VELOX manufactured by Shoe Macker, and the like are available.

【0043】上記有機ポリマーを形成するには、例え
ば、前駆体を回転塗布により第1の絶縁膜13上に成膜
し、その後300℃〜450℃でキュア(焼成)を行え
ばよい。
In order to form the organic polymer, for example, a precursor may be formed on the first insulating film 13 by spin coating, and then cured (fired) at 300 ° C. to 450 ° C.

【0044】次いで上記第1の有機絶縁膜14上に層間
絶縁膜12の上層部分となる第2の絶縁膜15を、上記
第1の絶縁膜13と同様にキセロゲルを300nm〜8
00nmの厚さに成膜して形成する。ここで用いたキセ
ロゲルは、上記説明したものと同様のものであり、その
成膜方法も上記説明した成膜方法と同等である。
Next, on the first organic insulating film 14, a second insulating film 15, which is an upper layer portion of the interlayer insulating film 12, is coated with xerogel of 300 nm to 8 nm, similarly to the first insulating film 13.
It is formed by forming a film to a thickness of 00 nm. The xerogel used here is the same as that described above, and the film formation method is also the same as the above-described film formation method.

【0045】次いで上記第2の絶縁膜15上に第2の有
機絶縁膜16を、上記説明した第1の有機絶縁膜と同様
に、一例として、ポリアリールエーテルと総称される有
機ポリマーで形成する。このポリアリールエーテルに
は、上記説明したのと同様に、例えばアライドシグナル
社製のフッ化ポリアリルエーテル系樹脂〔例えばFLA
RE(商品名)〕、ダウケミカル社製のSiLK、シュ
ーマッカー社製のVELOX等がある。
Next, a second organic insulating film 16 is formed on the second insulating film 15 by using an organic polymer collectively referred to as polyaryl ether, for example, similarly to the above-described first organic insulating film. . In the same manner as described above, this polyaryl ether may be, for example, a fluorinated polyallyl ether-based resin [eg, FLA
RE (trade name)], SiLK manufactured by Dow Chemical Company, VELOX manufactured by Shoe Macker Company, and the like.

【0046】上記第1、第2の有機絶縁膜14、16
は、フッ素樹脂、BCB膜、ポリイミド膜、アモルファ
スカーボン膜などで形成することも可能である。フッ素
樹脂の一例としては、フルオロカーボン膜(環状フッ素
樹脂、テフロン(PTFE)、アモルファステフロン
〔例えば、デュポン社製:テフロンAF(商品名)〕、
フッ化アリールエーテルもしくはフッ化ポリイミドを用
いることができる。上記フッ素樹脂を成膜するには、回
転塗布装置によりフッ素樹脂の前駆体を塗布し、その
後、300℃〜450℃でキュアする。なお、フッ素化
アモルファスカーボン等の材料はアセチレン(C
2 2 )、フルオロカーボンガス〔例えばオクタフルオ
ロブテン(C4 8 )〕をプロセスガスに用いたプラズ
マCVD法により成膜することが可能である。この場合
も成膜後に300℃〜450℃でキュアする。なお、上
記アモルファステフロンはテフロンAFに限定されるこ
とはなく、前記示した化学式(1)に示す構造を有する
ものであれば何でもよい。
The first and second organic insulating films 14 and 16
Can be formed of a fluorine resin, a BCB film, a polyimide film, an amorphous carbon film, or the like. Examples of the fluororesin include fluorocarbon films (cyclic fluororesin, Teflon (PTFE), amorphous Teflon (for example, Teflon AF (trade name) manufactured by DuPont)),
Fluorinated aryl ethers or fluorinated polyimides can be used. In order to form the above-mentioned fluororesin, a precursor of the fluororesin is applied by a spin coating device, and then cured at 300 to 450 ° C. The material such as fluorinated amorphous carbon is acetylene (C
2 H 2 ) and a fluorocarbon gas [for example, octafluorobutene (C 4 F 8 )] can be formed by a plasma CVD method using a process gas. Also in this case, curing is performed at 300 ° C. to 450 ° C. after film formation. The amorphous Teflon is not limited to Teflon AF, but may be any as long as it has the structure represented by the chemical formula (1).

【0047】またシクロポリマライズドフロリネーテッ
ドポリマー系樹脂〔例えばサイトップ(商品名)〕を用
いることも可能である。シクロポリマライズドフロリネ
ーテッドポリマー系樹脂は上記サイトップに限定される
ことはなく、前記示した化学式(2)に示す構造を有す
るものであれば何でもよい。
Further, it is also possible to use a cyclopolymerized fluorinated polymer resin [for example, Cytop (trade name)]. The cyclopolymerized fluorinated polymer resin is not limited to the above-mentioned CYTOP, but may be any resin having a structure represented by the above-mentioned chemical formula (2).

【0048】また上記フッ化ポリアリルエーテル系樹脂
は上記FLAREに限定されることはなく、前記示した
化学式(3)に示す構造を有するものであれば何でもよ
い。
The fluorinated polyallyl ether-based resin is not limited to FLARE, but may be any resin having a structure represented by the above-mentioned chemical formula (3).

【0049】続いて、第2の有機絶縁膜16上に無機膜
17を異なる材料で2層に形成する。例えば第1の無機
膜18を、例えば酸化シリコン膜を50nm〜300n
mの厚さに成膜して形成し、さらにその上に第2の無機
膜19を、例えば窒化シリコン膜を50nm〜150n
mの厚さに成膜して形成する。もしくは、酸化シリコン
膜のみを80nm〜500nmの厚さに成膜して上記無
機膜17を1層の膜で形成してもよい。
Subsequently, an inorganic film 17 is formed in two layers on the second organic insulating film 16 using different materials. For example, the first inorganic film 18 is formed of, for example, a silicon oxide film of 50 nm to 300 n.
m, and a second inorganic film 19, for example, a silicon nitride film of 50 nm to 150 nm is formed thereon.
m to form a film. Alternatively, only the silicon oxide film may be formed to a thickness of 80 nm to 500 nm, and the inorganic film 17 may be formed as a single layer.

【0050】上記酸化シリコン膜は、例えば、回転塗布
法を用い、市販の無機SOG(シラノールを主成分とす
るSOGもしくはシラノールを含むポリマーを主成分と
するSOG)を、例えば30nm〜100nmの厚さに
形成する。この際、回転塗布後は、150℃〜200℃
で1分間程度のベーキングを行い、さらに350℃〜4
50℃で30分〜1時間程度のキュアを行う。
The silicon oxide film is formed, for example, by spin coating using a commercially available inorganic SOG (SOG mainly containing silanol or SOG mainly containing polymer containing silanol) having a thickness of, for example, 30 nm to 100 nm. Formed. At this time, after spin coating, 150 ° C. to 200 ° C.
Baking for about 1 minute at 350 ° C ~ 4
Cure at 50 ° C. for about 30 minutes to 1 hour.

【0051】なお、上記酸化シリコン膜は、市販のプラ
ズマCVD装置を用いて、プラズマCVD法によって形
成してもよい。一例として、酸化剤として一酸化二窒素
(N2 O)ガスを用い、シリコン源としてシラン系ガス
〔モノシラン(SiH4 )、ジシラン(Si2 6 )も
しくはトリシラン(Si3 8 )〕を用い、基板温度を
300℃〜400℃に設定し、プラズマパワーを350
W、成膜雰囲気の圧力を1kPa程度に設定して成膜す
る。
Note that the silicon oxide film may be formed by a plasma CVD method using a commercially available plasma CVD apparatus. As an example, dinitrogen monoxide (N 2 O) gas is used as an oxidizing agent, and a silane-based gas [monosilane (SiH 4 ), disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )] is used as a silicon source. , The substrate temperature is set to 300 to 400 ° C., and the plasma power is
W, the film is formed by setting the pressure of the film formation atmosphere to about 1 kPa.

【0052】上記窒化シリコン膜は、プラズマCVD法
を用いて成膜を行う。その際に使用するガスとしては、
一例として、シリコン源には、シラン系ガス〔モノシラ
ン(SiH4 )、ジシラン(Si2 6 )、トリシラン
(Si3 8 )等〕を用い、窒化剤にはアンモニア、ヒ
ドラジン等を用い、酸化剤としては、一酸化二窒素(N
2 O)を用い、キャリアガスには、窒素、ヘリウム、ア
ルゴン等の不活性なガスを用いる。また、成膜条件は、
一例として、基板温度を300℃〜400℃に設定し、
プラズマパワーを350W、成膜雰囲気の圧力を1kP
a程度に設定する。
The silicon nitride film is formed by using a plasma CVD method. As the gas used at that time,
As an example, a silane-based gas (monosilane (SiH 4 ), disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ) or the like) is used as a silicon source, ammonia, hydrazine, or the like is used as a nitriding agent, and oxidation is performed. As an agent, nitrous oxide (N
Using 2 O), the carrier gas, nitrogen, helium, an inert gas such as argon is used. The film forming conditions are
As an example, the substrate temperature is set at 300 ° C to 400 ° C,
Plasma power of 350 W, pressure of deposition atmosphere of 1 kP
Set to about a.

【0053】また第1の無機膜18を形成する前には、
必要に応じて、特に第2の有機絶縁膜16の酸化が問題
となる場合には、窒化シリコン膜、アモルファスシリコ
ン膜、窒化酸化シリコン膜もしくは化学量論よりシリコ
ンが多い酸化シリコン膜を形成することが好ましい。そ
の際、還元性雰囲気のCVD法により成膜を行うことが
望ましい。そしてその膜厚はできるだけ薄いほうが好ま
しく、例えば10nm程度の厚さとする。
Before forming the first inorganic film 18,
If necessary, especially when oxidation of the second organic insulating film 16 becomes a problem, a silicon nitride film, an amorphous silicon film, a silicon nitride oxide film, or a silicon oxide film containing more silicon than the stoichiometric amount is formed. Is preferred. At this time, it is desirable to form a film by a CVD method in a reducing atmosphere. The film thickness is preferably as thin as possible, for example, about 10 nm.

【0054】なお、上記無機膜17としては、上記記載
した膜の他に、チタン、窒化チタン、タンタル、窒化タ
ンタルなどの金属膜もしくは金属化合物膜を用いること
ができる。その膜厚は、例えば50nm〜150nmが
好ましい。また、成膜方法は、一例として、金属膜や金
属化合物膜の成膜で一般的なスパッタリングを用いるこ
とが可能である。
The inorganic film 17 may be a metal film or a metal compound film of titanium, titanium nitride, tantalum, tantalum nitride, or the like, in addition to the above-described films. The thickness is preferably, for example, 50 nm to 150 nm. As a film formation method, for example, general sputtering for forming a metal film or a metal compound film can be used.

【0055】次に、図2の(2)に示すように、上記第
2の無機膜19上に通常のレジスト塗布技術(例えば回
転塗布法)を用いてレジスト膜21を成膜する。その
後、リソグラフィー技術により、レジスト膜21をパタ
ーニングして、配線溝を形成するための開口部22を形
成する。
Next, as shown in FIG. 2B, a resist film 21 is formed on the second inorganic film 19 by using a normal resist coating technique (for example, a spin coating method). Thereafter, the resist film 21 is patterned by lithography to form an opening 22 for forming a wiring groove.

【0056】続いて、上記レジスト膜21をエッチング
マスクに用いて、上記第2の無機膜19のみをエッチン
グし、配線溝を形成するための配線溝パターン23を形
成する。このエッチングは、例えば一般的なマグネトロ
ン方式のエッチング装置を用いて、第2の無機膜19の
みを選択的にエッチングする。第2の無機膜19が窒化
シリコン膜で形成されている場合のエッチング条件とし
ては、一例として、エッチングガスに、トリフルオロメ
タン(CHF3 )(5sccm)と酸素(O2)(5s
ccm)とアルゴン(Ar)(20sccm)とを用
い、RFプラズマを600Wに設定する。第2の無機膜
19が金属化合物膜で形成されている場合には、エッチ
ングガスに、一例として、塩化ホウ素(BCl)、塩素
(Cl2 )等の塩素系のエッチングガスを用いる。その
後、レジスト膜21をアッシングにより除去する。な
お、図2の(2)では、レジスト膜21を除去する前の
状態を示した。
Subsequently, using the resist film 21 as an etching mask, only the second inorganic film 19 is etched to form a wiring groove pattern 23 for forming a wiring groove. In this etching, only the second inorganic film 19 is selectively etched using, for example, a general magnetron type etching apparatus. As an example of the etching conditions when the second inorganic film 19 is formed of a silicon nitride film, trifluoromethane (CHF 3 ) (5 sccm) and oxygen (O 2 ) (5 s) are used as an etching gas.
ccm) and argon (Ar) (20 sccm), and the RF plasma is set to 600 W. When the second inorganic film 19 is formed of a metal compound film, for example, a chlorine-based etching gas such as boron chloride (BCl) or chlorine (Cl 2 ) is used as the etching gas. After that, the resist film 21 is removed by ashing. FIG. 2B shows a state before the resist film 21 is removed.

【0057】図示はしないが、上記無機膜17〔前記図
2の(1)参照〕を酸化シリコン膜の1層で形成した場
合には、エッチングを途中で停止して、酸化シリコン膜
を50nm〜300nmの厚さだけ残し、無機膜17の
上層に配線溝を形成するための配線溝パターン23を形
成する。この場合も、配線溝パターン23を形成した
後、レジスト膜21をアッシングにより除去する。
Although not shown, when the inorganic film 17 (see (1) in FIG. 2) is formed of one layer of a silicon oxide film, the etching is stopped halfway and the silicon oxide film is A wiring groove pattern 23 for forming a wiring groove is formed in the upper layer of the inorganic film 17 while leaving a thickness of 300 nm. Also in this case, after forming the wiring groove pattern 23, the resist film 21 is removed by ashing.

【0058】次に図2の(3)に示すように、上記第2
の無機膜19および第1の無機膜18上に通常のレジス
ト塗布技術(例えば回転塗布法)を用いてレジスト膜2
4を成膜する。その後、リソグラフィー技術により、レ
ジスト膜24をパターニングして、接続孔を形成するた
めの開口部25を、レイアウト上、上記配線溝パターン
23に接続するように形成する。
Next, as shown in (3) of FIG.
The resist film 2 is formed on the inorganic film 19 and the first inorganic film 18 by using a normal resist coating technique (for example, a spin coating method).
4 is formed. After that, the resist film 24 is patterned by lithography, and an opening 25 for forming a connection hole is formed so as to be connected to the wiring groove pattern 23 on the layout.

【0059】続いて、上記レジスト膜24をエッチング
マスクに用いて、上記第1の無機膜18のみをエッチン
グし、接続孔パターン26を形成する。このエッチング
は、例えば一般的なエッチング装置を用いて第1の無機
膜18のみを選択的にエッチングする。第1の無機膜1
8が酸化シリコン膜で形成されている場合のエッチング
条件としては、一例として、エッチングガスに、ヘキサ
フルオロエタン(C26 )(14sccm)と一酸化
炭素(CO)(180sccm)とアルゴン(Ar)
(240sccm)とを用い、RFプラズマを1.5k
Wに設定する。
Subsequently, using the resist film 24 as an etching mask, only the first inorganic film 18 is etched to form a connection hole pattern 26. In this etching, for example, only the first inorganic film 18 is selectively etched using a general etching apparatus. First inorganic film 1
As an example, the etching conditions when the silicon oxide film 8 is formed of a silicon oxide film include hexafluoroethane (C 2 F 6 ) (14 sccm), carbon monoxide (CO) (180 sccm), and argon (Ar) as an etching gas. )
(240 sccm) and RF plasma at 1.5 k
Set to W.

【0060】また、上記第1の無機膜18が金属化合物
膜で形成されている場合には、第2の無機膜19が金属
化合物膜で形成されている場合と同様に、一例として、
塩化ホウ素(BCl)、塩素(Cl2 )等の塩素系のエ
ッチングガスを用いてエッチングを行えばよい。
When the first inorganic film 18 is formed of a metal compound film, as in the case where the second inorganic film 19 is formed of a metal compound film, for example,
The etching may be performed using a chlorine-based etching gas such as boron chloride (BCl) or chlorine (Cl 2 ).

【0061】続いて、一般的なエッチング装置を用い
て、第1の無機膜18をエッチングマスクに用いて第2
の有機絶縁膜16を、エッチングする。このエッチング
条件の一例としては、エッチングガスに、窒素(N2
(50sccm)とアルゴン(250sccm)とを用
い、もしくはそれらのエッチングガスに水素(H2
(〜100sccm)を加えて用いる。したがって、こ
のエッチングは第2の絶縁膜15上で停止される。この
とき、レジスト膜24もエッチングされて膜厚が減少す
る。
Subsequently, the second inorganic film 18 is used as an etching mask by using a general etching apparatus.
The organic insulating film 16 is etched. As an example of the etching conditions, nitrogen (N 2 ) is used as an etching gas.
(50 sccm) and argon (250 sccm), or hydrogen (H 2 ) as their etching gas.
(〜100 sccm). Therefore, this etching is stopped on second insulating film 15. At this time, the resist film 24 is also etched, and the film thickness decreases.

【0062】続いて第1の無機膜18および第2の有機
絶縁膜16をエッチングマスクに用い、一般的なエッチ
ング装置を用いて、第2の絶縁膜15をエッチングし、
接続孔パターン26を転写した開口部28を形成する。
このエッチングでは、上記酸化シリコン膜のエッチング
条件と同様なる条件を用いる。そのため、第2の絶縁膜
15をエッチングしている間に第1の無機膜18の露出
している部分もエッチングされるが、その場合には第2
の有機絶縁膜16がエッチングマスクとなるため、開口
部28は接続孔パターン26を転写した断面形状とな
る。またこのエッチングは、第1の有機絶縁膜14がエ
ッチングストッパとして機能して、第1の有機絶縁膜1
4上で停止される。
Subsequently, using the first inorganic film 18 and the second organic insulating film 16 as an etching mask, the second insulating film 15 is etched using a general etching apparatus.
An opening 28 to which the connection hole pattern 26 has been transferred is formed.
In this etching, conditions similar to the etching conditions for the silicon oxide film are used. Therefore, while the second insulating film 15 is being etched, the exposed portion of the first inorganic film 18 is also etched.
Since the organic insulating film 16 serves as an etching mask, the opening 28 has a cross-sectional shape obtained by transferring the connection hole pattern 26. In this etching, the first organic insulating film 14 functions as an etching stopper and the first organic insulating film 1
Stopped on 4.

【0063】その後、第2の無機膜19をマスクにして
第1の無機膜18をエッチングし、第1の無機膜18に
配線溝パターン23を転写する。さらに図2の(4)に
示すように、第2の有機絶縁膜16をエッチングし、配
線溝パターン23を転写して配線溝31の上部を形成す
るとともに、第2の絶縁膜15をマスクにして第1の有
機絶縁膜14をエッチングし開口部28〔前記図2の
(3)参照〕を転写して接続孔32の上部を形成する。
このエッチングは、一例として、一般的なエッチング装
置を用い、エッチングガスに窒素を用いる、もしくは窒
素に酸素、アンモニアおよび水素のうちの少なくとも1
種を添加したガスを用いて行う。なお、上記エッチング
によって、レジスト膜24〔前記図2の(3)参照〕は
完全に除去される。このため、レジストアッシングを行
う必要はない。
After that, the first inorganic film 18 is etched using the second inorganic film 19 as a mask, and the wiring groove pattern 23 is transferred to the first inorganic film 18. Further, as shown in FIG. 2D, the second organic insulating film 16 is etched, the wiring groove pattern 23 is transferred to form the upper part of the wiring groove 31, and the second insulating film 15 is used as a mask. Then, the first organic insulating film 14 is etched to transfer the opening 28 (see FIG. 2C) to form the upper portion of the connection hole 32.
This etching is performed, for example, using a general etching apparatus, using nitrogen as an etching gas, or using at least one of oxygen, ammonia, and hydrogen as nitrogen.
This is performed using a seeded gas. The resist film 24 (see FIG. 2C) is completely removed by the above etching. Therefore, there is no need to perform resist ashing.

【0064】さらに、配線溝31の上部を形成した第2
の有機絶縁膜16をマスクにして第2の絶縁膜15をエ
ッチングし配線溝31を完成させるとともに、接続孔3
2の上部を形成した第1の有機絶縁膜14をマスクにし
て第1の絶縁膜13をエッチングし接続孔32を完成さ
せる。このエッチングにおけるエッチングガスには、上
記酸化シリコン膜のエッチング条件と同様なる条件を用
いた。なお、このエッチングでは、第2の無機膜19が
エッチングされて除去されても差し支えはない。なお、
図2の(4)の図面では、第2の無機膜19が除去され
た状態を示した。
Further, the second portion in which the upper portion of the wiring groove 31 is formed is formed.
The second insulating film 15 is etched using the organic insulating film 16 as a mask to complete the wiring groove 31, and the connection hole 3 is formed.
The first insulating film 13 is etched using the first organic insulating film 14 on which the upper portion 2 is formed as a mask to complete the connection hole 32. The etching gas used in this etching was the same as the etching condition for the silicon oxide film. In this etching, the second inorganic film 19 may be removed by etching. In addition,
FIG. 2D shows a state in which the second inorganic film 19 has been removed.

【0065】次に、ダマシン法で配線およびプラグを形
成する。まず図3の(1)に示すように、スパッタリン
グもしくはCVD法によって、配線溝31および接続孔
32の各内壁に窒化タンタル等のバリアメタル層33を
形成する。その際、バリアメタル層33は、第1の無機
膜18上にも成膜される。次いで、スパッタリングもし
くはCVD法もしくは電解メッキ法によって、配線材料
(金属)36、例えば銅を堆積する。なお、電解メッキ
法で金属を堆積する場合には、予め、堆積する金属と同
種の金属でシード層(図示省略)を形成しておく。
Next, wirings and plugs are formed by a damascene method. First, as shown in FIG. 3A, a barrier metal layer 33 such as tantalum nitride is formed on each inner wall of the wiring groove 31 and the connection hole 32 by sputtering or CVD. At that time, the barrier metal layer 33 is also formed on the first inorganic film 18. Next, a wiring material (metal) 36, for example, copper is deposited by sputtering, CVD, or electrolytic plating. When a metal is deposited by the electrolytic plating method, a seed layer (not shown) is formed in advance with the same kind of metal as the metal to be deposited.

【0066】その後、例えばCMPによって、第1の無
機膜18上の余分な金属およびバリアメタル層33を研
磨して除去し、図3の(2)に示すように、配線溝31
内にバリアメタル層33を介して配線材料36からなる
配線34を形成し、接続孔32内にバリアメタル層33
を介して配線材料36からなるプラグ35を形成する。
その際に、第1の無機膜18が研磨ストッパとなるが、
第1の無機膜18の厚さによっては、第1の無機膜18
は完全に除去されることがある。このCMPでは、一例
として、スラリーにアルミナスラリーを用いた。
Thereafter, the excess metal and the barrier metal layer 33 on the first inorganic film 18 are polished and removed by, for example, CMP, and the wiring groove 31 is formed as shown in FIG.
A wiring 34 made of a wiring material 36 is formed therein via a barrier metal layer 33 and a barrier metal layer 33 is formed in the connection hole 32.
A plug 35 made of a wiring material 36 is formed through the intermediary of the plug 35.
At this time, the first inorganic film 18 serves as a polishing stopper,
Depending on the thickness of the first inorganic film 18, the first inorganic film 18
May be completely removed. In this CMP, for example, an alumina slurry was used as the slurry.

【0067】図示はしないが、さらに上記層間絶縁膜1
2の形成工程から配線34およびプラグ35の形成工程
までを繰り返し行うことによって、多層配線を形成する
ことが可能になる。また、上記配線53間の層間絶縁膜
52の部分も、上記同様のプロセスによって、キセロゲ
ル膜で形成することが可能である。
Although not shown, the interlayer insulating film 1
By repeatedly performing the steps of forming the wiring 2 and the step of forming the wiring 34 and the plug 35, a multilayer wiring can be formed. In addition, the portion of the interlayer insulating film 52 between the wirings 53 can be formed of a xerogel film by the same process as described above.

【0068】上記説明では、基体11に半導体素子を設
けたものを用いたが、その他の構成を有する基体を用い
て、上記説明したような製造方法によりデュアルダマシ
ン構造を形成することは可能である。
In the above description, a semiconductor element is provided on the base 11, but a dual damascene structure can be formed by a manufacturing method as described above using a base having another structure. .

【0069】上記半導体装置の製造方法では、第1の絶
縁膜13と第2の絶縁膜15との間に第1の有機絶縁膜
14を形成して、第1の絶縁膜13に接続孔32を形成
する際のエッチングマスクとしてその第1の有機絶縁膜
14を用いていることから、従来のような窒化シリコン
膜からなるエッチングマスクよりも比誘電率を低くする
ことができる。したがって、従来の製造方法よりもエッ
チングマスクによる層間絶縁膜12全体の実効的な比誘
電率の上昇が抑制される。したがって、低誘電率(比誘
電率≒2.0)を有するキセロゲルを層間絶縁膜12に
用いる効果を十分に引き出すことが可能になる。
In the method of manufacturing a semiconductor device, the first organic insulating film 14 is formed between the first insulating film 13 and the second insulating film 15, and the connection hole 32 is formed in the first insulating film 13. Since the first organic insulating film 14 is used as an etching mask when forming a silicon nitride film, the relative dielectric constant can be made lower than that of a conventional etching mask made of a silicon nitride film. Therefore, an increase in the effective relative dielectric constant of the entire interlayer insulating film 12 due to the etching mask is suppressed as compared with the conventional manufacturing method. Therefore, the effect of using xerogel having a low dielectric constant (relative dielectric constant ≒ 2.0) for the interlayer insulating film 12 can be sufficiently obtained.

【0070】また第2の有機絶縁膜16上に無機膜17
を形成する際に、無機膜17に配線溝パターン23を形
成した後、接続孔パターン26を形成することにより、
配線溝パターン23、接続孔パターン26を形成する際
に用いるレジストプロセスにおいて、レジストの再生処
理を行うことが可能になる。すなわち、配線溝パターン
23を形成する際には、無機膜17の下層(第1の無機
膜18)が残っていて下地の第2の有機絶縁膜16を覆
っているために、また接続孔パターン26を形成する際
には、少なくとも無機膜17の下層(第1の無機膜1
8)が残っているために、第2の有機絶縁膜16を無機
膜17で覆った状態で、無機膜17上に配線溝パターン
23を形成するためのマスクとなるレジスト膜21およ
び接続孔パターン26を形成するためのマスクとなるレ
ジスト膜24を形成することが可能になる。そのため、
たとえレジストパターニングを失敗しても、無機膜17
の下地である第2の有機絶縁膜16を損傷することな
く、パターニングに失敗したレジスト膜を除去して新た
なレジスト膜を成膜し、そのレジスト膜をパターニング
して再度レジストマスクを形成することが可能になる。
The inorganic film 17 is formed on the second organic insulating film 16.
By forming the wiring groove pattern 23 in the inorganic film 17 and then forming the connection hole pattern 26,
In the resist process used when forming the wiring groove pattern 23 and the connection hole pattern 26, the resist can be regenerated. That is, when the wiring groove pattern 23 is formed, since the lower layer (the first inorganic film 18) of the inorganic film 17 remains and covers the underlying second organic insulating film 16, When forming the first inorganic film 1, at least the lower layer of the inorganic film 17 (the first inorganic film 1) is formed.
8), the resist film 21 and the connection hole pattern serving as a mask for forming the wiring groove pattern 23 on the inorganic film 17 in a state where the second organic insulating film 16 is covered with the inorganic film 17 because the second organic insulating film 16 is covered with the inorganic film 17. It becomes possible to form a resist film 24 serving as a mask for forming 26. for that reason,
Even if resist patterning fails, the inorganic film 17
Removing the resist film that failed in patterning without damaging the second organic insulating film 16 that is the base of the method, forming a new resist film, patterning the resist film, and forming a resist mask again. Becomes possible.

【0071】さらに無機膜17をマスクにして第2の有
機絶縁膜16と第2の絶縁膜15とをエッチングして接
続孔パターン26を転写する工程を備えていることか
ら、第1の有機絶縁膜14上まで接続孔パターン26が
転写されて開口される。そのため、無機膜17に形成さ
れている配線溝パターン23を第2の有機絶縁膜16に
転写するエッチングの際に、同時に第2の絶縁膜15を
マスクにして第1の有機絶縁膜14に接続孔パターン2
6を転写することが可能になる。
Further, since a step of transferring the connection hole pattern 26 by etching the second organic insulating film 16 and the second insulating film 15 using the inorganic film 17 as a mask is provided, The connection hole pattern 26 is transferred to the film 14 and opened. Therefore, at the time of etching for transferring the wiring groove pattern 23 formed on the inorganic film 17 to the second organic insulating film 16, the wiring groove pattern 23 is simultaneously connected to the first organic insulating film 14 using the second insulating film 15 as a mask. Hole pattern 2
6 can be transferred.

【0072】無機膜17(第1の無機膜18)をマスク
にして第2の有機絶縁膜16をエッチングし第1の無機
膜18に転写された配線溝パターン23をさらに転写し
て配線溝31の上部を形成するとともに、第2の絶縁膜
15をマスクにして第1の有機絶縁膜14をエッチング
し第2の絶縁膜15に転写された接続孔パターン26を
さらに転写して接続孔32の上部を形成する工程とを備
えていることから、第2の絶縁膜15に配線溝31を形
成する際のエッチングマスクとして第2の有機絶縁膜1
6を用いることが可能になり、また第1の有機絶縁膜1
4を第1の絶縁膜13に接続孔32を形成する際のエッ
チングマスクに用いることが可能となる。それによっ
て、第1の絶縁膜13と第2の絶縁膜15とを第1の有
機絶縁膜14と第2の有機絶縁膜16とをエッチングマ
スクに用いて同時にエッチングすることが可能となる。
すなわち、配線溝と接続孔とを同時のエッチングで形成
することが可能になる。
Using the inorganic film 17 (the first inorganic film 18) as a mask, the second organic insulating film 16 is etched, and the wiring groove pattern 23 transferred to the first inorganic film 18 is further transferred to the wiring groove 31. Is formed, the first organic insulating film 14 is etched using the second insulating film 15 as a mask, and the connection hole pattern 26 transferred to the second insulating film 15 is further transferred to form the connection hole 32. And a step of forming an upper portion, the second organic insulating film 1 is used as an etching mask when forming the wiring groove 31 in the second insulating film 15.
6 can be used, and the first organic insulating film 1 can be used.
4 can be used as an etching mask when forming the connection hole 32 in the first insulating film 13. This makes it possible to simultaneously etch the first insulating film 13 and the second insulating film 15 using the first organic insulating film 14 and the second organic insulating film 16 as an etching mask.
That is, the wiring groove and the connection hole can be formed by simultaneous etching.

【0073】また第2の有機絶縁膜16の下地はキセロ
ゲルの第2の絶縁膜15であり、第1の有機絶縁膜14
の下地はキセロゲルの第1の絶縁膜13となっているこ
とから、第2,第1の有機絶縁膜16、14のエッチン
グでは、第2,第1の絶縁膜15、13がエッチングス
トッパとなって、エッチングが停止される。
The base of the second organic insulating film 16 is a xerogel second insulating film 15 and the first organic insulating film 14
Is used as the first insulating film 13 of xerogel, the second and first insulating films 15 and 13 serve as an etching stopper in the etching of the second and first organic insulating films 16 and 14. Then, the etching is stopped.

【0074】また第2の絶縁膜の下地が第1の有機絶縁
膜となっているため、第1の有機絶縁膜がエッチングス
トッパとなって、配線溝を形成するためのエッチングは
第1の有機絶縁膜上で停止される。
Further, since the base of the second insulating film is the first organic insulating film, the first organic insulating film serves as an etching stopper, and the etching for forming the wiring groove is performed by the first organic insulating film. Stopped on the insulating film.

【0075】またキセロゲルからなる第1の絶縁膜13
とキセロゲルからなる第2の絶縁膜15との間に第1の
有機絶縁膜14を形成し、第2の絶縁膜15上に第2の
有機絶縁膜16を形成することから、第1の絶縁膜13
および第2の絶縁膜15の機械的強度が第1の有機絶縁
膜14および第2の有機絶縁膜16によって補強するこ
とが可能になる。また第1の絶縁膜13上に第1の有機
絶縁膜14を形成することから、第1の有機絶縁膜14
が第1の絶縁膜13の上部より侵入しようとする水分が
阻止され、第1の有機絶縁膜14上に第2の絶縁膜15
を形成し、その上に第2の有機絶縁膜16を形成するこ
とから、第1の有機絶縁膜14、第2の有機絶縁膜16
により第2の絶縁膜15の上下より侵入しようとする水
分が阻止される。さらに第1の有機絶縁膜14上にキセ
ロゲルからなる第2の絶縁膜15を形成することから、
第2の絶縁膜15の下地に対する密着性が高められる。
The first insulating film 13 made of xerogel
Since the first organic insulating film 14 is formed between the second insulating film 15 and the second insulating film 15 made of xerogel, and the second organic insulating film 16 is formed on the second insulating film 15, Membrane 13
In addition, the mechanical strength of the second insulating film 15 can be reinforced by the first organic insulating film 14 and the second organic insulating film 16. Further, since the first organic insulating film 14 is formed on the first insulating film 13, the first organic insulating film 14
Is prevented from penetrating from above the first insulating film 13, and the second insulating film 15 is formed on the first organic insulating film 14.
Is formed, and the second organic insulating film 16 is formed thereon, so that the first organic insulating film 14 and the second organic insulating film 16 are formed.
As a result, moisture that is to enter from above and below the second insulating film 15 is prevented. Further, since the second insulating film 15 made of xerogel is formed on the first organic insulating film 14,
The adhesion of the second insulating film 15 to the base is enhanced.

【0076】上記製造方法では、無機膜17を第1の無
機膜18と第2の無機膜19との2層にして形成した
が、1層の無機膜を形成するだけでもよい。その場合に
は、無機膜17を例えば酸化シリコン膜で形成し、その
無機膜17の上層に配線溝を形成するための配線溝パタ
ーン23を形成し、その無機膜17の下層に接続孔を形
成するための接続孔パターン26を形成する。
In the above manufacturing method, the inorganic film 17 is formed as two layers of the first inorganic film 18 and the second inorganic film 19; however, only one inorganic film may be formed. In this case, the inorganic film 17 is formed of, for example, a silicon oxide film, a wiring groove pattern 23 for forming a wiring groove is formed on the inorganic film 17, and a connection hole is formed below the inorganic film 17. Is formed.

【0077】そして、上記説明したのと同様にして無機
膜17をマスクに用いてエッチングを行う。その際、第
2の絶縁膜16に説明孔パターンを形成すると同時に無
機膜も異方性エッチングされて、無機膜17の上層に形
成した配線溝パターン23をこの無機膜17の下層に転
写して、無機膜17に配線溝パターン23のみを形成す
るようにする。このエッチングでは、無機膜17の上層
部分はエッチングされて除去される。
Then, etching is performed using the inorganic film 17 as a mask in the same manner as described above. At this time, the inorganic film is anisotropically etched simultaneously with the formation of the explanatory hole pattern in the second insulating film 16, and the wiring groove pattern 23 formed on the inorganic film 17 is transferred to the lower layer of the inorganic film 17. Only the wiring groove pattern 23 is formed on the inorganic film 17. In this etching, the upper layer portion of the inorganic film 17 is etched and removed.

【0078】次いで、配線溝パターン23を形成した無
機膜17をマスクにして第2の有機絶縁膜16に配線溝
31の上部を形成するとともに。第2の絶縁膜15をマ
スクにして第1の有機絶縁膜14に接続孔32の上部を
形成する。その後、上記説明したのと同様にして、配線
溝31および接続孔32を形成する。
Next, the upper portion of the wiring groove 31 is formed in the second organic insulating film 16 using the inorganic film 17 on which the wiring groove pattern 23 is formed as a mask. The upper portion of the connection hole 32 is formed in the first organic insulating film 14 using the second insulating film 15 as a mask. After that, the wiring groove 31 and the connection hole 32 are formed in the same manner as described above.

【0079】上記製造方法では、無機膜の成膜工程を1
回にすることが可能になり、成膜工程が削減される。よ
って、製造コストの低減、スループットの向上が図れ
る。
In the above manufacturing method, the step of forming the inorganic film is performed in one step.
The number of times of film formation can be reduced, and the number of film forming steps can be reduced. Therefore, reduction in manufacturing cost and improvement in throughput can be achieved.

【0080】なお、上記実施の形態中で説明した各種エ
ッチング条件は、上記した条件に限定されることはな
く、エッチング対象物が選択的にエッチングされるよう
なエッチング条件であれば、どのような条件であっても
よい。
The various etching conditions described in the above embodiment are not limited to the above conditions, but may be any conditions as long as the etching target is selectively etched. It may be a condition.

【0081】[0081]

【発明の効果】以上、説明したように本発明の半導体装
置によれば、キセロゲルからなる第1の絶縁膜、第1の
有機絶縁膜、キセロゲルからなる第2の絶縁膜、第2の
有機絶縁膜が順に積層されているので、第1、第2の有
機絶縁膜によりキセロゲルからなる第1、第2の絶縁膜
の機械的強度を補強することができる。また第1の絶縁
膜の上部より侵入しようとする水分を第1の有機絶縁膜
が防ぎ、また第2の絶縁膜の上部および下部より侵入し
ようとする水分を第1、第2の有機絶縁膜が防ぐので耐
湿性を高めることができる。さらに第1の有機絶縁膜上
にキセロゲルからなる第2の絶縁膜が形成されているの
で、第2の絶縁膜の下地に対する密着性は高いものとな
る。よって、キセロゲルを用いた層間絶縁膜の信頼性の
向上が図れる。
As described above, according to the semiconductor device of the present invention, the first insulating film made of xerogel, the first organic insulating film, the second insulating film made of xerogel, and the second organic insulating film are formed. Since the films are sequentially stacked, the mechanical strength of the first and second insulating films made of xerogel can be reinforced by the first and second organic insulating films. Also, the first organic insulating film prevents moisture from entering from above the first insulating film, and the first and second organic insulating films prevent moisture from entering from above and below the second insulating film. Can prevent moisture from being increased. Further, since the second insulating film made of xerogel is formed on the first organic insulating film, the adhesion of the second insulating film to the base is high. Therefore, the reliability of the interlayer insulating film using xerogel can be improved.

【0082】また、第1、第2の絶縁膜間にエッチング
マスクとして機能する膜を第1の有機絶縁膜で形成した
ので、従来の窒化シリコン膜よりなるエッチングマスク
よりも比誘電率を低減することが可能となり、層間絶縁
膜全体の実効的な比誘電率の上昇が小さくすることがで
きる。したがって、層間絶縁膜にキセロゲルを用いて比
誘電率を低減するようにした効果を損なうことがない。
Further, since the film functioning as an etching mask between the first and second insulating films is formed of the first organic insulating film, the relative dielectric constant is reduced as compared with the conventional etching mask formed of a silicon nitride film. This makes it possible to reduce an increase in the effective relative dielectric constant of the entire interlayer insulating film. Therefore, the effect of reducing the dielectric constant by using xerogel for the interlayer insulating film is not impaired.

【0083】よって、比誘電率が2.0程度のキセロゲ
ルで層間絶縁膜を形成することができるので、配線層間
容量、配線間容量を低減し、動作速度の向上、微細化の
向上が図れ、半導体装置の性能を向上させることができ
る。
Therefore, since the interlayer insulating film can be formed of xerogel having a relative dielectric constant of about 2.0, the capacitance between wirings and the capacitance between wirings can be reduced, and the operation speed and the miniaturization can be improved. The performance of the semiconductor device can be improved.

【0084】本発明の半導体装置の製造方法によれば、
第1の絶縁膜に接続孔を形成する際のエッチングマスク
に第1の有機絶縁膜を用いているので、従来のような窒
化シリコン膜からなるエッチングマスクよりも比誘電率
を低くすることができる。したがって、従来の製造方法
よりもエッチングマスクによる層間絶縁膜全体の実効的
な比誘電率の上昇が抑制できる。
According to the method of manufacturing a semiconductor device of the present invention,
Since the first organic insulating film is used as an etching mask when forming a connection hole in the first insulating film, the relative dielectric constant can be made lower than that of a conventional etching mask made of a silicon nitride film. . Therefore, an increase in the effective relative dielectric constant of the entire interlayer insulating film due to the etching mask can be suppressed as compared with the conventional manufacturing method.

【0085】また第2の有機絶縁膜上に無機膜を形成す
る際に、無機膜に配線溝パターンを形成した後、接続孔
パターンを形成するので、配線溝パターン、接続孔パタ
ーンを形成する際に用いるレジストプロセスでは、下地
の第2の有機絶縁膜が露出することはなく、そのため、
レジストの再生処理を行うことができる。よって、製造
歩留りの向上が図れる。
In forming the inorganic film on the second organic insulating film, the wiring hole pattern is formed in the inorganic film, and then the connection hole pattern is formed. Therefore, when forming the wiring groove pattern and the connection hole pattern, In the resist process used for the second step, the underlying second organic insulating film is not exposed.
Regeneration processing of the resist can be performed. Therefore, the production yield can be improved.

【0086】また第2の有機絶縁膜のエッチングと第1
の有機絶縁膜のエッチングとを同時に行うことができ、
その際に有機絶縁膜とエッチング特性が類似しているレ
ジスト膜もエッチング除去できるので、接続孔パターン
を形成する際に用いたレジスト膜の除去工程を省略する
ことができる。また第2の絶縁膜に配線溝を形成するエ
ッチングと第1の絶縁膜に接続孔を形成するエッチング
とを同時に行うことができる。よって、工程を簡素化で
きる。
The etching of the second organic insulating film and the first
And etching of the organic insulating film can be performed simultaneously,
At this time, a resist film having an etching characteristic similar to that of the organic insulating film can also be removed by etching, so that the step of removing the resist film used for forming the connection hole pattern can be omitted. Further, etching for forming a wiring groove in the second insulating film and etching for forming a connection hole in the first insulating film can be simultaneously performed. Therefore, the process can be simplified.

【0087】本発明の製造方法では、キセロゲルからな
る第1の絶縁膜、第1の有機絶縁膜、キセロゲルからな
る第2の絶縁膜、第2の有機絶縁膜を順に積層している
ので、第1、第2の有機絶縁膜によって第1、第2の絶
縁膜の機械的強度を補強することができる。また第1、
第2の絶縁膜に侵入しようとする水分を第1、第2の有
機絶膜で阻止することができる。さらに第1の有機絶縁
膜上にキセロゲルからなる第2の絶縁膜を形成するの
で、第2の絶縁膜の下地に対する密着性を高めることが
できる。
In the manufacturing method of the present invention, the first insulating film made of xerogel, the first organic insulating film, the second insulating film made of xerogel, and the second organic insulating film are sequentially stacked. The mechanical strength of the first and second insulating films can be reinforced by the first and second organic insulating films. First,
Moisture that tends to enter the second insulating film can be prevented by the first and second organic insulating films. Further, since the second insulating film made of xerogel is formed on the first organic insulating film, the adhesion of the second insulating film to the base can be improved.

【0088】よって、層間絶縁膜をキセロゲルで形成し
ても、信頼性の高い層間絶縁膜構造を備えた半導体装置
を形成することができる。
Therefore, even if the interlayer insulating film is formed of xerogel, a semiconductor device having a highly reliable interlayer insulating film structure can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置に係わる実施の形態を示す
概略構成断面図である。
FIG. 1 is a schematic sectional view showing an embodiment of a semiconductor device according to the present invention.

【図2】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図である。
FIG. 2 is a manufacturing process diagram showing an embodiment relating to a method for manufacturing a semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図である。
FIG. 3 is a manufacturing process diagram showing an embodiment relating to a method for manufacturing a semiconductor device of the present invention.

【符号の説明】[Explanation of symbols]

12…層間絶縁膜、13…第1の絶縁膜、14…第1の
有機絶縁膜、15…第2の絶縁膜、31…配線溝、32
…接続孔
12 interlayer insulating film, 13 first insulating film, 14 first organic insulating film, 15 second insulating film, 31 wiring groove, 32
… Connection hole

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/316 H01L 21/318 B 21/318 M 21/302 M 21/90 Q Fターム(参考) 5F004 AA02 BA13 DA00 DA02 DA04 DA11 DA16 DA23 DA24 DA25 DA26 DB00 DB03 DB07 DB12 DB23 DB25 EA03 EA05 EA06 EA07 EA23 EB01 EB03 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ10 QQ13 QQ25 QQ28 QQ30 QQ48 QQ49 QQ74 RR00 RR01 RR04 RR06 RR08 RR09 RR21 RR22 RR24 SS01 SS02 SS15 SS22 TT04 XX12 XX18 XX24 5F058 AA04 AA10 AD02 AD04 AD06 AD10 AF01 AF02 AF04 BA20 BD02 BD03 BD04 BD09 BD10 BD15 BD19 BF01 BF02 BF07 BF23 BF29 BF30 BF46 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/316 H01L 21/318 B 21/318 M 21/302 M 21/90 Q F term (Reference) 5F004 AA02 BA13 DA00 DA02 DA04 DA11 DA16 DA23 DA24 DA25 DA26 DB00 DB03 DB07 DB12 DB23 DB25 EA03 EA05 EA06 EA07 EA23 EB01 EB03 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 MM02 MM13 MM06 NN06 Q10 RR04 RR06 RR08 RR09 RR21 RR22 RR24 SS01 SS02 SS15 SS22 TT04 XX12 XX18 XX24 5F058 AA04 AA10 AD02 AD04 AD06 AD10 AF01 AF02 AF04 BA20 BD02 BD03 BD04 BD09 BD10 BD15 BD19 BF01 BF02 BF29 BF23 BF29 BF29

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 キセロゲル膜を含む層間絶縁膜を備えた
半導体装置において、 前記層間絶縁膜は、 キセロゲル膜からなる第1の絶縁膜と、 前記第1の絶縁膜上に形成した第1の有機絶縁膜と、 前記第1の有機絶縁膜上に形成したものでキセロゲルか
らなる第2の絶縁膜とからなり、 前記第2の絶縁膜に形成された配線溝と、 前記配線溝の底部に少なくとも接続するもので前記第1
の有機絶縁膜から前記第1の絶縁膜にわたって形成され
た接続孔とを備えたことを特徴とする半導体装置。
1. A semiconductor device having an interlayer insulating film including a xerogel film, wherein the interlayer insulating film includes a first insulating film made of a xerogel film, and a first organic film formed on the first insulating film. An insulating film, a second insulating film made of xerogel formed on the first organic insulating film, a wiring groove formed in the second insulating film, and at least a bottom of the wiring groove Connected to the first
A connection hole formed from the organic insulating film to the first insulating film.
【請求項2】 前記第2の絶縁膜上に第2の有機絶縁膜
を備え、 前記配線溝が前記第2の有機絶縁膜から前記第2の絶縁
膜にわたって形成されたものであることを特徴とする請
求項1記載の半導体装置。
2. A semiconductor device comprising a second organic insulating film provided on the second insulating film, wherein the wiring groove is formed from the second organic insulating film to the second insulating film. 2. The semiconductor device according to claim 1, wherein
【請求項3】 前記第2の有機絶縁膜上に無機膜を備
え、 前記配線溝が前記無機膜から第2の絶縁膜にわたって形
成されたものであることを特徴とする請求項2記載の半
導体装置。
3. The semiconductor according to claim 2, wherein an inorganic film is provided on the second organic insulating film, and the wiring groove is formed from the inorganic film to the second insulating film. apparatus.
【請求項4】 前記接続孔を埋め込む状態に形成された
導電性を有するプラグと、 前記配線溝を埋め込むとともに前記プラグに接続する状
態に形成された溝配線とを備えたことを特徴とする請求
項1記載の半導体装置。
4. A conductive plug formed to bury the connection hole, and a groove wiring formed to bury the wiring groove and to be connected to the plug. Item 2. The semiconductor device according to item 1.
【請求項5】 前記接続孔を埋め込む状態に形成された
導電性を有するプラグと、 前記配線溝を埋め込むとともに前記プラグに接続する状
態に形成された溝配線とを備えたことを特徴とする請求
項2記載の半導体装置。
5. A semiconductor device comprising: a conductive plug formed to bury the connection hole; and a groove wiring buried in the wiring groove and connected to the plug. Item 3. The semiconductor device according to item 2.
【請求項6】 前記接続孔を埋め込む状態に形成された
導電性を有するプラグと、 前記配線溝を埋め込むとともに前記プラグに接続する状
態に形成された溝配線とを備えたことを特徴とする請求
項3記載の半導体装置。
6. A conductive plug formed to bury the connection hole, and a groove wiring formed to bury the wiring groove and to be connected to the plug. Item 4. The semiconductor device according to item 3.
【請求項7】 基体上にキセロゲルからなる第1の絶縁
膜を形成する工程と、 前記第1の絶縁膜上に第1の有機絶縁膜を形成する工程
と、 前記第1の有機絶縁膜上にキセロゲルからなる第2の絶
縁膜を形成する工程と、 前記第2の絶縁膜上に第2の有機絶縁膜を形成する工程
と、 前記第2の有機絶縁膜上に、上層に配線溝パターンを形
成するとともに下層に接続孔パターンを形成する無機膜
を設ける工程と、 前記無機膜をマスクにしたエッチングにより前記第2の
有機絶縁膜と前記第2の絶縁膜とに前記接続孔パターン
を転写して開口部を形成する工程と、 前記無機膜をマスクにして前記第2の有機絶縁膜をエッ
チングし前記配線溝パターンを転写して配線溝の上部を
形成するとともに、前記第2の絶縁膜をマスクにして前
記第1の有機絶縁膜をエッチングし前記接続孔パターン
を転写して接続孔の上部を形成する工程と、 前記第2の有機絶縁膜をマスクにして前記第2の有機絶
縁膜をエッチングし配線溝を形成するとともに、前記第
1の有機絶縁膜をマスクにして前記第1の絶縁膜をエッ
チングし接続孔を形成する工程とを備えたことを特徴と
する半導体装置の製造方法。
7. A step of forming a first insulating film made of xerogel on a base; a step of forming a first organic insulating film on the first insulating film; and a step of forming a first organic insulating film on the first organic insulating film. Forming a second insulating film made of xerogel on the second insulating film, forming a second organic insulating film on the second insulating film, and forming a wiring groove pattern on the second organic insulating film as an upper layer Forming an inorganic film for forming a connection hole pattern in a lower layer, and transferring the connection hole pattern to the second organic insulating film and the second insulating film by etching using the inorganic film as a mask. Forming an opening by etching the second organic insulating film using the inorganic film as a mask, transferring the wiring groove pattern to form an upper portion of the wiring groove, and forming the second insulating film. The first organic absorber using Etching the edge film and transferring the connection hole pattern to form an upper portion of the connection hole; etching the second organic insulation film using the second organic insulation film as a mask to form a wiring groove; Forming a connection hole by etching the first insulating film using the first organic insulating film as a mask.
【請求項8】 前記無機膜を設ける工程では、 前記配線溝パターンを前記無機膜の上層に形成した後、
前記接続孔パターンを前記無機膜の下層に形成すること
を特徴とする請求項7記載の半導体装置の製造方法。
8. In the step of providing the inorganic film, after forming the wiring groove pattern on the inorganic film,
8. The method according to claim 7, wherein the connection hole pattern is formed below the inorganic film.
【請求項9】 前記接続孔を埋め込む状態に導電性を有
するプラグを形成するとともに、前記配線溝を埋め込む
状態に前記プラグに接続する溝配線を形成する工程を備
えたことを特徴とする請求項7記載の半導体装置の製造
方法。
9. The method according to claim 1, further comprising the step of forming a conductive plug in a state where the connection hole is buried, and forming a groove wiring connected to the plug in a state where the wiring groove is buried. 8. The method for manufacturing a semiconductor device according to item 7.
JP09959399A 1999-04-07 1999-04-07 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4207303B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09959399A JP4207303B2 (en) 1999-04-07 1999-04-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09959399A JP4207303B2 (en) 1999-04-07 1999-04-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2000294633A true JP2000294633A (en) 2000-10-20
JP4207303B2 JP4207303B2 (en) 2009-01-14

Family

ID=14251405

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09959399A Expired - Fee Related JP4207303B2 (en) 1999-04-07 1999-04-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4207303B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001015213A1 (en) * 1999-08-23 2001-03-01 Tokyo Electron Limited Method of etching
WO2002003442A1 (en) * 2000-06-30 2002-01-10 Tokyo Electron Limited Fabrication process of a semiconductor device
WO2002049089A1 (en) * 2000-12-14 2002-06-20 Tokyo Electron Limited Method of etching porous insulating film, dual damascene process, and semiconductor device
JP2003163264A (en) * 2001-09-28 2003-06-06 Sharp Corp Copper interconnect of air gap
JP2004095865A (en) * 2002-08-30 2004-03-25 Nec Electronics Corp Semiconductor device and manufacturing method therefor
KR100440080B1 (en) * 1999-12-30 2004-07-15 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
JP2005051214A (en) * 2003-07-28 2005-02-24 Internatl Business Mach Corp <Ibm> Electrical interconnection structure and method of forming the same
KR100641484B1 (en) * 2004-12-27 2006-11-01 동부일렉트로닉스 주식회사 Method for forming a metal line of semiconductor device
WO2008120369A1 (en) * 2007-03-29 2008-10-09 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
JP2010114424A (en) * 2008-09-19 2010-05-20 Applied Materials Inc Integral patterning of large feature portion and array using spacer mask patterning process flow
JP2014207440A (en) * 2013-03-18 2014-10-30 パナソニック株式会社 Nonvolatile storage device and method for manufacturing the same

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001015213A1 (en) * 1999-08-23 2001-03-01 Tokyo Electron Limited Method of etching
KR100440080B1 (en) * 1999-12-30 2004-07-15 주식회사 하이닉스반도체 Method for forming metal line of semiconductor device
US6890848B2 (en) 2000-06-30 2005-05-10 Tokyo Electron Limited Fabrication process of a semiconductor device
JP2004503083A (en) * 2000-06-30 2004-01-29 東京エレクトロン株式会社 Method for manufacturing semiconductor device
WO2002003442A1 (en) * 2000-06-30 2002-01-10 Tokyo Electron Limited Fabrication process of a semiconductor device
WO2002049089A1 (en) * 2000-12-14 2002-06-20 Tokyo Electron Limited Method of etching porous insulating film, dual damascene process, and semiconductor device
JP4656803B2 (en) * 2001-09-28 2011-03-23 シャープ株式会社 Air gap copper interconnect
JP2003163264A (en) * 2001-09-28 2003-06-06 Sharp Corp Copper interconnect of air gap
JP2007074004A (en) * 2001-09-28 2007-03-22 Sharp Corp Inter-layer insulating structure and its forming method
JP2004095865A (en) * 2002-08-30 2004-03-25 Nec Electronics Corp Semiconductor device and manufacturing method therefor
JP2005051214A (en) * 2003-07-28 2005-02-24 Internatl Business Mach Corp <Ibm> Electrical interconnection structure and method of forming the same
JP4709506B2 (en) * 2003-07-28 2011-06-22 インターナショナル・ビジネス・マシーンズ・コーポレーション Electrical interconnection structure and method of forming the same
KR100641484B1 (en) * 2004-12-27 2006-11-01 동부일렉트로닉스 주식회사 Method for forming a metal line of semiconductor device
WO2008120369A1 (en) * 2007-03-29 2008-10-09 Fujitsu Microelectronics Limited Semiconductor device and method of manufacturing the same
JP2010114424A (en) * 2008-09-19 2010-05-20 Applied Materials Inc Integral patterning of large feature portion and array using spacer mask patterning process flow
JP2014207440A (en) * 2013-03-18 2014-10-30 パナソニック株式会社 Nonvolatile storage device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4207303B2 (en) 2009-01-14

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
KR100598705B1 (en) Semiconductor device having low dielectric layer and method of manufacturing thereof
JP3436221B2 (en) Manufacturing method of semiconductor device
JP2001077196A (en) Manufacture of semiconductor device
JP2000150519A (en) Manufacture of semiconductor device
US7163887B2 (en) Method for fabricating a semiconductor device
US7436009B2 (en) Via structures and trench structures and dual damascene structures
US7022582B2 (en) Microelectronic process and structure
US6333258B1 (en) Method of manufacturing a semiconductor device
JP4207303B2 (en) Semiconductor device and manufacturing method thereof
JP3686325B2 (en) Semiconductor device and manufacturing method thereof
JP2004055781A (en) Method for manufacturing semiconductor device
JP2003017564A (en) Semiconductor device and method of manufacturing same
JP2004289155A (en) Barc etching containing selective etching chemicals and high polymeric gas for control of cd
JP2003303880A (en) Wiring structure using insulating film structure between laminated layers and manufacturing method therefor
JP2001007202A (en) Manufacture of semiconductor device
JP2000223490A (en) Manufacture of semiconductor device
JP2002222860A (en) Method for fabricating semiconductor device
JPH10172969A (en) Manufacture of semiconductor device
KR100645422B1 (en) Process for producing semiconductor device
JP4085648B2 (en) Manufacturing method of semiconductor device
JP2001168191A (en) Semiconductor device and its manufacturing method
US6403470B1 (en) Method for fabricating a dual damascene structure
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
US7459388B2 (en) Methods of forming dual-damascene interconnect structures using adhesion layers having high internal compressive stresses

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081013

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees