JP2000286547A - 紙上導電回路の接続方法 - Google Patents

紙上導電回路の接続方法

Info

Publication number
JP2000286547A
JP2000286547A JP11093963A JP9396399A JP2000286547A JP 2000286547 A JP2000286547 A JP 2000286547A JP 11093963 A JP11093963 A JP 11093963A JP 9396399 A JP9396399 A JP 9396399A JP 2000286547 A JP2000286547 A JP 2000286547A
Authority
JP
Japan
Prior art keywords
paper
conductive
circuit
circuits
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11093963A
Other languages
English (en)
Inventor
Yasuhiro Endo
康博 遠藤
Yasuo Kagami
康夫 加賀美
Toru Maruyama
徹 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Edge Inc
Original Assignee
Toppan Forms Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Forms Co Ltd filed Critical Toppan Forms Co Ltd
Priority to JP11093963A priority Critical patent/JP2000286547A/ja
Publication of JP2000286547A publication Critical patent/JP2000286547A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】紙を基材として導電回路を多層化する。 【解決手段】紙1にピンホールやスリットを開けてなる
スルーホール部2を加工形成したのち紙1の両面それぞ
れにスルーホール部2にかかるようにして回路形成し、
スルーホール部2に回路3それぞれに繋がる導電材4を
設けて、導電材4を介して紙1の両面の回路3同士を電
気的に接続する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、紙の表裏両面、あ
るいは重ねた紙の面に形成された回路の層間導通、即
ち、紙を介して導通をとるための接続の方法に関するも
ので、非接触ICタグのアンテナ形成をはじめとするR
F−ID(Radio FrequencyIDent
ification)用途、紙上の多層回路形成などに
利用することができる紙上導電回路の接続方法に関す
る。
【0002】
【発明が解決しようとする課題】従来、紙を基材として
導電回路を形成するにあたっては、金属巻線貼り付けや
エッチング、導電インキのスクリーン印刷により紙面上
に一層とした状態で、その紙の片面のみ、あるいは両面
別々に回路を形成している。しかしながら、上述した非
接触ICタグのアンテナや紙上多層回路などを組み入れ
た物品の機能の多様化に伴って、基材上に一層として導
電回路を形成していたものでは、その回路パターンが複
雑化してしまいニーズに対応しきれない。またパターン
が視認しやすいことからセキュリティ上も問題があっ
た。例えば非接触ICタグなどでは、通信感度を上げる
ためにコイルのターン数を増やしたり、チップに合わせ
て細線パターン化したり複雑化する傾向にある。現状で
はプロセス面での改良で補ってはいるが、さらに情報量
が増え多様化するニーズに対応するためには将来的には
限界がみえてきている。そこで、本発明は上記事情に鑑
み、紙を基材として上記導電回路を多層化することを課
題とし、上記問題を解消することを目的とする。
【0003】
【課題を解決するための手段】本発明は上記課題を考慮
してなされたもので、紙にピンホールやスリットを開け
てなるスルーホール部を加工形成したのち紙の両面それ
ぞれに前記スルーホール部にかかるようにして回路形成
し、前記スルーホール部に前記回路それぞれに繋がる導
電材を設けて、該導電材を介して紙の両面の回路同士を
電気的に接続することを特徴とする紙上導電回路の接続
方法を提供して、上記課題を解消するものである。そし
て、この発明において、上記回路がそれぞれ形成された
紙を複数枚積層し、紙の第1層から最終層の第X層まで
の積層位置を第K層(但し、2≦K<Xとする)とした
とき、第K層の紙の上記スルーホール部の面積よりも、
第(K+1)層の紙のスルーホール部の面積を大きく
し、第1層から第X層の全層あるいは一部の層の紙にお
ける回路を接続するものとすることが可能である。
【0004】
【発明の実施の形態】つぎに本発明を実施の形態に基づ
いて詳細に説明する。本発明のスルーホール部に導電材
を設けて回路接続を図る手順を図1に示す。 回路を形成する紙1に予め、スルーホール部2を形成
させたい部分には適切な装置によりピンホールあるいは
スリットを加工形成する(イ)。 紙1の面上に回路3を形成させる。方法としては、金
属巻線貼り付けやエッチング、導電インキのスクリーン
印刷など公知のいかなる材料・方法を用いてもよい。た
だし接続を形成させたい部分の真上、あるいは近傍に回
路3の導電部が掛かるようにする(ロ)。 紙の裏面にと同様に回路3を形成する(ハ)。 スルーホール部2を全面被覆するように導電ペースト
よりなる導電材4をスクリーン印刷するか、あるいは導
電フィルムからなる導電材4を圧着して、紙1の表裏面
にある回路3を電気的に接続する(ニ)。ここで用いる
導電ペーストあるいは導電フィルムは公知のものを用い
ることができる。
【0005】異なる紙同士での接続の方法を図2に基づ
いて説明する。 回路を形成する紙1に予め、スルーホール部2を形成
させたい部分には適切な装置によりピンホールあるいは
スリットを加工形成しておく(イ)。 紙1の面上に回路3を形成させる。方法としては、金
属巻線貼り付けやエッチング、導電インキのスクリーン
印刷など公知のいかなる材料・方法を用いてもよい。た
だし接続を形成させたい部分の真上、あるいは近傍に回
路3の導電部が掛かるようにする(ロ)。 別の紙3にも回路3形成しておき、そこへで片面に
回路形成した紙1を重ねる。なお、上下で接続したい部
分がきちんと重なるようにする(ハ)。 ピンホールあるいはスリットからなるスルーホール部
2を全面被覆するように導電ペーストからなる導電材4
をスクリーン印刷するか、あるいは導電フィルムからな
る導電材4を圧着して上下に重ねた紙の回路3を電気的
に接統する。ここで用いる導電ペーストあるいは導電フ
ィルムは公知のものを用いることができる。 なお、以上の方法を混成あるいは多重に用いてさらに回
路を多層に接続してもよい。
【0006】さらに紙1を三枚以上重ね、その紙1それ
ぞれにおける回路3を接続させることもできる。図3に
は紙1を四層に積層した実施例が示されているが、この
場合第1層から第4層の接続を確実にするために、第2
層から第4層のそれぞれ設けられているスルーホール部
2の面積は、第2層よりも第3層、第3層よりも第4層
におけるものを大きくしている。即ち、説明の便宜上、
単純な円形に構成したスルーホールにて説明すると、そ
れぞれのスルーホールの直径をd1(第2層)、d2
(第3層)、d3(第4層)とすると、d1<d2<d
3<とすることで、図に示されているように、同心円状
に段差部が生じるため、それぞれの層に施された導電材
4の接触面積が増加する。従って、X層を有する場合で
は、任意の第K層のスルーホール部2の面積よりも、第
(K+1)層のスルーホール部2の面積を大きくするこ
とで、第1層から第X層までの接続を確実にすることが
できる。
【0007】実施例 本発明による接続についての実施例を以下に記述する。
ただしこれらに本発明の範囲が限定されるものではな
い。 実施例1 紙基材として日本製紙株式会社製NPI−55を用い、
4mm四方に0.5mmφのピンホールを9個開けた部
位(スルーホール部)を二ヶ所形成した。その部位に両
端がかかるように位置を調節して、1mm幅×1mのパ
ターンを、導電インキとして株式会社アサヒ化学研究所
製LS−415C−Mを用いて、テトロン製180メッ
シュ乳剤厚15μmの版にてスクリーン印刷を行った。
150℃30分間熱風オーブンで乾燥・硬化させたのち
同じ紙の裏面に、ピンホール位置に末端を合わせて同様
にパターンを印刷し、同様の条件で乾燥硬化した。しか
る後に二ヶ所のピンホール部位それぞれを覆うように5
mm四方のパターンを二ヶ所同じ導電インキでスクリー
ン印刷して、先と同様の条件で乾燥硬化した。 実施例2 紙基材として日本製紙株式会社製NPI−55を用い、
4mm四方に0.5mmφのピンホールを9個開けた部
位(スルーホール部)を二ヶ所形成した。その部位に両
端がかかるように位置を調節して、1mm幅×1mのパ
ターンを、導電インキとして株式会社アサヒ化学研究所
製LS−415C−Mを用いて、テトロン製180メッ
シュ乳剤厚15μmの版にてスクリーン印刷を行った。
150℃30分間熱風オーブンで乾燥・硬化させた。別
の同様の紙(ピンホール部なし)にも同様にパターンを
印刷・乾燥硬化させた。この上に先の紙を、末端のピン
ホール部が下の紙の末端と重なるように位置合わせし
て、しかる後に二ヶ所のピンホール部位それぞれを覆う
ように5mm四方のパターンを二ヶ所同じ導電インキで
スクリーン印刷して、先と同様の条件で乾燥硬化した。 比較例1 紙基材として日本製紙株式会社製NPI−55を用い、
1mm幅×1mのパターンを、導電インキとして株式会
社アサヒ化学研究所製LS−415C−Mを用いて、テ
トロン製180メッシュ乳剤厚15μmの版にてスクリ
ーン印刷を行った。150℃30分間熱風オーブンで乾
燥・硬化させた。
【0008】上記実施例1、実施例2、比較例1におい
て、それぞれ回路末端の表面抵抗を計測した。その結果
を表1に示している。表1に示されているように、実施
例1、2とも比較例1に比べて良好な結果が得られた。
【0009】
【表1】 回路末端の表面抵抗(mΩ/□) 実施例1 9 実施例2 8 比較例1 19
【0010】
【発明の効果】以上説明したように本発明の紙上導電回
路の接続方法によれば、紙にピンホールやスリットを開
けてなるスルーホール部を加工形成したのち紙の両面そ
れぞれに前記スルーホール部にかかるようにして回路形
成し、前記スルーホール部に前記回路それぞれに繋がる
導電材を設けて、該導電材を介して紙の両面の回路同士
を電気的に接続することを特徴とするものである。これ
によって、従来、一層に限定されていた紙基材への回路
が多層化できるようになる。さらに、回路を並列にして
導電性を向上したり、回路の共振周波数をさらに多重化
したり、別回路により隠蔽してセキュリティを向上させ
たりすることが可能となる。構成が簡易であり、これま
でのフォーム製造技術、穴開け、コレート、位置を合わ
せての貼り合わせ、両面印刷などを即、応用することが
可能であるなど、実用性に優れた効果を奏するものであ
る。
【図面の簡単な説明】
【図1】本発明に係る紙上導電回路の接続方法のスルー
ホール部を用いた例を示す説明図である。
【図2】同じくスルーホール部を用いた他の例を示す説
明図である。
【図3】積層状態のスルーホール部を示す説明図であ
る。
【符号の説明】
1…紙 2…スルーホール部 3…回路 4…導電材

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】紙にピンホールやスリットを開けてなるス
    ルーホール部を加工形成したのち紙の両面それぞれに前
    記スルーホール部にかかるようにして回路形成し、前記
    スルーホール部に前記回路それぞれに繋がる導電材を設
    けて、該導電材を介して紙の両面の回路同士を電気的に
    接続することを特徴とする紙上導電回路の接続方法。
  2. 【請求項2】上記回路がそれぞれ形成された紙を複数枚
    積層し、紙の第1層から最終層の第X層までの積層位置
    を第K層(但し、2≦K<Xとする)としたとき、第K
    層の紙の上記スルーホール部の面積よりも、第(K+
    1)層の紙のスルーホール部の面積を大きくし、第1層
    から第X層の全層あるいは一部の層の紙における回路を
    接続する請求項1に記載の紙上導電回路の接続方法。
JP11093963A 1999-03-31 1999-03-31 紙上導電回路の接続方法 Pending JP2000286547A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11093963A JP2000286547A (ja) 1999-03-31 1999-03-31 紙上導電回路の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11093963A JP2000286547A (ja) 1999-03-31 1999-03-31 紙上導電回路の接続方法

Publications (1)

Publication Number Publication Date
JP2000286547A true JP2000286547A (ja) 2000-10-13

Family

ID=14097071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11093963A Pending JP2000286547A (ja) 1999-03-31 1999-03-31 紙上導電回路の接続方法

Country Status (1)

Country Link
JP (1) JP2000286547A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251561A (ja) * 2009-04-16 2010-11-04 Toppan Forms Co Ltd 配線基板及び配線基板におけるスルーホール導通方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010251561A (ja) * 2009-04-16 2010-11-04 Toppan Forms Co Ltd 配線基板及び配線基板におけるスルーホール導通方法

Similar Documents

Publication Publication Date Title
US6459588B1 (en) Noncontact IC card and fabrication method thereof
CN106328339B (zh) 线圈部件
WO2011002050A1 (ja) アンテナモジュール
US20080007382A1 (en) Transformer and associated method of making
JPH10193851A (ja) 非接触カード
JP2005159222A (ja) 薄膜コモンモードフィルタ及び薄膜コモンモードフィルタアレイ
JPH08216570A (ja) Icカード
US6232923B1 (en) Patch antenna construction
US7340825B2 (en) Method of making a transformer
JP2003036421A (ja) 非接触型icカードおよびこれに用いる平面コイル
JP2002183689A (ja) 非接触データキャリア装置とその製造方法
JP2000286547A (ja) 紙上導電回路の接続方法
US20080199597A1 (en) Method For Producing A Three-Dimensional Circuit
JP3617388B2 (ja) プリント配線板及びその製造方法
JP4236790B2 (ja) アンテナシートおよび非接触式データキャリア
JP2000286548A (ja) 紙上導電回路の接続方法
CN207818389U (zh) 高耐压的被动元件
JP2002270432A (ja) 積層部品及びその製造方法
US8997343B2 (en) Method for manufacturing multilayer printed circuit board
JP3441842B2 (ja) 積層チップ状電子部品の製造方法
KR20020090852A (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
KR20130027905A (ko) 칩 인덕터
JP4139488B2 (ja) 非接触icカード
JP3111226B2 (ja) 積層チップ型部品の製造方法
JPH03105905A (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829