JP2000277857A - Semiconductor light emitting element and manufacturing method - Google Patents

Semiconductor light emitting element and manufacturing method

Info

Publication number
JP2000277857A
JP2000277857A JP11076791A JP7679199A JP2000277857A JP 2000277857 A JP2000277857 A JP 2000277857A JP 11076791 A JP11076791 A JP 11076791A JP 7679199 A JP7679199 A JP 7679199A JP 2000277857 A JP2000277857 A JP 2000277857A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
mesa structure
current block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11076791A
Other languages
Japanese (ja)
Other versions
JP3317271B2 (en
Inventor
Takafumi Suzuki
尚文 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP07679199A priority Critical patent/JP3317271B2/en
Publication of JP2000277857A publication Critical patent/JP2000277857A/en
Application granted granted Critical
Publication of JP3317271B2 publication Critical patent/JP3317271B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve reproducibility, uniformity and throughput. SOLUTION: A semiconductor light emitting element includes a semi-insulating semiconductor substrate (substrate 1), a mesa structure 3 with an active layer formed by selective growth on the semiconductor substrate, and a current block structure. The current block structure is composed of a first conductivity-type semiconductor layer (current block layer 4) on an upper face of the mesa structure 3 and on the semiconductor substrate 1 beside the mesa structure 3, a second conductivity-type semiconductor layer (current block layer 5) on the first conductivity-type semiconductor layer 4, and a first conductivity-type semiconductor layer (current block layer 6). In this case, a second conductivity-type semiconductor layer (embedded layer 7) adjoining the mesa structure 3 is formed on the side opposite the mesa structure 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体光素子およ
びその製造方法に関し、特に光通信システムの主構成要
素となる半導体レーザ、半導体光増幅器、半導体光変調
器およびそれらを組み合わせた光集積素子等の半導体光
素子およびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor optical device and a method for manufacturing the same, and more particularly to a semiconductor laser, a semiconductor optical amplifier, a semiconductor optical modulator, an optical integrated device and the like which are main components of an optical communication system. And a method of manufacturing the same.

【0002】[0002]

【従来の技術】有機金属気相エピタキシャル成長法(以
下、MOVPE:Metal Organic Vapor Phase Epitaxy
という)等の気相エピタキシャル成長方法は、薄膜成長
時の膜厚の制御性、ウエハ面内での膜厚、電気的、光学
的特性の均一性、同一結晶成長条件下でのウエハ間の再
現性に優れている。そのため、特に化合物半導体の電子
デバイスおよび光デバイスの成長方法としてよく用いら
れている。
2. Description of the Related Art Metal organic vapor phase epitaxy (hereinafter referred to as MOVPE).
Vapor phase epitaxial growth methods, such as controllability of film thickness during thin film growth, film thickness within wafer surface, uniformity of electrical and optical characteristics, and reproducibility between wafers under the same crystal growth condition. Is excellent. Therefore, it is often used particularly as a growth method for compound semiconductor electronic devices and optical devices.

【0003】MOVPEによる結晶成長では、基板の一
部に誘電体膜等でマスクを形成することにより、結晶成
長を抑制する。すなわち、マスクの幅によって選択成長
領域(マスクの開口部)での混晶半導体の組成および成
長速度を変化させる。特に多重量子井戸(以下、MQ
W:Multiple Quantum Wellという)構造では、各層の組
成のみでなく井戸層の厚さによってもバンドギャップが
変化するため、バンドギャップのマスク幅依存性が大き
い。したがって、これを利用して光の導波方向でマスク
幅を変化させることにより、レーザと光変調器を同時に
成長する光集積素子等が作製されている。
In crystal growth by MOVPE, crystal growth is suppressed by forming a mask on a part of the substrate with a dielectric film or the like. That is, the composition and growth rate of the mixed crystal semiconductor in the selective growth region (mask opening) are changed depending on the width of the mask. In particular, multiple quantum wells (hereinafter referred to as MQ
In a W (Multiple Quantum Well) structure, the band gap changes depending not only on the composition of each layer but also on the thickness of the well layer. Accordingly, an optical integrated device or the like in which a laser and an optical modulator are simultaneously grown by changing the mask width in the light waveguide direction using this is manufactured.

【0004】一方、半導体光素子の構造としては、レー
ザ光を発生、増幅または変調させる活性層領域をメサス
トライプとし、その両側を電流ブロック層で埋め込んだ
埋め込み構造が広く用いられている。また、出射するレ
ーザ光の横モードを単一化させるためには、活性層の幅
を概ね2μm以下に抑える必要がある。したがって、埋
め込み構造の光素子を作製するには、幅2μm以下のメ
サストライプを形成する工程と、その両側に電流ブロッ
ク層を形成する埋め込み工程とが必要である。
On the other hand, as a structure of a semiconductor optical device, a buried structure in which an active layer region for generating, amplifying or modulating a laser beam is formed as a mesa stripe and both sides thereof are buried with a current block layer is widely used. Further, in order to unify the transverse mode of the emitted laser light, it is necessary to suppress the width of the active layer to approximately 2 μm or less. Therefore, in order to manufacture an optical element having a buried structure, a step of forming a mesa stripe having a width of 2 μm or less and a burying step of forming a current block layer on both sides thereof are required.

【0005】このような選択成長を用いて電流ブロック
層を有する埋め込み構造の光素子を作製する場合には、
主に次の2つの方法が用いられる。1つは、幅10μm
程度以上の比較的広い開口幅を持つマスクを用いて選択
成長を行った後、成長領域の上にフォトリソグラフィに
より、誘電体からなる幅1〜2μm程度のストライプを
形成し、これをマスクとしてエッチングによりメサ構造
を形成した後、電流ブロック層を成長するものである。
もう一つは、幅1〜2μm程度の開口幅を持つマスクを
用いて選択成長するものであり、この場合、成長によっ
て(111)B面ファセットを側面とするメサ形状の活
性層領域が形成される。
In the case of manufacturing an optical device having a buried structure having a current block layer by using such selective growth,
The following two methods are mainly used. One is 10 μm width
After performing selective growth using a mask having a relatively large opening width of at least about 1, a stripe of a width of about 1 to 2 μm made of a dielectric is formed on the growth area by photolithography, and this is used as a mask for etching. After the formation of the mesa structure, a current blocking layer is grown.
The other is selective growth using a mask having an opening width of about 1 to 2 μm. In this case, a mesa-shaped active layer region having (111) B facets as side surfaces is formed by growth. You.

【0006】後者の方法では、生成される活性層メサ構
造の形状が非常に再現性に優れたものとなる。また、成
長により概ね幅1〜2μmの活性層領域メサストライプ
が形成されているので、エッチングにより活性層幅を調
節する必要がなく、このまま電流ブロック層などの埋め
込み成長を行うことが可能となる。したがって、半導体
のエッチングによる結晶欠陥の導入がないことや、基板
内でのエッチング形状の分布による構造のばらつきがな
いといった利点を持つ。
In the latter method, the shape of the active layer mesa structure to be formed is very excellent in reproducibility. Further, since the active layer region mesa stripe having a width of about 1 to 2 μm is formed by the growth, it is not necessary to adjust the width of the active layer by etching, and the burying growth of the current block layer and the like can be performed as it is. Therefore, there is an advantage that there is no introduction of crystal defects due to the etching of the semiconductor and there is no variation in the structure due to the distribution of the etching shape in the substrate.

【0007】以上の特徴により、このような従来方法を
用いることにより、均一性、再現性、信頼性に優れた光
素子の作製が可能となる。ただし、この方法で形成され
るメサ構造に埋め込み成長を施すには、幅1μm程度の
メサ上部のみに誘電体膜を形成する工程が必要となる。
しかし、通常のフォトリソグラフィの位置合わせでは、
このような誘電体膜の形成は非常に困難である。そこ
で、熱CVDにより形成されるSiO2 膜の厚さがメサ
上部と側面とで異なることを利用したセルフ・アライン
・プロセスが考案され(Sakata et al., Photon. Tech.
Lett., vol.8 No.2, 1996)、これにより幅1μm以下の
メサ上部のみにも誘電体膜を形成することが可能となっ
た。この方法では以下の工程が必要となる。
Due to the above characteristics, the use of such a conventional method makes it possible to manufacture an optical device having excellent uniformity, reproducibility and reliability. However, in order to perform burying growth on the mesa structure formed by this method, a step of forming a dielectric film only on the upper portion of the mesa having a width of about 1 μm is required.
However, in normal photolithographic alignment,
It is very difficult to form such a dielectric film. Therefore, a self-alignment process utilizing the fact that the thickness of the SiO 2 film formed by thermal CVD is different between the upper portion and the side surface of the mesa has been devised (Sakata et al., Photon. Tech.
Lett., Vol.8 No.2, 1996), thereby making it possible to form a dielectric film only on the upper portion of the mesa having a width of 1 μm or less. In this method, the following steps are required.

【0008】図5は、上記文献に開示されたセルフ・ア
ライン・プロセスによる製造工程を示す断面図である。
各工程は以下のとおりである。 (a)熱CVDを用いてSiO2 膜102を形成する工
程(すなわち、基板101上にメサ構造103を形成し
てから、全体をSiO2 膜102で被覆する。) (b)エッチングによりメサ構造103の側面のSiO
2 膜102を除去する工程 (c)フォトリソグラフィにより、メサ構造103を覆
うようにレジスト・ストライプ104を形成する工程 (d)サイドエッチングにより、メサ構造103の両外
側のSiO2 膜102を除去する工程 (e)レジスト・ストライプ104を除去する工程
FIG. 5 is a sectional view showing a manufacturing process by a self-alignment process disclosed in the above-mentioned document.
Each step is as follows. (A) Step of forming SiO 2 film 102 using thermal CVD (that is, after forming mesa structure 103 on substrate 101, the whole is covered with SiO 2 film 102) (b) Mesa structure by etching SiO on the side of 103
(2 ) Step of removing the film 102 (c) Step of forming a resist stripe 104 so as to cover the mesa structure 103 by photolithography (d) Removing the SiO 2 films 102 on both outer sides of the mesa structure 103 by side etching Step (e) Step of removing resist stripe 104

【0009】[0009]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の製造工程においては、工程(b)ではエッチ
ング速度およびエッチング時間を厳密に制御する必要が
あり、工程(c)ではレジスト・ストライプ104のほ
ぼ中央にメサ構造103が位置するように、厳密に位置
合わせをする必要がある。したがって、選択成長で形成
された幅1μm程度のメサ構造上部のみに誘電体膜を形
成するには、多くの工程が必要であり、その中には高い
精度を要求するものも含まれるためスループットの向上
が困難である。本発明はこのような背景のもとに行われ
たものであり、上記工程を大幅に簡略化することがで
き、厳密なエッチングレートの管理やフォトリソグラフ
ィ時の位置合わせを必要としないにもかかわらず、再現
性、均一性およびスループットに優れた半導体光素子お
よびその製造方法を提供することである。
However, in such a conventional manufacturing process, the etching rate and the etching time must be strictly controlled in the step (b), and the resist stripe 104 is formed in the step (c). Strict alignment is required so that the mesa structure 103 is located substantially at the center. Therefore, forming a dielectric film only on the upper portion of the mesa structure having a width of about 1 μm formed by selective growth requires many steps, including those requiring high precision. It is difficult to improve. The present invention has been made under such a background, and the above process can be greatly simplified, and although strict control of the etching rate and alignment at the time of photolithography are not required. Another object of the present invention is to provide a semiconductor optical device excellent in reproducibility, uniformity, and throughput, and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】このような目的を達成す
るために、本発明に係る半導体光素子は、半絶縁性の半
導体基板と、この半導体基板上に設けられかつ選択成長
によって形成された活性層を含むメサ構造と、このメサ
構造の上面およびこのメサ構造の片側の上記半導体基板
上に設けられた第1の導電型の半導体層、この第1の導
電型の半導体層上に設けられた第2の導電型の半導体
層、および、この第2の導電型の半導体層上に設けられ
た第1の導電型の半導体層からなる電流ブロック構造
と、上記メサ構造の片側に対するその反対側に、上記メ
サ構造と接して設けられた第2の導電型の半導体層とを
備える。
In order to achieve such an object, a semiconductor optical device according to the present invention is provided with a semi-insulating semiconductor substrate and a semiconductor optical device provided on the semiconductor substrate and formed by selective growth. A mesa structure including an active layer; a first conductive type semiconductor layer provided on the upper surface of the mesa structure and the semiconductor substrate on one side of the mesa structure; and a first conductive type semiconductor layer provided on the first conductive type semiconductor layer. A current block structure comprising a second conductive type semiconductor layer, a first conductive type semiconductor layer provided on the second conductive type semiconductor layer, and an opposite side to one side of the mesa structure A semiconductor layer of the second conductivity type provided in contact with the mesa structure.

【0011】また、上記電流ブロック構造は、上記メサ
構造の上面およびこのメサ構造の片側の上記半導体基板
上に設けられた第1の導電型の半導体層と、この第1の
導電型の半導体層上に設けられた半絶縁性の半導体層
と、から構成されていてもよい。また、上記電流ブロッ
ク構造は、上記メサ構造の上面に設けられかつこのメサ
構造の片側の上記半導体基板上に設けられた第1の導電
型の半導体層と、この第1の導電型の半導体層上に設け
られかつ酸化されたAlを含む層と、から構成されてい
てもよい。
The current block structure includes a semiconductor layer of a first conductivity type provided on the upper surface of the mesa structure and the semiconductor substrate on one side of the mesa structure, and a semiconductor layer of the first conductivity type. And a semi-insulating semiconductor layer provided thereon. In addition, the current block structure includes a first conductive type semiconductor layer provided on the upper surface of the mesa structure and provided on the semiconductor substrate on one side of the mesa structure, and a first conductive type semiconductor layer. And a layer containing oxidized Al provided thereon.

【0012】また、上記半導体光素子は、半導体レー
ザ、半導体光増幅器、または、半導体光変調器の何れか
であってもよい。また、上記半導体基板は、Feドープ
のInPからなり、上記第1の導電型の半導体層は、n
型InPからなり、上記第2の導電型の半導体層は、p
型InPからなるものでもよい。また、上記活性層は、
多重量子井戸構造を有するものでもよい。
Further, the semiconductor optical element may be any one of a semiconductor laser, a semiconductor optical amplifier, and a semiconductor optical modulator. Further, the semiconductor substrate is made of Fe-doped InP, and the first conductivity type semiconductor layer is made of nP.
The semiconductor layer of the second conductivity type is made of p-type InP.
It may be made of type InP. Further, the active layer,
It may have a multiple quantum well structure.

【0013】一方、本発明に係る半導体光素子の製造方
法は、半絶縁性の半導体基板上に一対のマスクを形成し
てから、この一対のマスクの間に選択成長により活性層
を含むメサ構造を形成する第1の工程と、上記一対のマ
スクの一方を除去してから第1の導電型の半導体および
第2の導電型の半導体からなる電流ブロック構造を形成
する第2の工程と、上記一対のマスクの他方を除去して
から上記メサ構造と接するように第2の導電型の半導体
層を形成する第3の工程と、を有するものである。
On the other hand, according to a method of manufacturing a semiconductor optical device according to the present invention, a pair of masks are formed on a semi-insulating semiconductor substrate, and a mesa structure including an active layer is selectively grown between the pair of masks. A first step of forming a current block structure including a semiconductor of the first conductivity type and a semiconductor of the second conductivity type after removing one of the pair of masks; Removing the other of the pair of masks and then forming a semiconductor layer of the second conductivity type so as to be in contact with the mesa structure.

【0014】また、上記第2の工程は、上記一対のマス
クの一方を除去してから第1の導電型の半導体層および
半絶縁性の半導体層からなる電流ブロック構造を形成す
る工程であってもよい。また、上記第2の工程は、上記
一対のマスクの一方を除去してから第1の導電型の半導
体層およびAlを含む層からなる電流ブロック構造を形
成する工程であり、上記第3の工程は、上記一対のマス
クの他方を除去してから上記メサ構造と接するように第
2の導電型の半導体層を形成するとともに、上記Alを
含む層を酸化させる工程であってもよい。
The second step is a step of removing one of the pair of masks and then forming a current block structure including a semiconductor layer of the first conductivity type and a semi-insulating semiconductor layer. Is also good. The second step is a step of removing one of the pair of masks and then forming a current block structure composed of a semiconductor layer of the first conductivity type and a layer containing Al. May be a step of removing the other of the pair of masks, forming a second conductivity type semiconductor layer in contact with the mesa structure, and oxidizing the Al-containing layer.

【0015】また、上記半導体光素子は、半導体レー
ザ、半導体光増幅器、または、半導体光変調器の何れか
であってもよい。また、上記半導体基板は、Feドープ
のInPからなり、上記第1の導電型の半導体層は、n
型InPからなり、上記第2の導電型の半導体層は、p
型InPからなるものでもよい。また、上記活性層は、
多重量子井戸構造を有するものでもよい。
The semiconductor optical element may be any one of a semiconductor laser, a semiconductor optical amplifier, and a semiconductor optical modulator. Further, the semiconductor substrate is made of Fe-doped InP, and the first conductivity type semiconductor layer is made of nP.
The semiconductor layer of the second conductivity type is made of p-type InP.
It may be made of type InP. Further, the active layer,
It may have a multiple quantum well structure.

【0016】[0016]

【発明の実施の形態】次に、本発明の一つの実施の形態
について説明する。本実施の形態は、活性層を含むメサ
構造の成長に用いたマスクを利用し、メサ構造の上部お
よび片側に第1および第2の導電型の半導体からなるサ
イリスタ構造の電流ブロック層を形成する。または、半
絶縁性半導体からなる電流ブロック層を形成するか、上
記マスクを利用してAlを含む層を形成してからその層
を酸化することにより電流ブロック層を形成する。
Next, one embodiment of the present invention will be described. In the present embodiment, a current block layer having a thyristor structure made of first and second conductivity type semiconductors is formed on the upper side and one side of the mesa structure using a mask used for growing a mesa structure including an active layer. . Alternatively, a current block layer formed of a semi-insulating semiconductor is formed, or a layer containing Al is formed using the mask and then the layer is oxidized to form a current block layer.

【0017】このような本実施の形態は、従来のレーザ
に用いられている電流ブロック層構造とは大きく異な
り、活性層メサ上面にマスクを形成する必要がなくな
り、容易に埋め込み構造を形成することができる。ま
た、メサ構造の高さの影響を全く受けずに電流ブロック
構造を形成することができ、スポットサイズ変換レーザ
や変調器集積型レーザ等のメサ高さの異なる部分を有す
るデバイスの作製においても、従来以上の優れた均一性
および再現性を実現することができる。さらに、この製
造方法によって製造されるレーザは、電子およびホール
を活性層の両横から注入する、いわゆる横注入型レーザ
となるため、特に井戸層数が多い場合に問題となる各井
戸へのホールの不均一注入が起こらない利点をも有す
る。
In this embodiment, unlike the current block layer structure used in the conventional laser, there is no need to form a mask on the upper surface of the active layer mesa, and the buried structure can be easily formed. Can be. In addition, the current block structure can be formed without being affected by the height of the mesa structure at all, and even when manufacturing a device having a portion having a different mesa height such as a spot size conversion laser or a modulator integrated laser, Excellent uniformity and reproducibility can be realized more than before. Further, since the laser manufactured by this manufacturing method is a so-called lateral injection type laser in which electrons and holes are injected from both sides of the active layer, a hole to each well, which is a problem particularly when the number of well layers is large, is used. There is also an advantage that non-uniform implantation does not occur.

【0018】以下においては、光素子として半導体レー
ザを取り上げ、その構成および製造方法について説明す
る。
In the following, a semiconductor laser is taken as an optical element, and its configuration and manufacturing method will be described.

【0019】[第1の実施の形態]図1は、本発明の第
1の実施の形態を示す斜視図および断面図であり、図2
は図1の続きの工程を示す断面図である。まず、図1
(a)に示すように、表面が(100)結晶面であるF
eドープの半絶縁性InPからなる基板1上に、熱CV
Dによって厚さ100nmのSiO 2 膜を形成する。
[First Embodiment] FIG. 1 shows a first embodiment of the present invention.
FIG. 2 is a perspective view and a sectional view showing the first embodiment, and FIG.
FIG. 2 is a cross-sectional view showing a step that follows the step shown in FIG. 1. First, FIG.
As shown in (a), the surface is a (100) crystal plane.
A thermal CV is applied on a substrate 1 made of e-doped semi-insulating InP.
100 nm thick SiO by D TwoForm a film.

【0020】次いで、図1(b)に示すように、フォト
リソグラフィおよびBHFによるエッチングにより、基
板1の<011>方向に幅5μm、間隔1.5μmの2
本1組のSiO2 ストライプ・マスク(以下、マスク2
という)を300μmピッチで形成する。その後、上記
のようにパターニングされた基板1上にMOVPE法を
用い、n型InPからなるクラッド層3a(厚さ0.1
5μm、キャリア濃度1×1018cm-3)を成長させ、
その上に波長組成1.1μm、厚さ60nmのInGa
AsPからなるSCH(Separate Confinement Heteros
tructure)層3bを成長させる。
Next, as shown in FIG. 1 (b), by photolithography and etching with BHF, the substrate 1 is 5 μm wide and 1.5 μm apart in the <011> direction.
This set of SiO 2 stripe masks (hereinafter referred to as mask 2)
Is formed at a pitch of 300 μm. Then, the cladding layer 3a (thickness 0.1) made of n-type InP is formed on the substrate 1 patterned as described above by MOVPE.
5 μm, a carrier concentration of 1 × 10 18 cm −3 )
On top of this, InGa having a wavelength composition of 1.1 μm and a thickness of 60 nm
SCH (Separate Confinement Heteros) composed of AsP
(tructure) Layer 3b is grown.

【0021】さらにその上に、波長組成1.4μm、厚
さ5nm、圧縮歪1%、InGaAsP井戸層、およ
び、波長組成1.1μm、厚さ10nm、InGaAs
P障壁層を一層として7層積層させたMQW層3c(発
光波長:1.3μm)を成長させる。その上には、波長
組成1.1μm、厚さ60nmのInGaAsPからな
るSCH層3dを成長させ、その上にはp型InPクラ
ッド層3e(厚さ0.1μm、キャリア濃度7×1017
cm-3)を成長させる。この結果、基板1上にはメサ構
造3ができあがる。その後、フォトリソグラフィとBH
Fを用いたエッチングとにより、一対のマスク2のうち
片方を除去する。
Further thereon, a wavelength composition of 1.4 μm, a thickness of 5 nm, a compressive strain of 1%, an InGaAsP well layer, and a wavelength composition of 1.1 μm, a thickness of 10 nm, InGaAs
An MQW layer 3c (emission wavelength: 1.3 μm), in which seven P barrier layers are stacked, is grown. An SCH layer 3d made of InGaAsP having a wavelength composition of 1.1 μm and a thickness of 60 nm is grown thereon, and a p-type InP cladding layer 3e (0.1 μm in thickness and a carrier concentration of 7 × 10 17) is formed thereon.
cm −3 ). As a result, a mesa structure 3 is completed on the substrate 1. Then, photolithography and BH
By etching using F, one of the pair of masks 2 is removed.

【0022】次いで、図2(c)に示すように、n型I
nPからなる電流ブロック層4(厚さ0.3μm、キャ
リア濃度3×1018cm-3)、p型InPからなる電流
ブロック層5(厚さ0.6μm、キャリア濃度6×10
17cm-3)、n型InPからなる電流ブロック層6(厚
さ0.5μm、キャリア濃度3×1018cm-3)を順に
成長させる。この際にマスク2が残っている側において
は、InP層は成長しない。
Next, as shown in FIG.
A current blocking layer 4 made of nP (thickness 0.3 μm, carrier concentration 3 × 10 18 cm −3 ), and a current blocking layer 5 made of p-type InP (thickness 0.6 μm, carrier concentration 6 × 10 6)
17 cm −3 ), and a current blocking layer 6 (thickness 0.5 μm, carrier concentration 3 × 10 18 cm −3 ) made of n-type InP are sequentially grown. At this time, the InP layer does not grow on the side where the mask 2 remains.

【0023】次いで、図2(d)に示すように、図2
(c)における成長後、残っている方のSiO2 マスク
2を除去してから、p型InPからなる埋め込み層7
(厚さ3μm、キャリア濃度1×1018cm-3)を成長
させ、その上にp型InGaAsからなるコンタクト層
8(厚さ0.3μm、キャリア濃度5×1018cm-3
を成長させる。
Next, as shown in FIG.
After the growth in (c), the remaining SiO 2 mask 2 is removed, and then the buried layer 7 made of p-type InP is formed.
(Thickness: 3 μm, carrier concentration: 1 × 10 18 cm −3 ), and a contact layer 8 made of p-type InGaAs (thickness: 0.3 μm, carrier concentration: 5 × 10 18 cm −3 )
Grow.

【0024】次いで、図2(e)に示すように、フォト
リソグラフィおよびエッチングにより電流ブロック層4
に達する深さの溝12を形成する。そして、その上から
熱CVDによりSiO2 を堆積させ、コンタクト層8の
表面および溝12の側面をSiO2 膜9で覆う。その
後、フォトリソグラフィおよびBHFによるエッチング
によって溝12の底部におけるSiO2 膜9を除去する
とともに、コンタクト層8上の一部のSiO2 膜9を除
去する。こうしてSiO2 膜9を除去した部分にp側電
極10およびn側電極11を形成することにより、レー
ザ構造が完成する。
Next, as shown in FIG. 2E, the current blocking layer 4 is formed by photolithography and etching.
Is formed. Then, SiO 2 is deposited thereon by thermal CVD, and the surface of the contact layer 8 and the side surfaces of the groove 12 are covered with the SiO 2 film 9. Thereafter, the SiO 2 film 9 at the bottom of the groove 12 is removed by photolithography and etching using BHF, and a part of the SiO 2 film 9 on the contact layer 8 is removed. The laser structure is completed by forming the p-side electrode 10 and the n-side electrode 11 at the portion where the SiO 2 film 9 has been removed.

【0025】以上のとおり本実施の形態に係る製造方法
は、メサ構造3の上部に誘電体膜を形成する必要がな
く、容易に埋め込み構造を形成することができる。ま
た、メサ構造3の高さの影響を全く受けずに電流ブロッ
ク構造を形成することがきる。さらに、本実施の形態の
レーザは、電子とホールが活性層の横方向から注入され
る(ホール注入方向13,電子注入方向14)、いわゆ
る横注入型レーザを構成している。そのため、各井戸へ
のホールの不均一注入が起こらないという利点がある。
As described above, in the manufacturing method according to the present embodiment, it is not necessary to form a dielectric film on the mesa structure 3 and a buried structure can be easily formed. Further, the current block structure can be formed without being affected by the height of the mesa structure 3 at all. Further, the laser of the present embodiment constitutes a so-called lateral injection type laser in which electrons and holes are injected from the lateral direction of the active layer (hole injection direction 13, electron injection direction 14). Therefore, there is an advantage that uneven injection of holes into each well does not occur.

【0026】次に、本発明の第2の実施の形態である半
導体レーザについて説明する。
Next, a semiconductor laser according to a second embodiment of the present invention will be described.

【0027】[第2の実施の形態]図3は、本発明の第
2の実施の形態を示す断面図である。まず、第1の実施
の形態と同じ工程(図1(a),(b))により、Fe
をドープした半絶縁性InPからなる基板1上に活性層
を含むメサ構造3を選択成長によって形成する。
[Second Embodiment] FIG. 3 is a sectional view showing a second embodiment of the present invention. First, by the same process as in the first embodiment (FIGS. 1A and 1B), Fe
A mesa structure 3 including an active layer is formed by selective growth on a substrate 1 made of semi-insulating InP doped with Si.

【0028】次いで、図3(c’)に示すように、フォ
トリソグラフィとBHFを用いたエッチングとにより、
一対のマスク2のうちの片方を除去する。続いてn型I
nPからなる電流ブロック層4(厚さ0.3μm、キャ
リア濃度3×1018cm-3)、Feドープ半絶縁性In
Pからなる電流ブロック層5a(厚さ1.0μm)、ア
ンドープInP層6a(厚さ0.2μm)を順に成長さ
せる。この際にマスクが残っている側にはInP層は成
長しない。アンドープInP層6aは、電流ブロック層
5aと後述のp型InPからなる埋め込み層7との接触
を防ぐために設けられており、これにより電流ブロック
層5aのドーパントであるFeと埋め込み層7のドーパ
ントであるZnとの相互拡散を防止することができる。
電流ブロック層5aのドーパントとして、Znとの相互
拡散がほとんどなくかつ半絶縁性を実現するドーパント
(例えば、Ru等)を用いる場合は、アンドープInP
層6aは不要となる。
Next, as shown in FIG. 3 (c '), by photolithography and etching using BHF,
One of the pair of masks 2 is removed. Then n-type I
nP current blocking layer 4 (thickness 0.3 μm, carrier concentration 3 × 10 18 cm −3 ), Fe-doped semi-insulating In
A current blocking layer 5a (1.0 μm thick) made of P and an undoped InP layer 6a (0.2 μm thick) are sequentially grown. At this time, the InP layer does not grow on the side where the mask remains. The undoped InP layer 6a is provided to prevent contact between the current blocking layer 5a and a buried layer 7 made of p-type InP, which will be described later. Interdiffusion with certain Zn can be prevented.
When a dopant (for example, Ru or the like) that does not substantially diffuse with Zn and realizes semi-insulating properties is used as a dopant of the current blocking layer 5a, undoped InP
The layer 6a becomes unnecessary.

【0029】次いで、図3(d’)に示すように、残っ
ている方のマスク2を除去してから、p型InPからな
る埋め込み層7(厚さ3μm、キャリア濃度1×1018
cm -3)およびp型InGaAsからなるコンタクト層
8(厚さ0.3μm、キャリア濃度5×1018cm-3
を成長させる。
Next, as shown in FIG.
After removing the mask 2 on the side, the p-type InP
Embedded layer 7 (thickness 3 μm, carrier concentration 1 × 1018
cm -3) And contact layer made of p-type InGaAs
8 (thickness 0.3 μm, carrier concentration 5 × 1018cm-3)
Grow.

【0030】次いで、図3(e’)に示すように、第1
の実施の形態と同様にエッチングにより電流ブロック層
4に達する深さの溝12を形成してから、SiO2 膜9
を堆積し、エッチングによるSiO2 膜9の開口とp側
電極10およびn側電極11の形成とを経て、レーザ構
造が完成する。
Next, as shown in FIG.
By etching as with the embodiment after forming the grooves 12 having a depth reaching the current blocking layer 4, SiO 2 film 9
The laser structure is completed through the opening of the SiO 2 film 9 and the formation of the p-side electrode 10 and the n-side electrode 11 by etching.

【0031】この場合においても第1の実施の形態と同
様に、埋め込み構造形成が容易、メサ高さの影響を受け
ない、横注入型による井戸間のホール不均一注入の解消
といった利点を有する。また、本実施の形態では電流ブ
ロック層5aに半絶縁性のInPを用いているため、電
流ブロック層の静電容量を大幅に減少させることができ
る。このため、変調の高速化やアナログ用レーザに求め
られる低歪化に非常に有利である。
In this case, as in the first embodiment, there are advantages that the buried structure can be easily formed, the mesa height is not affected, and the non-uniform hole injection between the wells by the lateral injection type is eliminated. Further, in the present embodiment, since the current blocking layer 5a is made of semi-insulating InP, the capacitance of the current blocking layer can be significantly reduced. For this reason, it is very advantageous for high-speed modulation and low distortion required for an analog laser.

【0032】次に、本発明の第3の実施の形態である半
導体レーザについて説明する。
Next, a semiconductor laser according to a third embodiment of the present invention will be described.

【0033】[第3の実施の形態]図4は、本発明の第
3の実施の形態を示す断面図である。まず、第1,2の
実施の形態と同じ工程(図1(a),(b))により、
Feドープの半絶縁性InPからなる基板1上に活性層
を含むメサ構造3を選択成長によって形成する。
[Third Embodiment] FIG. 4 is a sectional view showing a third embodiment of the present invention. First, by the same steps (FIGS. 1A and 1B) as in the first and second embodiments,
A mesa structure 3 including an active layer is formed by selective growth on a substrate 1 made of semi-insulating InP doped with Fe.

【0034】次いで、図4(c”)に示すように、フォ
トリソグラフィとBHFを用いたエッチングとにより、
一対のマスク2のうちの片方を除去する。続いて、n型
InPからなる電流ブロック層4(厚さ0.3μm、キ
ャリア濃度3×1018cm-3)、InAlAs層5b
(厚さ0.1μm)、アンドープInP層6a(厚さ
0.2μm)を順に成長させる。この際にマスク2が残
っている側にはInP層は成長しない。アンドープIn
P層6aは、電流ブロック層の成長と後述の埋め込み層
の成長との間に行われるSiO2 (マスク2)除去のプ
ロセス時に、InAlAs層5bの表面酸化を防ぐため
に設けられたものである。したがって、この層はアンド
ープInP以外にn型InPまたはp型InPを用いて
もよく、またAlを含まない層であれば、InP以外の
層を用いてもよい。
Next, as shown in FIG. 4C, by photolithography and etching using BHF,
One of the pair of masks 2 is removed. Subsequently, a current blocking layer 4 made of n-type InP (thickness 0.3 μm, carrier concentration 3 × 10 18 cm −3 ) and an InAlAs layer 5 b
(Thickness 0.1 μm) and an undoped InP layer 6 a (thickness 0.2 μm) are sequentially grown. At this time, the InP layer does not grow on the side where the mask 2 remains. Undoped In
The P layer 6a is provided to prevent surface oxidation of the InAlAs layer 5b during a process of removing SiO 2 (mask 2) performed between the growth of the current block layer and the growth of a buried layer described later. Therefore, this layer may be made of n-type InP or p-type InP other than undoped InP, and a layer other than InP may be used as long as it does not contain Al.

【0035】次いで、図4(d”)に示すように、残っ
ている方のマスク2を除去してから、p型InPからな
る埋め込み層7(厚さ3μm、キャリア濃度1×1018
cm -3)およびp型InGaAsからなるコンタクト層
8(厚さ0.3μm、キャリア濃度5×1018cm-3
を成長させる。
Next, as shown in FIG.
After removing the mask 2 on the side, the p-type InP
Embedded layer 7 (thickness 3 μm, carrier concentration 1 × 1018
cm -3) And contact layer made of p-type InGaAs
8 (thickness 0.3 μm, carrier concentration 5 × 1018cm-3)
Grow.

【0036】次いで、図4(e”)に示すように、エッ
チングにより電流ブロック層4に達する深さの溝12を
形成する。この後、水蒸気を含むN2 雰囲気中で670
℃、20分間の酸化工程を行う。InAlAs層5bは
Alを含むため、溝12の側面から内部に向かって酸化
し、酸化されたAlを含む電流ブロック層5cが形成さ
れる。一方、他の層はAlを含んでいないため、酸化さ
れることはない。
[0036] Then, as shown in FIG. 4 (e "), to form a groove 12 having a depth reaching the current blocking layer 4 by etching. In this later in a N 2 atmosphere containing water vapor 670
Perform an oxidation step at 20 ° C. for 20 minutes. Since the InAlAs layer 5b contains Al, the current blocking layer 5c containing the oxidized Al is formed by being oxidized from the side surface of the groove 12 toward the inside. On the other hand, the other layers do not contain Al and are not oxidized.

【0037】次いで、図4(f”)に示すように、第
1,2の実施の形態と同様に、SiO 2 膜9を堆積し、
エッチングによるSiO2 膜9の開口とp側電極10お
よびn側電極11の形成を経て、レーザ構造が完成す
る。
Next, as shown in FIG.
As in the first and second embodiments, SiO 2 TwoDeposit a film 9,
SiO by etchingTwoThe opening of the film 9 and the p-side electrode 10 and
Through the formation of the n-side electrode 11, the laser structure is completed.
You.

【0038】以上のとおり本実施の形態においても、第
1,2の実施の形態と同様に、埋め込み構造形成が容
易、メサ構造の高さの影響を受けない、横注入型による
井戸間のホール不均一注入の解消といった利点を有す
る。また、本実施の形態では電流ブロック層に酸化In
AlAs層を用いている。この膜は絶縁体であるため、
非常に耐圧が高く、高温動作時や高出力時にも優れた電
流ブロック効果を示す。
As described above, also in the present embodiment, as in the first and second embodiments, the hole between the wells of the lateral injection type is easy to form the buried structure and is not affected by the height of the mesa structure. It has the advantage of eliminating uneven injection. Further, in this embodiment, the current blocking layer has
An AlAs layer is used. Because this film is an insulator,
It has a very high withstand voltage and exhibits an excellent current blocking effect even at high temperature operation and high output.

【0039】なお、本実施の形態は、上述の形態に限定
されるものではなく、その要旨を逸脱しない範囲で各種
の変形が可能である。例えば、上記の例では活性層成長
に用いたマスクの片方を除去した後、n型InPおよび
電流ブロック層を成長してから、残りのマスクを除去し
てp型InP埋め込み層を形成しているが、この伝導型
を反転し、p型InP電流ブロック層を成長した後、n
型InP埋め込み層を形成する構造としてもよい。
The present embodiment is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the present invention. For example, in the above example, after removing one of the masks used for growing the active layer, the n-type InP and the current block layer are grown, and then the remaining mask is removed to form a p-type InP buried layer. After inverting the conduction type and growing a p-type InP current blocking layer,
A structure in which a type InP buried layer is formed may be used.

【0040】また、第2,3の実施の形態を組み合わ
せ、活性層メサの片脇にInAlAs層とFeドープ半
絶縁性InP層を積層し、後にInAlAsを酸化さ
せ、半絶縁性InP層と酸化AlInAs層の両者を電
流ブロック層として用いることもできる。これにより、
低容量かつ耐圧、高温特性の点でも非常に優れた半導体
レーザを実現することができる。
Further, by combining the second and third embodiments, an InAlAs layer and a Fe-doped semi-insulating InP layer are laminated on one side of the mesa of the active layer. Both AlInAs layers can be used as current blocking layers. This allows
It is possible to realize a semiconductor laser that is low in capacity, has excellent withstand voltage and high temperature characteristics.

【0041】また、上記の例ではInP基板上のInG
aAsP系およびInAlGaAs系レーザ、GaAs
基板上のInGaAsP系レーザについて説明したが、
活性層にInGaAlP、InGaNAsその他の材料
系を用いてもよく、さらに基板もInP、GaAsに限
定されず、GaN基板上のAlInGaN系レーザなど
にも適応可能である。また、本発明は半導体レーザのみ
でなく半導体光増幅器、半導体光変調器およびそれらを
組み合わせた光集積素子などの様々な光素子に適用可能
である。
In the above example, InG on the InP substrate is used.
aAsP-based and InAlGaAs-based lasers, GaAs
The InGaAsP laser on the substrate has been described.
The active layer may be made of InGaAlP, InGaNAs, or another material, and the substrate is not limited to InP or GaAs, and is applicable to an AlInGaN laser on a GaN substrate. Further, the present invention is applicable not only to semiconductor lasers but also to various optical devices such as semiconductor optical amplifiers, semiconductor optical modulators, and optical integrated devices obtained by combining them.

【0042】[0042]

【発明の効果】以上説明したように本発明によれば、メ
サ構造の上面に誘電体膜を形成する必要がないため、厳
密なエッチングレートの管理やフォトリソグラフィ時の
位置合わせをすることなく、選択成長により形成した活
性層を含むメサ構造に対して容易に電流ブロック構造を
有する埋め込み構造を形成できる。また、高いスループ
ットで再現性、均一性良く半導体光素子を製造すること
ができる。さらに、スポットサイズ変換器集積レーザダ
イオード等のように、メサ高さの異なる部分を有するデ
バイスの作製においても従来以上の優れた均一性、再現
性を実現することができる。
As described above, according to the present invention, since it is not necessary to form a dielectric film on the upper surface of the mesa structure, strict control of the etching rate and alignment at the time of photolithography can be achieved. A buried structure having a current block structure can be easily formed for a mesa structure including an active layer formed by selective growth. Further, a semiconductor optical device can be manufactured with high throughput and high reproducibility and uniformity. Further, even in the manufacture of a device having a portion with a different mesa height, such as a laser diode integrated with a spot size converter, excellent uniformity and reproducibility can be realized more than before.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態(半導体レ−ザ)
の製造工程を示す断面図である。
FIG. 1 shows a first embodiment (semiconductor laser) of the present invention.
FIG. 6 is a cross-sectional view showing a manufacturing process of the second embodiment.

【図2】 図1の続きの工程を示す断面図である。FIG. 2 is a sectional view showing a step continued from FIG.

【図3】 本発明の第2の実施の形態(半導体レ−ザ)
の製造工程を示す断面図である。
FIG. 3 shows a second embodiment (semiconductor laser) of the present invention.
FIG. 6 is a cross-sectional view showing a manufacturing process of the second embodiment.

【図4】 本発明の第3の実施の形態(半導体レ−ザ)
の製造工程を示す断面図である。
FIG. 4 shows a third embodiment (semiconductor laser) of the present invention.
FIG. 6 is a cross-sectional view showing a manufacturing process of the second embodiment.

【図5】 従来例による製造工程であり、選択成長によ
って形成された活性層を含むメサ構造の上面のみに誘電
体膜を形成する工程を示す断面図である。
FIG. 5 is a cross-sectional view showing a step of forming a dielectric film only on an upper surface of a mesa structure including an active layer formed by selective growth, which is a manufacturing process according to a conventional example.

【符号の説明】[Explanation of symbols]

1…基板、2…マスク、3…メサ構造、4…電流ブロッ
ク層(n型InP)、5…電流ブロック層(p型In
P)、5a…電流ブロック層(Feドープ半絶縁性In
P)、5b…InAlAs層、5c…電流ブロック層
(酸化されたInAlAs)6…電流ブロック層(n型
InP)、6a…アンドープInP層、7…埋め込み
層、8…コンタクト層、9…SiO2 膜、10…p側電
極、11…n側電極、12…溝、13…ホール注入方
向、14…電子注入方向。
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Mask, 3 ... Mesa structure, 4 ... Current block layer (n-type InP), 5 ... Current block layer (P-type In)
P), 5a ... current blocking layer (Fe-doped semi-insulating In)
P), 5b ... InAlAs layer, 5c ... current blocking layer (been InAlAs) 6 ... current blocking layer oxide (n-type InP), 6a ... undoped InP layer, 7 ... buried layer 8 ... contact layer, 9 ... SiO 2 Film: 10 ... p-side electrode, 11 ... n-side electrode, 12 ... groove, 13 ... hole injection direction, 14 ... electron injection direction.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半絶縁性の半導体基板と、 この半導体基板上に設けられかつ選択成長によって形成
された活性層を含むメサ構造と、 このメサ構造の上面およびこのメサ構造の片側の前記半
導体基板上に設けられた第1の導電型の半導体層、この
第1の導電型の半導体層上に設けられた第2の導電型の
半導体層、および、この第2の導電型の半導体層上に設
けられた第1の導電型の半導体層からなる電流ブロック
構造と、 前記メサ構造の片側に対するその反対側に、前記メサ構
造と接して設けられた第2の導電型の半導体層とを備え
たことを特徴とする半導体光素子。
A semi-insulating semiconductor substrate; a mesa structure provided on the semiconductor substrate and including an active layer formed by selective growth; an upper surface of the mesa structure and the semiconductor substrate on one side of the mesa structure A first conductive type semiconductor layer provided thereon, a second conductive type semiconductor layer provided on the first conductive type semiconductor layer, and a second conductive type semiconductor layer provided on the second conductive type semiconductor layer. A current block structure comprising a first conductive type semiconductor layer provided; and a second conductive type semiconductor layer provided in contact with the mesa structure on the opposite side to one side of the mesa structure. A semiconductor optical device characterized by the above-mentioned.
【請求項2】 請求項1において、 前記電流ブロック構造は、前記メサ構造の上面およびこ
のメサ構造の片側の前記半導体基板上に設けられた第1
の導電型の半導体層と、この第1の導電型の半導体層上
に設けられた半絶縁性の半導体層と、からなることを特
徴とする半導体光素子。
2. The semiconductor device according to claim 1, wherein the current block structure is provided on an upper surface of the mesa structure and on the semiconductor substrate on one side of the mesa structure.
And a semi-insulating semiconductor layer provided on the semiconductor layer of the first conductivity type.
【請求項3】 請求項1において、 前記電流ブロック構造は、前記メサ構造の上面に設けら
れかつこのメサ構造の片側の前記半導体基板上に設けら
れた第1の導電型の半導体層と、この第1の導電型の半
導体層上に設けられかつ酸化されたAlを含む層と、か
らなることを特徴とする半導体光素子。
3. The semiconductor device according to claim 1, wherein the current block structure is provided on a top surface of the mesa structure and a first conductivity type semiconductor layer provided on the semiconductor substrate on one side of the mesa structure. A layer containing oxidized Al provided on the semiconductor layer of the first conductivity type.
【請求項4】 請求項1ないし3の何れか一項におい
て、 前記半導体光素子は、半導体レーザ、半導体光増幅器、
または、半導体光変調器の何れかであることを特徴とす
る半導体光素子。
4. The semiconductor optical device according to claim 1, wherein the semiconductor optical device is a semiconductor laser, a semiconductor optical amplifier,
Alternatively, the semiconductor optical device is any one of a semiconductor optical modulator.
【請求項5】 請求項1ないし3の何れか一項におい
て、 前記半導体基板は、FeドープのInPからなり、 前記第1の導電型の半導体層は、n型InPからなり、 前記第2の導電型の半導体層は、p型InPからなるこ
とを特徴とする半導体光素子。
5. The semiconductor device according to claim 1, wherein the semiconductor substrate is made of Fe-doped InP, the first conductivity type semiconductor layer is made of n-type InP, A semiconductor optical device, wherein the conductive semiconductor layer is made of p-type InP.
【請求項6】 請求項1ないし3の何れか一項におい
て、 前記活性層は、多重量子井戸構造を有することを特徴と
する半導体光素子。
6. The semiconductor optical device according to claim 1, wherein the active layer has a multiple quantum well structure.
【請求項7】 半絶縁性の半導体基板上に一対のマスク
を形成してから、この一対のマスクの間に選択成長によ
り活性層を含むメサ構造を形成する第1の工程と、 前記一対のマスクの一方を除去してから第1の導電型の
半導体および第2の導電型の半導体からなる電流ブロッ
ク構造を形成する第2の工程と、 前記一対のマスクの他方を除去してから前記メサ構造と
接するように第2の導電型の半導体層を形成する第3の
工程とを有することを特徴とする半導体光素子の製造方
法。
7. A first step of forming a pair of masks on a semi-insulating semiconductor substrate, and then forming a mesa structure including an active layer between the pair of masks by selective growth; A second step of forming a current block structure comprising a semiconductor of the first conductivity type and a semiconductor of the second conductivity type after removing one of the masks; and removing the mesa after removing the other of the pair of masks. Forming a semiconductor layer of the second conductivity type so as to be in contact with the structure.
【請求項8】 請求項7において、 前記第2の工程は、前記一対のマスクの一方を除去して
から第1の導電型の半導体層および半絶縁性の半導体層
からなる電流ブロック構造を形成する工程であること特
徴とする半導体光素子の製造方法。
8. The current block structure according to claim 7, wherein in the second step, after removing one of the pair of masks, a current block structure including a semiconductor layer of a first conductivity type and a semi-insulating semiconductor layer is formed. A method of manufacturing a semiconductor optical device.
【請求項9】 請求項7において、 前記第2の工程は、前記一対のマスクの一方を除去して
から第1の導電型の半導体層およびAlを含む層からな
る電流ブロック構造を形成する工程であり、 前記第3の工程は、前記一対のマスクの他方を除去して
から前記メサ構造と接するように第2の導電型の半導体
層を形成するとともに、前記Alを含む層を酸化させる
工程であること特徴とする半導体光素子の製造方法。
9. The method according to claim 7, wherein in the second step, after removing one of the pair of masks, a current block structure including a semiconductor layer of the first conductivity type and a layer containing Al is formed. The third step is a step of removing the other of the pair of masks, forming a second conductivity type semiconductor layer so as to be in contact with the mesa structure, and oxidizing the Al-containing layer. A method for manufacturing a semiconductor optical device.
【請求項10】 請求項7ないし9の何れか一項におい
て、 前記半導体光素子は、半導体レーザ、半導体光増幅器、
または、半導体光変調器の何れかであることを特徴とす
る半導体光素子の製造方法。
10. The semiconductor optical device according to claim 7, wherein the semiconductor optical device is a semiconductor laser, a semiconductor optical amplifier,
Alternatively, a method for manufacturing a semiconductor optical device, wherein the method is any one of semiconductor optical modulators.
【請求項11】 請求項7ないし9の何れか一項におい
て、 前記半導体基板は、FeドープのInPからなり、 前記第1の導電型の半導体層は、n型InPからなり、 前記第2の導電型の半導体層は、p型InPからなるこ
とを特徴とする半導体光素子の製造方法。
11. The semiconductor device according to claim 7, wherein the semiconductor substrate is made of Fe-doped InP, the first conductivity type semiconductor layer is made of n-type InP, A method for manufacturing a semiconductor optical device, wherein the conductive semiconductor layer is made of p-type InP.
【請求項12】 請求項7ないし9の何れか一項におい
て、 前記活性層は、多重量子井戸構造を有することを特徴と
する半導体光素子の製造方法。
12. The method of manufacturing a semiconductor optical device according to claim 7, wherein the active layer has a multiple quantum well structure.
JP07679199A 1999-03-19 1999-03-19 Semiconductor optical device and method of manufacturing the same Expired - Fee Related JP3317271B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07679199A JP3317271B2 (en) 1999-03-19 1999-03-19 Semiconductor optical device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07679199A JP3317271B2 (en) 1999-03-19 1999-03-19 Semiconductor optical device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000277857A true JP2000277857A (en) 2000-10-06
JP3317271B2 JP3317271B2 (en) 2002-08-26

Family

ID=13615460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07679199A Expired - Fee Related JP3317271B2 (en) 1999-03-19 1999-03-19 Semiconductor optical device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3317271B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344087A (en) * 2001-05-11 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> SEMI-INSULATING InP SUBSTRATE AND SEMICONDUCTOR OPTICAL ELEMENT AS WELL AS METHOD FOR FORMING SEMICONDUCTOR THIN FILM
JP2003060310A (en) * 2001-08-21 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical element and manufacturing method therefor
JP2005064512A (en) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd Integrated optical device and manufacturing method therefor
JP2018152430A (en) * 2017-03-10 2018-09-27 住友電気工業株式会社 Semiconductor laser
JP2018152436A (en) * 2017-03-10 2018-09-27 住友電気工業株式会社 Semiconductor laser

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135368A (en) * 1993-11-11 1995-05-23 Nec Corp Fabrication of variable wavelength semiconductor laser
JPH08236857A (en) * 1995-02-23 1996-09-13 Nec Corp Long wavelength semiconductor laser and its manufacture
JPH1075009A (en) * 1996-08-30 1998-03-17 Nec Corp Optical semiconductor device and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135368A (en) * 1993-11-11 1995-05-23 Nec Corp Fabrication of variable wavelength semiconductor laser
JPH08236857A (en) * 1995-02-23 1996-09-13 Nec Corp Long wavelength semiconductor laser and its manufacture
JPH1075009A (en) * 1996-08-30 1998-03-17 Nec Corp Optical semiconductor device and its manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002344087A (en) * 2001-05-11 2002-11-29 Nippon Telegr & Teleph Corp <Ntt> SEMI-INSULATING InP SUBSTRATE AND SEMICONDUCTOR OPTICAL ELEMENT AS WELL AS METHOD FOR FORMING SEMICONDUCTOR THIN FILM
JP2003060310A (en) * 2001-08-21 2003-02-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical element and manufacturing method therefor
JP2005064512A (en) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd Integrated optical device and manufacturing method therefor
JP2018152430A (en) * 2017-03-10 2018-09-27 住友電気工業株式会社 Semiconductor laser
JP2018152436A (en) * 2017-03-10 2018-09-27 住友電気工業株式会社 Semiconductor laser

Also Published As

Publication number Publication date
JP3317271B2 (en) 2002-08-26

Similar Documents

Publication Publication Date Title
JP2823476B2 (en) Semiconductor laser and method of manufacturing the same
US6989550B2 (en) Distributed feedback semiconductor laser equipment employing a grating
JP3540042B2 (en) Manufacturing method of semiconductor device
US4932033A (en) Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same
JP2000216492A (en) Semiconductor light element, its manufacture, and semiconductor optical device
JPH07135369A (en) Semiconductor laser and its fabrication
JP2006245222A (en) Optical semiconductor device and method of manufacturing the same
JP3317271B2 (en) Semiconductor optical device and method of manufacturing the same
US4602371A (en) High output semiconductor laser device utilizing a mesa-stripe optical confinement region
JP2950028B2 (en) Method for manufacturing optical semiconductor device
JP2882335B2 (en) Optical semiconductor device and method for manufacturing the same
US4783425A (en) Fabrication process of semiconductor lasers
JP2001044566A (en) Semiconductor laser and manufacture thereof
US6261855B1 (en) Method for fabricating a semiconductor optical device
JP2001077465A (en) Semiconductor laser and manufacture thereof
JP4192324B2 (en) Semiconductor laser device and manufacturing method thereof
JP4164248B2 (en) Semiconductor element, manufacturing method thereof, and semiconductor optical device
JP3403915B2 (en) Semiconductor laser
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
JP2917695B2 (en) Method for manufacturing optical semiconductor device
JPH10242563A (en) Manufacture of semiconductor light emitting device
JP2940185B2 (en) Embedded semiconductor laser
JPH1140897A (en) Semiconductor laser element and its manufacture
JPH0138390B2 (en)
JPH05235477A (en) Manufacture of semiconductor element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees