JP2000276330A - Random number generating device equipped with fault judging function - Google Patents
Random number generating device equipped with fault judging functionInfo
- Publication number
- JP2000276330A JP2000276330A JP11082973A JP8297399A JP2000276330A JP 2000276330 A JP2000276330 A JP 2000276330A JP 11082973 A JP11082973 A JP 11082973A JP 8297399 A JP8297399 A JP 8297399A JP 2000276330 A JP2000276330 A JP 2000276330A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- circuit
- output
- number data
- generation device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、乱数生成装置に関
する。[0001] The present invention relates to a random number generation device.
【０００２】[0002]
【関連技術】本願出願人は、物理乱数を用いた乱数生成
装置を開発し、これを特願平１０−２３２８２３号にお
いて開示した。かかる乱数生成装置から得られる乱数を
用いて、文書管理の識別のためのキーワードとする装置
も考えられ、本出願人は、かかる装置についても、特願
平１１−４６０８５号において開示した。2. Related Art The applicant of the present application has developed a random number generator using physical random numbers, and disclosed this in Japanese Patent Application No. Hei 10-232823. An apparatus that uses a random number obtained from such a random number generation apparatus as a keyword for document management identification is also conceivable, and the present applicant has also disclosed such an apparatus in Japanese Patent Application No. 11-46085.
【０００３】このような装置において、万一、物理乱数
を生成する半導体素子の劣化や関連回路の断線のような
故障が発生して、乱数生成装置が真正乱数データを出力
しない場合、文書管理装置が正しく動作せず、必要な文
書が読み出せないということになり、重大な問題を引き
起こすおそれがある。In such a device, if a failure such as deterioration of a semiconductor element for generating a physical random number or disconnection of a related circuit occurs and the random number generation device does not output true random number data, the document management device Does not work properly and cannot read the required documents, which can cause serious problems.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、かかる問題
に対処すべくなされたものであり、自身の故障を検知し
て対処し得る乱数生成装置を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to address such a problem, and an object of the present invention is to provide a random number generation device capable of detecting its own failure and taking measures.
【０００５】[0005]
【課題を解決するための手段】本発明による乱数生成装
置は、自身の生成する乱数データを一旦取り込んで記憶
して、取り込んだ乱数データの乱数性を確認し、取り込
んだ乱数データの乱数性が不十分であると判断した場
合、乱数データ出力を停止するようになっている。The random number generation device according to the present invention once captures and stores the random number data generated by itself, checks the randomness of the captured random number data, and checks the randomness of the captured random number data. When it is determined that the output is insufficient, the output of the random number data is stopped.
【０００６】[0006]
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は、本発明による第１の
実施例である乱数生成装置の構成を示している。また、
図２は図１に示した乱数生成装置の動作を説明する図で
あり、主要な回路ブロックの出力信号を示している。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 shows the configuration of a random number generation device according to a first embodiment of the present invention. Also,
FIG. 2 is a diagram for explaining the operation of the random number generation device shown in FIG. 1 and shows output signals of main circuit blocks.
【０００７】図１において、５は雑音発生回路である。
ツェナーダイオード８のｐｎ接合に抵抗器１１を介して
降伏が生じる程度の逆バイアス電圧を印加している。こ
れにより、逆方向に微弱な降伏電流が流れ、ランダムな
雑音電圧が発生する。このようにツェナーダイオード８
を動作させることにより、ツェナ電圧を中心とした、ピ
ーク−トゥ−ピーク（peak-to-peak）で数十〜数百μＶ
程度のランダムな雑音電圧出力が得られ、これを乱数の
発生源としている。In FIG. 1, reference numeral 5 denotes a noise generating circuit.
A reverse bias voltage is applied to the pn junction of the Zener diode 8 via the resistor 11 such that breakdown occurs. As a result, a weak breakdown current flows in the reverse direction, and a random noise voltage is generated. Thus, the Zener diode 8
Is operated, tens to hundreds of microvolts peak-to-peak around the Zener voltage.
A random noise voltage output of a degree is obtained, and this is used as a random number generation source.
【０００８】具体的には、電源電圧Ｖｃｃを＋１２Ｖと
し、ツェナーダイオード８にはツェナ電圧が６．３Ｖと
電源電圧の約１／２であるものを用いた。ツェナーダイ
オード８には５６０ｋΩの抵抗器１１を介して逆バイア
ス電圧を印加することにより、約１０μＡの逆方向電流
が流れ、６．３Ｖを中心にpeak-to-peak電圧が約２００
μＶ、平均周波数が６０〜７０ｋＨｚ程度の雑音電圧が
発生する。（図２（ａ）参照） 雑音発生回路５で得られた雑音電圧は微弱であるので、
これを増幅回路１５を用いて電圧増幅する。具体的に
は、２段のオペアンプを用いている。この増幅回路１５
の電圧利得は約７４ｄＢで、６．３Ｖを中心としたpeak
-to-peak電圧が１Ｖ程度の増幅出力を得ることができ
る。（図２（ｂ）参照） 次に、増幅回路１５により増幅された雑音出力は、ハイ
パスフィルタ１７に供給され低周波成分が除去される。
ハイパスフィルタ１７のカットオフ周波数は、後述する
サンプリングの周波数の２倍程度であればよい。ハイパ
スフィルタ１７の出力は、比較回路２１に供給され、所
定の基準電圧を閾値としてハイレベル、ローレベルに分
けられ２値化される。Specifically, the power supply voltage Vcc is set to +12 V, and the zener diode 8 has a zener voltage of 6.3 V, which is about １ ／ of the power supply voltage. By applying a reverse bias voltage to the Zener diode 8 through the 560 kΩ resistor 11, a reverse current of about 10 μA flows, and a peak-to-peak voltage of about
A noise voltage of μV and an average frequency of about 60 to 70 kHz is generated. (See FIG. 2 (a)) Since the noise voltage obtained by the noise generation circuit 5 is weak,
This is amplified by the amplifier circuit 15. Specifically, a two-stage operational amplifier is used. This amplification circuit 15
Has a voltage gain of about 74 dB and a peak around 6.3 V.
An amplified output with a -to-peak voltage of about 1 V can be obtained. (See FIG. 2B.) Next, the noise output amplified by the amplifier circuit 15 is supplied to the high-pass filter 17 to remove the low-frequency component.
The cutoff frequency of the high-pass filter 17 may be about twice as high as the frequency of sampling described later. The output of the high-pass filter 17 is supplied to the comparison circuit 21 and is divided into a high level and a low level using a predetermined reference voltage as a threshold, and is binarized.
【０００９】増幅雑音出力は、接地電圧を中心にほぼ対
称であるので、接地電圧を基準電圧として増幅雑音電圧
の２値化を行うことができる。本実施例においては、基
準電圧として非常に安定している接地電圧を用いてい
る。すなわち、結合コンデンサ１９を用い、増幅雑音出
力の直流成分をカットした交流成分を比較回路２１に入
力している（図２（ｃ）参照）。これにより、接地電圧
（０Ｖ）を閾値とした２値化を行うことができる。この
構成においては、温度変化によってツェナ電圧が変化し
ても、直流成分が増減するのみで２値化には全く影響は
生じない。従って、比較回路２１の入力端には０Ｖを中
心にしたpeak-to-peak電圧が１Ｖ程度の増幅雑音電圧の
交流成分が入力され、接地電圧である０Ｖを閾値とした
２値化が行われる。Since the amplified noise output is substantially symmetrical with respect to the ground voltage, binarization of the amplified noise voltage can be performed using the ground voltage as a reference voltage. In this embodiment, a very stable ground voltage is used as the reference voltage. That is, using the coupling capacitor 19, the AC component obtained by cutting the DC component of the amplified noise output is input to the comparison circuit 21 (see FIG. 2C). Thus, binarization using the ground voltage (0 V) as a threshold can be performed. In this configuration, even if the Zener voltage changes due to a temperature change, only the DC component increases or decreases, and there is no effect on the binarization. Accordingly, an AC component of an amplified noise voltage having a peak-to-peak voltage of about 1 V centered at 0 V is input to the input terminal of the comparison circuit 21, and binarization is performed with 0 V being a ground voltage as a threshold. .
【００１０】比較回路２１の出力は、レベル変換回路２
３に入力され、後段のサンプリング回路２５の論理電圧
レベルに変換される。レベル変換回路２３の出力は、周
期性のないランダムな矩形波である（図２（ｄ）参
照）。この矩形波は、サンプリング回路２５に供給され
る。サンプリング回路２５は、入力矩形波の周波数に対
してある程度低い（数分の１程度以下の）一定周波数で
入力矩形波のサンプリングを行い、０及び１のビットか
らなる系列を得る。入力矩形波には周期性がなく、また
サンプリングのタイミングは入力矩形波の周波数とは独
立であるので、得られたビット系列は、０，１の各々の
発生確率が等しければ、真正乱数系列であることが期待
できる。The output of the comparison circuit 21 is
3 and is converted into a logic voltage level of the sampling circuit 25 at the subsequent stage. The output of the level conversion circuit 23 is a random rectangular wave having no periodicity (see FIG. 2D). This rectangular wave is supplied to the sampling circuit 25. The sampling circuit 25 performs sampling of the input rectangular wave at a constant frequency which is somewhat lower than the frequency of the input rectangular wave (about one-tenth or less), and obtains a sequence of 0 and 1 bits. The input rectangular wave has no periodicity, and the sampling timing is independent of the frequency of the input rectangular wave. We can expect that.
【００１１】また、サンプリング回路２５において得ら
れた乱数系列の０及び１の各々の発生確率が等しくなる
ように平滑化処理をなす平滑化回路３５をサンプリング
回路２５の後段に設けている。平滑化は、インバランス
な０，１の系列を、ｘ1，ｘ2，ｘ3，…とし、得られる
乱数をｙとしたとき、Further, a smoothing circuit 35 for performing a smoothing process is provided at the subsequent stage of the sampling circuit 25 so that the probability of occurrence of each of 0 and 1 of the random number sequence obtained in the sampling circuit 25 becomes equal. In the smoothing, when the imbalanced sequence of 0 and 1 is x 1 , x 2 , x 3 ,... And the obtained random number is y,
【００１２】[0012]
【数１】 を用いて行うことができる。ここで、(Equation 1) Can be performed. here,
【００１３】[0013]
【外１】 は２を法とする和（排他的論理和）を表す演算である。
これにより得られるｙの系列はバランス性が改善される
ことが示される。すなわち、ｘ1，ｘ2，ｘ3，…の系列
中の０の発生確率をｐ，１の発生確率をｑ＝１−ｐと
し、ｙに関して０の出現確率をＰ，１の出現確率をＱ＝
１−Ｐとすると、ｙのインバランスは、 Ｐ−Ｑ＝（ｐ−ｑ）n で与えられる。ここで、ｎは平滑化におけるブロックサ
イズである。ｎを大きくとれば、インバランス性は指数
関数的に小さくなる。[Outside 1] Is an operation representing a sum modulo 2 (exclusive OR).
It is shown that the obtained y sequence has improved balance. That is, the occurrence probability of 0 in the series of x 1 , x 2 , x 3 ,... Is p, the occurrence probability of 1 is q = 1−p, the occurrence probability of 0 with respect to y is P, and the occurrence probability of 1 is Q =
If 1−P, the imbalance of y is given by P−Q = (p−q) n . Here, n is a block size in the smoothing. If n is increased, the imbalance will decrease exponentially.
【００１４】サンプリング回路２５において得られた
０，１からなる真正乱数の系列は、外部インタフェース
（図示していない）、例えばＲＳ−２３２Ｃインタフェ
ースなどを介して外部機器へ供給される。尚、サンプリ
ング周波数は、外部機器が必要とするビットレートに設
定する必要がある。次に、平滑化回路３５の出力端は、
ゲート回路４０及び乱数性判定回路に接続されている。
ゲート回路４０は、乱数性判定回路４１からゲートオン
指令を受けている限り、平滑化回路３５からの乱数出力
を外部出力端子（図示せず）に中継する。そして、乱数
性判定回路４１からゲートオフ指令を受けると、乱数出
力の中継を停止して、乱数データの外部への出力を停止
する。乱数性判定回路は、平滑化回路３５からの乱数デ
ータの乱数性を判定して、該乱数データが、十分なる乱
数性を備えていることを判定した場合、乱数データの出
力を可として、ゲート回路４０にゲートオン指令を供給
する。The sequence of true random numbers consisting of 0 and 1 obtained in the sampling circuit 25 is supplied to an external device via an external interface (not shown), for example, an RS-232C interface. The sampling frequency must be set to a bit rate required by the external device. Next, the output terminal of the smoothing circuit 35 is
It is connected to the gate circuit 40 and the randomness determination circuit.
The gate circuit 40 relays the random number output from the smoothing circuit 35 to an external output terminal (not shown) as long as the gate-on command is received from the randomness determination circuit 41. When receiving the gate-off command from the randomness determination circuit 41, the relay of the random number output is stopped, and the output of the random number data to the outside is stopped. The random number determining circuit determines the random number of the random number data from the smoothing circuit 35, and if it determines that the random number data has sufficient randomness, allows the output of the random number data to be enabled, A gate-on command is supplied to the circuit 40.
【００１５】次に、図３のフローチャートを参照しつ
つ、乱数性判定回路について説明する。 乱数性判定回
路４１は、平滑化回路３５からの乱数データ出力が、十
分なる乱数性を備えているのかどうかを判定して、もし
乱数データが十分なる乱数性を備えている限りゲートオ
ン指令を出力し、該乱数データが十分なる乱数性を備え
ていないと判断したときにはゲートオフ指令を発するの
である。乱数性判定回路４１は、例えば、マイクロプロ
セッサ（図示せず）によって、形成され、図３に示した
フローチャートによって表された乱数性判別サブルーチ
ンを実行することによって、かかる機能を達成する。Next, the random number determination circuit will be described with reference to the flowchart of FIG. The random number determining circuit 41 determines whether the random number data output from the smoothing circuit 35 has sufficient randomness, and outputs a gate-on command as long as the random number data has sufficient randomness. When it is determined that the random number data does not have sufficient randomness, a gate-off command is issued. The randomness determination circuit 41 achieves this function by executing a randomness determination subroutine formed by, for example, a microprocessor (not shown) and represented by the flowchart shown in FIG.
【００１６】即ち、このサブルーチンは、例えば、マイ
クロプロセッサのクロックによって周期的に実行される
メインルーチン（図示せず）によって、適当なタイミン
グにて割り込んで実行される。このサブルーチンにおい
ては、先ず、平滑化回路３５から発せられる乱数データ
ｍ（ｍは自然数）ビット分を、順次、取り込んで、所定
のメモリに書き込む（ステップＳ１）。そして、書き込
まれたｍビットの乱数データの出現頻度を求める。そし
て、乱数データの出現頻度が一定の範囲において一様に
分布しているや否やを例えば、Ｘ2検定を行うことによ
り、確認する（ステップＳ２）。もし、かかる出現頻度
の一様性が確認出来なかったときは、乱数データが乱数
性を欠くものであるとして上記したゲートオフ出力を指
令する（ステップＳ３）。そして、ブザー音等を発し
て、アラーム出力をなす（ステップＳ４）。That is, this subroutine is executed at an appropriate timing by, for example, a main routine (not shown) periodically executed by a clock of a microprocessor. In this subroutine, first, m bits (m is a natural number) of random number data generated from the smoothing circuit 35 are sequentially fetched and written into a predetermined memory (step S1). Then, the appearance frequency of the written m-bit random number data is obtained. Then, as soon as the appearance frequency of the random number data is uniformly distributed in a certain range, it is confirmed, for example, by performing an X 2 test (step S2). If the uniformity of the appearance frequency cannot be confirmed, the above-mentioned gate-off output is commanded assuming that the random number data lacks randomness (step S3). Then, a buzzer sound or the like is emitted to output an alarm (step S4).
【００１７】ステップＳ２において、ｍビットの乱数デ
ータの出現頻度が一様であると判定した場合、次のステ
ップＳ５において、同一の値の乱数データが周期的に発
生して、取り込んだ乱数データが、非周期性を備えてい
るや否やを例えばＸ2検定により確認する。そして、取
り込んだ乱数データが、非周期性を充足していないと判
断した場合、ゲートオフ出力及びアラーム出力を指令す
るステップＳ３及びＳ４を実行する。ステップＳ５にお
いて、取り込んだ乱数データが非周期性を充足している
と判断した場合、次のステップＳ６を実行する。If it is determined in step S2 that the appearance frequency of the m-bit random number data is uniform, in the next step S5, random number data having the same value is periodically generated, and As soon as a non-periodicity is provided, it is confirmed by, for example, X 2 test. If it is determined that the received random number data does not satisfy the non-periodicity, steps S3 and S4 for instructing a gate-off output and an alarm output are executed. If it is determined in step S5 that the received random number data satisfies the aperiodicity, the next step S6 is executed.
【００１８】このステップＳ６においては、取り込んだ
ｍビットの乱数データの内、同一データの２次元的出現
確率を検定する。そして、この２次元的出現確率の分布
が非系列的な分布をしているや否やを確認する。換言す
れば、取り込んだ乱数データが非系列的であるというこ
とは、１の乱数データから次の乱数データが予測困難で
あるということである。In step S6, the two-dimensional appearance probability of the same data among the fetched m-bit random number data is tested. Then, it is confirmed whether or not the distribution of the two-dimensional appearance probabilities has a non-sequential distribution. In other words, that the taken random number data is non-sequential means that it is difficult to predict the next random number data from one random number data.
【００１９】ステップＳ６において、取り込んだ乱数デ
ータの非系列性が確認できなかった場合、ステップＳ３
及びＳ４を実行する。一方、取り込んだ乱数データの非
系列性が確認された場合、ステップＳ７を実行してゲー
トオン出力をゲート回路４０に供給する。以上説明した
乱数性判別ルーチンにおいては、乱数性の要件として、
一様性、非周期性、非系列性の３つの要件を検定してい
るが、一様性が、最も重要であり、一様性を備えていれ
ば、乱数性を備えていると判断することとしても、実用
上問題ない場合も考えられる。If it is determined in step S6 that the non-sequentiality of the received random number data cannot be confirmed, step S3
And S4. On the other hand, if the non-sequentiality of the received random number data is confirmed, step S7 is executed to supply the gate-on output to the gate circuit 40. In the randomness determination routine described above, the requirements for randomness include:
The three requirements of uniformity, non-periodicity, and non-sequentiality are tested, but if uniformity is the most important, and if it has uniformity, it is determined that it has randomness. In any case, there may be no practical problem.
【００２０】また、ステップＳ４のアラーム出力におい
て、一様性、非周期性、非系列性のいずれの要件を欠い
ているのかを表示して故障修理の便に供することも出来
る。なんとなれば、「一様性」欠如の場合は物理乱数発
生器の部品の故障による特定の信号（値）の発生、ある
いは乱数を暗号システムの暗号鍵に使用した場合に、暗
号鍵の統計的予想に基づく暗号解読攻撃の事態が推測出
来る。また、「非同期性」欠如の場合は、物理乱数発生
器の部品の故障による特定の信号（値）の周期的発生、
物理乱数発生装置の乱数発生源であるノイズに装置内部
もしくは外部からクロックなどの周期的なノイズが付加
される事、あるいは乱数を暗号システムの暗号鍵に使用
した場合に、暗号鍵の統計的予想もしくは周期的予想に
基づく攻撃の事態が推測出来る。また、「非系列性」欠
如の場合は、物理乱数発生器の部品の故障による連続し
た特定の信号（値）の発生あるいは、乱数を暗号システ
ムの暗号鍵に使用した場合、古い暗号文分析により、暗
号鍵を予測する暗号解読攻撃の事態が推測出来るからで
ある。Further, in the alarm output of step S4, it is possible to indicate which of the requirements of uniformity, non-periodicity, and non-sequentiality is lacking, and to provide a convenience for trouble repair. In the case of lack of “uniformity”, if a specific signal (value) is generated due to a failure of a part of the physical random number generator, or if a random number is used as the encryption key of the encryption system, the statistical It is possible to guess the situation of a cryptanalysis attack based on expectations. In the case of lack of “asynchrony”, a specific signal (value) is periodically generated due to a failure of a component of the physical random number generator,
Statistical prediction of the encryption key when a periodic noise such as a clock is added from inside or outside the device to the noise that is the random number generation source of the physical random number generation device, or when the random number is used for the encryption key of the encryption system Alternatively, an attack situation based on periodic prediction can be inferred. In addition, in the case of lack of “non-sequence”, generation of a continuous specific signal (value) due to a failure of a component of a physical random number generator, or analysis of an old ciphertext when a random number is used as an encryption key of an encryption system. This is because a cryptanalysis attack that predicts an encryption key can be inferred.
【００２１】尚、図１においては平滑化回路３５をハー
ドウエアの構成として説明したが、実際はコンピュータ
のソフトウエアで容易に実現可能であり、コンピュータ
側で必要な程度（ブロックの大きさ）で行えば十分であ
る。以上の処理を行うことによって、より真正乱数に近
い０，１の系列を得ることができる。そして、平滑化回
路３５、乱数性判定回路４１の機能を１つのマイクロコ
ンピュータによって実行することも出来るのである。In FIG. 1, the smoothing circuit 35 has been described as a hardware configuration. However, the smoothing circuit 35 can be easily realized by computer software. That is enough. By performing the above processing, it is possible to obtain a sequence of 0 and 1 closer to the true random number. Then, the functions of the smoothing circuit 35 and the randomness determination circuit 41 can be executed by one microcomputer.
【００２２】尚、上記実施例においては、雑音発生源と
してツェナーダイオードを用いた場合を例に説明した
が、これに限らず、例えば異種導電型の半導体接合を用
い、その降伏電流を雑音発生源として用いてもよい。更
に、ゲート４０は、例えばＲＳ−２３２Ｃインターフェ
ースの如きいわゆる外部インターフェース回路によって
構成することが出来、この場合、ゲートオフ指令は、Ｄ
ＴＲ（Data Terminal Ready)をオフにするが如き、いわ
ゆるディスエーブル信号に等価である。In the above embodiment, the case where a Zener diode is used as a noise source has been described as an example. However, the present invention is not limited to this. For example, a semiconductor junction of a different conductivity type is used, and its breakdown current is reduced by the noise source. May be used. Further, the gate 40 can be constituted by a so-called external interface circuit such as an RS-232C interface.
This is equivalent to a so-called disable signal such as turning off TR (Data Terminal Ready).
【００２３】[0023]
【発明の効果】以上説明したことからも明らかな如く、
本発明による乱数生成装置においては、乱数データ出力
が、十分なる乱数性を備えているや否やを常時監視し
て、乱数性を充足していないことを判定した場合、乱数
データ出力を停止することとしているので、万一、乱数
生成装置が故障しても、乱数データに基づいて動作する
文書管理装置等が不適切な動作をすることを防止でき
る。As is clear from the above description,
In the random number generation device according to the present invention, the random number data output is constantly monitored as soon as it has sufficient randomness, and when it is determined that the randomness is not satisfied, the random number data output is stopped. Therefore, even if the random number generation device fails, it is possible to prevent a document management device or the like that operates based on the random number data from performing an inappropriate operation.
【００２４】従って、本装置を、例えばパーソナルコン
ピュータ等に「真性乱数発生エンジン」として組み込む
ことにより、デジタル署名アルゴリズムを用いた署名生
成のための「真性乱数（物理乱数）」を提供することが
できると共に、すなわち、従来用いられてきた擬似乱数
を用いた場合に比べはるかにセキュリティ確度の高い通
信を行うことが可能となる。Therefore, by incorporating the present apparatus into a personal computer or the like as a “true random number generation engine”, a “true random number (physical random number)” for generating a signature using a digital signature algorithm can be provided. In addition, it is possible to perform communication with much higher security accuracy as compared with the case of using the conventionally used pseudo random numbers.
【図１】本発明による乱数生成装置を示すブロック図で
ある。FIG. 1 is a block diagram illustrating a random number generation device according to the present invention.
【図２】図１に示された乱数生成装置の乱数生成動作を
説明する波形図である。FIG. 2 is a waveform diagram illustrating a random number generation operation of the random number generation device illustrated in FIG. 1;
【図３】図１に示された乱数生成装置の乱数性検定動作
の例を示すフローチャートである。FIG. 3 is a flowchart illustrating an example of a randomness test operation of the random number generation device illustrated in FIG. 1;
５ 雑音発生回路 ８ ツェナーダイオード １７ ハイパスフィルタ ２１ 比較回路 ２３ レベル変換回路 ２５ サンプリング回路 ３５ 平滑化回路 ４０ ゲート回路 ４１ 乱数性判定回路 Reference Signs List 5 noise generating circuit 8 zener diode 17 high-pass filter 21 comparison circuit 23 level conversion circuit 25 sampling circuit 35 smoothing circuit 40 gate circuit 41 randomness judgment circuit
Claims (8)
と、前記物理乱数データを取り込んで取り込んだ物理乱
数データの乱数性が不十分である場合、前記物理乱数デ
ータの次段への出力を禁止する禁止手段と、からなるこ
とを特徴とする乱数生成装置。A random number generating means for generating physical random number data, wherein the physical random number data is fetched and if the randomness of the fetched physical random number data is insufficient, output of the physical random number data to a next stage is prohibited. And a prohibition unit for performing the operation.
内の同一データ値の出現確率に基づいて、前記物理乱数
データの乱数性を判定することを特徴とする請求項１記
載の乱数生成装置。2. The random number generation device according to claim 1, wherein the prohibition unit determines the randomness of the physical random number data based on an appearance probability of the same data value in the physical random number data. .
内の同一データ値の出現確率の一様性、非周期性、非系
列性、の順に検定することを特徴とする請求項２記載の
乱数生成装置。3. The method according to claim 2, wherein the prohibiting unit tests the uniformity of the appearance probabilities of the same data value in the physical random number data in order of non-periodicity and non-sequentiality. Random number generator.
素子と、降伏電流が生じる程の逆バイアス電圧を前記接
合に印加する逆バイアス印加手段と、前記接合を含む電
流路に生ずる雑音信号をサンプリングして得られるデジ
タル信号を乱数として出力するデジタル化回路と、から
なることを特徴とする請求項１記載の乱数生成装置。4. The random number generating means includes: a semiconductor element including a junction; a reverse bias applying means for applying a reverse bias voltage sufficient to generate a breakdown current to the junction; and a noise signal generated in a current path including the junction. 2. The random number generation device according to claim 1, further comprising: a digitization circuit that outputs a digital signal obtained by sampling as a random number.
と、 前記増幅信号を所定の基準電圧と比較して２値化信号を
得る比較回路と、 前記２値化信号をサンプリングして、０及び１からなる
サンプリング値系列を得るサンプリング回路と、を有す
ることを特徴とする請求項４記載の乱数生成装置。5. An amplifier circuit for obtaining an amplified signal of the noise signal; a comparator circuit for comparing the amplified signal with a predetermined reference voltage to obtain a binary signal; 5. The random number generation device according to claim 4, further comprising: a sampling circuit that obtains a sampling value sequence consisting of (1) and (1).
であることを特徴とする請求項４又は５記載の乱数生成
装置。6. The random number generation device according to claim 4, wherein the semiconductor element is a Zener diode.
１の各々の発生確率が略等しくなるように前記基準電圧
を制御する制御手段を有することを特徴とする請求項５
記載の乱数生成装置。7. A control means for controlling the reference voltage so that the occurrence probabilities of 0 and 1 in the sampled value series are substantially equal.
The random number generation device according to the above.
１の発生確率が略等しくなるように前記サンプリング値
系列を平滑化する手段を有することを特徴とする請求項
５記載の乱数生成装置。8. The random number generation device according to claim 5, further comprising: means for smoothing the sampling value sequence so that the occurrence probabilities of 0 and 1 in the sampling value sequence are substantially equal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08297399A JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08297399A JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000276330A true JP2000276330A (en) | 2000-10-06 |
| JP3447976B2 JP3447976B2 (en) | 2003-09-16 |
Family
ID=13789170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08297399A Expired - Fee Related JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447976B2 (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091167A1 (en) * | 2001-04-24 | 2002-11-14 | Sangikyo Corporation | Random number generator |
| JP2004163889A (en) * | 2002-07-01 | 2004-06-10 | Mitsubishi Electric Information Technology Centre Europa Bv | Device for analyzing statistical characteristic of input signal, integrated circuit and method for analyzing input signal |
| WO2004081786A1 (en) * | 2003-03-13 | 2004-09-23 | Leisure Electronics Technology Co.,Ltd. | Random number checking method and random number checker |
| WO2005124537A1 (en) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | Random number generation device, generation method, generator evaluation method, and random number use method |
| JP2007323135A (en) * | 2006-05-30 | 2007-12-13 | Fdk Corp | Physical random number generation device |
| US7395288B2 (en) | 2003-01-29 | 2008-07-01 | Kabushiki Kaisha Toshiba | Seed generating circuit, random number generating circuit, semiconductor integrated circuit, IC card, and information terminal equipment |
| JP2009545769A (en) * | 2006-08-03 | 2009-12-24 | ツビタク | Random number generation using continuous-time chaos |
| JP2014075082A (en) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | Random number generator and random number generation method |
-
1999
- 1999-03-26 JP JP08297399A patent/JP3447976B2/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091167A1 (en) * | 2001-04-24 | 2002-11-14 | Sangikyo Corporation | Random number generator |
| US7349935B2 (en) | 2001-04-24 | 2008-03-25 | Sangikyo Corporation | Random number generation apparatus |
| JP4612286B2 (en) * | 2002-07-01 | 2011-01-12 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | Apparatus for analyzing statistical characteristics of input signal, and integrated circuit and method for analyzing input signal |
| JP2004163889A (en) * | 2002-07-01 | 2004-06-10 | Mitsubishi Electric Information Technology Centre Europa Bv | Device for analyzing statistical characteristic of input signal, integrated circuit and method for analyzing input signal |
| US7395288B2 (en) | 2003-01-29 | 2008-07-01 | Kabushiki Kaisha Toshiba | Seed generating circuit, random number generating circuit, semiconductor integrated circuit, IC card, and information terminal equipment |
| US8073889B2 (en) | 2003-01-29 | 2011-12-06 | Kabushiki Kaisha Toshiba | Seed generating circuit, random number generating circuit, semiconductor integrated circuit, IC card, and information terminal equipment |
| WO2004081786A1 (en) * | 2003-03-13 | 2004-09-23 | Leisure Electronics Technology Co.,Ltd. | Random number checking method and random number checker |
| US8638930B2 (en) | 2003-03-13 | 2014-01-28 | Leisure Electronics Technology Co., Ltd. | Random number verification method and random number verification apparatus |
| WO2005124537A1 (en) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | Random number generation device, generation method, generator evaluation method, and random number use method |
| JP4678335B2 (en) * | 2006-05-30 | 2011-04-27 | Ｆｄｋ株式会社 | Physical random number generator |
| JP2007323135A (en) * | 2006-05-30 | 2007-12-13 | Fdk Corp | Physical random number generation device |
| JP2009545769A (en) * | 2006-08-03 | 2009-12-24 | ツビタク | Random number generation using continuous-time chaos |
| JP2014075082A (en) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | Random number generator and random number generation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3447976B2 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6571263B1 (en) | Random number generating apparatus | |
| TWI614634B (en) | Method and apparatus for detecting fault injection | |
| US6799274B1 (en) | Device comprising encryption circuitry enabled by comparing an operating spectral signature to an initial spectral signature | |
| KR101729663B1 (en) | Apparatus and method for managing performance of random number generator based on quantum shot noise | |
| KR20200090944A (en) | Embedded test circuit for physically unclonable function | |
| KR920005167A (en) | Semiconductor memory with multiple clocks for entering test mode | |
| JP2003131867A (en) | Random number generation device | |
| US20200089866A1 (en) | Methods and apparatuses for validating supply chain for electronic devices using side-channel information in a signature analysis | |
| JP2000276330A (en) | Random number generating device equipped with fault judging function | |
| Jin et al. | Real-time trust evaluation in integrated circuits | |
| JP2011041280A (en) | Surveillance of activity of electronic circuit | |
| US8386849B2 (en) | Noisy monitor detection and intermittent fault isolation | |
| US10579339B2 (en) | Random number generator that includes physically unclonable circuits | |
| CN109936475A (en) | A kind of method for detecting abnormality and device | |
| EP1320026A1 (en) | Method for generating a random number sequence and a relative random bit generator | |
| JP2010266417A (en) | Semiconductor integrated circuit, information processing apparatus and method, and program | |
| US7426527B2 (en) | Random number generator and method for generating a random number | |
| Liu et al. | Scca: Side-channel correlation analysis for detecting hardware trojan | |
| US20180316700A1 (en) | Data security inspection mechanism for serial networks | |
| Yamashita et al. | Redshift: Manipulating signal propagation delay via continuous-wave lasers | |
| JP2005521155A (en) | Gap average online randomness test | |
| CN112491621A (en) | Network security evaluation method and system | |
| WO2020008632A1 (en) | Hypothesis inference device, hypothesis inference method, and computer-readable recording medium | |
| CN112241556B (en) | Interrupt management method, device and equipment of control circuit and storage medium | |
| CN113098847B (en) | Supply chain management method, system, storage medium and electronic device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |