JP2003131867A - Random number generation device - Google Patents
Random number generation deviceInfo
- Publication number
- JP2003131867A JP2003131867A JP2002216491A JP2002216491A JP2003131867A JP 2003131867 A JP2003131867 A JP 2003131867A JP 2002216491 A JP2002216491 A JP 2002216491A JP 2002216491 A JP2002216491 A JP 2002216491A JP 2003131867 A JP2003131867 A JP 2003131867A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- generation device
- logical operation
- number generation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、乱数生成装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a random number generator.
【０００２】[0002]
【従来の技術】インターネット、イントラネットの発展
に伴い国際間取引、異業種取引、電子データ交換（ＥＤ
Ｉ：Electronic Data Interchange）などの新市場の開
拓が盛んに行われている。一方、インターネットのオー
プン性から、ネットワーク上を往来する情報に対する不
正行為（盗聴、改ざん、なりすまし、破壊行為等）への
対応が必要であり、セキュリティ技術の開発が急がれて
いる。2. Description of the Related Art With the development of the Internet and intranet, international transactions, transactions of different industries, electronic data exchange (ED
New markets such as I: Electronic Data Interchange) are being actively cultivated. On the other hand, due to the open nature of the Internet, it is necessary to deal with fraudulent acts (eavesdropping, tampering, spoofing, vandalism, etc.) on information passing over the network, and development of security technology is urgently needed.
【０００３】ネットワークのセキュリティを確保するた
めに広く暗号が利用されており、例えば、米国で標準化
されているデジタル署名アルゴリズム（ＤＳＡ）があ
る。このような暗号化アルゴリズムにおいては、署名生
成の度に乱数を生成させる必要があるが、用いる乱数と
しては「情報（暗号）理論的に安全な乱数」であること
が望ましい。Cryptography is widely used to ensure the security of networks, and for example, there is a digital signature algorithm (DSA) standardized in the United States. In such an encryption algorithm, it is necessary to generate a random number each time a signature is generated, but it is desirable that the random number to be used be an “information (cryptographic) theoretically safe random number”.
【０００４】暗号理論的に安全な乱数とは、「乱数列の
任意の一部から他のビットを多項式時間で推測できな
い」という条件を満たす乱数をいう。しかし、この条件
はかなり厳しいので、実用上は以下のような評価尺度が
用いられることがある。但し、これらはあくまでも必要
条件に過ぎない。
（１） ０，１の等頻度性
（２） 長周期性
（３） 非線型性
（４） 線形複雑度が大きいこと
（５） 無相関性
非線型性というのは、乱数が線形フィードバックシフト
レジスタ(linear feedback shift register)の出力その
ものではないということである。ｎ段の線形フィードバ
ックシフトレジスタで生成できる系列の最大周期は２n
−１であり、この周期２n−１の系列をＭ系列(maximum
length shift resister sequence)と呼ぶ。従って、擬
似乱数としてよく用いられるＭ系列はこの基準を満たし
ていない。Cryptographically safe random numbers are random numbers that satisfy the condition that "other bits cannot be estimated in polynomial time from an arbitrary part of a random number sequence". However, since this condition is quite severe, the following evaluation scale may be used in practice. However, these are just necessary conditions. (1) Uniformity of 0, 1 (2) Long periodicity (3) Non-linearity (4) Large linear complexity (5) Non-correlation Non-linearity means that random numbers are linear feedback shift registers This is not the output of (linear feedback shift register) itself. The maximum period of a sequence that can be generated by an n-stage linear feedback shift register is 2 n
−1, and the sequence of this cycle 2 n −1 is M sequence (maximum
length shift resister sequence). Therefore, the M-sequence, which is often used as a pseudo-random number, does not satisfy this criterion.
【０００５】乱数系列の線形複雑度とは、その系列を生
成する最小等価な線形フィードバックシフトレジスタの
段数を指す。上述の周期２n−１のＭ系列を例にとる
と、これはｎ段の線形フィードバックシフトレジスタで
生成される最大周期の系列であるので、Ｍ系列の線形複
雑度はｎである。線形複雑度が小さいと、容易に等価な
乱数発生器が構成できるので、未知ビットの推測が容易
で、暗号学的に安全な乱数とは言えない。The linear complexity of a random number sequence refers to the minimum equivalent number of stages of a linear feedback shift register that produces the sequence. Taking the above-mentioned M sequence with a period of 2 n −1 as an example, since this is a sequence with the maximum period generated by the n-stage linear feedback shift register, the linear complexity of the M sequence is n. If the linear complexity is small, an equivalent random number generator can be easily configured, so it is easy to guess unknown bits, and it cannot be said to be a cryptographically secure random number.
【０００６】無相関性は、例えば、乱数のビットが他の
部分と独立であることを意味し、逆に相関性があると未
知のビットの推測が容易となることを意味する。従来、
暗号化アルゴリズムの乱数源として擬似乱数が一般に用
いられてきた。しかしながら、上記した観点から擬似乱
数は暗号学的に安全な乱数とは言えない。すなわち、擬
似乱数は一定の算術プロセスあるいは関数の組合せから
生成されるため、同じ初期条件を与えることにより同一
の乱数を発生させることが可能である。従って、擬似乱
数を用いた暗号は生成法の推測も可能であり、破られや
すく、秘密性の保持の点において不十分である。The non-correlation means, for example, that the bits of the random number are independent of the other parts, and conversely, the correlation means that the unknown bits can be easily guessed. Conventionally,
Pseudo-random numbers have been commonly used as a random number source for encryption algorithms. However, from the above viewpoint, pseudorandom numbers cannot be said to be cryptographically safe random numbers. That is, since the pseudo random number is generated from a certain arithmetic process or a combination of functions, it is possible to generate the same random number by giving the same initial condition. Therefore, the cryptography using the pseudo-random number can be guessed at the generation method, is easily broken, and is insufficient in terms of maintaining confidentiality.
【０００７】一方、電気雑音や放射性物質の崩壊現象等
の自然現象を利用し、全くランダムな真性乱数に近い乱
数（以下、物理乱数という）を発生させる方法がある。
かかる自然現象による信号の強度は一般に微弱であるた
め、デジタル回路に適合するように増幅器によって増幅
されて用いられる。しかしながら、当該増幅器や雑音発
生器は、外部から電界や磁界が遠隔的に印加された場
合、この外乱によって「０」及び「１」の発生確率が変
化する等の影響を受ける。従って、外部からの操作性が
生じ、乱数の完全性、安全性が低下するという問題があ
った。On the other hand, there is a method of generating a random number (hereinafter referred to as a physical random number) that is close to a truly random random number by utilizing a natural phenomenon such as an electric noise or a decay phenomenon of a radioactive substance.
Since the intensity of a signal due to such a natural phenomenon is generally weak, it is used after being amplified by an amplifier so as to be suitable for a digital circuit. However, when an electric field or a magnetic field is remotely applied from the outside, the amplifier and the noise generator are affected by such disturbances that the occurrence probabilities of “0” and “1” change. Therefore, there is a problem in that operability from the outside occurs, and the integrity and security of random numbers deteriorate.
【０００８】また、このような装置において、万一、物
理乱数を生成する半導体素子等の乱数生成素子の劣化や
関連回路の断線のような故障が発生して、乱数生成装置
が真正乱数データを出力しない場合、文書管理装置が正
しく動作しない等の問題を引き起こすおそれがある。In addition, in such a device, a failure such as deterioration of a random number generating element such as a semiconductor element which generates a physical random number or disconnection of a related circuit occurs, and the random number generating apparatus outputs true random number data. If it is not output, there is a risk of causing a problem such as the document management device not operating properly.
【０００９】[0009]
【発明が解決しようとする課題】本発明はかかる点に鑑
みてなされたものであり、その目的とするところは、外
乱に対する耐性が高く、暗号理論的に安全な乱数を容易
に生成することが可能で、小型化に適した高性能な乱数
生成装置を提供することにある。また、自身の故障を検
知して対処し得る乱数生成装置を提供することを目的と
する。SUMMARY OF THE INVENTION The present invention has been made in view of the above points, and an object of the present invention is to easily generate random numbers that are highly resistant to disturbance and cryptographically safe. An object of the present invention is to provide a high-performance random number generation device that is capable and suitable for downsizing. Another object of the present invention is to provide a random number generation device capable of detecting and dealing with its own failure.
【００１０】[0010]
【課題を解決するための手段】本発明による乱数生成装
置は、物理乱数を生成する物理乱数生成器と、擬似乱数
を生成する乱数生成器と、当該物理乱数及び擬似乱数を
組み合わせて乱数を生成する結合器と、を有することを
特徴としている。また、本発明による乱数生成装置は、
物理乱数データを生成する物理乱数生成器と、擬似乱数
データを生成する擬似乱数生成器と、当該物理乱数デー
タ及び擬似乱数データの論理演算をなし、論理演算デー
タを生成する論理演算回路と、当該論理演算データを取
り込んで、取り込んだ論理演算データの乱数性が十分で
あるか否かを判定する判定手段と、を有することを特徴
としている。A random number generator according to the present invention combines a physical random number generator for generating a physical random number, a random number generator for generating a pseudo random number, and a random number by combining the physical random number and the pseudo random number. And a coupler for switching. Further, the random number generation device according to the present invention is
A physical random number generator that generates physical random number data, a pseudo random number generator that generates pseudo random number data, a logical operation circuit that performs logical operation of the physical random number data and pseudo random number data, and generates logical operation data, And a determination unit that determines whether or not the randomness of the logic operation data that has been fetched is sufficient.
【００１１】[0011]
【発明の実施の形態】以下に本発明の実施例を図面を参
照しつつ詳細に説明する。なお、以下の説明に用いられ
る図において、実質的に等価な構成要素には同一の参照
符を付している。図１は、本発明の第１の実施例である
乱数生成装置５の構成を示すブロック図である。乱数生
成装置５は２つの乱数生成部、すなわち、物理乱数生成
部及び擬似乱数生成部を有する。物理乱数生成部は雑音
発生器１１及びランダムパルス生成回路１５を有する。
後述するように、ランダムパルス生成回路１５は、雑音
発生器１１からの雑音信号を用いてランダムパルス列を
生成し、これを物理乱数として出力する。また、擬似乱
数生成部は、擬似乱数を生成する擬似乱数生成器２０を
有している。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below in detail with reference to the drawings. In the drawings used in the following description, substantially equivalent components are designated by the same reference numerals. FIG. 1 is a block diagram showing the configuration of a random number generation device 5 according to the first exemplary embodiment of the present invention. The random number generation device 5 has two random number generation units, that is, a physical random number generation unit and a pseudo random number generation unit. The physical random number generation unit has a noise generator 11 and a random pulse generation circuit 15.
As will be described later, the random pulse generation circuit 15 generates a random pulse train using the noise signal from the noise generator 11 and outputs it as a physical random number. The pseudo random number generator has a pseudo random number generator 20 that generates a pseudo random number.
【００１２】当該物理乱数生成部において、雑音発生器
１１はランダムな雑音信号を発生する。雑音発生源とし
ては、ランダムである限り種々のものを用いることが可
能である。図２及び図３は、雑音発生器１１の例を示す
回路図である。雑音発生器１１は、例えば、電気雑音を
発生する回路を有している。図２に示すように、雑音発
生器１１にはツェナーダイオード１３Ａが用いられてい
る。ツェナーダイオード１３Ａのｐｎ接合に抵抗器１２
を介して降伏が生じる程度の逆バイアス電圧を印加して
いる。具体的には、電源電圧Ｖｃを＋１２Ｖとし、ツェ
ナーダイオード１３Ａにはツェナ電圧が６．３Ｖと電源
電圧の約１／２であるものを用いた。これにより、ツェ
ナーダイオード１３Ａの逆方向に微弱な降伏電流が流
れ、平均周波数が６０〜７０ｋＨｚ程度で、ツェナ電圧
を中心とするピーク−トゥ−ピーク（peak-to-peak）電
圧が数十〜数百μＶ程度のランダムな雑音電圧出力が得
られる。In the physical random number generator, the noise generator 11 generates a random noise signal. Various noise sources can be used as long as they are random. 2 and 3 are circuit diagrams showing examples of the noise generator 11. The noise generator 11 has, for example, a circuit that generates electrical noise. As shown in FIG. 2, a zener diode 13A is used for the noise generator 11. Resistor 12 is connected to the pn junction of Zener diode 13A.
A reverse bias voltage to such an extent that breakdown occurs is applied via the. Specifically, the power supply voltage Vc was set to +12 V, and the Zener diode 13A used had a Zener voltage of 6.3 V, which was about 1/2 of the power supply voltage. As a result, a weak breakdown current flows in the opposite direction of the Zener diode 13A, the average frequency is about 60 to 70 kHz, and the peak-to-peak voltage centered on the Zener voltage is several tens to several. A random noise voltage output of about 100 μV can be obtained.
【００１３】また、図３に示すように、雑音発生器１１
に接合型ＦＥＴ１３Ｂを用いることができる。すなわ
ち、ＦＥＴ１３Ｂの半導体接合に逆方向バイアス電圧を
印加したときの雑音電流を雑音発生源として用いてい
る。なお、前述のように、他の自然現象を利用してラン
ダムな信号を得る雑音発生源を用いることもできる。以
下においては、雑音発生器１１にツェナーダイオードを
用いた場合を例に説明する。Further, as shown in FIG. 3, the noise generator 11
The junction-type FET 13B can be used for. That is, the noise current when the reverse bias voltage is applied to the semiconductor junction of the FET 13B is used as the noise generation source. As described above, it is also possible to use a noise generation source that obtains a random signal by using another natural phenomenon. In the following, a case where a Zener diode is used for the noise generator 11 will be described as an example.
【００１４】雑音発生器１１で得られた雑音電圧は微弱
であるので、図１に示すように、これを増幅器３１を用
いて増幅する。より具体的には、例えば、増幅器３１に
は２段のオペアンプが用いられている。この増幅器３１
の電圧利得は約７４ｄＢで、ツェナ電圧である６．３Ｖ
を中心とし、ピーク−トゥ−ピーク（peak-to-peak）電
圧が数Ｖ程度の増幅出力を得ることができる。Since the noise voltage obtained by the noise generator 11 is weak, it is amplified by the amplifier 31 as shown in FIG. More specifically, for example, a two-stage operational amplifier is used for the amplifier 31. This amplifier 31
The voltage gain is about 74dB and the Zener voltage is 6.3V.
It is possible to obtain an amplified output having a peak-to-peak voltage of about several V centering at.
【００１５】次に、増幅器３１により増幅された雑音信
号は、バンドパスフィルタ３３に供給され所定帯域の周
波数成分が抽出される。なお、バンドパスフィルタの代
わりにハイパスフィルタ等を用いることもできる。バン
ドパスフィルタ３３の出力は、コンパレータ回路３５に
供給され、所定の基準電圧（Ｖｒｅｆ）を閾値としてハ
イレベル、ローレベルに分けられ、２値化される。すな
わち、増幅雑音信号は、ツェナ電圧６．３Ｖを中心にほ
ぼ対称であるので、ツェナ電圧を基準電圧として増幅雑
音信号の２値化を行うことができる。あるいは、結合キ
ャパシタ等を用いて直流成分をカットした増幅雑音信号
の交流成分をコンパレータ回路３５に供給し、基準電圧
として非常に安定している接地電圧を用いて２値化を行
うようにしてもよい。従って、コンパレータ回路３５に
おいて周期性の無いランダムな矩形波信号（２値信号）
が生成される。なお、かかる基準電圧（Ｖｒｅｆ）は、
コンパレータ回路３５内において確定及び生成されても
よく、あるいは、当該基準電圧を確定及び生成する制御
回路（図示しない）を設けてもよい。Next, the noise signal amplified by the amplifier 31 is supplied to the bandpass filter 33 and the frequency component of a predetermined band is extracted. A high pass filter or the like may be used instead of the band pass filter. The output of the bandpass filter 33 is supplied to the comparator circuit 35, is divided into a high level and a low level with a predetermined reference voltage (Vref) as a threshold, and is binarized. That is, since the amplified noise signal is substantially symmetrical about the Zener voltage of 6.3 V, the amplified noise signal can be binarized with the Zener voltage as the reference voltage. Alternatively, the AC component of the amplified noise signal with the DC component cut using a coupling capacitor or the like may be supplied to the comparator circuit 35, and binarization may be performed using a very stable ground voltage as the reference voltage. Good. Therefore, a random rectangular wave signal (binary signal) having no periodicity in the comparator circuit 35
Is generated. The reference voltage (Vref) is
It may be determined and generated in the comparator circuit 35, or a control circuit (not shown) that determines and generates the reference voltage may be provided.
【００１６】コンパレータ回路３５から出力された２値
信号は、サンプリング回路３６に供給される。サンプリ
ング回路３６は、クロック信号（ＣＬＫ）に基づいて当
該２値信号のサンプリングを行い、「０」及び「１」の
ビットからなる信号系列を得る。入力矩形波には周期性
がなく、またサンプリングのタイミングは入力矩形波の
周波数とは独立であるので、得られたビット系列は、
「０」及び「１」のビットからなる真正乱数系列である
ことが期待できる。当該クロック信号（ＣＬＫ）は、ク
ロック信号生成回路（図示しない）から供給される。あ
るいは、当該クロック信号（ＣＬＫ）は、乱数生成装置
５の外部から供給されてもよい。サンプリング回路３６
におけるサンプリングによってランダムなパルス列が生
成される。なお、サンプリング回路３６から出力される
当該ランダムパルス列は、後段のデジタル回路に適合し
た電圧レベルに変換されている。あるいは、電圧レベル
変換回路を別に設けてもよい。従って、上記したよう
に、ランダムパルス生成回路１５は、入力雑音信号から
ランダムパルス列を生成し、これを物理乱数信号として
論理演算回路２３に供給する。The binary signal output from the comparator circuit 35 is supplied to the sampling circuit 36. The sampling circuit 36 samples the binary signal based on the clock signal (CLK), and obtains a signal sequence including bits of “0” and “1”. Since the input rectangular wave has no periodicity and the sampling timing is independent of the frequency of the input rectangular wave, the obtained bit sequence is
It can be expected to be a true random number sequence consisting of "0" and "1" bits. The clock signal (CLK) is supplied from a clock signal generation circuit (not shown). Alternatively, the clock signal (CLK) may be supplied from outside the random number generation device 5. Sampling circuit 36
A random pulse train is generated by sampling at. The random pulse train output from the sampling circuit 36 is converted into a voltage level suitable for the digital circuit in the subsequent stage. Alternatively, a voltage level conversion circuit may be separately provided. Therefore, as described above, the random pulse generation circuit 15 generates a random pulse train from the input noise signal and supplies this to the logical operation circuit 23 as a physical random number signal.
【００１７】一方、擬似乱数生成器２０は、クロック信
号（ＣＬＫ）に基づいて擬似乱数信号を生成し、論理演
算回路２３に供給する。擬似乱数生成器２０は、例え
ば、Ｍ系列（最長系列）、Ｇｏｌｄ系列等の「０」及び
「１」のビットからなる擬似乱数を生成する。論理演算
回路２３は、物理乱数及び擬似乱数を組み合わせて乱数
を生成する結合器として働く。より詳細には、論理演算
回路２３は、ランダムパルス生成回路１５からの物理乱
数信号及び擬似乱数生成器２０からの擬似乱数信号の排
他的論理和（ｅｘｃｌｕｓｉｖｅ−ＯＲ）演算をなす。
従って、論理演算回路２３は、「０」及び「１」からな
る論理値系列を生成し、乱数として出力する。On the other hand, the pseudo random number generator 20 generates a pseudo random number signal based on the clock signal (CLK) and supplies it to the logical operation circuit 23. The pseudo random number generator 20 generates, for example, a pseudo random number including bits of “0” and “1” such as M series (longest series) and Gold series. The logical operation circuit 23 functions as a combiner that combines a physical random number and a pseudo random number to generate a random number. More specifically, the logical operation circuit 23 performs an exclusive-OR operation of the physical random number signal from the random pulse generation circuit 15 and the pseudo random number signal from the pseudo random number generator 20.
Therefore, the logical operation circuit 23 generates a logical value sequence consisting of “0” and “1” and outputs it as a random number.
【００１８】なお、論理演算回路２３における論理演算
は排他的論理和演算に限らない。例えば、論理積（ＡＮ
Ｄ）演算や論理和（ＯＲ）演算、あるいはこれらの組合
せからなる論理演算であってもよい。また、論理演算回
路２３における演算により生成された乱数における
「０」及び「１」の発生確率が略等しくなるように当該
乱数を平滑化する平滑化手段を設けてもよい。The logical operation in the logical operation circuit 23 is not limited to the exclusive OR operation. For example, logical product (AN
It may be a D) operation, a logical sum (OR) operation, or a logical operation composed of a combination thereof. Further, smoothing means may be provided to smooth the random numbers so that the occurrence probabilities of “0” and “1” in the random numbers generated by the calculation in the logical operation circuit 23 become substantially equal.
【００１９】本発明によれば、外部からの電界や磁界の
印加等の外乱に対する耐性が高く、暗号理論的に安全な
乱数を容易に生成することが可能である。例えば、擬似
乱数生成器２０が線形１５ビットＭ系列の擬似乱数生成
器である場合、１５ビットの信号は３２７６７の繰り返
しパターンを有し、「１」が１６３８４、「０」が１６
３８３である。すなわち、「１」と「０」の比率は９
９．９９４％である。According to the present invention, it is possible to easily generate cryptographically safe random numbers that have high resistance to external disturbances such as application of an electric field or magnetic field from the outside. For example, when the pseudo-random number generator 20 is a linear 15-bit M-sequence pseudo-random number generator, the 15-bit signal has a repeating pattern of 32767, "1" is 16384, and "0" is 16.
383. That is, the ratio of "1" to "0" is 9
It is 9.994%.
【００２０】雑音発生器１１にツェナーダイオードを用
いた場合には、雑音電圧は１ｍＶ程度であるので、これ
を増幅器により１０００倍程度増幅したものがデジタル
回路に適合する。かかる増幅器は、外部からの電界や磁
界の印加により影響を受ける。すなわち、外部からの操
作性が生じる。しかし、物理乱数及び擬似乱数の２つの
乱数出力を演算器により排他的論理和演算をなすことに
よって、電界や磁界の外乱を印加しても擬似乱数によっ
て「１」と「０」の比率は隠蔽される。When a Zener diode is used for the noise generator 11, the noise voltage is about 1 mV, so that a product obtained by amplifying this by about 1000 times with an amplifier is suitable for a digital circuit. Such an amplifier is affected by the application of an electric field or magnetic field from the outside. That is, operability from the outside occurs. However, by performing an exclusive OR operation of the two random number outputs of the physical random number and the pseudo random number by the arithmetic unit, the ratio of "1" and "0" is hidden by the pseudo random number even if the disturbance of the electric field or the magnetic field is applied. To be done.
【００２１】また、擬似乱数が既知であるとしても、３
２７６７のどの位相にあるかを推定することはこの演算
器の出力を観察してもツェナーダイオードによる雑音に
よって隠蔽されるので推定不可能である。ツェナー雑音
を停止させて位相を観察すれば解読が可能になるが、ツ
ェナー雑音が有効である限り乱数生成装置５の予測性を
低くすることができる。Even if the pseudo-random number is known, 3
It is impossible to estimate which phase of 2767 it is because it is hidden by noise due to the Zener diode even if the output of this calculator is observed. Decoding is possible by stopping the Zener noise and observing the phase, but the predictability of the random number generation device 5 can be lowered as long as the Zener noise is effective.
【００２２】本発明によれば、上記したように、２系統
の性質の異なる乱数を組み合わせることにより乱数の完
全性、安全性を著しく高めることができる。さらに、上
記した回路は容易にＩＣ化が可能であり、極めて小型の
乱数生成装置を実現することができる。例えば、パーソ
ナルコンピュータや携帯型電子機器等にも容易に組み込
み可能である。According to the present invention, as described above, it is possible to remarkably improve the integrity and security of random numbers by combining random numbers of two different systems. Furthermore, the circuit described above can be easily integrated into an IC, and an extremely small random number generation device can be realized. For example, it can be easily incorporated into a personal computer, a portable electronic device, or the like.
【００２３】従って、本装置を、例えばパーソナルコン
ピュータ等に「乱数発生エンジン」として組み込むこと
によってデジタル署名アルゴリズムを用いた署名生成の
ための真性乱数を提供することができる。すなわち、従
来用いられてきた乱数生成装置に比べ、安定かつセキュ
リティ確度の高い通信を行うことが可能となる。以下、
本発明の第２の実施例を図面を参照しつつ詳細に説明す
る。Therefore, by incorporating this device into a personal computer or the like as a "random number generation engine", it is possible to provide a true random number for signature generation using a digital signature algorithm. That is, it is possible to perform stable and highly secure communication as compared with the conventionally used random number generation device. Less than,
A second embodiment of the present invention will be described in detail with reference to the drawings.
【００２４】図４は、本発明の第２の実施例である乱数
生成装置５０の構成を示している。上記したように、半
導体素子中を流れる電流の雑音成分を雑音源として用い
ることができるが、本実施例において、雑音発生器（回
路）１１には雑音発生源としてバイポーラトランジスタ
が用いられている。具体的には、図５に示すように、ｐ
ｎｐ型バイポーラトランジスタ１３Ｃの各端子に所定の
電圧を印加したときのコレクタ電流中の雑音信号を用い
ている。また、当該雑音信号のうち、熱雑音（白色雑
音）が支配的な周波数領域の雑音信号を用いている。FIG. 4 shows the configuration of a random number generator 50 according to the second embodiment of the present invention. As described above, the noise component of the current flowing through the semiconductor element can be used as a noise source. In this embodiment, however, the noise generator (circuit) 11 uses a bipolar transistor as a noise source. Specifically, as shown in FIG.
The noise signal in the collector current when a predetermined voltage is applied to each terminal of the np type bipolar transistor 13C is used. Further, among the noise signals, a noise signal in a frequency region where thermal noise (white noise) is dominant is used.
【００２５】より詳細には、バイポーラトランジスタ１
３Ｃの雑音信号は、増幅回路１１５により増幅される。
次に、増幅回路１１５により増幅された雑音出力は、バ
ンドパスフィルタ１１７に供給され、バイポーラトラン
ジスタ１３Ｃの雑音信号中の熱雑音（白色雑音）成分が
抽出される。すなわち、バンドパスフィルタ１１７の通
過帯域は、熱雑音（白色雑音）が支配的な周波数領域の
雑音信号の少なくとも一部を通過させるように選ばれ
る。More specifically, the bipolar transistor 1
The noise signal of 3C is amplified by the amplifier circuit 115.
Next, the noise output amplified by the amplifier circuit 115 is supplied to the bandpass filter 117, and the thermal noise (white noise) component in the noise signal of the bipolar transistor 13C is extracted. That is, the pass band of the band pass filter 117 is selected so as to pass at least a part of the noise signal in the frequency region where thermal noise (white noise) is dominant.
【００２６】なお、バンドパスフィルタ１１７の低域カ
ットオフ周波数は、サンプリング周波数を考慮して定め
られる。すなわち、サンプリング周波数の２倍程度であ
ればよい。また、後述する乱数性判定の検定内容をも更
に考慮して定めることができる。本実施例においては、
これらを考慮して、バンドパスフィルタ１１７の通過帯
域として１０ｋＨｚ〜１ＭＨｚのものを用いた。バンド
パスフィルタ１１７の出力は、比較回路（コンパレー
タ）１２１に供給され、所定の基準電圧を閾値としてハ
イレベル、ローレベルに分けられ２値化される。The low-pass cutoff frequency of the bandpass filter 117 is determined in consideration of the sampling frequency. That is, it may be about twice the sampling frequency. Further, the verification content of the randomness determination, which will be described later, can be determined in further consideration. In this embodiment,
In consideration of these, the band pass filter 117 has a pass band of 10 kHz to 1 MHz. The output of the bandpass filter 117 is supplied to the comparison circuit (comparator) 121, and is divided into a high level and a low level using a predetermined reference voltage as a threshold value and binarized.
【００２７】比較回路１２１の出力は、レベル変換回路
１２３に入力され、後段のサンプリング回路１２５の論
理電圧レベルに変換される。レベル変換回路１２３の出
力は、周期性のないランダムな矩形波である。この矩形
波は、サンプリング回路１２５に供給される。サンプリ
ング回路１２５は、入力矩形波の周波数に対してある程
度低い（数分の１程度以下の）一定周波数で入力矩形波
のサンプリングを行い、「０」及び「１」のビットから
なる系列を得る。入力矩形波には周期性がなく、またサ
ンプリングのタイミングは入力矩形波の周波数とは独立
であるので、得られたビット系列は、「０」，「１」の
各々の発生確率が等しければ、真正乱数系列であること
が期待できる。The output of the comparison circuit 121 is input to the level conversion circuit 123 and converted into the logic voltage level of the sampling circuit 125 in the subsequent stage. The output of the level conversion circuit 123 is a random rectangular wave with no periodicity. This rectangular wave is supplied to the sampling circuit 125. The sampling circuit 125 samples the input rectangular wave at a constant frequency that is somewhat lower than the frequency of the input rectangular wave (about a fraction or less), and obtains a series of "0" and "1" bits. Since the input rectangular wave has no periodicity and the sampling timing is independent of the frequency of the input rectangular wave, the obtained bit sequence has the same probability of occurrence of "0" and "1", respectively. It can be expected to be a true random number sequence.
【００２８】サンプリング回路１２５において得られた
乱数信号は論理演算回路２３に供給される。一方、擬似
乱数生成器２０は、クロック信号（ＣＬＫ）に基づいて
擬似乱数信号を生成し、論理演算回路２３に供給する。
擬似乱数生成器２０は、例えば、Ｍ系列（最長系列）、
Ｇｏｌｄ系列等の「０」及び「１」のビットからなる擬
似乱数を生成する。The random number signal obtained in the sampling circuit 125 is supplied to the logical operation circuit 23. On the other hand, the pseudo random number generator 20 generates a pseudo random number signal based on the clock signal (CLK) and supplies it to the logical operation circuit 23.
The pseudo-random number generator 20 may be, for example, an M sequence (longest sequence),
A pseudo random number including bits of "0" and "1" such as Gold series is generated.
【００２９】論理演算回路２３は、物理乱数及び擬似乱
数を組み合わせて乱数を生成する結合器として働く。よ
り詳細には、論理演算回路２３は、ランダムパルス生成
回路１５からの物理乱数信号及び擬似乱数生成器２０か
らの擬似乱数信号の排他的論理和（exclusive−ＯＲ）
演算をなす。従って、論理演算回路２３は、「０」及び
「１」からなる論理値系列を生成し、乱数として出力す
る。The logical operation circuit 23 functions as a combiner that combines a physical random number and a pseudo random number to generate a random number. More specifically, the logical operation circuit 23 is an exclusive-OR of the physical random number signal from the random pulse generation circuit 15 and the pseudo random number signal from the pseudo random number generator 20.
Make a calculation. Therefore, the logical operation circuit 23 generates a logical value sequence consisting of “0” and “1” and outputs it as a random number.
【００３０】次に、論理演算回路２３の出力端は、ゲー
ト回路４０及び乱数性判定回路４１に接続されている。
ゲート回路４０は、乱数性判定回路４１からゲートオン
指令を受けている限り、論理演算回路２３からの乱数出
力を外部出力端子（図示せず）に中継する。そして、乱
数性判定回路４１からゲートオフ指令を受けると、乱数
出力の中継を停止して、乱数データの外部への出力を停
止する。乱数性判定回路は、論理演算回路２３からの乱
数データの乱数性を判定して、該乱数データが、十分な
る乱数性を備えていることを判定した場合、乱数データ
の出力を可として、ゲート回路４０にゲートオン指令を
供給する。Next, the output terminal of the logical operation circuit 23 is connected to the gate circuit 40 and the randomness determination circuit 41.
The gate circuit 40 relays the random number output from the logical operation circuit 23 to an external output terminal (not shown) as long as it receives the gate-on command from the randomness determination circuit 41. When receiving the gate-off command from the randomness determination circuit 41, the relay of the random number output is stopped and the output of the random number data to the outside is stopped. The randomness determination circuit determines the randomness of the random number data from the logical operation circuit 23, and when it determines that the random number data has sufficient randomness, it outputs the random number data and the gate A gate-on command is supplied to the circuit 40.
【００３１】ゲート回路４０からの乱数の系列は、外部
インタフェース（図示していない）、例えばＲＳ−２３
２Ｃインタフェースなどを介して外部機器へ供給され
る。尚、サンプリング周波数は、外部機器が必要とする
ビットレートに設定する必要がある。次に、図６のフロ
ーチャートを参照しつつ、乱数性判定回路について説明
する。 乱数性判定回路４１は、論理演算回路２３から
の乱数データ出力が、十分なる乱数性を備えているのか
どうかを判定して、もし乱数データが十分なる乱数性を
備えている限りゲートオン指令を出力し、該乱数データ
が十分なる乱数性を備えていないと判断したときにはゲ
ートオフ指令を発するのである。乱数性判定回路４１
は、例えば、マイクロプロセッサ（図示せず）によっ
て、形成され、図６に示したフローチャートによって表
された乱数性判定サブルーチンを実行することによっ
て、かかる機能を達成する。The sequence of random numbers from the gate circuit 40 is an external interface (not shown), for example RS-23.
It is supplied to an external device via a 2C interface or the like. The sampling frequency needs to be set to a bit rate required by the external device. Next, the randomness determination circuit will be described with reference to the flowchart of FIG. The randomness determination circuit 41 determines whether the random number data output from the logical operation circuit 23 has sufficient randomness, and outputs a gate-on command as long as the random number data has sufficient randomness. However, when it is determined that the random number data does not have sufficient randomness, a gate-off command is issued. Randomness determination circuit 41
Performs such a function by executing a randomness determination subroutine formed by, for example, a microprocessor (not shown) and represented by the flowchart shown in FIG.
【００３２】即ち、このサブルーチンは、例えば、マイ
クロプロセッサのクロックによって周期的に実行される
メインルーチン（図示せず）によって、適当なタイミン
グにて割り込んで実行される。このサブルーチンにおい
ては、先ず、論理演算回路２３から発せられる乱数デー
タｍ（ｍは自然数）ビット分を、順次、取り込んで、所
定のメモリに書き込む（ステップＳ１）。そして、書き
込まれたｍビットの乱数データの出現頻度を求める。そ
して、乱数データの出現頻度が一定の範囲において一様
に分布しているや否やを例えば、χ2検定を行うことに
より、確認する（ステップＳ２）。もし、かかる出現頻
度の一様性が確認出来なかったときは、乱数データが乱
数性を欠くものであるとして上記したゲートオフ出力を
指令する（ステップＳ３）。そして、ブザー音等を発し
て、アラーム出力をなす（ステップＳ４）。That is, this subroutine is executed by being interrupted at an appropriate timing by a main routine (not shown) which is periodically executed by the clock of the microprocessor. In this subroutine, first, random-number data m (m is a natural number) bits generated from the logical operation circuit 23 are sequentially taken in and written in a predetermined memory (step S1). Then, the appearance frequency of the written m-bit random number data is obtained. Then, whether or not the appearance frequency of the random number data is uniformly distributed in a certain range is confirmed by, for example, performing a χ 2 test (step S2). If the uniformity of the appearance frequency cannot be confirmed, the gate-off output is instructed as the random number data lacking randomness (step S3). Then, a buzzer sound or the like is emitted to output an alarm (step S4).
【００３３】ステップＳ２において、ｍビットの乱数デ
ータの出現頻度が一様であると判定した場合、次のステ
ップＳ５において、同一の値の乱数データが周期的に発
生して、取り込んだ乱数データが、非周期性を備えてい
るや否やを例えばχ2検定により確認する。そして、取
り込んだ乱数データが、非周期性を充足していないと判
断した場合、ゲートオフ出力及びアラーム出力を指令す
るステップＳ３及びＳ４を実行する。ステップＳ５にお
いて、取り込んだ乱数データが非周期性を充足している
と判断した場合、次のステップＳ６を実行する。When it is determined in step S2 that the appearance frequency of m-bit random number data is uniform, in the next step S5, random number data of the same value is periodically generated, and the fetched random number data is , As soon as it has aperiodicity, it is confirmed by, for example, a χ 2 test. Then, when it is determined that the captured random number data does not satisfy the aperiodicity, steps S3 and S4 for instructing the gate-off output and the alarm output are executed. When it is determined in step S5 that the taken-in random number data satisfies the aperiodicity, the next step S6 is executed.
【００３４】このステップＳ６においては、取り込んだ
ｍビットの乱数データの内、同一データの２次元的出現
確率を検定する。そして、この２次元的出現確率の分布
が非系列的な分布をしているや否やを確認する。換言す
れば、取り込んだ乱数データが非系列的であるというこ
とは、１の乱数データから次の乱数データが予測困難で
あるということである。In this step S6, the two-dimensional appearance probability of the same m-bit random data that has been fetched is tested. Then, it is confirmed as soon as the distribution of the two-dimensional appearance probability has a non-sequential distribution. In other words, the fact that the received random number data is non-sequential means that it is difficult to predict the next random number data from one random number data.
【００３５】ステップＳ６において、取り込んだ乱数デ
ータの非系列性が確認できなかった場合、ステップＳ３
及びＳ４を実行する。一方、取り込んだ乱数データの非
系列性が確認された場合、ステップＳ７を実行してゲー
トオン出力をゲート回路４０に供給する。以上説明した
乱数性判定ルーチンにおいては、乱数性の要件として、
一様性、非周期性、非系列性の３つの要件を検定してい
るが、一様性が、最も重要であり、一様性を備えていれ
ば、乱数性を備えていると判断することとしても、実用
上問題ない場合も考えられる。If the non-sequentiality of the fetched random number data cannot be confirmed in step S6, step S3
And S4 are executed. On the other hand, when the non-sequentiality of the captured random number data is confirmed, step S7 is executed to supply the gate-on output to the gate circuit 40. In the randomness determination routine described above, as a requirement for randomness,
The three requirements of uniformity, non-periodicity, and non-sequentiality are tested. Uniformity is the most important, and if it has uniformity, it is judged to have randomness. In that case, it may be considered that there is no problem in practical use.
【００３６】また、ステップＳ４のアラーム出力におい
て、一様性、非周期性、非系列性のいずれの要件を欠い
ているのかを表示して故障修理の便に供することも出来
る。なんとなれば、「一様性」欠如の場合は物理乱数発
生器の部品の故障による特定の信号（値）の発生、ある
いは乱数を暗号システムの暗号鍵に使用した場合に、暗
号鍵の統計的予想に基づく暗号解読攻撃の事態が推測出
来る。また、「非周期性」欠如の場合は、物理乱数発生
器の部品の故障による特定の信号（値）の周期的発生、
物理乱数発生装置の乱数発生源であるノイズに装置内部
もしくは外部からクロックなどの周期的なノイズが付加
される事、あるいは乱数を暗号システムの暗号鍵に使用
した場合に、暗号鍵の統計的予想もしくは周期的予想に
基づく攻撃の事態が推測出来る。また、「非系列性」欠
如の場合は、物理乱数発生器の部品の故障による連続し
た特定の信号（値）の発生あるいは、乱数を暗号システ
ムの暗号鍵に使用した場合、古い暗号文分析により、暗
号鍵を予測する暗号解読攻撃の事態が推測出来るからで
ある。Further, in the alarm output of step S4, it is possible to display which of the requirements of uniformity, non-periodicity, and non-sequentiality is lacking for the convenience of trouble repair. What happens is that if "uniformity" is lacking, a specific signal (value) is generated due to a failure of a part of the physical random number generator, or if the random number is used as the cryptographic key of the cryptographic system, the cryptographic key statistical We can infer the situation of a cryptanalysis attack based on the prediction. In the case of lack of "non-periodicity", a specific signal (value) is periodically generated due to a failure of a component of the physical random number generator
Statistical prediction of the encryption key when periodic noise such as a clock is added to the noise, which is the source of the random number of the physical random number generator, from inside or outside the device, or when the random number is used as the encryption key of the encryption system. Or the situation of the attack based on the periodic forecast can be guessed. In the case of lack of "non-sequentiality", generation of continuous specific signals (values) due to failure of parts of the physical random number generator, or when random numbers are used for the encryption key of the cryptographic system, old ciphertext analysis is performed. , Because the situation of the cryptanalysis attack that predicts the encryption key can be guessed.
【００３７】尚、図１及び図４においては論理演算回路
２３をハードウエアの構成として説明したが、実際はコ
ンピュータのソフトウエア、あるいはファームウエア等
で容易に実現可能である。以上の処理を行うことによっ
て、より真正乱数に近い０，１の系列を得ることができ
る。そして、論理演算回路２３、ゲート回路４０、乱数
性判定回路４１の機能を１つのマイクロコンピュータに
よって実行することも出来るのである。Although the logical operation circuit 23 has been described as a hardware configuration in FIGS. 1 and 4, it can be easily realized by software of a computer or firmware. By performing the above processing, it is possible to obtain a series of 0 and 1 that is closer to a true random number. The functions of the logical operation circuit 23, the gate circuit 40, and the randomness determination circuit 41 can be executed by one microcomputer.
【００３８】本実施例の乱数生成装置５０は、上記した
構成要素を全て１つのチップ上に搭載したいわゆるワン
チップＩＣとして製作した。尚、本実施例においては、
ｐｎｐ型バイポーラトランジスタを雑音発生源として用
いた場合を例に説明したが、ｎｐｎ型バイポーラトラン
ジスタを用いてもよい。また、コレクタ電流に限らず、
各端子に所定の電圧（順方向又は逆方向バイアス電圧）
を印加したときに、何れかの端子から得られる雑音信号
を用いることができる。さらに、バイポーラトランジス
タに限らず電界効果型トランジスタ（ＦＥＴ）などのユ
ニポーラトランジスタ、あるいは、ダイオード等、種々
の半導体素子に生じる雑音信号を用いることができる。The random number generator 50 of the present embodiment is manufactured as a so-called one-chip IC in which all the above-mentioned components are mounted on one chip. In this example,
The case where the pnp-type bipolar transistor is used as a noise generation source has been described as an example, but an npn-type bipolar transistor may be used. Also, not only the collector current,
Predetermined voltage (forward or reverse bias voltage) on each terminal
A noise signal obtained from any one of the terminals can be used when is applied. Further, not only bipolar transistors but also unipolar transistors such as field effect transistors (FETs), or noise signals generated in various semiconductor elements such as diodes can be used.
【００３９】更に、ゲート４０は、例えばＲＳ−２３２
Ｃインターフェースの如きいわゆる外部インターフェー
ス回路によって構成することが出来、この場合、ゲート
オフ指令は、ＤＴＲ（Data Terminal Ready)をオフにす
るが如き、いわゆるディスエーブル信号に等価である。
以上説明したことからも明らかな如く、本発明による乱
数生成装置においては、乱数データ出力が、十分なる乱
数性を備えているや否やを常時監視して、乱数性を充足
していないことを判定した場合、乱数データ出力を停止
することとしているので、万一、乱数生成装置が故障し
ても、乱数データに基づいて動作する文書管理装置等が
不適切な動作をすることを防止できる。Further, the gate 40 is, for example, RS-232.
It can be configured by a so-called external interface circuit such as a C interface, in which case the gate-off command is equivalent to a so-called disable signal such as turning off the DTR (Data Terminal Ready).
As is clear from the above description, in the random number generation device according to the present invention, it is determined whether the random number data output has sufficient randomness and is constantly monitored to determine that the randomness is not satisfied. In such a case, since the output of the random number data is stopped, even if the random number generation device should fail, it is possible to prevent the document management device or the like that operates based on the random number data from performing an inappropriate operation.
【００４０】従って、本装置を、例えばパーソナルコン
ピュータ等に「真性乱数発生エンジン」として組み込む
ことにより、デジタル署名アルゴリズムを用いた署名生
成のための「真性乱数（物理乱数）」を提供することが
できると共に、すなわち、従来用いられてきた擬似乱数
を用いた場合に比べはるかにセキュリティ確度の高い通
信を行うことが可能となる。Therefore, by incorporating this apparatus into a personal computer or the like as a "genuine random number generating engine", it is possible to provide "genuine random numbers (physical random numbers)" for signature generation using a digital signature algorithm. At the same time, that is, it is possible to perform communication with much higher security accuracy than in the case of using a pseudo random number that has been conventionally used.
【００４１】本装置は、ＩＣ化に極めて適しており、パ
ーソナルコンピュータ、サーバー等に限らず、携帯端末
装置、携帯電話等の小型のコンピュータ、通信装置等に
容易に組み込むことが可能であるという利点を有してい
る。以下、本発明の第３の実施例を図面を参照しつつ詳
細に説明する。図７は、本発明の第３の実施例である乱
数生成装置５０の構成を示している。This device is extremely suitable for use as an IC, and is not limited to a personal computer, a server, etc., but can be easily incorporated in a small computer such as a mobile terminal device, a mobile phone, a communication device, etc. have. Hereinafter, a third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 7 shows the configuration of the random number generation device 50 according to the third embodiment of the present invention.
【００４２】本実施例において、雑音発生器１１には雑
音発生源としてバイポーラトランジスタが用いられてい
る。また、本実施例の乱数生成装置５０には、ランダム
パルス生成回路１５において得られた乱数系列の「０」
及び「１」の各々の発生確率が等しくなるように平滑化
処理をなす平滑化回路４５がランダムパルス生成回路１
５の後段に設けられている。In the present embodiment, the noise generator 11 uses a bipolar transistor as a noise source. Further, in the random number generation device 50 of the present embodiment, the random number sequence “0” obtained in the random pulse generation circuit 15 is used.
And the smoothing circuit 45 that performs smoothing so that the occurrence probabilities of "1" are equal to each other.
It is provided in the latter part of 5.
【００４３】平滑化は、インバランスな０，１の系列
を、ｘ1，ｘ2，ｘ3，・・・とし、得られる乱数をｙと
したとき、For smoothing, when the imbalanced sequence of 0 and 1 is x 1 , x 2 , x 3 , ... And the obtained random number is y,
【００４４】[0044]
【数１】 [Equation 1]
【００４５】を用いて行うことができる。ここで、Can be performed using here,
【００４６】[0046]
【外１】 [Outer 1]
【００４７】は２を法とする和（排他的論理和）を表す
演算である。これにより得られるｙの系列はバランス性
が改善されることが示される。すなわち、ｘ1，ｘ2，ｘ
3，…の系列中の０の発生確率をｐ，１の発生確率をｑ
＝１−ｐとし、ｙに関して０の出現確率をＰ，１の出現
確率をＱ＝１−Ｐとすると、ｙのインバランスは、
Ｐ−Ｑ＝（ｐ−ｑ）n
で与えられる。ここで、ｎは平滑化におけるブロックサ
イズである。ｎを大きくとれば、インバランス性は指数
関数的に小さくなる。尚、「０」及び「１」の発生確率
の比は、必要とされる乱数性の程度に応じて、所定範囲
内となるようにすればよい。Is an operation representing a sum modulo 2 (exclusive OR). It is shown that the resulting sequence of y has improved balance. That is, x 1 , x 2 , x
In the sequence of 3 , ..., The occurrence probability of 0 is p, the occurrence probability of 1 is q
= 1-p, the occurrence probability of 0 for P is P, and the occurrence probability of 1 is Q = 1-P, the imbalance of y is given by P-Q = (p-q) n . Here, n is a block size in smoothing. The larger the value of n, the smaller the imbalance becomes exponentially. The ratio of the occurrence probabilities of “0” and “1” may be set within a predetermined range according to the required degree of randomness.
【００４８】平滑化回路４５からの物理乱数信号は論理
演算回路２３に供給される。論理演算回路２３において
平滑化回路４５からの当該物理乱数信号と擬似乱数生成
器２０からの擬似乱数信号との論理演算がなされ、乱数
が生成される。論理演算回路２３において得られた０，
１からなる真正乱数の系列は、ゲート回路４０及び乱数
性判定回路４１に供給される。ゲート回路４０は、乱数
性判定回路４１からゲートオン指令を受けている限り、
論理演算回路２３からの乱数出力を外部出力端子（図示
せず）に中継する。そして、乱数性判定回路４１からゲ
ートオフ指令を受けると、乱数出力の中継を停止して、
乱数データの外部への出力を停止する。乱数性判定回路
は、論理演算回路２３からの乱数データの乱数性を判定
して、該乱数データが、十分なる乱数性を備えているこ
とを判定した場合、乱数データの出力を可として、ゲー
ト回路４０にゲートオン指令を供給する。The physical random number signal from the smoothing circuit 45 is supplied to the logical operation circuit 23. The logical operation circuit 23 performs a logical operation on the physical random number signal from the smoothing circuit 45 and the pseudo random number signal from the pseudo random number generator 20 to generate a random number. 0 obtained in the logical operation circuit 23,
The sequence of true random numbers consisting of 1 is supplied to the gate circuit 40 and the randomness determination circuit 41. As long as the gate circuit 40 receives the gate-on command from the randomness determination circuit 41,
The random number output from the logical operation circuit 23 is relayed to an external output terminal (not shown). When receiving the gate-off command from the randomness determination circuit 41, the relay of the random number output is stopped,
Stop output of random number data to the outside. The randomness determination circuit determines the randomness of the random number data from the logical operation circuit 23, and when it determines that the random number data has sufficient randomness, it outputs the random number data and the gate A gate-on command is supplied to the circuit 40.
【００４９】乱数性判定回路４１は、論理演算回路２３
からの乱数データ出力が、十分なる乱数性を備えている
のかどうかを判定して、もし乱数データが十分なる乱数
性を備えている限りゲートオン指令を出力し、該乱数デ
ータが十分なる乱数性を備えていないと判断したときに
はゲートオフ指令を発するのである。乱数性判定回路４
１は、例えば、マイクロプロセッサ（図示しない）によ
って形成され、第２の実施例において示したようなフロ
ーチャート（図３）により表される乱数性判定サブルー
チンを実行することによって、かかる機能を達成する。The randomness determination circuit 41 is a logical operation circuit 23.
It is determined whether the random number data output from the device has sufficient randomness, and if the random number data has sufficient randomness, the gate-on command is output to check that the random number data has sufficient randomness. When it is determined that it is not equipped, a gate-off command is issued. Randomness determination circuit 4
1 is formed by, for example, a microprocessor (not shown), and achieves such a function by executing the randomness determination subroutine represented by the flowchart (FIG. 3) as shown in the second embodiment.
【００５０】なお、乱数性判定ルーチンにおいては、乱
数性の要件として、必ずしも一様性、非周期性、非系列
性の３つの要件を検定する必要はない。例えば、一様性
のみを検定して乱数性を判定してもよい。また、周期的
な外乱等の何らかの周期的な現象によって、生成された
乱数に相関性が現れる場合が起こり得る。例えば、雑音
発生器において発生する雑音信号中の周期性を排除する
ように構成して非周期性の要件の検定を省略するように
することができる。このような相関性は、例えば、帯域
制限された白色雑音を雑音源として用いることによって
防止することができる。このため、本実施例において
は、バンドパス・フィルタ３３の通過帯域を１５ｋＨｚ
〜数１００ｋＨｚとし、低周波数域を帯域制限すること
によって周期性を除去している。この場合、バンドパス
・フィルタ３３の低域カットオフ周波数は、起こり得る
周期的相関性の周期に応じて適宜定めればよい。また、
高域カットオフ周波数は、生成すべき乱数のビット数、
ビットレート等に応じて適宜定めればよい。In the randomness determination routine, it is not always necessary to test the three requirements of uniformity, non-periodicity, and non-sequentiality as requirements for randomness. For example, randomness may be determined by testing only uniformity. Further, there may be a case where the generated random numbers have correlation due to some periodic phenomenon such as periodic disturbance. For example, the noise generator can be configured to eliminate the periodicity in the noise signal generated and skip the aperiodicity requirement test. Such correlation can be prevented by using, for example, band-limited white noise as a noise source. Therefore, in the present embodiment, the pass band of the band pass filter 33 is set to 15 kHz.
The periodicity is removed by setting the frequency to several hundreds of kHz and limiting the low frequency band. In this case, the low-pass cutoff frequency of the bandpass filter 33 may be appropriately determined according to the period of possible periodic correlation. Also,
The high cutoff frequency is the number of bits of the random number to be generated,
It may be appropriately determined according to the bit rate and the like.
【００５１】上記したように、検定項目を低減すること
によって、簡易、高速な乱数性判定が可能になる。な
お、平滑化回路４５をサンプリング回路３６の後段に設
けた場合を示したが、論理演算回路２３の後段に平滑化
回路４５を設け、論理演算後のデータ（論理演算デー
タ）に対して平滑化を行うようにしてもよい。As described above, by reducing the number of test items, simple and high-speed randomness determination can be performed. Although the case where the smoothing circuit 45 is provided in the subsequent stage of the sampling circuit 36 is shown, the smoothing circuit 45 is provided in the subsequent stage of the logical operation circuit 23 to smooth the data after logical operation (logical operation data). May be performed.
【００５２】[0052]
【発明の効果】以上詳細に説明したように、本発明によ
れば、外乱に対する耐性が高く、暗号理論的に安全な乱
数を容易に生成することが可能で、小型化に適した高性
能な乱数生成装置を実現することができる。また、本装
置を、コンピュータ、又は通信装置等の電子装置に「真
性乱数発生エンジン」として組み込むことにより、「真
性乱数（物理乱数）」を提供することができると共に、
極めてセキュリティ確度の高い通信を行うことが可能と
なる。As described above in detail, according to the present invention, it is possible to easily generate random numbers that are cryptographically safe and highly resistant to disturbances, and have high performance suitable for miniaturization. A random number generation device can be realized. In addition, by incorporating this device into a computer or an electronic device such as a communication device as a "genuine random number generation engine", "genuine random number (physical random number)" can be provided, and
It is possible to perform communication with extremely high security accuracy.
【図１】本発明の実施例である乱数生成装置の構成を示
すブロック図である。FIG. 1 is a block diagram showing a configuration of a random number generation device that is an embodiment of the present invention.
【図２】電気雑音を発生する雑音発生器の１例を示す回
路図である。FIG. 2 is a circuit diagram showing an example of a noise generator that generates electrical noise.
【図３】電気雑音を発生する雑音発生器の他の例を示す
回路図である。FIG. 3 is a circuit diagram showing another example of a noise generator that generates electrical noise.
【図４】本発明の第２の実施例である乱数生成装置の構
成を示すブロック図である。FIG. 4 is a block diagram showing a configuration of a random number generation device that is a second exemplary embodiment of the present invention.
【図５】バイポーラトランジスタを雑音発生源として用
いた雑音発生器の１例を示す回路図である。FIG. 5 is a circuit diagram showing an example of a noise generator using a bipolar transistor as a noise source.
【図６】図４に示す乱数生成装置の乱数性検定動作の例
を示すフローチャートである。6 is a flowchart showing an example of a randomness test operation of the random number generation device shown in FIG.
【図７】本発明の第３の実施例である乱数生成装置の構
成を示すブロック図である。FIG. 7 is a block diagram showing a configuration of a random number generation device that is a third exemplary embodiment of the present invention.
１１，１０５ 雑音発生器 １３Ａ ツェナーダイオード １３Ｂ ＦＥＴ １３Ｃ バイポーラトランジスタ １５ ランダムパルス生成回路 ２０ 擬似乱数生成器 ２３ 論理演算回路 ３１，１１５ 増幅器 ３３，１１７ バンドパスフィルタ ３５，１２１ コンパレータ回路 ３６、１２５ サンプリング回路 ４０ ゲート回路 ４１ 乱数性判定回路 ４５ 平滑化回路 11,105 noise generator 13A Zener diode 13B FET 13C bipolar transistor 15 Random pulse generation circuit 20 Pseudo random number generator 23 Logical operation circuit 31,115 Amplifier 33,117 bandpass filter 35,121 Comparator circuit 36,125 sampling circuit 40 gate circuit 41 Randomness determination circuit 45 Smoothing circuit
Claims (25)
成する結合器と、を有することを特徴とする乱数生成装
置。1. A physical random number generator for generating a physical random number, a random number generator for generating a pseudo random number, and a combiner for generating a random number by combining the physical random number and the pseudo random number. Random number generator.
似乱数の論理演算をなす論理演算回路を含むことを特徴
とする請求項１記載の乱数生成装置。2. The random number generation device according to claim 1, wherein the combiner includes a logical operation circuit that performs a logical operation of the physical random number and the pseudo random number.
ことを特徴とする請求項２記載の乱数生成装置。3. The random number generation device according to claim 2, wherein the logical operation includes an exclusive OR operation.
発生する雑音信号発生器と、前記電気雑音信号を増幅す
る増幅器と、を含むことを特徴とする請求項１記載の乱
数生成装置。4. The random number generation device according to claim 1, wherein the physical random number generator includes a noise signal generator that generates an electrical noise signal, and an amplifier that amplifies the electrical noise signal.
号の所定高周波帯域成分を通過せしめるフィルタを含む
ことを特徴とする請求項４記載の乱数生成装置。5. The random number generation device according to claim 4, wherein the physical random number generator includes a filter that allows a predetermined high frequency band component of the electrical noise signal to pass therethrough.
することを特徴とする請求項１記載の乱数生成装置。6. The random number generator according to claim 1, wherein the pseudo random number generator generates an M-sequence random number.
ける「０」及び「１」の発生確率に応じて当該乱数を平
滑化する平滑化手段を有することを特徴とする請求項１
記載の乱数生成装置。7. The smoothing means for smoothing the random numbers according to the occurrence probabilities of “0” and “1” in the random numbers generated by the combiner.
The described random number generator.
乱数における「０」及び「１」の発生確率に応じて当該
乱数を平滑化する平滑化手段を有することを特徴とする
請求項１記載の乱数生成装置。8. The smoothing means for smoothing a random number according to the occurrence probabilities of “0” and “1” in the random number generated by the physical random number generator. Random number generator.
体素子と、降伏電流が生じる程の逆バイアス電圧を前記
接合に印加する逆バイアス印加手段と、前記接合を含む
電流路に生ずる雑音信号を増幅する増幅器と、を含むこ
とを特徴とする請求項１ないし８のいずれか１に記載の
乱数生成装置。9. The physical random number generator comprises a semiconductor element including a junction, a reverse bias applying means for applying a reverse bias voltage to the junction such that a breakdown current is generated, and a noise signal generated in a current path including the junction. 9. The random number generation device according to claim 1, further comprising: an amplifier for amplifying the random number.
導体素子と、前記接合にバイアス電圧を印加する電圧印
加手段と、前記接合を含む電流路に生ずる雑音信号を増
幅する増幅器と、を有することを特徴とする請求項１な
いし８のいずれか１に記載の乱数生成装置。10. The physical random number generator includes a semiconductor element including a junction, voltage applying means for applying a bias voltage to the junction, and an amplifier for amplifying a noise signal generated in a current path including the junction. 9. The random number generation device according to claim 1, wherein the random number generation device is a random number generation device.
ジスタであることを特徴とする請求項１０に記載の乱数
生成装置。11. The random number generation device according to claim 10, wherein the semiconductor element is a bipolar transistor.
しめるバンドパスフィルタを有することを特徴とする請
求項１０又は１１記載の乱数生成装置。12. The random number generation device according to claim 10, further comprising a bandpass filter that allows a white noise component of the noise signal to pass therethrough.
成器と、 擬似乱数データを生成する擬似乱数生成器と、 前記物理乱数データ及び前記擬似乱数データの論理演算
をなし、論理演算データを生成する論理演算回路と、 前記論理演算データを取り込んで、当該取り込んだ論理
演算データの乱数性が十分であるか否かを判定する判定
手段と、からなることを特徴とする乱数生成装置。13. A physical random number generator for generating physical random number data, a pseudo random number generator for generating pseudo random number data, and a logical operation of the physical random number data and the pseudo random number data to generate logical operation data. A random number generation device comprising: a logical operation circuit; and a determination unit that receives the logical operation data and determines whether or not the randomness of the acquired logical operation data is sufficient.
であると判定された場合に前記論理演算データの次段へ
の出力を禁止する禁止手段、を有することを特徴とする
請求項１３記載の乱数生成装置。14. A prohibition means for prohibiting output of the logical operation data to the next stage when it is determined that the randomness of the logical operation data is insufficient. Random number generator.
の内の同一データ値の出現確率に基づいて、前記論理演
算データの乱数性を判定することを特徴とする請求項１
３記載の乱数生成装置。15. The determination means determines the randomness of the logical operation data based on the appearance probability of the same data value in the logical operation data.
3. The random number generation device described in 3.
の内の同一データ値の出現確率の一様性、非周期性、非
系列性、の順に検定することを特徴とする請求項１３記
載の乱数生成装置。16. The method according to claim 13, wherein the determining means tests the appearance probability of the same data value in the logical operation data in the order of uniformity, non-periodicity, and non-sequentiality. Random number generator.
導体素子と、前記接合にバイアス電圧を印加する電圧印
加手段と、前記接合を含む電流路に生ずる雑音信号をサ
ンプリングして得られるデジタル信号を乱数として出力
するデジタル化回路と、からなることを特徴とする請求
項１３記載の乱数生成装置。17. The physical random number generator includes a semiconductor element including a junction, voltage applying means for applying a bias voltage to the junction, and a digital signal obtained by sampling a noise signal generated in a current path including the junction. 14. The random number generation device according to claim 13, further comprising: a digitizing circuit that outputs as a random number.
路と、 前記増幅信号を所定の基準電圧と比較して２値化信号を
得る比較回路と、 前記２値化信号をサンプリングして、「０」及び「１」
からなるサンプリング値系列を得るサンプリング回路
と、を有することを特徴とする請求項１７記載の乱数生
成装置。18. An amplifier circuit for obtaining an amplified signal of the noise signal, a comparator circuit for comparing the amplified signal with a predetermined reference voltage to obtain a binarized signal, sampling the binarized signal, "0" and "1"
18. A random number generation device according to claim 17, further comprising a sampling circuit that obtains a sampling value sequence consisting of.
しめるバンドパスフィルタを有することを特徴とする請
求項１７記載の乱数生成装置。19. The random number generation device according to claim 17, further comprising a bandpass filter that allows a white noise component of the noise signal to pass therethrough.
ジスタであることを特徴とする請求項１７乃至１９のい
ずれか１に記載の乱数生成装置。20. The random number generation device according to claim 17, wherein the semiconductor element is a bipolar transistor.
「０」及び「１」の各々の発生確率に応じて前記基準電
圧を制御する制御手段を有することを特徴とする請求項
１８記載の乱数生成装置。21. The random number generation device according to claim 18, further comprising control means for controlling the reference voltage in accordance with the respective occurrence probabilities of "0" and "1" in the sampling value series.
「０」及び「１」の発生確率に応じて前記サンプリング
値系列を平滑化する手段を有することを特徴とする請求
項１８記載の乱数生成装置。22. The random number generation device according to claim 18, further comprising means for smoothing the sampling value series according to the occurrence probabilities of “0” and “1” in the sampling value series.
の一様性を検定することを特徴とする請求項１３記載の
乱数生成装置。23. The random number generation device according to claim 13, wherein the determination means tests the uniformity of the logical operation data.
通過せしめる帯域制限手段を有することを特徴とする請
求項２３記載の乱数生成装置。24. The random number generation device according to claim 23, further comprising band limiting means for allowing a predetermined frequency band component of the noise signal to pass therethrough.
は、前記雑音信号中の外乱信号の周波数に応じて定めら
れていることを特徴とする請求項２４記載の乱数生成装
置。25. The random number generator according to claim 24, wherein the low cutoff frequency of the band limiting means is determined according to the frequency of the disturbance signal in the noise signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002216491A JP2003131867A (en) | 2001-08-15 | 2002-07-25 | Random number generation device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001246438 | 2001-08-15 | ||
| JP2001-246438 | 2001-08-15 | ||
| JP2002216491A JP2003131867A (en) | 2001-08-15 | 2002-07-25 | Random number generation device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003131867A true JP2003131867A (en) | 2003-05-09 |
Family
ID=26620538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002216491A Pending JP2003131867A (en) | 2001-08-15 | 2002-07-25 | Random number generation device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003131867A (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005124537A1 (en) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | Random number generation device, generation method, generator evaluation method, and random number use method |
| JP2007011579A (en) * | 2005-06-29 | 2007-01-18 | Canon Inc | Random number generation device and random number generation method |
| JP2007319465A (en) * | 2006-06-01 | 2007-12-13 | Le Tekku:Kk | Random number generation test method and random number generation test device using the same |
| EP1975780A1 (en) | 2007-03-27 | 2008-10-01 | Kabushiki Kaisha Toshiba | Random number generator |
| WO2011117929A1 (en) * | 2010-03-26 | 2011-09-29 | 富士通株式会社 | Random number generator, encryption device and recognition device |
| US8260835B2 (en) | 2003-06-24 | 2012-09-04 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| JP2013247439A (en) * | 2012-05-24 | 2013-12-09 | Ntt Data Corp | Key data generation device, key data generation method, and program |
| JP2014075082A (en) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | Random number generator and random number generation method |
| US8874632B2 (en) | 2011-03-07 | 2014-10-28 | Samsung Electronics Co., Ltd. | Apparatus for generating random number |
| KR20150078817A (en) * | 2013-12-31 | 2015-07-08 | (주) 아이씨티케이 | Apparatus and method for processing digital value |
| JP2019192220A (en) * | 2018-04-18 | 2019-10-31 | 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | Puf-based true random number generation system |
| KR102159171B1 (en) * | 2019-09-20 | 2020-09-23 | 엘아이지넥스원 주식회사 | Apparatus and Method for Random Cord Generation |
| JP2022082405A (en) * | 2020-11-20 | 2022-06-01 | 株式会社東芝 | System and method for generating biased random bit stream, and quantum communication system and method |
| CN116418509A (en) * | 2021-12-31 | 2023-07-11 | 圣邦微电子（北京）股份有限公司 | Sequence number generation circuit and method for authenticating external equipment by terminal |
-
2002
- 2002-07-25 JP JP2002216491A patent/JP2003131867A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9052975B2 (en) | 2003-06-24 | 2015-06-09 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| US8260835B2 (en) | 2003-06-24 | 2012-09-04 | Renesas Electronics Corporation | Random number generator with ring oscillation circuit |
| WO2005124537A1 (en) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | Random number generation device, generation method, generator evaluation method, and random number use method |
| JP2007011579A (en) * | 2005-06-29 | 2007-01-18 | Canon Inc | Random number generation device and random number generation method |
| US7788307B2 (en) | 2005-06-29 | 2010-08-31 | Canon Kabushiki Kaisha | Method and apparatus for generating random number |
| JP4546339B2 (en) * | 2005-06-29 | 2010-09-15 | キヤノン株式会社 | Random number generation apparatus and random number generation method |
| JP2007319465A (en) * | 2006-06-01 | 2007-12-13 | Le Tekku:Kk | Random number generation test method and random number generation test device using the same |
| EP1975780A1 (en) | 2007-03-27 | 2008-10-01 | Kabushiki Kaisha Toshiba | Random number generator |
| WO2011117929A1 (en) * | 2010-03-26 | 2011-09-29 | 富士通株式会社 | Random number generator, encryption device and recognition device |
| US9015218B2 (en) | 2010-03-26 | 2015-04-21 | Fujitsu Limited | Random number generator, encryption device, and authentication device |
| US8874632B2 (en) | 2011-03-07 | 2014-10-28 | Samsung Electronics Co., Ltd. | Apparatus for generating random number |
| JP2013247439A (en) * | 2012-05-24 | 2013-12-09 | Ntt Data Corp | Key data generation device, key data generation method, and program |
| JP2014075082A (en) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | Random number generator and random number generation method |
| KR102198499B1 (en) * | 2013-12-31 | 2021-01-05 | 주식회사 아이씨티케이 홀딩스 | Apparatus and method for processing digital value |
| JP2017508173A (en) * | 2013-12-31 | 2017-03-23 | アイシーティーケー カンパニー リミテッド | Digital value processing apparatus and method |
| US10872172B2 (en) | 2013-12-31 | 2020-12-22 | Ictk Holdings Co., Ltd. | Apparatus and method for processing digital value |
| KR20150078817A (en) * | 2013-12-31 | 2015-07-08 | (주) 아이씨티케이 | Apparatus and method for processing digital value |
| JP2019192220A (en) * | 2018-04-18 | 2019-10-31 | 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | Puf-based true random number generation system |
| US11055065B2 (en) | 2018-04-18 | 2021-07-06 | Ememory Technology Inc. | PUF-based true random number generation system |
| KR102159171B1 (en) * | 2019-09-20 | 2020-09-23 | 엘아이지넥스원 주식회사 | Apparatus and Method for Random Cord Generation |
| JP2022082405A (en) * | 2020-11-20 | 2022-06-01 | 株式会社東芝 | System and method for generating biased random bit stream, and quantum communication system and method |
| JP7214772B2 (en) | 2020-11-20 | 2023-01-30 | 株式会社東芝 | Systems and methods for generating biased random bitstreams and quantum communication systems and methods |
| GB2601171B (en) * | 2020-11-20 | 2023-05-24 | Toshiba Kk | System and method to generate biased random bit streams and quantum communication system and method |
| CN116418509A (en) * | 2021-12-31 | 2023-07-11 | 圣邦微电子（北京）股份有限公司 | Sequence number generation circuit and method for authenticating external equipment by terminal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6571263B1 (en) | Random number generating apparatus | |
| US8595274B2 (en) | Random number generator | |
| Pareschi et al. | Implementation and testing of high-speed CMOS true random number generators based on chaotic systems | |
| Addabbo et al. | A feedback strategy to improve the entropy of a chaos-based random bit generator | |
| JP2003131867A (en) | Random number generation device | |
| Acosta et al. | Embedded electronic circuits for cryptography, hardware security and true random number generation: an overview | |
| Muresan et al. | Protection circuit against differential power analysis attacks for smart cards | |
| Chen et al. | FPGA implementation of SRAM PUFs based cryptographically secure pseudo-random number generator | |
| Bellizia et al. | Secure double rate registers as an RTL countermeasure against power analysis attacks | |
| Hussain et al. | BIST-PUF: Online, hardware-based evaluation of physically unclonable circuit identifiers | |
| Sunar | True random number generators for cryptography | |
| Avital et al. | Randomized multitopology logic against differential power analysis | |
| Tao et al. | TVL-TRNG: Sub-microwatt true random number generator exploiting metastability in ternary valued latches | |
| Miura et al. | An intermittent-driven supply-current equalizer for 11x and 4x power-overhead savings in CPA-resistant 128bit AES cryptographic processor | |
| Garipcan et al. | DESSB-TRNG: A novel true random number generator using data encryption standard substitution box as post-processing | |
| JP3447976B2 (en) | Random number generator with failure judgment function | |
| Gai et al. | Attacking the edge-of-things: A physical attack perspective | |
| Khalid et al. | Behavior profiling of power distribution networks for runtime hardware trojan detection | |
| Abdulgadir et al. | An open-source platform for evaluating side-channel countermeasures in hardware implementations of lightweight authenticated ciphers | |
| Li et al. | Signal word‐level statistical properties‐based activation approach for hardware Trojan detection in DSP circuits | |
| Ye et al. | An anti-Trojans design approach based on activation probability analysis | |
| Pareschi et al. | Power analysis of a chaos-based random number generator for cryptographic security | |
| Fischer et al. | True random number generators in FPGAs | |
| Giridharan et al. | A MUX based Latch Technique for the detection of HardwareTrojan using Path Delay Analysis | |
| Yamashita et al. | Redshift: Manipulating signal propagation delay via continuous-wave lasers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040915 |