JP3447976B2 - Random number generator with failure judgment function - Google Patents
Random number generator with failure judgment functionInfo
- Publication number
- JP3447976B2 JP3447976B2 JP08297399A JP8297399A JP3447976B2 JP 3447976 B2 JP3447976 B2 JP 3447976B2 JP 08297399 A JP08297399 A JP 08297399A JP 8297399 A JP8297399 A JP 8297399A JP 3447976 B2 JP3447976 B2 JP 3447976B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- number data
- circuit
- generation device
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、乱数生成装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a random number generator.
【０００２】[0002]
【関連技術】本願出願人は、物理乱数を用いた乱数生成
装置を開発し、これを特願平１０−２３２８２３号にお
いて開示した。かかる乱数生成装置から得られる乱数を
用いて、文書管理の識別のためのキーワードとする装置
も考えられ、本出願人は、かかる装置についても、特願
平１１−４６０８５号において開示した。Related Art The applicant of the present application has developed a random number generation device using physical random numbers and disclosed it in Japanese Patent Application No. 10-232823. A device in which a random number obtained from such a random number generation device is used as a keyword for identifying document management is also conceivable, and the applicant has disclosed such a device in Japanese Patent Application No. 11-46085.
【０００３】このような装置において、万一、物理乱数
を生成する半導体素子の劣化や関連回路の断線のような
故障が発生して、乱数生成装置が真正乱数データを出力
しない場合、文書管理装置が正しく動作せず、必要な文
書が読み出せないということになり、重大な問題を引き
起こすおそれがある。In such a device, if a random number generator does not output true random number data due to a failure such as deterioration of a semiconductor element that generates a physical random number or disconnection of a related circuit, a document management device. Will not work properly, and the required documents will not be read, which may cause serious problems.
【０００４】[0004]
【発明が解決しようとする課題】本発明は、かかる問題
に対処すべくなされたものであり、自身の故障を検知し
て対処し得る乱数生成装置を提供することを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made in order to deal with such a problem, and an object thereof is to provide a random number generation device capable of detecting and dealing with its own failure.
【０００５】[0005]
【課題を解決するための手段】本発明による乱数生成装
置は、自身の生成する乱数データを一旦取り込んで記憶
して、取り込んだ乱数データの乱数性を確認し、取り込
んだ乱数データの乱数性が不十分であると判断した場
合、乱数データ出力を停止するようになっている。A random number generation device according to the present invention temporarily fetches and stores random number data generated by itself, confirms the randomness of the fetched random number data, and confirms the randomness of the fetched random number data. When it is determined that it is insufficient, the random number data output is stopped.
【０００６】[0006]
【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図１は、本発明による第１の
実施例である乱数生成装置の構成を示している。また、
図２は図１に示した乱数生成装置の動作を説明する図で
あり、主要な回路ブロックの出力信号を示している。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 shows the configuration of a random number generation device according to the first embodiment of the present invention. Also,
FIG. 2 is a diagram for explaining the operation of the random number generation device shown in FIG. 1, showing the output signals of the main circuit blocks.
【０００７】図１において、５は雑音発生回路である。
ツェナーダイオード８のｐｎ接合に抵抗器１１を介して
降伏が生じる程度の逆バイアス電圧を印加している。こ
れにより、逆方向に微弱な降伏電流が流れ、ランダムな
雑音電圧が発生する。このようにツェナーダイオード８
を動作させることにより、ツェナ電圧を中心とした、ピ
ーク−トゥ−ピーク（peak-to-peak）で数十〜数百μＶ
程度のランダムな雑音電圧出力が得られ、これを乱数の
発生源としている。In FIG. 1, 5 is a noise generating circuit.
A reverse bias voltage that causes breakdown is applied to the pn junction of the Zener diode 8 via the resistor 11. As a result, a weak breakdown current flows in the opposite direction, and a random noise voltage is generated. Thus, the Zener diode 8
By operating the zener voltage, peak-to-peak (peak-to-peak) tens to hundreds of μV
A random noise voltage output is obtained, and this is used as the source of random numbers.
【０００８】具体的には、電源電圧Ｖｃｃを＋１２Ｖと
し、ツェナーダイオード８にはツェナ電圧が６．３Ｖと
電源電圧の約１／２であるものを用いた。ツェナーダイ
オード８には５６０ｋΩの抵抗器１１を介して逆バイア
ス電圧を印加することにより、約１０μＡの逆方向電流
が流れ、６．３Ｖを中心にpeak-to-peak電圧が約２００
μＶ、平均周波数が６０〜７０ｋＨｚ程度の雑音電圧が
発生する。（図２（ａ）参照）
雑音発生回路５で得られた雑音電圧は微弱であるので、
これを増幅回路１５を用いて電圧増幅する。具体的に
は、２段のオペアンプを用いている。この増幅回路１５
の電圧利得は約７４ｄＢで、６．３Ｖを中心としたpeak
-to-peak電圧が１Ｖ程度の増幅出力を得ることができ
る。（図２（ｂ）参照）
次に、増幅回路１５により増幅された雑音出力は、ハイ
パスフィルタ１７に供給され低周波成分が除去される。
ハイパスフィルタ１７のカットオフ周波数は、後述する
サンプリングの周波数の２倍程度であればよい。ハイパ
スフィルタ１７の出力は、比較回路２１に供給され、所
定の基準電圧を閾値としてハイレベル、ローレベルに分
けられ２値化される。Specifically, the power supply voltage Vcc was set to +12 V, and the Zener diode 8 used had a Zener voltage of 6.3 V, which was about 1/2 of the power supply voltage. By applying a reverse bias voltage to the Zener diode 8 through the resistor 11 of 560 kΩ, a reverse current of about 10 μA flows, and a peak-to-peak voltage of about 200 V is about 200 V.
A noise voltage of μV and an average frequency of about 60 to 70 kHz is generated. (See FIG. 2A) Since the noise voltage obtained by the noise generation circuit 5 is weak,
This is voltage-amplified using the amplifier circuit 15. Specifically, a two-stage operational amplifier is used. This amplifier circuit 15
The voltage gain is about 74dB, and the peak around 6.3V
An amplified output with a -to-peak voltage of about 1 V can be obtained. (See FIG. 2B) Next, the noise output amplified by the amplifier circuit 15 is supplied to the high-pass filter 17 and the low-frequency component is removed.
The cutoff frequency of the high pass filter 17 may be about twice the sampling frequency described later. The output of the high-pass filter 17 is supplied to the comparison circuit 21, and is binarized into high level and low level using a predetermined reference voltage as a threshold.
【０００９】増幅雑音出力は、接地電圧を中心にほぼ対
称であるので、接地電圧を基準電圧として増幅雑音電圧
の２値化を行うことができる。本実施例においては、基
準電圧として非常に安定している接地電圧を用いてい
る。すなわち、結合コンデンサ１９を用い、増幅雑音出
力の直流成分をカットした交流成分を比較回路２１に入
力している（図２（ｃ）参照）。これにより、接地電圧
（０Ｖ）を閾値とした２値化を行うことができる。この
構成においては、温度変化によってツェナ電圧が変化し
ても、直流成分が増減するのみで２値化には全く影響は
生じない。従って、比較回路２１の入力端には０Ｖを中
心にしたpeak-to-peak電圧が１Ｖ程度の増幅雑音電圧の
交流成分が入力され、接地電圧である０Ｖを閾値とした
２値化が行われる。Since the amplified noise output is substantially symmetrical with respect to the ground voltage, the amplified noise voltage can be binarized with the ground voltage as a reference voltage. In this embodiment, a very stable ground voltage is used as the reference voltage. That is, the AC component obtained by cutting the DC component of the amplified noise output using the coupling capacitor 19 is input to the comparison circuit 21 (see FIG. 2C). As a result, binarization can be performed with the ground voltage (0 V) as the threshold value. In this configuration, even if the Zener voltage changes due to temperature change, the DC component only increases or decreases, and the binarization is not affected at all. Therefore, the AC component of the amplified noise voltage having a peak-to-peak voltage of about 1V centered on 0V is input to the input terminal of the comparison circuit 21, and binarization is performed with 0V being the ground voltage as a threshold value. .
【００１０】比較回路２１の出力は、レベル変換回路２
３に入力され、後段のサンプリング回路２５の論理電圧
レベルに変換される。レベル変換回路２３の出力は、周
期性のないランダムな矩形波である（図２（ｄ）参
照）。この矩形波は、サンプリング回路２５に供給され
る。サンプリング回路２５は、入力矩形波の周波数に対
してある程度低い（数分の１程度以下の）一定周波数で
入力矩形波のサンプリングを行い、０及び１のビットか
らなる系列を得る。入力矩形波には周期性がなく、また
サンプリングのタイミングは入力矩形波の周波数とは独
立であるので、得られたビット系列は、０，１の各々の
発生確率が等しければ、真正乱数系列であることが期待
できる。The output of the comparison circuit 21 is the level conversion circuit 2
3 and is converted to the logic voltage level of the sampling circuit 25 at the subsequent stage. The output of the level conversion circuit 23 is a random rectangular wave with no periodicity (see FIG. 2D). This rectangular wave is supplied to the sampling circuit 25. The sampling circuit 25 samples the input rectangular wave at a constant frequency that is somewhat lower than the frequency of the input rectangular wave (about a fraction or less), and obtains a sequence of 0 and 1 bits. Since the input rectangular wave has no periodicity and the sampling timing is independent of the frequency of the input rectangular wave, the obtained bit sequence is a true random number sequence if the occurrence probabilities of 0 and 1 are equal. Can be expected to be.
【００１１】また、サンプリング回路２５において得ら
れた乱数系列の０及び１の各々の発生確率が等しくなる
ように平滑化処理をなす平滑化回路３５をサンプリング
回路２５の後段に設けている。平滑化は、インバランス
な０，１の系列を、ｘ1，ｘ2，ｘ3，…とし、得られる
乱数をｙとしたとき、Further, a smoothing circuit 35 that performs a smoothing process is provided in the subsequent stage of the sampling circuit 25 so that the occurrence probabilities of 0 and 1 of the random number sequence obtained in the sampling circuit 25 become equal. Smoothing is performed when the imbalanced sequence of 0 and 1 is x 1 , x 2 , x 3 , ... And the obtained random number is y,
【００１２】[0012]
【数１】 を用いて行うことができる。ここで、[Equation 1] Can be done using. here,
【００１３】[0013]
【外１】
は２を法とする和（排他的論理和）を表す演算である。
これにより得られるｙの系列はバランス性が改善される
ことが示される。すなわち、ｘ1，ｘ2，ｘ3，…の系列
中の０の発生確率をｐ，１の発生確率をｑ＝１−ｐと
し、ｙに関して０の出現確率をＰ，１の出現確率をＱ＝
１−Ｐとすると、ｙのインバランスは、
Ｐ−Ｑ＝（ｐ−ｑ）n
で与えられる。ここで、ｎは平滑化におけるブロックサ
イズである。ｎを大きくとれば、インバランス性は指数
関数的に小さくなる。[Outer 1] Is an operation representing a sum modulo 2 (exclusive OR).
It is shown that the resulting sequence of y has improved balance. That is, in the sequence of x 1 , x 2 , x 3 , ..., The occurrence probability of 0 is p, the occurrence probability of 1 is q = 1-p, and the occurrence probability of 0 for y is P, and the occurrence probability of 1 is Q. =
Assuming 1-P, the imbalance of y is given by P−Q = (p−q) n . Here, n is a block size in smoothing. The larger the value of n, the smaller the imbalance becomes exponentially.
【００１４】サンプリング回路２５において得られた
０，１からなる真正乱数の系列は、外部インタフェース
（図示していない）、例えばＲＳ−２３２Ｃインタフェ
ースなどを介して外部機器へ供給される。尚、サンプリ
ング周波数は、外部機器が必要とするビットレートに設
定する必要がある。次に、平滑化回路３５の出力端は、
ゲート回路４０及び乱数性判定回路に接続されている。
ゲート回路４０は、乱数性判定回路４１からゲートオン
指令を受けている限り、平滑化回路３５からの乱数出力
を外部出力端子（図示せず）に中継する。そして、乱数
性判定回路４１からゲートオフ指令を受けると、乱数出
力の中継を停止して、乱数データの外部への出力を停止
する。乱数性判定回路は、平滑化回路３５からの乱数デ
ータの乱数性を判定して、該乱数データが、十分なる乱
数性を備えていることを判定した場合、乱数データの出
力を可として、ゲート回路４０にゲートオン指令を供給
する。The true random number sequence consisting of 0 and 1 obtained in the sampling circuit 25 is supplied to an external device via an external interface (not shown), for example, an RS-232C interface. The sampling frequency needs to be set to a bit rate required by the external device. Next, the output end of the smoothing circuit 35 is
It is connected to the gate circuit 40 and the randomness determination circuit.
The gate circuit 40 relays the random number output from the smoothing circuit 35 to an external output terminal (not shown) as long as it receives the gate-on command from the randomness determination circuit 41. When receiving the gate-off command from the randomness determination circuit 41, the relay of the random number output is stopped and the output of the random number data to the outside is stopped. The randomness determination circuit determines the randomness of the random number data from the smoothing circuit 35, and when the random number data is determined to have sufficient randomness, it outputs the random number data and the gate A gate-on command is supplied to the circuit 40.
【００１５】次に、図３のフローチャートを参照しつ
つ、乱数性判定回路について説明する。 乱数性判定回
路４１は、平滑化回路３５からの乱数データ出力が、十
分なる乱数性を備えているのかどうかを判定して、もし
乱数データが十分なる乱数性を備えている限りゲートオ
ン指令を出力し、該乱数データが十分なる乱数性を備え
ていないと判断したときにはゲートオフ指令を発するの
である。乱数性判定回路４１は、例えば、マイクロプロ
セッサ（図示せず）によって、形成され、図３に示した
フローチャートによって表された乱数性判別サブルーチ
ンを実行することによって、かかる機能を達成する。Next, the randomness determination circuit will be described with reference to the flowchart of FIG. The randomness determination circuit 41 determines whether the random number data output from the smoothing circuit 35 has sufficient randomness, and outputs a gate-on command as long as the random number data has sufficient randomness. However, when it is determined that the random number data does not have sufficient randomness, a gate-off command is issued. The randomness determination circuit 41 is formed by, for example, a microprocessor (not shown), and executes the randomness determination subroutine represented by the flowchart shown in FIG. 3 to achieve such a function.
【００１６】即ち、このサブルーチンは、例えば、マイ
クロプロセッサのクロックによって周期的に実行される
メインルーチン（図示せず）によって、適当なタイミン
グにて割り込んで実行される。このサブルーチンにおい
ては、先ず、平滑化回路３５から発せられる乱数データ
ｍ（ｍは自然数）ビット分を、順次、取り込んで、所定
のメモリに書き込む（ステップＳ１）。そして、書き込
まれたｍビットの乱数データの出現頻度を求める。そし
て、乱数データの出現頻度が一定の範囲において一様に
分布しているや否やを例えば、Ｘ2検定を行うことによ
り、確認する（ステップＳ２）。もし、かかる出現頻度
の一様性が確認出来なかったときは、乱数データが乱数
性を欠くものであるとして上記したゲートオフ出力を指
令する（ステップＳ３）。そして、ブザー音等を発し
て、アラーム出力をなす（ステップＳ４）。That is, this subroutine is executed by being interrupted at an appropriate timing by a main routine (not shown) which is periodically executed by the clock of the microprocessor. In this subroutine, first, the random number data m (m is a natural number) bits generated from the smoothing circuit 35 are sequentially fetched and written in a predetermined memory (step S1). Then, the appearance frequency of the written m-bit random number data is obtained. Then, whether or not the appearance frequency of the random number data is uniformly distributed in a certain range is confirmed by, for example, performing an X 2 test (step S2). If the uniformity of the appearance frequency cannot be confirmed, the gate-off output is instructed as the random number data lacking randomness (step S3). Then, a buzzer sound or the like is emitted to output an alarm (step S4).
【００１７】ステップＳ２において、ｍビットの乱数デ
ータの出現頻度が一様であると判定した場合、次のステ
ップＳ５において、同一の値の乱数データが周期的に発
生して、取り込んだ乱数データが、非周期性を備えてい
るや否やを例えばＸ2検定により確認する。そして、取
り込んだ乱数データが、非周期性を充足していないと判
断した場合、ゲートオフ出力及びアラーム出力を指令す
るステップＳ３及びＳ４を実行する。ステップＳ５にお
いて、取り込んだ乱数データが非周期性を充足している
と判断した場合、次のステップＳ６を実行する。When it is determined in step S2 that the appearance frequency of the m-bit random number data is uniform, in the next step S5, random number data of the same value is periodically generated, and the fetched random number data is As soon as it has aperiodicity, it is confirmed by, for example, the X 2 test. Then, when it is determined that the captured random number data does not satisfy the aperiodicity, steps S3 and S4 for instructing the gate-off output and the alarm output are executed. When it is determined in step S5 that the taken-in random number data satisfies the aperiodicity, the next step S6 is executed.
【００１８】このステップＳ６においては、取り込んだ
ｍビットの乱数データの内、同一データの２次元的出現
確率を検定する。そして、この２次元的出現確率の分布
が非系列的な分布をしているや否やを確認する。換言す
れば、取り込んだ乱数データが非系列的であるというこ
とは、１の乱数データから次の乱数データが予測困難で
あるということである。In step S6, the probability of the two-dimensional appearance of the same m-bit random data that has been fetched is tested. Then, it is confirmed as soon as the distribution of the two-dimensional appearance probability has a non-sequential distribution. In other words, the fact that the received random number data is non-sequential means that it is difficult to predict the next random number data from one random number data.
【００１９】ステップＳ６において、取り込んだ乱数デ
ータの非系列性が確認できなかった場合、ステップＳ３
及びＳ４を実行する。一方、取り込んだ乱数データの非
系列性が確認された場合、ステップＳ７を実行してゲー
トオン出力をゲート回路４０に供給する。以上説明した
乱数性判別ルーチンにおいては、乱数性の要件として、
一様性、非周期性、非系列性の３つの要件を検定してい
るが、一様性が、最も重要であり、一様性を備えていれ
ば、乱数性を備えていると判断することとしても、実用
上問題ない場合も考えられる。If the non-sequentiality of the fetched random number data cannot be confirmed in step S6, step S3
And S4 are executed. On the other hand, when the non-sequentiality of the captured random number data is confirmed, step S7 is executed to supply the gate-on output to the gate circuit 40. In the randomness discrimination routine described above, the requirements for randomness are:
The three requirements of uniformity, non-periodicity, and non-sequentiality are tested. Uniformity is the most important, and if it has uniformity, it is judged to have randomness. In that case, it may be considered that there is no problem in practical use.
【００２０】また、ステップＳ４のアラーム出力におい
て、一様性、非周期性、非系列性のいずれの要件を欠い
ているのかを表示して故障修理の便に供することも出来
る。なんとなれば、「一様性」欠如の場合は物理乱数発
生器の部品の故障による特定の信号（値）の発生、ある
いは乱数を暗号システムの暗号鍵に使用した場合に、暗
号鍵の統計的予想に基づく暗号解読攻撃の事態が推測出
来る。また、「非同期性」欠如の場合は、物理乱数発生
器の部品の故障による特定の信号（値）の周期的発生、
物理乱数発生装置の乱数発生源であるノイズに装置内部
もしくは外部からクロックなどの周期的なノイズが付加
される事、あるいは乱数を暗号システムの暗号鍵に使用
した場合に、暗号鍵の統計的予想もしくは周期的予想に
基づく攻撃の事態が推測出来る。また、「非系列性」欠
如の場合は、物理乱数発生器の部品の故障による連続し
た特定の信号（値）の発生あるいは、乱数を暗号システ
ムの暗号鍵に使用した場合、古い暗号文分析により、暗
号鍵を予測する暗号解読攻撃の事態が推測出来るからで
ある。Further, in the alarm output of step S4, it is possible to display whether the requirement of uniformity, non-periodicity, or non-sequentiality is lacking, so that it can be used for the convenience of the repair. What happens is that if "uniformity" is lacking, a specific signal (value) is generated due to a failure of a part of the physical random number generator, or if the random number is used as the cryptographic key of the cryptographic system, the cryptographic key statistical We can infer the situation of a cryptanalysis attack based on the prediction. In the case of lack of "asynchronism", a specific signal (value) is periodically generated due to a failure of a component of the physical random number generator,
Statistical prediction of the encryption key when periodic noise such as a clock is added to the noise, which is the source of the random number of the physical random number generator, from inside or outside the device, or when the random number is used as the encryption key of the encryption system. Or the situation of the attack based on the periodic forecast can be guessed. In the case of lack of "non-sequentiality", generation of continuous specific signals (values) due to failure of parts of the physical random number generator, or when random numbers are used for the encryption key of the cryptographic system, old ciphertext analysis is performed. , Because the situation of the cryptanalysis attack that predicts the encryption key can be guessed.
【００２１】尚、図１においては平滑化回路３５をハー
ドウエアの構成として説明したが、実際はコンピュータ
のソフトウエアで容易に実現可能であり、コンピュータ
側で必要な程度（ブロックの大きさ）で行えば十分であ
る。以上の処理を行うことによって、より真正乱数に近
い０，１の系列を得ることができる。そして、平滑化回
路３５、乱数性判定回路４１の機能を１つのマイクロコ
ンピュータによって実行することも出来るのである。Although the smoothing circuit 35 has been described as a hardware configuration in FIG. 1, it can be easily realized by software of a computer in practice, and the smoothing circuit 35 can be implemented in a required degree (block size) on the computer side. That's enough. By performing the above processing, it is possible to obtain a series of 0 and 1 that is closer to a true random number. The functions of the smoothing circuit 35 and the randomness determination circuit 41 can be executed by one microcomputer.
【００２２】尚、上記実施例においては、雑音発生源と
してツェナーダイオードを用いた場合を例に説明した
が、これに限らず、例えば異種導電型の半導体接合を用
い、その降伏電流を雑音発生源として用いてもよい。更
に、ゲート４０は、例えばＲＳ−２３２Ｃインターフェ
ースの如きいわゆる外部インターフェース回路によって
構成することが出来、この場合、ゲートオフ指令は、Ｄ
ＴＲ（Data Terminal Ready)をオフにするが如き、いわ
ゆるディスエーブル信号に等価である。In the above embodiment, the case where the Zener diode is used as the noise generation source has been described as an example, but the present invention is not limited to this, and for example, a semiconductor junction of different conductivity type is used, and its breakdown current is generated by the noise generation source. You may use as. Further, the gate 40 can be constituted by a so-called external interface circuit such as an RS-232C interface, in which case the gate off command is D
This is equivalent to a so-called disable signal such as turning off TR (Data Terminal Ready).
【００２３】[0023]
【発明の効果】以上説明したことからも明らかな如く、
本発明による乱数生成装置においては、乱数データ出力
が、十分なる乱数性を備えているや否やを常時監視し
て、乱数性を充足していないことを判定した場合、乱数
データ出力を停止することとしているので、万一、乱数
生成装置が故障しても、乱数データに基づいて動作する
文書管理装置等が不適切な動作をすることを防止でき
る。As is apparent from the above description,
In the random number generation device according to the present invention, the random number data output is constantly monitored as soon as it has sufficient randomness, and when it is determined that the randomness is not satisfied, the random number data output is stopped. Therefore, even if the random number generation device fails, it is possible to prevent the document management device or the like that operates based on the random number data from performing inappropriate operation.
【００２４】従って、本装置を、例えばパーソナルコン
ピュータ等に「真性乱数発生エンジン」として組み込む
ことにより、デジタル署名アルゴリズムを用いた署名生
成のための「真性乱数（物理乱数）」を提供することが
できると共に、すなわち、従来用いられてきた擬似乱数
を用いた場合に比べはるかにセキュリティ確度の高い通
信を行うことが可能となる。Therefore, by incorporating this apparatus into a personal computer or the like as a "genuine random number generating engine", it is possible to provide "genuine random numbers (physical random numbers)" for signature generation using a digital signature algorithm. At the same time, that is, it is possible to perform communication with much higher security accuracy than in the case of using a pseudo random number that has been conventionally used.
【図１】本発明による乱数生成装置を示すブロック図で
ある。FIG. 1 is a block diagram showing a random number generation device according to the present invention.
【図２】図１に示された乱数生成装置の乱数生成動作を
説明する波形図である。2 is a waveform diagram illustrating a random number generation operation of the random number generation device shown in FIG.
【図３】図１に示された乱数生成装置の乱数性検定動作
の例を示すフローチャートである。3 is a flowchart showing an example of a randomness test operation of the random number generation device shown in FIG.
５ 雑音発生回路 ８ ツェナーダイオード １７ ハイパスフィルタ ２１ 比較回路 ２３ レベル変換回路 ２５ サンプリング回路 ３５ 平滑化回路 ４０ ゲート回路 ４１ 乱数性判定回路 5 Noise generation circuit 8 Zener diode 17 High-pass filter 21 Comparison circuit 23 Level conversion circuit 25 Sampling circuit 35 Smoothing circuit 40 gate circuit 41 Randomness determination circuit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−320780（ＪＰ，Ａ) 特開 平２−145010（ＪＰ，Ａ) 特開 平７−111420（ＪＰ，Ａ) 特開 平７−273613（ＪＰ，Ａ) 特開 平４−362809（ＪＰ，Ａ) 特開2000−194537（ＪＰ，Ａ) 特開2000−66592（ＪＰ，Ａ) 特開 平11−85472（ＪＰ，Ａ) 特開 平９−97170（ＪＰ，Ａ) 特開 平８−227682（ＪＰ，Ａ) 特開 平７−221798（ＪＰ，Ａ) 特開 平５−243922（ＪＰ，Ａ) 特開 昭53−138669（ＪＰ，Ａ) 実開 昭56−156134（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 7/58 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-8-320780 (JP, A) JP-A-2-145010 (JP, A) JP-A-7-111420 (JP, A) JP-A-7- 273613 (JP, A) JP 4-362809 (JP, A) JP 2000-194537 (JP, A) JP 2000-66592 (JP, A) JP 11-85472 (JP, A) JP Japanese Unexamined Patent Publication No. 9-97170 (JP, A) Japanese Unexamined Patent Publication No. 8-227682 (JP, A) Japanese Unexamined Patent Publication No. 7-221798 (JP, A) Japanese Unexamined Patent Publication No. 5-243922 (JP, A) Japanese Unexamined Patent Publication No. 53-138669 (JP , A) Actual development Sho 56-156134 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) G06F 7/58
Claims (8)
判定する判定手段と、 前記物理乱数データの一様性、非周期性及び非系列性の
いずれか１が充足されていないと判定された場合、前記
物理乱数データの次段への出力を禁止する禁止手段と、 前記判定手段の判定結果に基づいて、前記物理乱数デー
タの一様性、非周期性及び非系列性のいずれが充足され
ていないかを告知する告知手段と、を有することを特徴
とする乱数生成装置。1. A random number generation device , wherein random number generation means for generating physical random number data and uniformity, non-periodicity, and non-sequentiality of the physical random number data are provided.
Judgment means for judging, the uniformity of the physical random number data, aperiodicity and non-sequential
If it is determined that any one is not satisfied, the
Whether uniformity, non-periodicity, or non- sequentiality of the physical random number data is not satisfied based on the prohibition unit that prohibits the output of the physical random number data to the next stage and the determination result of the determination unit. random number generator characterized by having a notifying device for notifying a.
内の同一データ値の出現確率に基づいて、前記物理乱数
データの一様性、非周期性及び非系列性を判定すること
を特徴とする請求項１記載の乱数生成装置。2. The determining means determines the uniformity, non-periodicity, and non-sequentiality of the physical random number data based on the appearance probability of the same data value in the physical random number data. The random number generation device according to claim 1.
内の同一データ値の出現確率の一様性、非周期性、非系
列性、の順に検定することを特徴とする請求項１記載の
乱数生成装置。3. The determination means tests in the order of uniformity of appearance probability of the same data value in the physical random number data, non-periodicity, and non-sequentiality in this order. Random number generator.
素子と、降伏電流が生じる程の逆バイアス電圧を前記接
合に印加する逆バイアス印加手段と、前記接合を含む電
流路に生ずる雑音信号をサンプリングして得られるデジ
タル信号を乱数として出力するデジタル化回路と、から
なることを特徴とする請求項１記載の乱数生成装置。4. The random number generating means includes a semiconductor element including a junction, a reverse bias applying means for applying a reverse bias voltage enough to generate a breakdown current to the junction, and a noise signal generated in a current path including the junction. The random number generation device according to claim 1, further comprising a digitizing circuit that outputs a digital signal obtained by sampling as a random number.
と、前記増幅信号を所定の基準電圧と比較して２値化信
号を得る比較回路と、前記２値化信号をサンプリングし
て、０及び１からなるサンプリング値系列を得るサンプ
リング回路と、を有することを特徴とする請求項４記載
の乱数生成装置。5. An amplifier circuit for obtaining an amplified signal of the noise signal, a comparison circuit for comparing the amplified signal with a predetermined reference voltage to obtain a binarized signal, and a sampling circuit for sampling the binarized signal to obtain 0. and random number generation device according to claim 4, characterized in that it comprises a sampling circuit for obtaining a sampled value sequence consisting of 1, a.
であることを特徴とする請求項４又は５記載の乱数生成
装置。Wherein said semiconductor element, a random number generation device according to claim 4 or 5, wherein it is a Zener diode.
１の各々の発生確率が略等しくなるように前記基準電圧
を制御する制御手段を有することを特徴とする請求項５
記載の乱数生成装置。7. A claim characterized in that it has a control means for controlling the reference voltage so that each occurrence probabilities of 0 and 1 in the sampling value series are substantially equal 5
The described random number generator.
１の発生確率が略等しくなるように前記サンプリング値
系列を平滑化する手段を有することを特徴とする請求項
５記載の乱数生成装置。8. A means for smoothing the sampling value series so that the occurrence probabilities of 0 and 1 in the sampling value series are substantially equal to each other.
5. The random number generation device according to 5 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08297399A JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08297399A JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000276330A JP2000276330A (en) | 2000-10-06 |
| JP3447976B2 true JP3447976B2 (en) | 2003-09-16 |
Family
ID=13789170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08297399A Expired - Fee Related JP3447976B2 (en) | 1999-03-26 | 1999-03-26 | Random number generator with failure judgment function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3447976B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3502065B2 (en) | 2001-04-24 | 2004-03-02 | 株式会社三技協 | Random number generator |
| DE60224263T2 (en) * | 2002-07-01 | 2008-12-11 | Mitsubishi Denki K.K. | Determination of the statistical analysis of signals |
| JP3696209B2 (en) | 2003-01-29 | 2005-09-14 | 株式会社東芝 | Seed generation circuit, random number generation circuit, semiconductor integrated circuit, IC card and information terminal device |
| WO2004081786A1 (en) * | 2003-03-13 | 2004-09-23 | Leisure Electronics Technology Co.,Ltd. | Random number checking method and random number checker |
| JPWO2005124537A1 (en) * | 2004-06-18 | 2008-04-17 | 富士通株式会社 | Random number generation device, generation method, generator evaluation method, and random number use method |
| JP4678335B2 (en) * | 2006-05-30 | 2011-04-27 | Ｆｄｋ株式会社 | Physical random number generator |
| US8738675B2 (en) * | 2006-08-03 | 2014-05-27 | Salih Ergun | Random numbers generation using continuous-time chaos |
| JP2014075082A (en) * | 2012-10-05 | 2014-04-24 | Renesas Electronics Corp | Random number generator and random number generation method |
-
1999
- 1999-03-26 JP JP08297399A patent/JP3447976B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000276330A (en) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6571263B1 (en) | Random number generating apparatus | |
| US8769692B1 (en) | System and method for detecting malware by transforming objects and analyzing different views of objects | |
| US11861006B2 (en) | High-confidence malware severity classification of reference file set | |
| US20200204571A1 (en) | Malware detection in network traffic time series | |
| CN111447204B (en) | Weak password detection method, device, equipment and medium | |
| CN101490816A (en) | Plasma abnormal discharge diagnosis method, plasma abnormal discharge diagnosis system, and computer program | |
| JP3447976B2 (en) | Random number generator with failure judgment function | |
| CN109446814A (en) | Vulnerability detection method and device | |
| CN109936475A (en) | A kind of method for detecting abnormality and device | |
| CN114124476B (en) | Sensitive information leakage vulnerability detection method, system and device for Web application | |
| JP2003131867A (en) | Random number generation device | |
| JP2011041280A (en) | Surveillance of activity of electronic circuit | |
| US20220060492A1 (en) | Detecting anomalies in computer networks | |
| US20230123046A1 (en) | Malware propagation forecasting | |
| JP7136439B2 (en) | Detection method and detection device | |
| CN116307138A (en) | Electrical fire early warning method, device, terminal and medium based on federal learning | |
| JP2006019872A (en) | Encryption processing apparatus | |
| JP2005521155A (en) | Gap average online randomness test | |
| de Castro et al. | EVINCED: Integrity verification scheme for embedded systems based on time and clock cycles | |
| CN107590382A (en) | A kind of malware detection analysis method and device based on virtual machine Dynamic Execution | |
| CN110414251A (en) | Data monitoring method and device | |
| Yamashita et al. | Redshift: Manipulating signal propagation delay via continuous-wave lasers | |
| JPWO2019229883A1 (en) | Inspection device, inspection method, and inspection program | |
| US20240045962A1 (en) | Identifying relationships in data | |
| CN109214212A (en) | Information leakage protection method and device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |