JP4678335B2 - Physical random number generator - Google Patents
Physical random number generator Download PDFInfo
- Publication number
- JP4678335B2 JP4678335B2 JP2006149582A JP2006149582A JP4678335B2 JP 4678335 B2 JP4678335 B2 JP 4678335B2 JP 2006149582 A JP2006149582 A JP 2006149582A JP 2006149582 A JP2006149582 A JP 2006149582A JP 4678335 B2 JP4678335 B2 JP 4678335B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- number generation
- physical random
- physical
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
本発明は、暗号化通信、セキュリティ、統計、数値シュミレーション、確率抽選、アミューズメント等に用いて好適な乱数生成装置に関するものである。 The present invention relates to a random number generator suitable for use in encrypted communication, security, statistics, numerical simulation, probability lottery, amusement, and the like.
近年、通信技術の進歩や個人情報、電子取引等の取り扱いにより、大量のデータを処理(暗号化)したり確実な認証を行うために、セキュリティ通信分野等において高速で高品位な乱数が必要とされており、また、数値シュミレーションにおいても、CPUの高速化や並列処理の進歩、高精度高効率の追求等より、さらなる大量のデータを処理できるようになり、このため、高速で高品位な大量の乱数が必要とされている。 In recent years, high-speed and high-quality random numbers are required in the security communication field, etc. in order to process (encrypt) large amounts of data and perform reliable authentication due to advances in communication technology, handling of personal information, electronic transactions, etc. In numerical simulations, it is possible to process a larger amount of data by increasing the CPU speed, advances in parallel processing, and pursuing high precision and efficiency. Random numbers are needed.
乱数にはアルゴリズム(計算)による疑似乱数と自然界の物理現象を利用した物理乱数とがあるが、疑似乱数は初期値を与えたアルゴリズムで算出されるため、初期値やアルゴリズムが知られてしまうと、乱数列が予測されてしまう欠点がある。加えて、疑似乱数は乱数列に周期性を有するため、セキュリティやシュミレーション等の使用には不向な場合がある。 There are two types of random numbers: algorithmic (calculated) pseudo-random numbers and physical random numbers using physical phenomena in nature. Since pseudo-random numbers are calculated using an algorithm that gives initial values, the initial values and algorithms are known. There is a drawback that a random number sequence is predicted. In addition, since the pseudo-random number has periodicity in the random number sequence, it may be unsuitable for use such as security and simulation.
他方、物理乱数は、半導体内部の熱雑音に代表されるランダムな物理現象を元に生成されるため、疑似乱数のような初期値やアルゴリズムは不要であり、且つ、乱数列に周期性もないことから、乱数を予測することは不可能である。 On the other hand, physical random numbers are generated based on random physical phenomena typified by thermal noise inside the semiconductor, so initial values and algorithms such as pseudo-random numbers are unnecessary, and the random number sequence has no periodicity. Therefore, it is impossible to predict random numbers.
このような理由から、予測の困難さを必要とするセキュリティ通信分野や再現性を必要としない真の乱数を必要とする統計シュミレーション分野等においては、物理乱数の必要性が高まっている。 For these reasons, there is an increasing need for physical random numbers in the security communication field that requires difficulty in prediction and the statistical simulation field that requires true random numbers that do not require reproducibility.
物理乱数データは、乱数源としてダイオードやトランジスタ等の半導体内部で発生する電気的ノイズをフィルタリング、増幅、A/D変換やラッチ等の計測、データ化する回路にて生成されるのが一般的である。(特許文献1、特許文献2参照)
ところで、物理乱数を高速に生成するためには、乱数源となる電気的ノイズを高速に発生させて増幅し、確実にデータ化できる高速回路が必要であるが、回路の高速化には多大なコストと高度な回路技術が要求されるため、低コストで手軽に高速の物理乱数を得ることは困難であった。
また、高速化することにより、乱数源が不安定になったり、計測精度が低下したりして、生成される物理乱数の品質が低下する場合もある。
また、回路が故障した場合は、乱数を使用できなくなるばかりでなく、高価な回路であるから、修復コストも必然的に大きいものとなる。
By the way, in order to generate a physical random number at a high speed, a high-speed circuit capable of generating and amplifying electrical noise as a random number source at a high speed and converting it into data reliably is necessary. Since cost and advanced circuit technology are required, it is difficult to easily obtain high-speed physical random numbers at low cost.
In addition, by increasing the speed, the random number source may become unstable or the measurement accuracy may decrease, and the quality of the generated physical random number may decrease.
In addition, when a circuit breaks down, not only can random numbers be used, but the cost is inevitably high because the circuit is expensive.
また、物理乱数の高速化手段として、低速の物理乱数を記録媒体に保存しておいて、必要な時に一気に高速で出力する方法もあるが(特許文献1参照)、この方法は、保存できる乱数データの量に限界があるため、常時高速で乱数を使用する大規模なシュミレーションやセキュリティ、通信などの用途には使用できないという欠点がある。 Further, as a means for accelerating physical random numbers, there is a method of storing low-speed physical random numbers in a recording medium and outputting them at a high speed when necessary (see Patent Document 1). Since the amount of data is limited, there is a drawback that it cannot be used for large-scale simulation, security, communication, etc. that always use random numbers at high speed.
本発明は、このような従来の問題点に鑑み成されたもので、高品位の物理乱数を高速で生成できる安価で信頼性の高い物理乱数生成装置を提供することを目的としている。 The present invention has been made in view of such conventional problems, and an object thereof is to provide an inexpensive and highly reliable physical random number generator capable of generating high-quality physical random numbers at high speed.
すなわち、請求項1に記載の発明は、乱数生成クロックから、相互に同期して相関性のない乱数データを同時に生成するとともに、各々に生成乱数の品位を検定する第1乱数検定回路が設けられた複数(N個)の物理乱数生成回路と、当該物理乱数生成回路の前記第1乱数検定回路からの乱数検定状況が入力される制御部と、前記乱数生成クロックの前記N倍のクロック速度でセル乱数高速化クロックを生成するセル乱数高速化クロック生成回路と、前記物理乱数生成回路から乱数データ1〜Nが入力されるセレクタ、および前記セル乱数高速化クロック生成回路からのセル乱数高速化クロックが入力されるカウンタ、並びに前記制御部からの故障した前記物理乱数生成回路に対応する故障アドレス情報が入力されるレジスタを有する第1結合回路とを備えてなり、かつ前記第1結合回路は、前記乱数高速化クロックにより動作する前記カウンタの出力により前記セレクタのセレクトアドレスを順次切り替えて、入力された前記乱数データ1〜Nを1データ期間内において結合して一連の乱数として出力するとともに、前記レジスタに前記故障アドレス情報が保持されている場合に、前記カウンタが前記故障アドレス情報で指定されたアドレスを出力せずに、次のアドレスを出力することにより、前記一連の乱数データから不良乱数データのみを切り離すことを特徴としている。
That is, the invention according to
また、請求項2に記載の本発明は、請求項1に記載の物理乱数生成装置において、前記複数の物理乱数生成回路とは別の品位向上用物理乱数生成回路と、当該品位向上用物理乱数生成回路の乱数出力と前記複数の物理乱数生成回路の乱数出力の排他的論理和を行う排他的論理和回路とを備えることを特徴としている。 According to a second aspect of the present invention, there is provided the physical random number generation device according to the first aspect, wherein a physical random number generation circuit for improving quality different from the plurality of physical random number generation circuits, and the physical random number for improving the quality An exclusive OR circuit that performs an exclusive OR of the random number output of the generation circuit and the random number output of the plurality of physical random number generation circuits is provided.
また、請求項3に記載の本発明は、請求項1または請求項2に記載の物理乱数生成装置を1ブロックとする複数の物理乱数生成ブロックと、当該物理乱数生成ブロックの1データ期間内において、前記複数の物理乱数生成ブロックで生成されたそれぞれの乱数データを一連の乱数データに結合する第2結合回路とを備えることを特徴としている。 According to a third aspect of the present invention, there is provided a plurality of physical random number generation blocks each having the physical random number generation device according to the first or second aspect as one block, and within one data period of the physical random number generation block. And a second combining circuit for combining each random number data generated by the plurality of physical random number generation blocks into a series of random number data.
また、請求項4に記載の本発明は、請求項3に記載の物理乱数生成装置において、前記物理乱数生成ブロックの各々に設けられて生成乱数の品位を検定する第2乱数検定回路と、当該第2乱数検定回路の検定結果に基づいて不良の物理乱数生成ブロックを無効とする制御部とを備えることを特徴としている。
Further, the present invention described in
請求項1に記載の発明によれば、複数搭載した物理乱数生成回路を同時に作動すると、得られる乱数データの量は搭載個数倍となり、これを一連の乱数に結合すると乱数の生成速度は搭載個数倍に高速化されることになる。また、個々の物理乱数生成回路の乱数品質に若干の偏りがあっても、これらを一つに結合することにより、乱数の品質は向上する。
よって、高品位の物理乱数を高速で手軽に生成できる安価な物理乱数生成装置を実現することができる。
According to the first aspect of the present invention, when a plurality of mounted physical random number generation circuits are operated simultaneously, the amount of random number data obtained is multiplied by the number of mounted random numbers. The speed will be doubled. Even if the random number quality of individual physical random number generation circuits is slightly biased, the quality of random numbers is improved by combining them together.
Therefore, it is possible to realize an inexpensive physical random number generation device that can easily generate high-quality physical random numbers at high speed.
請求項2に記載の発明によれば、各物理乱数生成回路の乱数出力と別の物理乱数生成回路の乱数出力の排他的論理和が行われることにより、さらに品質が向上した乱数を得ることができる。 According to the second aspect of the invention, by performing an exclusive OR of the random number output of each physical random number generation circuit and the random number output of another physical random number generation circuit, a random number with further improved quality can be obtained. it can.
また、請求項1または2に記載の発明によれば、乱数検定回路により、不良の物理乱数回路を発見できるため、不良の物理乱数回路のみを交換することにより、効率的で的確な修復が行える。また、修復作業中も不良となった物理乱数生成回路を無効とし、正常な物理乱数生成回路にて乱数の生成を継続することが可能であるため、故障による影響を最小限に止めることができる。 In addition, according to the first or second aspect of the present invention, since a defective physical random number circuit can be found by the random number test circuit, efficient and accurate repair can be performed by replacing only the defective physical random number circuit. . In addition, it is possible to invalidate the physical random number generation circuit that became defective during repair work and continue generating random numbers with a normal physical random number generation circuit, thus minimizing the effects of failure. .
また、請求項3に記載の発明によれば、複数搭載した乱数生成ブロックを同時に作動すると、得られる乱数データ量はブロック個数倍となり、これを一連の乱数に結合すると乱数の生成速度は搭載個数倍に高速化されることになる。また、個々の乱数生成ブロックの乱数品質に若干の偏りがあったとしても、これらを一つに結合することにより、乱数の品質は向上する。
よって、より高品位の物理乱数をより高速で生成できる安価な物理乱数生成装置を実現することができる。
According to the third aspect of the present invention, when a plurality of mounted random number generation blocks are simultaneously operated, the amount of random number data obtained is multiplied by the number of blocks, and when this is combined with a series of random numbers, the random number generation speed is the number of mounted random numbers. The speed will be doubled. Moreover, even if there is a slight bias in the random number quality of individual random number generation blocks, the quality of random numbers is improved by combining them together.
Therefore, it is possible to realize an inexpensive physical random number generator that can generate higher-quality physical random numbers at higher speed.
また、請求項4に記載の発明によれば、乱数検定回路により、不良になった物理乱数生成ブロックを発見できるため、不良の物理乱数生成ブロックのみを交換することにより、効率的で的確な修復が行える。また、修復作業中も不良となった物理乱数生成ブロックを無効とし、正常な物理乱数生成ブロックにて乱数の生成を継続することが可能であるため、故障による影響を最小限に止めることができる。
Further, according to the invention of
以下、図1〜図7に基づいて本発明の物理乱数生成装置の実施形態を説明する。 Hereinafter, an embodiment of a physical random number generation device according to the present invention will be described with reference to FIGS.
図1、図3は、本実施形態の第1実施形態による物理乱数生成装置10の構成を示している。
図1に示すように、本実施形態の物理乱数生成装置10は、基本クロックより乱数生成クロックを生成する乱数生成クロック生成回路1と、基本クロックよりセル乱数高速化クロックを生成するセル乱数高速化クロック生成回路2と、乱数生成クロックに同期して乱数(物理乱数)データを生成する複数(N個)の物理乱数生成セル4(物理乱数生成回路4)と、これら複数の物理乱数生成セル4にて生成された乱数データ1〜Nを一つに結合してセル乱数高速化クロックに同期した一連の乱数出力を得る第1結合回路5と、この第1結合回路5の出力側に接続された第2検定回路6とを備える。複数の物理乱数生成セル4は互いに相関を持っていない。
1 and 3 show a configuration of the physical random
As shown in FIG. 1, a physical random
乱数生成クロック生成回路1およびセル乱数高速化クロック生成回路2は、何れも基本クロックの分周回路であって、セル乱数高速化クロックが乱数生成クロックのN倍(物理乱数生成セル4の搭載個数倍)のクロック速度になるように各分周回路1、2の分周比が設定されており、よって、複数の物理乱数生成セル4からの複数の乱数データ列を第1結合回路5にてセル乱数高速化クロックに同期して一つに結合することにより、元の乱数のN倍速の乱数が得られることになり、乱数生成速度の高速化が図れる。
The random number generation
図2は、物理乱数生成セル4を3個搭載した場合の物理乱数生成装置10の動作を示している。
図2中の「通常時」に示すように、乱数生成クロックに同期して各乱数生成セルA、B、Cより生成された乱数データAn、乱数データBn、乱数データCnは第1結合回路5において乱数高速化クロック(セル乱数高速化クロック)に同期して一連の乱数データAn、Bn、Cnに結合され、3倍速の乱数となって出力される。
FIG. 2 shows the operation of the physical random
As shown in “normal time” in FIG. 2, the random number data An, the random number data Bn, and the random number data Cn generated from the random number generation cells A, B, and C in synchronization with the random number generation clock are supplied to the
上記第1結合回路5は、図4に示すように、カウンタ12とセレクタ11とを備える。カウンタ12のクロック入力端子CKには、乱数高速化クロック(セル乱数高速化クロック)が入力され、リセット端子RESET1には、乱数生成クロックが入力されている。他方、セレクタ11の入力端子IN(1)〜(N)には、乱数データ1〜Nが入力され、セレクトアドレス端子Sには、カウンタ12のカウント出力(セレクタアドレスデータ)が入力されている。
As shown in FIG. 4, the
上記構成において、乱数高速化クロックによりカウンタ12を動作させ、そのカウント出力によりセレクタ11のセレクトアドレスを順次切り替えることにより、入力された複数の乱数データ1〜Nを1データ期間内において結合して一連の乱数として高速に出力することができる。1データ期間内における乱数データ1〜Nの結合が完了するとカウンタ12は乱数生成クロックにてリセットされるため、次の1データ期間内における乱数データ1〜Nの新たな結合動作行われ、この結合動作が乱数生成クロック毎に繰り返し行われる。これにより、乱数の高速出力が継続的に行われる。
In the above configuration, the
図1の第2乱数検定回路6は、第1結合回路5より出力された乱数の品質(乱数の一様性)を検定するもので、例えば、乱数検定規格FIPS140−2の「Monobit Test」、「Porker Test」、「Runs Test」、「Long Runs Test」等の公知の方法も採用することができる。乱数検定結果は、乱数検定状況として出力され、検定不合格の場合は故障とみなされる。
The second random number test circuit 6 in FIG. 1 tests the quality (randomness uniformity) of the random numbers output from the
また、上記乱数検定回路6と同様の回路が各物理乱数生成セル4の内部にも第1検定回路(図示せず)として搭載されており、装置起動時や動作中の必要時に各乱数検定回路により乱数品質の検定が実施されるようになっている。
第1検定回路による乱数検定処理で物理乱数生成セル4の故障が発見された場合は、故障した物理乱数生成セル4が切り離されて(無効にされて)他の正常な物理乱数生成セル4にて乱数の生成が継続されるようになっている。
Further, a circuit similar to the random number test circuit 6 is also mounted as a first test circuit (not shown) in each physical random
When a failure of the physical random
例えば、図2の「故障時」では、乱数検定処理により乱数生成セルBの故障が発見された場合の2通りの処理(イ)と(ロ)が示されている。
(イ)の場合は、第1結合回路5において各乱数生成セル4の乱数データを乱数高速化クロック(セル乱数高速化クロック)にて結合する際、故障の乱数セルBを切り離すと共に、正常な乱数生成セル4に同期するように乱数高速化クロックの速度を遅くする方法であり、(ロ)の場合は、故障した乱数生成セル4からの乱数データを出力するタイミングである乱数高速化クロックを間引いて正常な乱数生成セル4の生成乱数のみを乱数高速化クロックに同期させて出力する方法である。
For example, “at the time of failure” in FIG. 2 shows two processes (A) and (B) in the case where a failure of the random number generation cell B is found by the random number test process.
In the case of (a), when the random number data of each random
図4に示す第1結合回路5には、上述した故障時の動作を行うためのレジスタ13が搭載されている。
このレジスタ13の入力端子INには制御部30からの故障アドレス情報が入力され、その出力(故障アドレスデータ)が上述したカウンタ12に入力され、カウンタ12のカウント動作を制御するようになっている。
制御部30は、本物理乱数生成装置10を統括制御する回路で、この制御部30には各乱数検定回路からの乱数検定状況が入力されており、この乱数検定状況により故障発生箇所を全て把握できるようになっている。
The
The failure address information from the
The
故障発生時、制御部30よりどの乱数データを切り離すかを示す故障アドレス情報が結合回路5に入力され、結合回路5内のレジスタ13に保持される。この故障アドレス情報は、上述したセレクタ11に入力される複数の乱数データ1〜Nの内の不良乱数データに対応するセレクトアドレスを指定している。
カウンタ12は、乱数高速化クロックに同期してカウント動作し、セレクタアドレスを順次更新していくが、レジスタ13に故障アドレス情報が保持されている場合は、この故障アドレス情報で指定されたアドレスは出力せずに、次のアドレスを出力することにより、正常な乱数データだけが出力されるように制御されている。この制御により、一連の乱数データより不良乱数データのみを切り離すことができる。
When a failure occurs, failure address information indicating which random number data is to be separated from the
The
以上のように、第1実施形態による物理乱数生成装置10では、複数搭載した物理乱数生成セル4を同時に作動すると、得られる乱数データ量は搭載個数倍となり、これを一連の乱数に結合すると乱数の生成速度は搭載個数倍に高速化されることになる。
また、個々の物理乱数生成セルの乱数品質に若干の偏り(一様性のずれ)があっても、これらが一つに結合されることにより、乱数の品質は向上する。よって、従来のように、高速な乱数源や高速な回路を用いることなく、目的とする乱数生成速度より低い乱数生成速度の安価な物理乱数生成セルを用いて、高品位の物理乱数を高速で大量に生成できる安価な物理乱数生成装置を実現することができる。
As described above, in the physical random
Further, even if there is a slight deviation (uniformity in uniformity) in the random number quality of individual physical random number generation cells, these are combined into one, thereby improving the quality of the random number. Therefore, high-quality physical random numbers can be generated at high speed by using inexpensive physical random number generation cells with a random number generation speed lower than the target random number generation speed without using a high-speed random number source or high-speed circuit as in the past. An inexpensive physical random number generator that can generate a large amount can be realized.
加えて、第1乱数検定回路により各物理乱数生成セル4を監視し、故障が発生した時は、不良になった物理乱数生成回路4のみを交換することにより修復できるため、効率的で的確な修復が可能となる。また、修復作業中も不良の物理乱数生成セル4を切り離して正常な物理乱数生成セル4にて乱数の生成を継続することが可能であるため、故障による影響を最小限に止めることができる。
また、第2乱数検定回路6により、上記した複数の物理乱数生成セル4以外の故障要因(セル乱数高速化クロック生成回路2、第1結合回路5、各回路間の配線系統)による最終乱数出力の不良を発見することが可能である。この場合は、物理乱数生成装置10(後述する物理乱数生成ブロック10)を停止し、正常なものに交換する必要がある。
In addition, each physical random
Further, the second random number test circuit 6 outputs a final random number due to a failure factor other than the plurality of physical random
また、本実施形態の物理乱数生成装置10では、図3に示すように、上述した複数の物理乱数生成セル4の他に乱数生成クロックに同期して乱数を生成する新たな物理乱数生成セル7(品位向上用物理乱数生成セル7)が設けられている。
複数の物理乱数生成セル4の乱数出力(第1結合回路5の乱数出力)とこの品位向上用物理乱数生成セル7の乱数出力との排他的論理和が行われることにより、得られる乱数はさらに品位が向上する。
Further, in the physical random
By performing an exclusive OR operation between the random number output of the plurality of physical random number generation cells 4 (random number output of the first combination circuit 5) and the random number output of the physical random
次に、図5、図6により本発明の第2実施形態による物理乱数生成装置20を説明する。
Next, the physical random
第2実施形態の物理乱数生成装置20は、上述した第1実施形態による物理乱数生成装置10を一ブロックとした複数(M個)の物理乱数生成ブロック10と第2結合回路15を用いて図1と同様に構成されたものであり、且つ、当物理乱数生成装置20における複数の乱数データの結合は、上述した第1実施形態と同様の制御形態にて行われる。
但し、本構成では、各物理乱数生成ブロック10内の乱数生成クロック生成回路1とセル乱数高速化クロック生成回路2は削除され、これらに替え、乱数生成クロックを生成するための乱数生成クロック生成回路1と、セル乱数高速化クロックを生成するためのセル乱数高速化クロック生成回路2と、ブロック乱数高速化クロックを生成するためのブロック乱数高速化クロック生成回路3の3つの分周回路が新たに設けられている。
The physical random
However, in this configuration, the random number generation
ここで、セル乱数高速化クロックは、乱数生成クロックのN倍(物理乱数生成セル4の搭載個数倍)のクロック速度が得られ、ブロック乱数高速化クロックは、セル乱数高速化クロックのM倍(物理乱数生成ブロック10の搭載個数倍)のクロック速度が得られるように、それぞれ分周回路1〜3の分周比が設定されている。よって、物理乱数生成ブロック10からの乱数データ1〜Mを第2結合回路15にて結合することによりM倍速の乱数が得られ、乱数生成の高速化が図れる。
すなわち、本構成では、最終的に物理乱数生成セル4の乱数生成速度のN×M倍の速度で乱数を得ることができ、高品位の乱数をより高速で大量に生成できる物理乱数生成装置20を実現することができる。
Here, the cell random number acceleration clock has a clock speed that is N times the random number generation clock (multiple times the number of physical random
That is, in this configuration, a random number can be finally obtained at a speed N × M times the random number generation speed of the physical random
また、本構成では、更なる高速化の要求に対しても、同様な手法により物理乱数生成ブロック10を必要数組み合わせることにより対応可能である。
制御部30は、起動時に物理乱数生成セル4および物理乱数生成ブロック10の個数を自動認識し、物理乱数生成セル4に対する乱数生成クロックとセル乱数出力の高速化クロックの条件、物理乱数生成ブロック10に対するブロック乱数出力の高速化クロック条件、すなわち、乱数生成クロック生成回路1、セル乱数高速化クロック生成回路2、ブロック乱数高速化クロック生成回路3の各分周回路の分周比を自動設定する。
Further, in this configuration, it is possible to cope with a request for further speedup by combining the required number of physical random number generation blocks 10 by the same method.
The
次に、物理乱数生成装置20における乱数品質の検定処理について説明する。
物理乱数生成装置20は、複数の乱数生成単位(乱数生成セル4、物理乱数生成ブロック10、物理乱数生成装置20)で構成され、各々に乱数検定回路が設けられていると共に、装置起動時および必要時に各々乱数生成単位で乱数検定回路による乱数品質の検定処理が実施されるようになっている。
Next, the random number quality verification process in the physical
The physical random
物理乱数生成セル4の検定処理は、上述した物理乱数生成セル4内の第1乱数検定回路(図示せず)で行われ、物理乱数生成ブロック10の検定処理は第2乱数検定回路6(図1、図3参照)で行われ、最終出力段となる物理乱数生成装置20の検定処理は図5に示す第3乱数検定回路16で行われる。
The test process of the physical random
故障が発生した物理乱数生成セル4の識別情報は、乱数検定状況によりこれが搭載されている物理乱数生成ブロック10に発信、記録されると共に、制御部30に記録される。また、故障が発生した物理乱数生成ブロック10の識別情報は乱数検定状況により制御部30に発信、記録される。
The identification information of the physical random
このようにして、各乱数生成単位での故障箇所は制御部30よって的確に把握され、故障発生箇所に応じた下記(1)〜(3)の制御が行われる。
(1)物理乱数生成セル4の故障の場合は、故障した物理乱数生成セル4が切り離され、他の正常な物理乱数生成セル4にて乱数生成が続行される。
(2)物理乱数生成ブロック10の故障の場合は、故障した物理乱数生成ブロック10が切り離され、他の正常な物理乱数生成ブロック10にて乱数生成が続行される。
(3)物理乱数生成装置20の故障(外部に出力する最終乱数の不良)の場合は、装置全体を停止させる。
In this way, the failure location in each random number generation unit is accurately grasped by the
(1) In the case of a failure of the physical random
(2) In the case of a failure of the physical random
(3) In the case of a failure of the physical random number generation device 20 (defective final random number output to the outside), the entire device is stopped.
故障時の処理は、それぞれ対応する第1結合回路5、或いは第2結合回路15において行われる。尚、第2結合回路15による故障時の処理(故障部分の切り離しや乱数高速化クロックの変更等)は、上述した第1結合回路5による処理形態と同じ制御形態で成される。
Processing at the time of failure is performed in the corresponding
図6は、乱数の品質検定処理において、上述した(2)物理乱数生成ブロック10で故障が発生した場合の動作を示している。
図6によれば、故障した物理乱数生成ブロック1から乱数検定異常情報(乱数検定状況)が発信され、これを検知した制御部30は、第2結合回路15に結合条件変更命令(故障アドレス情報)を送出すると共に、ブロック乱数高速化クロック生成回路3の乱数高速化クロック条件を変更する。第2結合回路15では、故障アドレス情報に基づいて故障した物理乱数生成ブロック1が切り離されると共に、再設定された乱数高速化クロックに同期して最終乱数が継続的に出力される。
また、同時に、制御部30より各故障の状況がアラーム情報として外部へ出力される。
FIG. 6 shows an operation in the case where a failure occurs in the above-described (2) physical random
According to FIG. 6, random number test abnormality information (random number test status) is transmitted from the failed physical random
At the same time, the status of each failure is output from the
このように、第2乱数検定回路により、各物理乱数生成ブロック10を監視して、故障が発見された場合は、不良になった物理乱数生成ブロック10のみを交換することにより修復できるため、効率的で的確な修復が可能となる。また、修復作業中も不良となった物理乱数生成ブロックを切り離して正常な物理乱数生成ブロック10にて乱数の生成を継続することが可能であるため、故障による影響を最小限に止めることができる。
In this way, each physical random
図7は、本発明の乱数高速化技術を用いて作製した高速物理乱数生成モジュールである。
この高速物理乱数モジュール40は、物理乱数生成IC41が複数個搭載された実装プリント基板42を乱数生成ブロック42とし、結合回路および制御部を含む乱数結合部43において搭載された複数の物理乱数生成IC41の乱数データと品位向上用に設けられた物理乱数生成ICの乱数出力を排他的論理和し、高速乱数として出力するように構成されている。
FIG. 7 shows a high-speed physical random number generation module manufactured using the random number acceleration technology of the present invention.
The high-speed physical
この乱数生成ブロック42を目的の乱数生成速度が得られる個数分用意し、制御部44の乱数結合制御部45(CPU搭載)にて全ての乱数を結合すると共に、FIFOメモリ46を通し、I/Oコントローラ47による、例えば、USB、PCI等のインターフェース制御にて、最終の高速乱数出力として外部I/Oバスにより一定速度で出力するように構成されている。
This random
4 物理乱数生成回路(物理乱数生成セル)
5 第1結合回路
6 第2乱数検定回路
7 品位向上用物理乱数生成回路(品位向上用物理乱数生成セル)
8 排他的論理和回路
10 物理乱数生成装置(物理乱数生成ブロック)
15 第2結合回路
20 物理乱数生成装置
30 制御部
4 Physical random number generation circuit (physical random number generation cell)
5 First coupling circuit 6 Second random
8 Exclusive OR
15
Claims (4)
かつ前記第1結合回路は、前記乱数高速化クロックにより動作する前記カウンタの出力により前記セレクタのセレクトアドレスを順次切り替えて、入力された前記乱数データ1〜Nを1データ期間内において結合して一連の乱数として出力するとともに、前記レジスタに前記故障アドレス情報が保持されている場合に、前記カウンタが前記故障アドレス情報で指定されたアドレスを出力せずに、次のアドレスを出力することにより、前記一連の乱数データから不良乱数データのみを切り離すことを特徴とする物理乱数生成装置。 A plurality of (N) physical random number generation circuits provided with a first random number test circuit that simultaneously generates non-correlated random number data from a random number generation clock and that tests the quality of the generated random numbers. And a control unit to which the random number test status from the first random number test circuit of the physical random number generation circuit is input, and a cell random number high-speed clock that generates a cell random number acceleration clock at a clock speed N times the random number generation clock The random number data 1 to N from the physical random number generation circuit, the counter to which the cell random number acceleration clock from the cell random number clock generation circuit is input, and the control unit A first coupling circuit having a register to which failure address information corresponding to the failed physical random number generation circuit is input ,
The first combining circuit sequentially switches the select addresses of the selectors according to the output of the counter operated by the random number acceleration clock, and combines the input random number data 1 to N within one data period. When the failure address information is held in the register, the counter outputs the next address without outputting the address specified by the failure address information. A physical random number generator characterized in that only defective random number data is separated from a series of random number data .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149582A JP4678335B2 (en) | 2006-05-30 | 2006-05-30 | Physical random number generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006149582A JP4678335B2 (en) | 2006-05-30 | 2006-05-30 | Physical random number generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007323135A JP2007323135A (en) | 2007-12-13 |
JP4678335B2 true JP4678335B2 (en) | 2011-04-27 |
Family
ID=38855922
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006149582A Expired - Fee Related JP4678335B2 (en) | 2006-05-30 | 2006-05-30 | Physical random number generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4678335B2 (en) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5191727B2 (en) * | 2007-12-21 | 2013-05-08 | 株式会社ジャパンディスプレイイースト | Display device |
JP5341690B2 (en) | 2009-09-14 | 2013-11-13 | 株式会社日立製作所 | Physical random number generator |
KR101402392B1 (en) * | 2010-08-03 | 2014-06-03 | 어드밴테스트 (싱가포르) 피티이. 엘티디. | Bit sequence generator |
JP6201234B2 (en) * | 2013-09-03 | 2017-09-27 | Necスペーステクノロジー株式会社 | Digital modulation / demodulation method and system |
JP5586807B1 (en) * | 2014-04-11 | 2014-09-10 | 雅紀 廣石 | Random number generator, random number data processor, and program |
JP6423277B2 (en) * | 2015-01-09 | 2018-11-14 | 株式会社メガチップス | Random number generation apparatus and random number generation method |
JP2018112861A (en) * | 2017-01-11 | 2018-07-19 | キヤノン株式会社 | Random number generating device and integrated circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736673A (en) * | 1993-07-20 | 1995-02-07 | Canon Inc | Random-number generator, communication system using the same and device therefor |
JP2000276330A (en) * | 1999-03-26 | 2000-10-06 | Syst Kogaku Kk | Random number generating device equipped with fault judging function |
JP2001290634A (en) * | 2000-04-04 | 2001-10-19 | Fuji Film Microdevices Co Ltd | Device and method for generating physical random number |
WO2004017191A1 (en) * | 2002-08-14 | 2004-02-26 | Institute For Advanced Studies Co., Ltd. | Random number generator and random number generation method |
-
2006
- 2006-05-30 JP JP2006149582A patent/JP4678335B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0736673A (en) * | 1993-07-20 | 1995-02-07 | Canon Inc | Random-number generator, communication system using the same and device therefor |
JP2000276330A (en) * | 1999-03-26 | 2000-10-06 | Syst Kogaku Kk | Random number generating device equipped with fault judging function |
JP2001290634A (en) * | 2000-04-04 | 2001-10-19 | Fuji Film Microdevices Co Ltd | Device and method for generating physical random number |
WO2004017191A1 (en) * | 2002-08-14 | 2004-02-26 | Institute For Advanced Studies Co., Ltd. | Random number generator and random number generation method |
Also Published As
Publication number | Publication date |
---|---|
JP2007323135A (en) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4678335B2 (en) | Physical random number generator | |
US6738794B2 (en) | Parallel bit correlator | |
JPS613400A (en) | Method and apparatus for testing high-density on chip | |
JP2002032998A (en) | Fault analyzing device for semiconductor memory | |
US11074370B2 (en) | Information processing system, information processing device, and method for controlling information processing device | |
JP2006318115A (en) | Semiconductor storage device, semiconductor storage device functional test method, and electronic device comprising semiconductor storage device | |
JP2004077471A (en) | System for simultaneous test of different types of semiconductor devices | |
US10401419B2 (en) | Failure detection circuit, failure detection system and failure detection method | |
TWI410977B (en) | Testing module, testing apparatus and testing method | |
US8341471B2 (en) | Apparatus and method for synchronization within systems having modules processing a clock signal at different rates | |
CN111736062A (en) | Test system and test method | |
JP4817646B2 (en) | Custom IC verification apparatus and verification method | |
US7925944B2 (en) | Semiconductor device | |
US7240260B2 (en) | Stimulus generation | |
JP2000091388A (en) | Remedy decision system of ic tester | |
JP2009245021A (en) | Connection checking method, programmable device, and circuit structure file generation program | |
JP2008020238A (en) | Signal process device and tester for semiconductor integrated circuit | |
US7020570B2 (en) | Accelerated test method and system | |
JP2001236799A (en) | Semiconductor device and its test method | |
JP2002062340A (en) | Semiconductor testing apparatus | |
JP3049822B2 (en) | Fault selection sequence controller | |
JP2006079678A (en) | Memory test circuit and memory test method | |
JP5255710B1 (en) | Defect information storage device and test system | |
JP2000137997A (en) | Fail data memory circuit for semiconductor testing device | |
JP5522380B2 (en) | Program for optimizing the number of diagnostic test patterns for semiconductor integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110105 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4678335 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |