JP2000269306A - Manufacture of semiconductor device and manufacturing apparatus therefor - Google Patents

Manufacture of semiconductor device and manufacturing apparatus therefor

Info

Publication number
JP2000269306A
JP2000269306A JP7349999A JP7349999A JP2000269306A JP 2000269306 A JP2000269306 A JP 2000269306A JP 7349999 A JP7349999 A JP 7349999A JP 7349999 A JP7349999 A JP 7349999A JP 2000269306 A JP2000269306 A JP 2000269306A
Authority
JP
Japan
Prior art keywords
image
magnification
semiconductor
semiconductor chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7349999A
Other languages
Japanese (ja)
Inventor
Haruyoshi Ono
晴義 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Quantum Devices Ltd
Original Assignee
Fujitsu Quantum Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Quantum Devices Ltd filed Critical Fujitsu Quantum Devices Ltd
Priority to JP7349999A priority Critical patent/JP2000269306A/en
Publication of JP2000269306A publication Critical patent/JP2000269306A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing device of a structure, wherein semiconductor chips can be picked up with high accuracy and at high speed without generating leftover semiconductor chips, and, at the same time, a high-accuracy visual inspection can be made, and to provide a manufacturing method of the semiconductor device. SOLUTION: A semiconductor device manufacturing apparatus has a movable stage 12, a chip mounting means which is mounted on the stage 12 and is mounted with a plurality of semiconductor chips, a first imaging means 36 which enlarges a first region on the chip mounting means at a first magnification to image the first region, a second imaging means 44 which enlarges a second region within the first region at a second magnification higher than the first magnification to image the second region, and a control means 46 which calculates each position of the chips within the first region on the basis of a first image imaged by the means 36, images one semiconductor chip with the calculated position within the first region by the means 44, and positions the position of the one semiconductor chip at a prescribed position by moving the stage 12 on the basis of a second image imaged by the means 44.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
装置及び製造方法に係り、特に、半導体チップをピック
アップする半導体装置の製造装置及び製造方法に関す
る。
The present invention relates to an apparatus and a method for manufacturing a semiconductor device, and more particularly to an apparatus and a method for manufacturing a semiconductor device for picking up a semiconductor chip.

【0002】[0002]

【従来の技術】半導体装置の製造工程においては、製造
された半導体チップの良否を判断すべく、外観検査など
の特性検査が行われる。殊に、半導体レーザ装置の場合
には、レーザの発光特性を検査する必要があり、発光特
性は、ウェハ全体として検査できないため、半導体チッ
プ単体として検査する必要がある。
2. Description of the Related Art In a manufacturing process of a semiconductor device, a characteristic inspection such as an appearance inspection is performed to judge the quality of a manufactured semiconductor chip. In particular, in the case of a semiconductor laser device, it is necessary to inspect the light emission characteristics of the laser, and since the light emission characteristics cannot be inspected as a whole wafer, it is necessary to inspect the semiconductor chip as a single semiconductor chip.

【0003】半導体チップの検査においては、ステージ
上に複数載置された半導体チップが外観検査されて、チ
ップピックアップハンドを用いてピックアップされ、所
定の特性検査ステージに搬送されていた。
In the inspection of semiconductor chips, a plurality of semiconductor chips mounted on a stage are inspected for appearance, picked up using a chip pick-up hand, and conveyed to a predetermined characteristic inspection stage.

【0004】半導体チップをピックアップする際には、
チップピックアップハンドによりピックアップできるよ
う所定の位置に半導体チップを位置決めすることが必要
である。半導体チップを位置決めするための従来の光学
系を図7を用いて説明する。図7(a)は、半導体チッ
プの位置合わせのための従来の光学系を示す概念図であ
り、図7(b)は、光学レンズで拡大された像を示す概
念図である。
When picking up a semiconductor chip,
It is necessary to position a semiconductor chip at a predetermined position so that it can be picked up by a chip pick-up hand. A conventional optical system for positioning a semiconductor chip will be described with reference to FIG. FIG. 7A is a conceptual diagram showing a conventional optical system for aligning a semiconductor chip, and FIG. 7B is a conceptual diagram showing an image enlarged by an optical lens.

【0005】図7(a)に示すように、半導体チップが
載置されるステージ112上には、低倍率の光学レンズ
132が設けられている。低倍率の光学レンズ132で
拡大された像は、CCDカメラ134により撮像され、
撮像された画像は画像処理部136に入力される。画像
処理部136で処理された画像はCPUユニット146
に入力される。CPUユニット146は、ステージ11
2を制御し、半導体チップ135を所定の位置に位置決
めする。
As shown in FIG. 7A, a low-magnification optical lens 132 is provided on a stage 112 on which a semiconductor chip is mounted. The image enlarged by the low-magnification optical lens 132 is captured by the CCD camera 134,
The captured image is input to the image processing unit 136. The image processed by the image processing unit 136 is transmitted to the CPU unit 146.
Is input to The CPU unit 146 controls the stage 11
2 to position the semiconductor chip 135 at a predetermined position.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図7に
示すような従来の光学系では低倍率のレンズ132が用
いられているため、高精度な位置決めができなかった。
とくに、近時では、半導体チップの微細化が進められて
おり、かかる微細な半導体チップに対しては、より高精
度の位置決めが必要とされるとともに、高精度の外観検
査(キズ、ワレ及びクラックなど)が必要とされる。ま
た、GaAs系の基板を用いた半導体チップはピックア
ップされる際の衝撃に弱いため、不要な衝撃が基板に加
わらないよう、より高精度な位置決めが求められてい
た。
However, in the conventional optical system as shown in FIG. 7, since a low-magnification lens 132 is used, high-precision positioning cannot be performed.
In particular, in recent years, the miniaturization of semiconductor chips has been advanced, and for such fine semiconductor chips, higher-precision positioning is required, and high-precision visual inspection (scratch, crack and crack) is performed. Etc.) are required. Further, since a semiconductor chip using a GaAs-based substrate is vulnerable to an impact at the time of being picked up, higher-precision positioning has been required to prevent unnecessary impact from being applied to the substrate.

【0007】ここで、高精度な位置決めや外観検査を行
うためには、図8(a)に示すような高倍率の光学レン
ズ133を用いて位置決めすることが考えられる。
Here, in order to perform highly accurate positioning and appearance inspection, it is conceivable to perform positioning using a high-magnification optical lens 133 as shown in FIG.

【0008】しかし、高倍率の光学レンズ133を用い
た場合には、図8(b)に示すように視野が狭くなって
しまい、以下のような問題が生じる。
However, when the high-magnification optical lens 133 is used, the field of view becomes narrow as shown in FIG. 8B, and the following problems occur.

【0009】図9(a)は、半導体チップ135がチッ
プリング126上に張られたビニールシート(図示せ
ず)上に載置されている状態を示している。本来、視野
150は、図9(b)に示すような軌道Aに沿って右方
向に移動して順次位置合わせをして半導体チップ135
をピックアップし、この後、軌道Bに沿って左方向に移
動して順次位置合わせをして半導体チップ135をピッ
クアップすることが望ましい。
FIG. 9A shows a state where the semiconductor chip 135 is placed on a vinyl sheet (not shown) stretched on the chip ring 126. Originally, the visual field 150 moves rightward along the trajectory A as shown in FIG.
Then, it is desirable that the semiconductor chip 135 be picked up by moving to the left along the trajectory B and performing sequential alignment.

【0010】しかし、高倍率の狭い視野150を用いて
半導体チップ135を検索してピックアップする場合に
は、図9(b)に示すように、必ずしも軌道Aに沿って
半導体チップ135をピックアップすることができず、
視野150内にある半導体チップ135に沿って視野1
50が移動し、視野150が隣接する軌道Bの近傍に移
行してしまうことがあった。例えば、図9(b)に示す
場合では、ポイント154で視野150が軌道Bの近傍
に移行してしまい、ポイント156で視野150が軌道
Aに戻っている。
However, when the semiconductor chip 135 is searched and picked up using the narrow field of view 150 with high magnification, the semiconductor chip 135 must be picked up along the track A as shown in FIG. Not be able to
View 1 along the semiconductor chip 135 in the view 150
In some cases, the 50 moves and the field of view 150 moves to the vicinity of the adjacent trajectory B. For example, in the case shown in FIG. 9B, the visual field 150 shifts to the vicinity of the trajectory B at the point 154, and the visual field 150 returns to the trajectory A at the point 156.

【0011】このような軌跡148で視野150が移動
した場合には、図9(c)に示すように、ポイント15
4とポイント156との間において軌道Aの近傍で半導
体チップ135の取り残しが生じてしまう。
When the visual field 150 moves along such a locus 148, as shown in FIG.
Between the point 4 and the point 156, the semiconductor chip 135 is left behind near the track A.

【0012】また、図10のように視野150内に半導
体チップ135を検索できない場合には、次にピックア
ップすべき半導体チップ135を探し続けるため、ロス
タイムが生じていた。
Further, when the semiconductor chip 135 cannot be searched in the visual field 150 as shown in FIG. 10, a search for the next semiconductor chip 135 to be picked up is continued, so that a loss time has occurred.

【0013】本発明の目的は、取り残しを生ずることな
く、高精度かつ高速に半導体チップをピックアップする
ことができるとともに、高精度の外観検査ができる半導
体装置の製造装置及び製造方法を提供することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor device manufacturing apparatus and a manufacturing method capable of picking up a semiconductor chip with high accuracy and high speed without leaving a residue and performing a high-precision appearance inspection. is there.

【0014】[0014]

【課題を解決するための手段】上記目的は、移動可能な
ステージと、前記ステージ上に載置され、複数の半導体
チップが載置されるチップ載置手段と、前記チップ載置
手段上の第1の領域を、第1の倍率で拡大して撮像する
第1の撮像手段と、前記第1の領域内の第2の領域を、
前記第1の倍率より高い第2の倍率で拡大して撮像する
第2の撮像手段と、前記第1の撮像手段により撮像され
た第1の画像に基づいて、前記第1の領域内の半導体チ
ップの各々の位置を算出し、位置が算出された前記第1
の領域内の一の半導体チップを前記第2の撮像手段によ
り撮像し、前記第2の撮像手段により撮像された第2の
画像に基づいて、前記一の半導体チップの位置を、前記
ステージを移動することにより所定の位置に位置決めす
る制御手段とを有することを特徴とする半導体装置の製
造装置により達成される。これにより、第1の倍率で拡
大した広い視野を用いて半導体チップを観測し、その視
野内の半導体チップを第1の倍率より高い第2の倍率で
位置決めするので、半導体チップの取り残しを生じるこ
となく、高速かつ高精度に半導体チップをピックアップ
することができるとともに、高精度の外観検査ができ
る。
An object of the present invention is to provide a movable stage, a chip mounting means mounted on the stage and having a plurality of semiconductor chips mounted thereon, and a first stage mounted on the chip mounting means. A first imaging unit for enlarging an image of the first area at a first magnification, and a second area in the first area;
A second imaging unit configured to enlarge the image at a second magnification higher than the first magnification, and a semiconductor in the first region based on a first image captured by the first imaging unit; Calculating the position of each of the chips;
One semiconductor chip in the area is imaged by the second imaging means, and the position of the one semiconductor chip is moved by moving the stage based on the second image imaged by the second imaging means. And a control unit for positioning the semiconductor device at a predetermined position. Thus, the semiconductor chip is observed using the wide field of view enlarged at the first magnification, and the semiconductor chip within the field of view is positioned at the second magnification higher than the first magnification, so that the semiconductor chip is left behind. In addition, a semiconductor chip can be picked up at high speed and with high accuracy, and a high-precision appearance inspection can be performed.

【0015】また、上記の半導体装置の製造装置におい
て、前記チップ載置手段に対向する第1のレンズと、前
記第1のレンズ上に設けられ、前記第1のレンズからの
光を分岐する分岐手段と、前記分岐手段により分岐され
た光に結合する第2のレンズとを更に有し、前記第1の
撮像手段は、前記第1のレンズにより拡大された画像を
撮像し、前記第2の撮像手段は、前記第1のレンズ及び
第2のレンズにより拡大された画像を撮像することが望
ましい。これにより、半導体装置の製造装置を簡便な構
成とすることができる。
In the above-described apparatus for manufacturing a semiconductor device, a first lens facing the chip mounting means, and a branch provided on the first lens for branching light from the first lens. Means, and a second lens coupled to the light branched by the branching means, wherein the first imaging means captures an image enlarged by the first lens, and It is preferable that the imaging means captures an image enlarged by the first lens and the second lens. Thus, the semiconductor device manufacturing apparatus can have a simple configuration.

【0016】また、上記目的は、移動可能なステージ上
に載置され、複数の半導体チップが載置されたチップ載
置手段上の第1の領域を第1の倍率で拡大して、第1の
画像を撮像し、前記第1の画像に基づいて、前記第1の
領域内の半導体チップの各々の位置を算出し、位置が算
出された前記第1の領域内の一の半導体チップを前記第
1の倍率より高い第2の倍率で拡大して、第2の画像を
撮像し、前記第2の画像に基づいて、前記一の半導体チ
ップの位置を、前記ステージを移動することにより所定
の位置に位置決めすることを特徴とする半導体装置の製
造方法により達成される。これにより、第1の倍率で拡
大した広い視野を用いて半導体チップを観測し、その視
野内の半導体チップを第1の倍率より高い第2の倍率で
位置決めするので、半導体チップの取り残しを生じるこ
となく、高速かつ高精度に半導体チップをピックアップ
することができるとともに、高精度の外観検査ができ
る。
The above object is also achieved by enlarging a first area on a chip mounting means, which is mounted on a movable stage and on which a plurality of semiconductor chips are mounted, at a first magnification, thereby obtaining a first magnification. And calculating a position of each of the semiconductor chips in the first area based on the first image, and calculating one position of the semiconductor chip in the first area whose position has been calculated. A second image is enlarged at a second magnification higher than the first magnification, a second image is captured, and the position of the one semiconductor chip is moved to the predetermined position based on the second image by moving the stage. The present invention is attained by a method of manufacturing a semiconductor device, characterized in that it is positioned at a position. Thus, the semiconductor chip is observed using the wide field of view enlarged at the first magnification, and the semiconductor chip within the field of view is positioned at the second magnification higher than the first magnification, so that the semiconductor chip is left behind. In addition, a semiconductor chip can be picked up at high speed and with high accuracy, and a high-precision appearance inspection can be performed.

【0017】また、上記目的は、移動可能なステージ上
に載置され、複数の半導体チップが載置されたチップ載
置手段上の第1の領域を第1の倍率で拡大して、前記第
1の領域内の各々の半導体チップの位置を算出し、位置
が算出された前記半導体チップを、前記第1の倍率より
高い第2の倍率で拡大し、前記ステージを移動すること
により位置決めすることを特徴とする半導体装置の製造
方法により達成される。これにより、第1の倍率で拡大
した広い視野を用いて半導体チップを観測し、その視野
内の半導体チップを第1の倍率より高い第2の倍率で位
置決めするので、半導体チップの取り残しを生じること
なく、高速かつ高精度に半導体チップをピックアップす
ることができるとともに、高精度の外観検査ができる。
The above object is also achieved by enlarging, at a first magnification, a first area on a chip mounting means on which a plurality of semiconductor chips are mounted on a movable stage. Calculating the position of each semiconductor chip in the area of 1 and enlarging the calculated semiconductor chip by a second magnification higher than the first magnification, and positioning the semiconductor chip by moving the stage; This is achieved by a method of manufacturing a semiconductor device characterized by the following. Thus, the semiconductor chip is observed using the wide field of view enlarged at the first magnification, and the semiconductor chip within the field of view is positioned at the second magnification higher than the first magnification, so that the semiconductor chip is left behind. In addition, a semiconductor chip can be picked up at high speed and with high accuracy, and a high-precision appearance inspection can be performed.

【0018】また、上記目的は、移動可能なステージ上
に載置され、複数の半導体チップが載置されたチップ載
置手段上の第1の領域を第1の倍率で拡大して、第1の
画像を撮像し、前記第1の画像に基づいて、前記第1の
領域内の半導体チップの各々の位置を算出し、位置が算
出された前記第1の領域内の一の半導体チップを前記第
1の倍率より高い第2の倍率で拡大して、第2の画像を
撮像し、前記第2の画像を用いて、前記一の半導体チッ
プの外観検査を行うことを特徴とする半導体装置の製造
方法により達成される。これにより、第1の倍率で拡大
した広い視野を用いて半導体チップを観測し、その視野
内の半導体チップを第1の倍率より高い第2の倍率で拡
大して外観検査を行うので、高速かつ高精度に半導体チ
ップの外観検査を行うことができる。
The above object is also achieved by enlarging a first area on a chip mounting means, which is mounted on a movable stage and on which a plurality of semiconductor chips are mounted, at a first magnification, thereby obtaining a first magnification. And calculating a position of each of the semiconductor chips in the first area based on the first image, and calculating one position of the semiconductor chip in the first area whose position has been calculated. A semiconductor device, comprising: enlarging at a second magnification higher than a first magnification, capturing a second image, and performing an appearance inspection of the one semiconductor chip using the second image. This is achieved by a manufacturing method. Thus, the semiconductor chip is observed using the wide field of view enlarged at the first magnification, and the semiconductor chip within the field of view is enlarged at the second magnification higher than the first magnification to perform the appearance inspection. The appearance inspection of the semiconductor chip can be performed with high accuracy.

【0019】[0019]

【発明の実施の形態】本発明の一実施形態による半導体
装置の製造装置及び製造方法を図1乃至図6を用いて説
明する。図1は、本実施形態による半導体装置の製造装
置が適用される半導体検査システムを示す概略図であ
る。図2は、本実施形態による半導体装置の製造装置を
示す概略図である。図3は、半導体チップをピックアッ
プする軌道を示す概念図である。図4は、論理座標空間
を示す概念図である。図5は、視野の中心に対する各半
導体チップの座標を示す概念図である。図6は、論理座
標空間上の各半導体チップの座標を示す概念図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method and method according to one embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a schematic diagram showing a semiconductor inspection system to which the semiconductor device manufacturing apparatus according to the present embodiment is applied. FIG. 2 is a schematic diagram illustrating the semiconductor device manufacturing apparatus according to the present embodiment. FIG. 3 is a conceptual diagram showing a track for picking up a semiconductor chip. FIG. 4 is a conceptual diagram showing a logical coordinate space. FIG. 5 is a conceptual diagram showing the coordinates of each semiconductor chip with respect to the center of the visual field. FIG. 6 is a conceptual diagram showing the coordinates of each semiconductor chip in the logical coordinate space.

【0020】まず、本実施形態による半導体装置の製造
装置が用いられる半導体検査システムを図1を用いて説
明する。なお、本発明は、半導体検査システムに適用す
るのみならず、半導体製造システム等あらゆる用途に適
用することができるものである。
First, the semiconductor inspection system using the semiconductor device manufacturing apparatus according to the present embodiment will be explained with reference to FIG. The present invention can be applied not only to a semiconductor inspection system but also to various uses such as a semiconductor manufacturing system.

【0021】図1に示す半導体検査システムは、チップ
ピックアップ部10のステージ12上に置かれた半導体
チップ35(図3参照)を、チップピックアップハンド
14を用いて特性検査ステージ16に搬送し、特性検査
ステージ16上で検査された半導体チップ35を、チッ
プ配列ハンド18を用いてチップトレー部20のチップ
トレー22上に配列するシステムである。この半導体検
査システムの動作設定は、操作卓24によりなされる。
The semiconductor inspection system shown in FIG. 1 transfers a semiconductor chip 35 (see FIG. 3) placed on the stage 12 of the chip pickup section 10 to the characteristic inspection stage 16 using the chip pickup hand 14 and In this system, the semiconductor chips 35 inspected on the inspection stage 16 are arranged on the chip tray 22 of the chip tray unit 20 using the chip arrangement hand 18. The operation setting of this semiconductor inspection system is made by the console 24.

【0022】チップピックアップ部10には、ステージ
12が設けられている。ステージ12は、θステージ
(図示せず)とXYステージ(図示せず)とにより適宜
半導体チップ35を移動する。θステージは、半導体チ
ップ35の向きを回転させるためのものであり、XYス
テージは半導体チップ35を横方向、縦方向に移動する
ためのものである。
The chip pickup unit 10 is provided with a stage 12. The stage 12 appropriately moves the semiconductor chip 35 by using a θ stage (not shown) and an XY stage (not shown). The θ stage is for rotating the direction of the semiconductor chip 35, and the XY stage is for moving the semiconductor chip 35 in the horizontal and vertical directions.

【0023】ステージ12上には、例えば170mmφ
のチップリング26(図3参照)が置かれる。チップリ
ング26にはビニールシート(図示せず)が張られてお
り、ビニールシート上には検査対象となる複数の半導体
チップ35が載置される。
On the stage 12, for example, 170 mmφ
Of the tip ring 26 (see FIG. 3). A vinyl sheet (not shown) is attached to the tip ring 26, and a plurality of semiconductor chips 35 to be inspected are placed on the vinyl sheet.

【0024】ピックアップされるべき半導体チップ35
は、チップピックアップ部10において、後述するよう
な方法で位置決めされる。
Semiconductor chip 35 to be picked up
Is positioned in the chip pickup unit 10 by a method described later.

【0025】チップピックアップハンド14は、ステー
ジ12上の所定の位置に移動し、位置決めされた半導体
チップ35を外観検査してピックアップする。
The chip pick-up hand 14 moves to a predetermined position on the stage 12, picks up the positioned semiconductor chip 35 by inspecting its appearance.

【0026】チップピックアップハンド14はピックア
ップした半導体チップ35を特性検査ステージ16まで
搬送する。特性検査ステージ16では、搬送されてきた
半導体チップ35に対して特性検査が行われる。
The chip pickup hand 14 transports the picked-up semiconductor chip 35 to the characteristic inspection stage 16. In the characteristic inspection stage 16, a characteristic inspection is performed on the semiconductor chip 35 that has been transported.

【0027】特性検査が行われた半導体チップ35は、
チップ配列ハンド18によりピックアップされ、チップ
トレー部20の所望の位置に搬送される。
The semiconductor chip 35 subjected to the characteristic inspection is:
The chip is picked up by the chip arrangement hand 18 and transported to a desired position on the chip tray section 20.

【0028】チップトレー部20にはXYステージ30
が設けられており、XYステージ30上には複数のチッ
プトレー22が載置されている。チップトレー22はX
Yステージ30により位置決めされ、チップ配列ハンド
18により搬送されてきた半導体チップがチップトレー
22上の所望の位置に載置される。こうして、チップト
レー22上に、半導体チップ35が配列される。
The chip tray section 20 has an XY stage 30
Are provided, and a plurality of chip trays 22 are mounted on the XY stage 30. Chip tray 22 is X
The semiconductor chip positioned by the Y stage 30 and transported by the chip arrangement hand 18 is placed at a desired position on the chip tray 22. Thus, the semiconductor chips 35 are arranged on the chip tray 22.

【0029】次に、本実施形態による半導体装置の製造
装置を図2を用いて説明する。
Next, the apparatus for fabricating the semiconductor device according to the present embodiment will be explained with reference to FIG.

【0030】図2に示すように、ステージ12の上方に
は、光学レンズ32が設けられており、光学レンズ32
により拡大された低倍率の像はCCDカメラ34により
撮像される。図2の上側には、光学レンズ32により拡
大され、CCDカメラ34に撮像される像の例が示され
ている。CCDカメラ34で撮像される像は、低倍率で
拡大された像であるため視野が広くなっており、この視
野内には多数の半導体チップ35が点在している。CC
Dカメラ34により撮像された低倍率の画像は画像処理
部36に入力される。
As shown in FIG. 2, an optical lens 32 is provided above the stage 12.
The low-magnification image magnified by is captured by the CCD camera 34. The upper part of FIG. 2 shows an example of an image enlarged by the optical lens 32 and captured by the CCD camera 34. The image picked up by the CCD camera 34 is an image enlarged at a low magnification and has a wide field of view, and a large number of semiconductor chips 35 are scattered in this field of view. CC
The low magnification image captured by the D camera 34 is input to the image processing unit 36.

【0031】一方、光学レンズ32により拡大された像
は、ハーフミラー38を介し、光学レンズ40により更
に拡大される。こうして拡大された高倍率の像はCCD
カメラ42により撮像される。図2の下側には、光学レ
ンズ32、40により拡大され、CCDカメラ42に撮
像される像の例が示されている。CCDカメラ42で撮
像される像は、高倍率で拡大された像であるため視野が
狭くなっており、この視野内には大きく拡大された半導
体チップ35が点在している。CCDカメラ42により
撮像された画像は、画像処理部44に入力される。
On the other hand, the image enlarged by the optical lens 32 is further enlarged by the optical lens 40 via the half mirror 38. The high-magnification image magnified in this way is a CCD
An image is taken by the camera 42. 2 shows an example of an image enlarged by the optical lenses 32 and 40 and captured by the CCD camera 42. Since the image captured by the CCD camera 42 is an image enlarged at a high magnification, the field of view is narrow, and the semiconductor chips 35 which are greatly enlarged are scattered in this field of view. The image captured by the CCD camera 42 is input to the image processing unit 44.

【0032】画像処理部36に入力された画像は、画像
処理部36により所定の処理が為されてCPUユニット
46に入力され、画像処理部44に入力された画像は、
画像処理部44により所定の処理が為されてCPUユニ
ット46に入力される。
The image input to the image processing unit 36 is subjected to predetermined processing by the image processing unit 36 and input to the CPU unit 46. The image input to the image processing unit 44 is
Predetermined processing is performed by the image processing unit 44 and input to the CPU unit 46.

【0033】CPUユニット46は、画像処理部36か
ら入力される画像と画像処理部44から入力される画像
を用いて所定の処理を行い、ピックアップされるべき半
導体チップ35を所定の位置に位置決めするようにステ
ージ12を制御する。
The CPU unit 46 performs a predetermined process using the image input from the image processing unit 36 and the image input from the image processing unit 44, and positions the semiconductor chip 35 to be picked up at a predetermined position. The stage 12 is controlled as described above.

【0034】次に、本実施形態による半導体装置の製造
装置により行われる半導体チップの位置決め処理を図3
乃至図6を用いて説明する。
Next, a semiconductor chip positioning process performed by the semiconductor device manufacturing apparatus according to the present embodiment will be described with reference to FIG.
This will be described with reference to FIGS.

【0035】図3(a)は、チップリング26に張られ
たビニールシート上に半導体チップ35が載置された状
態を示している。このように載置された半導体チップ3
5は、図3(a)に示すような軌跡48で順次外観検査
され、ピックアップされる。
FIG. 3A shows a state in which the semiconductor chip 35 is mounted on a vinyl sheet stretched over the tip ring 26. Semiconductor chip 3 mounted in this manner
5 are sequentially inspected and picked up along a locus 48 as shown in FIG.

【0036】本実施形態による半導体装置の製造装置で
は、図3(a)、図3(b)に示すように、低倍率で拡
大された広い視野50で半導体チップ35が観測され
る。視野50は、画像処理部36により処理されたもの
であり、レンズ32により低倍率で拡大されているた
め、広い視野となっている。
In the semiconductor device manufacturing apparatus according to the present embodiment, as shown in FIGS. 3A and 3B, the semiconductor chip 35 is observed in a wide field of view 50 enlarged at a low magnification. The field of view 50 has been processed by the image processing unit 36 and is enlarged at a low magnification by the lens 32, so that the field of view 50 is wide.

【0037】図3(b)において、A、Bは視野50が
移動する軌道を示している。視野50は、軌道Aに沿っ
て右方向に移動し、チップリング26に近接すると、折
り返して、軌道Bに沿って左方向に移動する。こうし
て、視野50内の複数の半導体チップ35が、後述する
ような方法で順次外観検査され、ピックアップされてい
く。なお、軌道Aと軌道Bの間隔は適宜設定すればよ
い。
In FIG. 3B, A and B indicate the trajectories on which the visual field 50 moves. The field of view 50 moves rightward along the trajectory A and, when approaching the tip ring 26, turns back and moves leftward along the trajectory B. In this way, the plurality of semiconductor chips 35 in the field of view 50 are sequentially inspected and picked up by a method described later. The interval between the trajectory A and the trajectory B may be set as appropriate.

【0038】図4は、半導体チップをピックアップして
いく際に用いる論理座標空間を示している。論理座標空
間の中心は、基準原点(0,0)となっており、X方
向、Y方向に論理座標空間が広がっている。紙面右方向
はX座標の正方向であり、紙面左方向はX座標の負方向
であり、紙面上方向はY座標の正方向であり、紙面下方
向はY座標の負方向である。
FIG. 4 shows a logical coordinate space used when picking up a semiconductor chip. The center of the logical coordinate space is the reference origin (0, 0), and the logical coordinate space extends in the X and Y directions. The right direction of the paper is the positive direction of the X coordinate, the left direction of the paper is the negative direction of the X coordinate, the upward direction of the paper is the positive direction of the Y coordinate, and the downward direction of the paper is the negative direction of the Y coordinate.

【0039】図4は、視野50が基準原点(0,0)に
位置している場合を示している。また、視野50に対す
る視野52の広さを示している。視野52は、画像処理
部44により処理されたものであり、レンズ32とレン
ズ40とにより拡大されているため、狭い視野となって
いる。なお、視野50に対する視野52の広さは適宜設
定することができる。
FIG. 4 shows a case where the field of view 50 is located at the reference origin (0, 0). Also, the width of the visual field 52 with respect to the visual field 50 is shown. The field of view 52 has been processed by the image processing unit 44 and is enlarged by the lens 32 and the lens 40, so that the field of view 52 is narrow. The width of the visual field 52 with respect to the visual field 50 can be set as appropriate.

【0040】本実施形態による半導体装置の製造装置
は、図4に示すような論理座標空間を用い、下記のよう
にして、論理座標空間における各半導体チップ35の座
標を算出する。
The semiconductor device manufacturing apparatus according to the present embodiment uses the logical coordinate space as shown in FIG. 4 and calculates the coordinates of each semiconductor chip 35 in the logical coordinate space as follows.

【0041】図5は、低倍率の広い視野50内に複数の
半導体チップが載置されている状態を示している。
FIG. 5 shows a state where a plurality of semiconductor chips are mounted in a wide field of view 50 with a low magnification.

【0042】まず、CPUユニット46は、論理座標空
間における視野50の中心座標(X 0,Y0)を求める。
そして、視野50の中心座標(X0,Y0)に対する各半
導体チップ35の座標を算出する。この算出により、視
野の中心座標(X0,Y0)に対する各半導体チップ35
の座標(Sn、Tn)が求められる。
First, the CPU unit 46 determines that the logical coordinates are empty.
Center coordinates (X 0, Y0).
Then, the center coordinates (X0, Y0Each half
The coordinates of the conductor chip 35 are calculated. By this calculation,
Field center coordinates (X0, Y0) For each semiconductor chip 35
Coordinates (Sn, Tn) Is required.

【0043】この後、CPUユニット46は、視野50
の中心座標(X0,Y0)と各半導体チップ35の座標
(Sn、Tn)とから、論理座標空間上における各半導体
チップ35の座標(Xn,Yn)を算出する。こうして図
6(a)に示されるように、各半導体チップ35の論理
座標空間上の座標(Xn,Yn)が求められる。
Thereafter, the CPU unit 46 sets the visual field 50
The coordinates (X n , Y n ) of each semiconductor chip 35 in the logical coordinate space are calculated from the center coordinates (X 0 , Y 0 ) and the coordinates (S n , T n ) of each semiconductor chip 35. Thus, as shown in FIG. 6A, the coordinates (X n , Y n ) of each semiconductor chip 35 in the logical coordinate space are obtained.

【0044】次に、こうして求められた論理座標空間上
の半導体チップ35の座標(Xn,Yn)に基づき、CP
Uユニット46は、ステージ12を制御して半導体チッ
プ35の位置決めを行う。半導体チップ35の位置決め
は順次行われ、位置決めされた半導体チップ35はチッ
プピックアップハンド14によりピックアップされて、
特性検査ステージ16に搬送される。
Next, based on the coordinates (X n , Y n ) of the semiconductor chip 35 in the logical coordinate space thus obtained, the CP
The U unit 46 controls the stage 12 to position the semiconductor chip 35. The positioning of the semiconductor chip 35 is performed sequentially, and the positioned semiconductor chip 35 is picked up by the chip pick-up hand 14.
It is transported to the characteristic inspection stage 16.

【0045】ここでは、座標(X7,Y7)に位置する半
導体チップ35を位置決めする場合を例に説明する。座
標(X7,Y7)に位置する半導体チップ35の位置決め
を行う場合には、CPUユニット46は、座標(X7
7)が所定の位置に位置するようにステージ12を制
御する。このようにして座標(X7,Y7)を所定の位置
に位置させた段階では、高倍率の狭い視野52で観測す
ると、座標(X7,Y7)と半導体チップ35との位置関
係は図6(b)のようにずれている。即ち、座標
(X7,Y7)は低倍率の広い視野50により算出されて
いるため、半導体チップ35の中心は座標(X7,Y7
からずれている。
Here, an example will be described in which the semiconductor chip 35 located at the coordinates (X 7 , Y 7 ) is positioned. When positioning the semiconductor chip 35 located at the coordinates (X 7 , Y 7 ), the CPU unit 46 sets the coordinates (X 7 , Y 7 ).
The stage 12 is controlled so that Y 7 ) is located at a predetermined position. When the coordinates (X 7 , Y 7 ) are located at the predetermined positions in this way, when the observation is made in a narrow field of view 52 with a high magnification, the positional relationship between the coordinates (X 7 , Y 7 ) and the semiconductor chip 35 is as follows. It is shifted as shown in FIG. That is, since the coordinates (X 7 , Y 7 ) are calculated from the wide field of view 50 with low magnification, the center of the semiconductor chip 35 is located at the coordinates (X 7 , Y 7 ).
It is out of alignment.

【0046】従って、CPUユニット46は、更にステ
ージ12を制御し、半導体チップ35の位置を視野52
の中心に合わせる補正処理を行う。
Accordingly, the CPU unit 46 further controls the stage 12 to display the position of the semiconductor chip 35 in the visual field 52.
Is performed to adjust to the center of.

【0047】こうして、高倍率の狭い視野52の中心に
半導体チップ35が位置し、半導体チップ35が位置決
めされる。このようにして位置決めされた半導体チップ
35は、外観検査されてからチップピックアップハンド
14によりピックアップされ、特性検査ステージ16に
搬送される。
In this manner, the semiconductor chip 35 is positioned at the center of the narrow field of view 52 of high magnification, and the semiconductor chip 35 is positioned. The semiconductor chip 35 positioned as described above is inspected in appearance, picked up by the chip pickup hand 14, and transferred to the characteristic inspection stage 16.

【0048】こうして、低倍率の広い視野50内の半導
体チップ35のすべて、即ち座標(X1,Y1)乃至座標
(X8,Y8)に位置する半導体チップ35のすべてにつ
いてピックアップが完了すると、視野50は例えば図3
(b)の軌道Aに沿って右方向に移動する。こうして、
視野50が順次移動し、半導体チップ35が順次ピック
アップされる。
In this manner, when the pickup is completed for all the semiconductor chips 35 in the wide field of view 50 with a low magnification, that is, all the semiconductor chips 35 located at the coordinates (X 1 , Y 1 ) to (X 8 , Y 8 ). The field of view 50 is, for example, FIG.
It moves rightward along the trajectory A of (b). Thus,
The field of view 50 moves sequentially, and the semiconductor chips 35 are sequentially picked up.

【0049】このように、本実施形態によれば、低い倍
率の広い視野を用いて半導体チップを観測し、その視野
内の半導体チップを高い倍率の狭い視野を用いて位置決
めするので、取り残しを生じることなく高速かつ高精度
に半導体チップをピックアップすることができるととも
に、高精度に外観検査をすることができる。
As described above, according to the present embodiment, the semiconductor chip is observed using a wide field of view with a low magnification, and the semiconductor chips within the field of view are positioned using a narrow field of view with a high magnification, so that a residue is generated. The semiconductor chip can be picked up at high speed and with high accuracy without any trouble, and the appearance can be inspected with high accuracy.

【0050】[変形実施形態]本発明は上記実施形態に
限らず種々の変形が可能である。
[Modified Embodiment] The present invention is not limited to the above-described embodiment, and various modifications are possible.

【0051】例えば、上記実施形態では、半導体チップ
の検査をする場合を例に説明したが、検査のみならず、
組立など半導体装置の製造におけるあらゆる用途に用い
ることができる。
For example, in the above embodiment, the case of inspecting a semiconductor chip has been described as an example.
It can be used for all applications in the manufacture of semiconductor devices such as assembly.

【0052】また、上記実施形態では、半導体装置を製
造する場合を例に説明したが、半導体装置の製造のみな
らず、微細な位置決めを要する様々な製品を製造するた
めにも用いることができる。
In the above embodiment, the case of manufacturing a semiconductor device has been described as an example. However, the present invention can be used not only for manufacturing a semiconductor device but also for manufacturing various products that require fine positioning.

【0053】[0053]

【発明の効果】以上の通り、本発明によれば、低い倍率
で拡大した広い視野を用いて半導体チップを観測し、そ
の視野内の半導体チップを高い倍率の狭い視野を用いて
位置決めするので、半導体チップの取り残しを生じるこ
となく、高速かつ高精度に半導体チップをピックアップ
することができるとともに、高精度に外観検査をするこ
とができる。
As described above, according to the present invention, a semiconductor chip is observed using a wide field of view enlarged at a low magnification, and the semiconductor chips within the field of view are positioned using a narrow field of view at a high magnification. The semiconductor chip can be picked up at high speed and with high accuracy without leaving the semiconductor chip, and the appearance can be inspected with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態による半導体装置の製造装
置が適用される半導体検査システムを示す概略図であ
る。
FIG. 1 is a schematic diagram showing a semiconductor inspection system to which a semiconductor device manufacturing apparatus according to an embodiment of the present invention is applied.

【図2】本発明の一実施形態による半導体装置の製造装
置を示す概略図である。
FIG. 2 is a schematic diagram showing a semiconductor device manufacturing apparatus according to an embodiment of the present invention.

【図3】半導体チップをピックアップする軌道を示す概
念図である。
FIG. 3 is a conceptual diagram showing a track for picking up a semiconductor chip.

【図4】論理座標空間を示す概念図である。FIG. 4 is a conceptual diagram showing a logical coordinate space.

【図5】視野の中心に対する各半導体チップの座標を示
す概念図である。
FIG. 5 is a conceptual diagram showing the coordinates of each semiconductor chip with respect to the center of the field of view.

【図6】論理座標空間上の各半導体チップの座標を示す
概念図である。
FIG. 6 is a conceptual diagram showing coordinates of each semiconductor chip in a logical coordinate space.

【図7】従来の位置合わせ用の光学系を示す概念図であ
る。
FIG. 7 is a conceptual diagram showing a conventional alignment optical system.

【図8】高倍率の光学レンズを用いた位置合わせ用の光
学系を示す概念図である。
FIG. 8 is a conceptual diagram showing an optical system for positioning using a high-magnification optical lens.

【図9】半導体チップをピックアップする軌道を示す概
念図(その1)である。
FIG. 9 is a conceptual diagram (part 1) illustrating a track for picking up a semiconductor chip.

【図10】半導体チップをピックアップする軌道を示す
概念図(その2)である。
FIG. 10 is a conceptual diagram (part 2) illustrating a track for picking up a semiconductor chip.

【符号の説明】[Explanation of symbols]

10…チップピックアップ部 12…ステージ 14…チップピックアップハンド 16…特性検査ステージ 18…チップ配列ハンド 20…チップトレー部 22…チップトレー 24…操作卓 26…チップリング 28…光学系機構部 30…XYステージ 32…光学レンズ 34…CCDカメラ 35…半導体チップ 36…画像処理部 38…ハーフミラー 40…光学レンズ 42…CCDカメラ 44…画像処理部 46…CPUユニット 48…軌跡 50…視野 52…視野 112…ステージ 126…チップリング 132…光学レンズ 133…光学レンズ 134…CCDカメラ 135…半導体チップ 136…画像処理部 146…CPUユニット 148…軌跡 150…視野 154…ポイント 156…ポイント DESCRIPTION OF SYMBOLS 10 ... Chip pick-up part 12 ... Stage 14 ... Chip pick-up hand 16 ... Characteristic inspection stage 18 ... Chip arrangement hand 20 ... Chip tray part 22 ... Chip tray 24 ... Operator console 26 ... Tip ring 28 ... Optical system mechanism part 30 ... XY stage 32 optical lens 34 CCD camera 35 semiconductor chip 36 image processing unit 38 half mirror 40 optical lens 42 CCD camera 44 image processing unit 46 CPU unit 48 locus 50 visual field 52 visual field 112 stage 126 ... Tip ring 132 ... Optical lens 133 ... Optical lens 134 ... CCD camera 135 ... Semiconductor chip 136 ... Image processing unit 146 ... CPU unit 148 ... Loci 150 ... Field of view 154 ... Point 156 ... Point

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2G051 AA61 AB20 AC02 CA03 CA04 CA07 DA07 DA08 4M106 AA02 CA38 CA50 CA70 DB04 DB11 DB13 DJ04 DJ06 DJ07 5C001 AA03 AA06 CC08 5F031 CA13 JA04 JA22 MA33  ────────────────────────────────────────────────── ─── Continued on front page F term (reference) 2G051 AA61 AB20 AC02 CA03 CA04 CA07 DA07 DA08 4M106 AA02 CA38 CA50 CA70 DB04 DB11 DB13 DJ04 DJ06 DJ07 5C001 AA03 AA06 CC08 5F031 CA13 JA04 JA22 MA33

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 移動可能なステージと、 前記ステージ上に載置され、複数の半導体チップが載置
されるチップ載置手段と、 前記チップ載置手段上の第1の領域を、第1の倍率で拡
大して撮像する第1の撮像手段と、 前記第1の領域内の第2の領域を、前記第1の倍率より
高い第2の倍率で拡大して撮像する第2の撮像手段と、 前記第1の撮像手段により撮像された第1の画像に基づ
いて、前記第1の領域内の半導体チップの各々の位置を
算出し、位置が算出された前記第1の領域内の一の半導
体チップを前記第2の撮像手段により撮像し、前記第2
の撮像手段により撮像された第2の画像に基づいて、前
記一の半導体チップの位置を、前記ステージを移動する
ことにより所定の位置に位置決めする制御手段とを有す
ることを特徴とする半導体装置の製造装置。
A movable stage; a chip mounting unit mounted on the stage, on which a plurality of semiconductor chips are mounted; and a first area on the chip mounting unit, A first imaging unit for enlarging an image at a magnification, and a second imaging unit for enlarging and imaging a second area in the first area at a second magnification higher than the first magnification. Calculating a position of each of the semiconductor chips in the first area based on the first image picked up by the first image pickup unit, and calculating one of the positions in the first area where the position is calculated; Imaging the semiconductor chip by the second imaging means;
Control means for positioning the position of the one semiconductor chip at a predetermined position by moving the stage based on the second image picked up by the image pickup means. manufacturing device.
【請求項2】 請求項1記載の半導体装置の製造装置に
おいて、 前記チップ載置手段に対向する第1のレンズと、 前記第1のレンズ上に設けられ、前記第1のレンズから
の光を分岐する分岐手段と、 前記分岐手段により分岐された光に結合する第2のレン
ズとを更に有し、 前記第1の撮像手段は、前記第1のレンズにより拡大さ
れた画像を撮像し、 前記第2の撮像手段は、前記第1のレンズ及び第2のレ
ンズにより拡大された画像を撮像することを特徴とする
半導体装置の製造装置。
2. The semiconductor device manufacturing apparatus according to claim 1, wherein a first lens facing the chip mounting means, and a light from the first lens provided on the first lens. A branching unit for branching; and a second lens coupled to the light branched by the branching unit, wherein the first imaging unit captures an image enlarged by the first lens, An apparatus for manufacturing a semiconductor device, wherein the second imaging means captures an image enlarged by the first lens and the second lens.
【請求項3】 移動可能なステージ上に載置され、複数
の半導体チップが載置されたチップ載置手段上の第1の
領域を第1の倍率で拡大して、第1の画像を撮像し、 前記第1の画像に基づいて、前記第1の領域内の半導体
チップの各々の位置を算出し、 位置が算出された前記第1の領域内の一の半導体チップ
を前記第1の倍率より高い第2の倍率で拡大して、第2
の画像を撮像し、 前記第2の画像に基づいて、前記一の半導体チップの位
置を、前記ステージを移動することにより所定の位置に
位置決めすることを特徴とする半導体装置の製造方法。
3. A first image is magnified at a first magnification on a chip mounting means mounted on a movable stage and having a plurality of semiconductor chips mounted thereon, and a first image is captured. Calculating a position of each of the semiconductor chips in the first area based on the first image; and calculating one of the semiconductor chips in the first area whose position has been calculated by the first magnification. Zooming in at a higher second magnification,
A method of manufacturing a semiconductor device, comprising: capturing an image of a semiconductor chip; and positioning the position of the one semiconductor chip at a predetermined position by moving the stage based on the second image.
【請求項4】 移動可能なステージ上に載置され、複数
の半導体チップが載置されたチップ載置手段上の第1の
領域を第1の倍率で拡大して、前記第1の領域内の各々
の半導体チップの位置を算出し、 位置が算出された前記半導体チップを、前記第1の倍率
より高い第2の倍率で拡大し、前記ステージを移動する
ことにより位置決めすることを特徴とする半導体装置の
製造方法。
4. A first area on a chip mounting means, which is mounted on a movable stage and on which a plurality of semiconductor chips are mounted, is enlarged at a first magnification, so that the first area is enlarged. Calculating the position of each of the semiconductor chips, enlarging the semiconductor chip having the calculated position at a second magnification higher than the first magnification, and positioning the semiconductor chip by moving the stage. A method for manufacturing a semiconductor device.
【請求項5】 移動可能なステージ上に載置され、複数
の半導体チップが載置されたチップ載置手段上の第1の
領域を第1の倍率で拡大して、第1の画像を撮像し、 前記第1の画像に基づいて、前記第1の領域内の半導体
チップの各々の位置を算出し、 位置が算出された前記第1の領域内の一の半導体チップ
を前記第1の倍率より高い第2の倍率で拡大して、第2
の画像を撮像し、 前記第2の画像を用いて、前記一の半導体チップの外観
検査を行うことを特徴とする半導体装置の製造方法。
5. A first image is taken at a first magnification by enlarging a first area on a chip mounting means on a movable stage on which a plurality of semiconductor chips are mounted on the chip mounting means. Calculating a position of each of the semiconductor chips in the first area based on the first image; and calculating one of the semiconductor chips in the first area whose position has been calculated by the first magnification. Zooming in at a higher second magnification,
A method of manufacturing a semiconductor device, comprising: capturing an image of a semiconductor chip; and performing an appearance inspection of the one semiconductor chip using the second image.
JP7349999A 1999-03-18 1999-03-18 Manufacture of semiconductor device and manufacturing apparatus therefor Pending JP2000269306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7349999A JP2000269306A (en) 1999-03-18 1999-03-18 Manufacture of semiconductor device and manufacturing apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7349999A JP2000269306A (en) 1999-03-18 1999-03-18 Manufacture of semiconductor device and manufacturing apparatus therefor

Publications (1)

Publication Number Publication Date
JP2000269306A true JP2000269306A (en) 2000-09-29

Family

ID=13520021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7349999A Pending JP2000269306A (en) 1999-03-18 1999-03-18 Manufacture of semiconductor device and manufacturing apparatus therefor

Country Status (1)

Country Link
JP (1) JP2000269306A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242988A (en) * 2006-03-10 2007-09-20 Nireco Corp Image acquisition method of semiconductor chip
JP2009133696A (en) * 2007-11-29 2009-06-18 Panasonic Corp Inspection method of substrate and inspection device of substrate
JP2012523560A (en) * 2009-04-10 2012-10-04 エスエヌユー プレシジョン カンパニー リミテッド Video centering method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242988A (en) * 2006-03-10 2007-09-20 Nireco Corp Image acquisition method of semiconductor chip
JP2009133696A (en) * 2007-11-29 2009-06-18 Panasonic Corp Inspection method of substrate and inspection device of substrate
JP2012523560A (en) * 2009-04-10 2012-10-04 エスエヌユー プレシジョン カンパニー リミテッド Video centering method
TWI481860B (en) * 2009-04-10 2015-04-21 Snu Precision Co Ltd Image centering method

Similar Documents

Publication Publication Date Title
KR100537684B1 (en) Semiconductor wafer inspection system
US20010055069A1 (en) One camera system for component to substrate registration
US20130055541A1 (en) Workpiece transfer apparatus, workpiece mounting apparatus and workpiece mounting method
KR100954360B1 (en) Automated optical inspection system
JP2007188975A (en) Apparatus and method for defect inspection
KR20130096136A (en) Image processing device and method of image processing device
JP2005062148A (en) Method and apparatus for inspecting medium having formed flat pattern
WO2016117016A1 (en) Inspection support device
CN110783245B (en) Alignment method
WO2017081773A1 (en) Image processing device and image processing method for base plate
JP2000283929A (en) Wiring pattern inspection method, and its device
JP2000269306A (en) Manufacture of semiconductor device and manufacturing apparatus therefor
JP4927776B2 (en) Component mounting method
JP2004140084A (en) Pick-up method and device for picking up semiconductor chip
US20020030736A1 (en) Single camera alignment system using up/down optics
JP5544894B2 (en) Wafer inspection apparatus and wafer inspection method
KR20040045331A (en) A method of detecting a pattern and an apparatus thereof
US20100150430A1 (en) Visual inspection apparatus and visual inspection method for semiconductor laser chip or semiconductor laser bar
CN115122515A (en) Processing device
JP4313162B2 (en) Alignment mark detection method and inspection apparatus
JP2722469B2 (en) Recognition position correction method
JP2010107412A (en) Defect observation device and method of observing defects
JP2005021916A (en) Microscope device with function of correcting defect
JP7017723B2 (en) Inspection method
KR100951418B1 (en) Apparatus and method for merging image

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823