JP2000269223A - Support device of semiconductor crystal substrate - Google Patents

Support device of semiconductor crystal substrate

Info

Publication number
JP2000269223A
JP2000269223A JP7312199A JP7312199A JP2000269223A JP 2000269223 A JP2000269223 A JP 2000269223A JP 7312199 A JP7312199 A JP 7312199A JP 7312199 A JP7312199 A JP 7312199A JP 2000269223 A JP2000269223 A JP 2000269223A
Authority
JP
Japan
Prior art keywords
crystal
crystal substrate
substrate
support
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7312199A
Other languages
Japanese (ja)
Inventor
Koji Kasai
浩二 笠井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP7312199A priority Critical patent/JP2000269223A/en
Publication of JP2000269223A publication Critical patent/JP2000269223A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a crystal substrate support device, which is used in a thermal treatment process of a semiconductor crystal substrate and possessed of support pins high in flexibility degree of material and shape and where crystal defects hardly occur in the crystal substrate. SOLUTION: Eight crystal axes are present on the primary surface 20 of a crystal substrate 10, whose primary surface 20 is a (100) crystal face. The crystal substrate 10 is supported by support positions 34, 36, and 38 located on the crystal axes near its peripheral edge. The peripheral part on the crystal axes of the substrate 10 is a place, where crystal defects determined by the intrinsic crystal structure hardly occur. The crystal substrate 10 is supported by the support positions, with which crystal defects caused by a support device can be prevented. At this point, no special restrictions are imposed on the material and shape of support pins, so that the support pin can be enhanced in flexibility degree of material and shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体結晶基板を
支持する支持装置に関し、特に、半導体結晶基板を加熱
する熱処理装置に備えられた半導体結晶基板の支持装置
に関する。
The present invention relates to a support device for supporting a semiconductor crystal substrate, and more particularly to a support device for a semiconductor crystal substrate provided in a heat treatment device for heating the semiconductor crystal substrate.

【0002】[0002]

【従来の技術】ガリウム−ヒ素やシリコン等の半導体結
晶基板から、IC等の半導体装置を製造する際には、熱
酸化工程やアニール工程等の半導体結晶基板を加熱する
熱処理工程は必要不可欠な工程である。
2. Description of the Related Art When manufacturing a semiconductor device such as an IC from a semiconductor crystal substrate such as gallium-arsenic or silicon, a heat treatment step for heating the semiconductor crystal substrate such as a thermal oxidation step or an annealing step is an essential step. It is.

【0003】図5(a)には、熱処理工程のうち、アニ
ール工程に使用されるランプアニール装置において、半
導体結晶基板を支持する部分の断面図が示されている。
ランプアニール装置内では、ガリウム−ヒ素の結晶基板
10が、石英のトレー12の支持ピン14,16,18
で支持されており、この状態で結晶基板10が加熱され
る。図5(b)は、図5(a)で支持されている結晶基
板10を主面20の方向から眺め、支持ピン14,1
6,18の支持位置24,26,28が示された図であ
る。結晶基板10の中心Oを原点としたとき、従来は、
支持位置24,26,28は互いに120度の角度を持
つように、結晶基板の外周部に配置されていた。しか
し、この支持位置24,26,28における支持ピン1
4,16,18と結晶基板10の熱伝導率の差から、結
晶基板10の基板外周部での温度分布が不均一になり、
図5(c)に示されている結晶欠陥に起因するスリップ
30が結晶基板10の外周部に生じることが広く知られ
ている。
FIG. 5A is a cross-sectional view of a portion supporting a semiconductor crystal substrate in a lamp annealing apparatus used in an annealing step in a heat treatment step.
In the lamp annealing apparatus, the gallium-arsenic crystal substrate 10 is supported on support pins 14, 16, 18 of a quartz tray 12.
The crystal substrate 10 is heated in this state. FIG. 5B shows the crystal substrate 10 supported in FIG.
FIG. 6 shows the support positions 24, 26, 28 of 6, 18; Conventionally, when the center O of the crystal substrate 10 is set as the origin,
The supporting positions 24, 26, and 28 were arranged on the outer peripheral portion of the crystal substrate so as to have an angle of 120 degrees with each other. However, the support pins 1 at the support positions 24, 26, 28
Due to the difference between the thermal conductivity of the crystal substrate 10 and the thermal conductivity of the crystal substrate 10, the temperature distribution at the outer peripheral portion of the crystal substrate 10 becomes non-uniform,
It is widely known that a slip 30 caused by a crystal defect shown in FIG.

【0004】また、結晶基板を加熱することによって生
じる結晶欠陥は、{111}結晶面の<110>スリッ
プシステムにおける転位で生じることが、エス.サワダ
等によって1996年IEEE GaAs IC Sy
mposiumで発表された「Slip Defect
Generation on GaAs Wafer
s During High Temperature
Process:AThermoelastic S
tudy from a Crystallograp
hic Viewpoint」(以下、単に文献とす
る)に開示されている。この文献では、(001)結晶
面を有するガリウム−ヒ素の結晶基板で生じるスリップ
の位置が解析されている。図6には、この文献でのスリ
ップ位置の解析結果が示されている。図6は、円形の結
晶基板10の半分の部分のみが示されており、結晶基板
外周部から結晶基板10内部に延びている複数の実線
(例えば、実線30、31)が発生したスリップを表し
ている。結晶基板10の中心点Oを原点とした場合、結
晶基板10表面には、原点Oから延びる結晶軸がそれぞ
れ存在する。ここで、[110]結晶軸から[010]
結晶軸に向かう方向をθとした場合、以下の角度θでス
リップが発生しやすいことが示されている。
[0004] Further, crystal defects caused by heating a crystal substrate are caused by dislocations in a <110> slip system of {111} crystal planes. Sawada et al., 1996 IEEE GaAs IC Sy
mpsium's “Slip Defect”
Generation on GaAs Wafer
s During High Temperature
Process: Athermoelastic S
study from a Crystallog
Hic Viewpoint "(hereinafter simply referred to as literature). In this document, the position of a slip generated on a gallium-arsenic crystal substrate having a (001) crystal plane is analyzed. FIG. 6 shows an analysis result of the slip position in this document. FIG. 6 shows only a half portion of the circular crystal substrate 10, and shows a slip where a plurality of solid lines (for example, solid lines 30 and 31) extending from the outer periphery of the crystal substrate to the inside of the crystal substrate 10 occur. ing. When the center point O of the crystal substrate 10 is set as the origin, the crystal axes extending from the origin O exist on the surface of the crystal substrate 10. Here, [010] from the [110] crystal axis
It is shown that when the direction toward the crystal axis is defined as θ, slip is likely to occur at the following angle θ.

【0005】[0005]

【数1】θ=π/8+n×π/4(n=0,1,2,
3) 従来の熱処理装置に備えられた結晶基板の支持装置で
は、前述した結晶欠陥を防ぐため、支持ピンの材質・形
状を工夫し、支持ピンと結晶基板の熱伝導率の差を小さ
くし、結晶基板の温度分布の均一性を向上させること
で、結晶欠陥の低減を図っていた。
## EQU1 ## θ = π / 8 + n × π / 4 (n = 0, 1, 2,
3) In the crystal substrate supporting device provided in the conventional heat treatment apparatus, the material and shape of the support pin are devised to reduce the difference in thermal conductivity between the support pin and the crystal substrate in order to prevent the crystal defects described above. By improving the uniformity of the temperature distribution of the substrate, crystal defects have been reduced.

【0006】[0006]

【発明が解決しようとする課題】しかし、支持ピンの材
質・形状を工夫して結晶欠陥の低減を図ることは、支持
ピンの材質・形状に一定の制限を課すこととなり、支持
ピンの材質や形状の選択の自由度が低くなり、支持装置
を製造する上で装置設計の自由度が低くなっていた。
However, reducing the crystal defects by devising the material and shape of the support pin imposes certain restrictions on the material and shape of the support pin, and the material and shape of the support pin are reduced. The degree of freedom in selecting a shape is reduced, and the degree of freedom in device design in manufacturing a support device is reduced.

【0007】本発明は、上記課題を解決するためになさ
れたものであり、支持ピンの材質および形状の選択の自
由度が高く、且つ、結晶基板の結晶欠陥が発生しにくい
結晶基板の支持装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has a high degree of freedom in selecting a material and a shape of a support pin, and has a crystal substrate supporting apparatus in which crystal defects of the crystal substrate are less likely to occur. The purpose is to provide.

【0008】[0008]

【課題を解決するための手段】本発明は、半導体結晶基
板の一主面を複数の支持点で支持する半導体結晶基板の
支持装置であって、前記半導体結晶基板の主面の中心を
原点とし、この原点から基板外周部に向かって延びる結
晶軸上の前記基板外周部近傍に前記支持点を配置したこ
とを特徴とする。
SUMMARY OF THE INVENTION The present invention is an apparatus for supporting a semiconductor crystal substrate which supports one main surface of a semiconductor crystal substrate at a plurality of support points, wherein the center of the main surface of the semiconductor crystal substrate is defined as an origin. The support point is arranged near the outer periphery of the substrate on a crystal axis extending from the origin toward the outer periphery of the substrate.

【0009】本発明の半導体結晶基板の支持装置は、半
導体結晶基板の結晶欠陥が発生しにくい結晶軸上の基板
外周部近傍の位置で、半導体結晶基板を支持する。従っ
て、支持装置に起因する結晶欠陥を少なくすることが可
能である。
The apparatus for supporting a semiconductor crystal substrate according to the present invention supports the semiconductor crystal substrate at a position near the outer periphery of the substrate on a crystal axis where crystal defects of the semiconductor crystal substrate are unlikely to occur. Therefore, it is possible to reduce crystal defects caused by the supporting device.

【0010】また、この半導体結晶基板の結晶欠陥が発
生しにくい位置は、半導体結晶基板固有の結晶構造で決
められる。そのため、この結晶欠陥が発生しにくい位置
は、支持装置の材質や形状には関連していない。従っ
て、支持装置の材質や形状の選択の自由度が高くなり、
支持装置を製造する上で設計の自由度を高くすることが
可能である。
[0010] Further, the position where the crystal defect of the semiconductor crystal substrate hardly occurs is determined by the crystal structure unique to the semiconductor crystal substrate. Therefore, the position where the crystal defect is unlikely to occur is not related to the material or shape of the supporting device. Therefore, the degree of freedom in selecting the material and shape of the support device is increased,
It is possible to increase the degree of freedom in designing the support device.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)を、図面に従って説明する。尚、各図
面における結晶軸及び結晶方向について、数字に上線を
施したものは、以下に述べる実施形態の説明中において
は、数字の前に「−」を施して表記するものとする。例
えば図面中の[010](但し、1には上線が施されて
いる)結晶軸は、実施形態の説明中では[0−10]結
晶軸と表記する。
Embodiments of the present invention (hereinafter referred to as embodiments) will be described below with reference to the drawings. In the drawings, the number of the crystal axis and the direction of the crystal in which each numeral is overlined is denoted by adding "-" before the numeral in the description of the embodiment described below. For example, a [010] (1 is overlined) crystal axis in the drawings is referred to as a [0-10] crystal axis in the description of the embodiment.

【0012】図1(a)には、本実施形態の結晶基板支
持装置100が示されている。結晶基板支持装置100
は、結晶基板10の主面20を支持ピン14,16,1
8で支持している。支持ピン14,16,18の材質
は、石英、SiC、AlN、グラファイト等である。
尚、支持ピン14,16,18の形状は、結晶基板10
を局所的に支持できる形状であればよい。
FIG. 1A shows a crystal substrate supporting apparatus 100 according to this embodiment. Crystal substrate support device 100
Are used to connect the main surface 20 of the crystal substrate 10 to the support pins 14, 16, 1
8 support. The material of the support pins 14, 16, 18 is quartz, SiC, AlN, graphite or the like.
Note that the shape of the support pins 14, 16, 18 is
Any shape can be used as long as it can locally support.

【0013】図1(b)は、支持されている結晶基板1
0を主面20の方向から眺めた平面図であり、支持ピン
14,16,18が結晶基板10を支持する支持位置3
4,36,38が示されている。
FIG. 1B shows a supported crystal substrate 1.
0 is a plan view when viewed from the direction of the main surface 20, and a support position 3 where the support pins 14, 16, 18 support the crystal substrate 10;
4, 36, 38 are shown.

【0014】結晶基板10は、その主面20が(10
0)結晶面を有するガリウム−ヒ素の結晶基板である。
結晶基板10の外周部で直線となっている部分40はオ
リフラと呼ばれており、本実施形態では[011]結晶
軸の方位を示している。結晶基板10の中心Oを原点と
すると、この原点から基板外周部に向かって延びる結晶
軸が存在する。図1(b)において、各矢印は結晶軸を
表している。例えば、中心Oからオリフラ40に向かっ
て延び、オリフラと垂直に交わる矢印は[011]結晶
軸を表している。同様にして、図1(b)中では他の結
晶軸も矢印で表されており、結晶基板10の主面20に
は、図1(b)に示される8本の結晶軸がある。
The main surface 20 of the crystal substrate 10 is (10
0) A gallium-arsenic crystal substrate having a crystal plane.
The straight portion 40 on the outer peripheral portion of the crystal substrate 10 is called an orientation flat, and indicates the orientation of the [011] crystal axis in the present embodiment. Assuming that the center O of the crystal substrate 10 is the origin, there is a crystal axis extending from this origin toward the outer periphery of the substrate. In FIG. 1B, each arrow represents a crystal axis. For example, an arrow extending from the center O toward the orientation flat 40 and perpendicular to the orientation flat represents the [011] crystal axis. Similarly, other crystal axes are also indicated by arrows in FIG. 1B, and the main surface 20 of the crystal substrate 10 has eight crystal axes shown in FIG. 1B.

【0015】(100)結晶面を有するガリウム−ヒ素
の結晶基板10においては、その結晶構造より、結晶欠
陥が特定の方向に発生することが、前述した文献で開示
されている。図2には、(100)結晶面で切り出され
たガリウム−ヒ素の結晶基板において、スリップの発生
に支配的な8個の分解せん断応力が示されている。図2
においては、図1(b)で[011]結晶軸から[00
1]結晶軸に向かう方向をθとしている。図2におい
て、半径方向応力σr=0.01[MPa]、円周方向
応力σθ=7[MPa]とする。そして、臨界応力σc
r=3[MPa]とする。臨界応力σcrは、各分解せ
ん断応力σi(i=1,2,3・・・8)がσcrを超
えるとスリップが生じる限界の応力である。
It is disclosed in the above-mentioned document that crystal defects occur in a specific direction due to the crystal structure of the gallium-arsenic crystal substrate 10 having a (100) crystal plane. FIG. 2 shows eight disassembled shear stresses predominant in the occurrence of slip in a gallium-arsenic crystal substrate cut out on a (100) crystal plane. FIG.
In FIG. 1 (b), from [011] crystal axis to [001]
1] The direction toward the crystal axis is defined as θ. In FIG. 2, the radial stress σr = 0.01 [MPa] and the circumferential stress σθ = 7 [MPa]. And the critical stress σc
It is assumed that r = 3 [MPa]. The critical stress σcr is a limit stress at which a slip occurs when each decomposed shear stress σi (i = 1, 2, 3,..., 8) exceeds σcr.

【0016】図3は、各分解せん断応力σiと臨界応力
σcrとの差(σi−σcr)の角度θの分布が示され
たグラフである。σi−σcr値は、結晶中の転位の密
度に比例した値である。σi−σcr値が大きいほど、
結晶中に生じる転位の密度が大きくなり、スリップが発
生しやすい。逆に、σi−σcr値が小さいほど、スリ
ップが発生しにくい。従って、結晶基板10では、主面
20内の以下の角度θでスリップが発生しにくい。
FIG. 3 is a graph showing the distribution of the angle θ of the difference (σi−σcr) between each decomposed shear stress σi and the critical stress σcr. The σi-σcr value is a value proportional to the dislocation density in the crystal. As the σi-σcr value is larger,
The density of dislocations generated in the crystal increases, and slip is likely to occur. Conversely, as the σi-σcr value is smaller, slipping is less likely to occur. Therefore, in the crystal substrate 10, slip does not easily occur at the following angle θ in the main surface 20.

【0017】[0017]

【数2】θ=n×π/4(n=0,1,2・・・7) 上記の角度は、前述した結晶基板10の各結晶軸上の位
置が、スリップが発生しにくい位置であることを示して
いる。
## EQU2 ## θ = n × π / 4 (n = 0, 1, 2,..., 7) The above-mentioned angle is such that the position on each crystal axis of the crystal substrate 10 described above is a position where slip is unlikely to occur. It indicates that there is.

【0018】本実施形態の結晶基板支持装置において、
支持位置34,36,38は、図1(b)に示されてい
るように[010]結晶軸、[0−11]結晶軸、[0
01]結晶軸上であって結晶基板10の外周部近傍に配
置されている。支持位置34,36,38は結晶軸上に
位置しているので、結晶基板10をこの位置で支持する
と、スリップが発生しにくく、結晶基板支持装置に起因
する結晶欠陥を防ぐことができる。
In the crystal substrate supporting apparatus of the present embodiment,
As shown in FIG. 1B, the supporting positions 34, 36, and 38 correspond to a [010] crystal axis, a [0-11] crystal axis, and a [0-11] crystal axis.
[01] It is arranged on the crystal axis and near the outer peripheral portion of the crystal substrate 10. Since the supporting positions 34, 36, and 38 are located on the crystal axis, when the crystal substrate 10 is supported at this position, slip is unlikely to occur, and crystal defects caused by the crystal substrate supporting device can be prevented.

【0019】尚、支持位置34,36,38の位置は、
[010]結晶軸、[0−11]結晶軸、[001]結
晶軸上のみに限定したものではない。結晶基板10上の
8本の結晶軸のうちの3本を任意に選択し、選択した結
晶軸上で基板外周部の周辺の位置であればよい。
The positions of the support positions 34, 36 and 38 are as follows:
The present invention is not limited only to the [010] crystal axis, the [0-11] crystal axis, and the [001] crystal axis. It is sufficient that three of the eight crystal axes on the crystal substrate 10 are arbitrarily selected, and the position may be any position on the selected crystal axis around the periphery of the substrate.

【0020】また、支持位置を3カ所としたのは、結晶
基板10を支持するためには、3カ所程度が最も効率が
良いためである。従って、支持位置は3カ所に限定した
ものではなく、図4に示されているように、結晶軸上の
4カ所に支持位置42,44,46,48を配置しても
よい。尚、支持位置は、結晶軸上であれば、4カ所以上
の位置に配置してもよい。
The reason why the three supporting positions are set is that the three positions are most efficient for supporting the crystal substrate 10. Therefore, the support positions are not limited to three, and the support positions 42, 44, 46, and 48 may be arranged at four positions on the crystal axis as shown in FIG. Note that the support positions may be arranged at four or more positions as long as they are on the crystal axis.

【0021】また、結晶基板は(100)結晶面を有す
る結晶基板と限定したものではない。本実施形態の結晶
基板支持装置は、{111}結晶面と一般的に総称され
る(100)面と結晶学的に等価な面を主面とする結晶
基板に適用可能であり、支持位置は、適宜選択される結
晶軸上に配置される。
The crystal substrate is not limited to a crystal substrate having a (100) crystal plane. The crystal substrate supporting apparatus of the present embodiment is applicable to a crystal substrate having, as a main surface, a plane crystallographically equivalent to a (100) plane generally referred to as a {111} crystal plane. Are arranged on a crystal axis appropriately selected.

【0022】尚、支持位置は、結晶基板が持つ固有の結
晶構造で決められる。従って、結晶構造がガリウム−ヒ
素と同じ閃亜鉛鉱構造であるインジウム−リンの結晶基
板に対しても、本実施形態と同様の支持位置で支持をす
ると、結晶欠陥を少なくすることが可能である。また、
結晶構造はガリウム−ヒ素と異なるダイヤモンド構造で
あるが、同じ原子配列を有するシリコンの結晶基板に対
しても、本実施形態と同様の支持位置で支持をすると、
結晶欠陥を少なくすることが可能である。このように、
ガリウムーヒ素の結晶基板と同じ原子配列を備えた結晶
構造であれば、本実施形態の支持位置で支持をすると、
結晶欠陥を少なくすることが可能である。
The supporting position is determined by a unique crystal structure of the crystal substrate. Therefore, if the crystal substrate of indium-phosphorus having the same zinc-blende structure as gallium-arsenic is supported at the same supporting position as in the present embodiment, it is possible to reduce crystal defects. . Also,
Although the crystal structure is a diamond structure different from gallium-arsenic, a silicon crystal substrate having the same atomic arrangement is also supported at the same support position as in the present embodiment,
Crystal defects can be reduced. in this way,
If the crystal structure has the same atomic arrangement as the gallium-arsenic crystal substrate, if it is supported at the support position of the present embodiment,
Crystal defects can be reduced.

【0023】尚、本実施形態の支持装置は、半導体結晶
基板を加熱する熱処理装置に備えられるのが好適であ
る。
The supporting device of the present embodiment is preferably provided in a heat treatment device for heating a semiconductor crystal substrate.

【0024】[0024]

【発明の効果】以上説明したように、本発明の半導体結
晶基板の支持装置は、半導体結晶基板の結晶欠陥が生じ
にくい結晶軸上の基板外周部近傍の位置で、半導体結晶
基板を支持する。従って、支持装置に起因する結晶欠陥
を少なくすることが可能である。
As described above, the apparatus for supporting a semiconductor crystal substrate according to the present invention supports the semiconductor crystal substrate at a position near the outer periphery of the substrate on the crystal axis where crystal defects of the semiconductor crystal substrate hardly occur. Therefore, it is possible to reduce crystal defects caused by the supporting device.

【0025】また、この半導体結晶基板の結晶欠陥が生
じにくい位置は、半導体結晶基板固有の結晶構造で決め
られる。従って、この結晶欠陥が発生しにくい位置は、
支持装置の材質や形状には関連していない。従って、支
持装置の材質や形状の選択の自由度が高くなり、支持装
置を製造する上で設計の自由度を高くすることが可能で
ある。
Further, the position where the crystal defect of the semiconductor crystal substrate hardly occurs is determined by the crystal structure unique to the semiconductor crystal substrate. Therefore, the position where this crystal defect hardly occurs is
It is not related to the material or shape of the support device. Therefore, the degree of freedom in selecting the material and the shape of the support device is increased, and the degree of freedom in designing the support device can be increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本実施形態の支持装置の断面図と、支持装置
が結晶基板を支持する位置が示された平面図である。
FIG. 1 is a cross-sectional view of a support device of the present embodiment and a plan view showing a position where the support device supports a crystal substrate.

【図2】 (100)結晶面で切り出されたガリウム−
ヒ素の結晶基板において、スリップの発生に支配的な8
個の分解せん断応力が示された表である。
FIG. 2: Gallium cut out from a (100) crystal plane
In the arsenic crystal substrate, 8
3 is a table showing the disassembled shear stresses.

【図3】 各分解せん断応力σiと臨界応力σcrとの
差(σi−σcr)の角度θの分布が示されたグラフで
ある。
FIG. 3 is a graph showing a distribution of an angle θ of a difference (σi−σcr) between each decomposed shear stress σi and a critical stress σcr.

【図4】 他の実施形態の支持装置が結晶基板を支持す
る位置が示された平面図である。
FIG. 4 is a plan view showing a position where a supporting device of another embodiment supports a crystal substrate.

【図5】 アニール工程に使用されるランプアニール装
置内の半導体結晶基板を支持する部分の断面図と、従来
の結晶基板の支持位置が示された平面図である。
FIG. 5 is a cross-sectional view of a portion supporting a semiconductor crystal substrate in a lamp annealing apparatus used in an annealing step, and a plan view showing a supporting position of a conventional crystal substrate.

【図6】 引用文献で開示されている結晶基板のスリッ
プ位置が示された平面図である。
FIG. 6 is a plan view showing a slip position of a crystal substrate disclosed in the cited document.

【符号の説明】[Explanation of symbols]

10 結晶基板、14,16,18 支持ピン、20
主面、24,26,28,34,36,38,42,4
4,46,48 支持位置、100 結晶基板支持装
置。
10 crystal substrate, 14, 16, 18 support pins, 20
Main surface, 24, 26, 28, 34, 36, 38, 42, 4
4, 46, 48 Support position, 100 Crystal substrate support device.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体結晶基板の一主面を複数の支持点
で支持する半導体結晶基板の支持装置であって、 前記半導体結晶基板の主面の中心を原点とし、この原点
から基板外周部に向かって延びる結晶軸上の前記基板外
周部近傍に前記支持点を配置したことを特徴とする半導
体結晶基板の支持装置。
1. A semiconductor crystal substrate support device for supporting one main surface of a semiconductor crystal substrate at a plurality of support points, wherein the center of the main surface of the semiconductor crystal substrate is defined as an origin, and from the origin, an outer periphery of the substrate is provided. A supporting device for a semiconductor crystal substrate, wherein the supporting point is arranged near a peripheral portion of the substrate on a crystal axis extending toward the substrate.
JP7312199A 1999-03-18 1999-03-18 Support device of semiconductor crystal substrate Pending JP2000269223A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7312199A JP2000269223A (en) 1999-03-18 1999-03-18 Support device of semiconductor crystal substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7312199A JP2000269223A (en) 1999-03-18 1999-03-18 Support device of semiconductor crystal substrate

Publications (1)

Publication Number Publication Date
JP2000269223A true JP2000269223A (en) 2000-09-29

Family

ID=13509104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7312199A Pending JP2000269223A (en) 1999-03-18 1999-03-18 Support device of semiconductor crystal substrate

Country Status (1)

Country Link
JP (1) JP2000269223A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009004977A1 (en) * 2007-07-03 2009-01-08 Tokyo Electron Limited Substrate treatment apparatus, substrate treatment method and storage medium
JP2009194374A (en) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd Heat treatment apparatus and method for manufacturing soi substrate using the heat treatment apparatus
JP2014157968A (en) * 2013-02-18 2014-08-28 Dainippon Screen Mfg Co Ltd Heat treatment method, heat treatment device, and susceptor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009004977A1 (en) * 2007-07-03 2009-01-08 Tokyo Electron Limited Substrate treatment apparatus, substrate treatment method and storage medium
JP2009016509A (en) * 2007-07-03 2009-01-22 Tokyo Electron Ltd Substrate processing device, substrate processing method, and storage medium
JP2009194374A (en) * 2008-01-16 2009-08-27 Semiconductor Energy Lab Co Ltd Heat treatment apparatus and method for manufacturing soi substrate using the heat treatment apparatus
US8653426B2 (en) 2008-01-16 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
JP2014157968A (en) * 2013-02-18 2014-08-28 Dainippon Screen Mfg Co Ltd Heat treatment method, heat treatment device, and susceptor
US20160284575A1 (en) * 2013-02-18 2016-09-29 SCREEN Holdings Co., Ltd. Thermal processing method and thermal processing apparatus for heating substrate, and susceptor
US9881819B2 (en) * 2013-02-18 2018-01-30 SCREEN Holdings Co., Ltd. Thermal processing apparatus for heating substrate, and susceptor

Similar Documents

Publication Publication Date Title
JP3245246B2 (en) Heat treatment equipment
JP2000138281A (en) Wafer support unit in semiconductor manufacturing apparatus
JPH11176822A (en) Semiconductor treating equipment
JPH09251961A (en) Heat-treating boat
JPH0745691A (en) Wafer holder
JP2000269223A (en) Support device of semiconductor crystal substrate
JPH0963966A (en) Vapor growth device
WO2005124848A1 (en) Heat treatment jig and semiconductor wafer heat treatment method
JPH10284429A (en) Wafer supporting device
JPH09199437A (en) Semiconductor wafer supporting device
JP3357311B2 (en) Wafer support device in semiconductor manufacturing equipment
JP2000269150A (en) Semiconductor wafer heating tool and semiconductor wafer heater using the same
JP2007059740A (en) Method of manufacturing silicon wafer
JP4196542B2 (en) Vapor growth susceptor and vapor growth method using the same
JP2001168175A (en) Substrate holding fitting for heat treatment, substrate heat treatment apparatus, and method for thermally treating substrate
JP2005101161A (en) Supporting tool for heat treatment, heat treatment apparatus, heat treatment method, method of manufacturing substrate, and method of manufacturing semiconductor device
JPS6242416A (en) Susceptor for heating semiconductor substrate
JP2001358086A (en) Thermal treatment method and device of wafer
JPH11243064A (en) Wafer supporting plate
JPH11106287A (en) Treatment of semiconductor wafer and apparatus
JP3777964B2 (en) Substrate support for heat treatment
KR101259006B1 (en) Susceptor device for manufacturing semiconductor
KR100837737B1 (en) Wafer supporter
JPH0758035A (en) Heat treatment jig for semiconductor wafer
JP4228347B2 (en) Wafer support