JP2000261298A - Analog switch circuit and multiplexer and demultiplexer - Google Patents

Analog switch circuit and multiplexer and demultiplexer

Info

Publication number
JP2000261298A
JP2000261298A JP11064450A JP6445099A JP2000261298A JP 2000261298 A JP2000261298 A JP 2000261298A JP 11064450 A JP11064450 A JP 11064450A JP 6445099 A JP6445099 A JP 6445099A JP 2000261298 A JP2000261298 A JP 2000261298A
Authority
JP
Japan
Prior art keywords
signal
switch
analog
switching
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11064450A
Other languages
Japanese (ja)
Inventor
Hideo Watabe
秀雄 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP11064450A priority Critical patent/JP2000261298A/en
Publication of JP2000261298A publication Critical patent/JP2000261298A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an analog switch circuit reduced in a circuit scale without degrading performance by providing a synthesizing means which inverts one of the outputs of first and second switches, and synthesizes those outputs. SOLUTION: An analog input signal j is switched by a switch 12 according to a switch switching signal q from the outside part. The 0 level of the analog signal is inputted to a switch 13, and a switching operation is executed according to the switch switching signal q. Not only a switched signal k but also a switch switching leakage signal s are generated from the output of the switch 12, and only a switch switching leakage signal s' is generated from the output of the switch 13 according to those switching operations. Those switch switching leakage signals s and s' are both obtained according to the switch switching signal q so that the correlation can be made strong. Therefore, they are inverted and synthesized by an inverter/synthesizer 14 so that the switch switching leakage signal s can be almost canceled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、アナログスイッチ
回路とそれを用いたマルチプレクサ及びデマルチプレク
サに係り、特にアナログ信号の品質を低下させずにスイ
ッチングできるアナログスイッチ回路とそれを用いたマ
ルチプレクサ及びデマルチプレクサに関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog switch circuit and a multiplexer and a demultiplexer using the same, and more particularly to an analog switch circuit capable of switching without deteriorating the quality of an analog signal, and a multiplexer and a demultiplexer using the same. It is about.

【0002】[0002]

【従来の技術】アナログスイッチ回路は、入力されたア
ナログ信号をオン/オフして出力するスイッチ回路であ
る。図3は、このアナログスイッチ回路を2個用いて構
成したマルチプレクサの構成例を示しており、アナログ
スイッチ回路31、32は図2に示す切替信号SW1、
SW2によって交互にオンしてそれぞれの入力アナログ
信号S1、S2を合成器33へ送り、合成器33で合成
されて出力アナログ信号SOが得られる。このマルチプ
レクサは、入力信号が3個以上でも同様に構成でき、こ
れら複数のアナログ信号を時分割に切り替えて1つの共
通回路で信号する場合に用いられる。
2. Description of the Related Art An analog switch circuit is a switch circuit for turning on / off an input analog signal and outputting the signal. FIG. 3 shows a configuration example of a multiplexer configured by using two analog switch circuits. The analog switch circuits 31 and 32 are provided with switching signals SW1 and SW2 shown in FIG.
The input analog signals S1 and S2 are alternately turned on by the switch SW2 and sent to the combiner 33, where they are combined to obtain an output analog signal SO. This multiplexer can be similarly configured with three or more input signals, and is used when a plurality of analog signals are switched in a time-division manner and are signaled by one common circuit.

【0003】また、図4は、アナログスイッチ回路を2
個用いて構成したデマルチプレクサの構成例を示してお
り、アナログスイッチ回路41、42はやはり図2に示
した切替信号SW1、SW2によって交互にオンして、
分配器43からの入力信号Sをそれぞれ出力SO1、S
O2として出力する。このデマルチプレクサは、やはり
1つの信号Sを3以上に分割するようにも構成でき、時
分割に合成されている信号Sを分割する場合に用いられ
る。
FIG. 4 shows an analog switch circuit having two switches.
2 shows an example of a configuration of a demultiplexer configured by using a plurality of analog switches. Analog switch circuits 41 and 42 are also turned on alternately by switching signals SW1 and SW2 shown in FIG.
The input signal S from the distributor 43 is output to outputs SO1 and S1, respectively.
Output as O2. This demultiplexer can also be configured to divide one signal S into three or more, and is used to divide the signal S that is synthesized in a time-division manner.

【0004】このような用途に用いられるアナログスイ
ッチ回路では、スイッチ切替時にスイッチ切替信号が出
力側に漏洩して、出力アナログ信号の品質が劣化するこ
とがある。これに対処するために、スイッチ切替漏洩信
号キャンセル回路を搭載したアナログスイッチ回路が開
発されており、その従来の構成例を図5のブロック図に
示す。この回路では、アナログ入力信号aは、それぞれ
反転分配器51により、入力と同相信号b及び反転信号
cに反転分配される。但し図では、実際には前後にも波
形が連続して存在しているが、1つのパルスが孤立波形
として示されている。この同相信号b及び反転信号c
は、それぞれスイッチ52及び53でスイッチングされ
る。その際、スイッチ52及び53の出力にはそれぞ
れ、スイッチングされた信号d及びeだけでなく、スイ
ッチ切替漏洩信号f及びf′が発生する。しかし、これ
らは共に外部からのスイッチ切替信号gによるものなの
で、スイッチ切替漏洩信号fとf′の相関が非常に高く
なる。従って、これらを反転合成器54で反転合成する
ことにより、スイッチ切替漏洩信号fとf′はほぼキャ
ンセルされる。一方、反転合成器54では、反転分配器
51からの同相信号bをスイッチした信号dはそのまま
の位相で、反転信号cをスイッチした信号eは反転され
て合成されるので、出力信号hは、アナログ入力信号a
と同相となる。
In an analog switch circuit used for such a purpose, a switch switching signal leaks to an output side when a switch is switched, and the quality of an output analog signal may be degraded. To cope with this, an analog switch circuit equipped with a switch switching leakage signal canceling circuit has been developed, and a conventional configuration example is shown in a block diagram of FIG. In this circuit, the analog input signal a is inverted and distributed by the inverting distributor 51 into the input and the in-phase signal b and the inverted signal c. However, in the figure, one pulse is shown as an isolated waveform although the waveform actually exists continuously before and after. This in-phase signal b and inverted signal c
Are switched by switches 52 and 53, respectively. At this time, not only the switched signals d and e, but also switch switching leakage signals f and f 'are generated at the outputs of the switches 52 and 53, respectively. However, since these are both based on the external switch switching signal g, the correlation between the switch switching leakage signals f and f 'becomes very high. Therefore, by inverting and synthesizing these in the inverting synthesizer 54, the switch switching leakage signals f and f 'are almost canceled. On the other hand, in the inverting synthesizer 54, the signal d obtained by switching the in-phase signal b from the inverting distributor 51 has the same phase, and the signal e obtained by switching the inverted signal c is inverted and synthesized. , Analog input signal a
Becomes the same phase.

【0005】[0005]

【発明が解決しようとする課題】以上のように、図5の
アナログスイッチ回路を用いることにより、切替時に発
生する漏洩信号による品質劣化を抑制することができ
る。しかし、この回路構成では、2つのスイッチの他
に、反転分配器と反転合成器を必要とし、ハード規模が
大きくなるという問題があった。
As described above, by using the analog switch circuit shown in FIG. 5, it is possible to suppress the quality deterioration due to the leakage signal generated at the time of switching. However, this circuit configuration requires an inverting distributor and an inverting combiner in addition to the two switches, and has a problem that the hardware scale becomes large.

【0006】本発明の目的は、前記従来のスイッチ切替
漏洩信号をキャンセルするようにした回路に改良を加
え、性能を低下させることなくその回路規模を小さくし
たアナログスイッチ回路を提供することにある。
It is an object of the present invention to provide an analog switch circuit in which the circuit for canceling the conventional switch switching leakage signal is improved to reduce the circuit scale without deteriorating the performance.

【0007】[0007]

【課題を解決するための手段】本発明は、その入力端に
アナログ信号が入力され、外部からの切替信号がオンを
指示しているときに入力されたアナログ信号を通過させ
て出力し、前記切替信号がオフを指示しているときは入
力されたフナログ信号を出力しないように動作する第1
のスイッチと、その入力端にはアナログ信号の0レベル
の値が入力信号として入力され、前記切替信号がオンを
指示しているときには前記入力信号をそのまま出力し、
前記切替信号がオフを指示しているときは前記入力信号
を出力しないように動作する第2のスイッチと、前記第
1のスイッチの出力及び第2のスイッチの出力とを、い
ずれか一方を反転したのち合成する合成手段とを備えた
ことを特徴とするアナログスイッチ回路を開示する。
According to the present invention, an analog signal is input to an input terminal thereof, and when an external switching signal instructs on, the input analog signal is passed and output. When the switching signal indicates OFF, the first operation is performed so as not to output the input fanalog signal.
And the input terminal of the switch, the value of the 0 level of the analog signal is input as an input signal, and when the switch signal indicates ON, the input signal is output as it is,
When the switching signal indicates OFF, a second switch that operates so as not to output the input signal, and either one of the output of the first switch and the output of the second switch are inverted. And a synthesizing means for synthesizing the analog circuit.

【0008】更に本発明は、前記のアナログスイッチ回
路を複数個設けてその各々にアナログ信号を入力し、そ
れらのアナログ信号が同時に各アナログスイッチ回路か
ら出力されないようような切替信号を各アナログスイッ
チ回路に与えると共に、それらアナログスイッチ回路の
出力を合成手段で合成するように構成したことを特徴と
するマルチプレクサを開示する。
Further, the present invention provides a plurality of the above-mentioned analog switch circuits, wherein an analog signal is inputted to each of the plurality of analog switch circuits, and a switching signal for preventing the analog signals from being simultaneously output from each of the analog switch circuits. And a multiplexer configured to combine the outputs of the analog switch circuits by combining means.

【0009】更に本発明は、1つの入力アナログ信号を
複数個に分配する分配手段と、この手段により分配され
た分配アナログ信号の各々を入力とし、与えられた切替
信号によりスイッチ動作をするところの、前記分配アナ
ログ信号ごとに設けられた前記のアナログスイッチ回路
とから構成したことを特徴とするデマルチプレクサを開
示する。
Further, the present invention provides a distribution means for distributing one input analog signal to a plurality of input signals, and inputs each of the distribution analog signals distributed by the means, and performs a switching operation by a given switching signal. , And the analog switch circuit provided for each of the distributed analog signals.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態を説明
する。図1は、本発明になるアナログスイッチ回路の構
成例を示すブロック図である。この回路で、スイッチ1
2、13及び反転合成器14の構成と動作は従来と同様
で、スイッチ12、13は例えばFETあるいはPIN
ダイオードで構成される周知の回路である。
Embodiments of the present invention will be described below. FIG. 1 is a block diagram showing a configuration example of an analog switch circuit according to the present invention. In this circuit, switch 1
The configuration and operation of the inverters 2 and 13 and the inverting combiner 14 are the same as those of the related art.
This is a well-known circuit composed of diodes.

【0011】図1において、アナログ入力信号jは、外
部からのスイッチ切替信号qによりスイッチ12でスイ
ッチングされる。スイッチ13には、アナログ信号の0
レベルが入力されており、スイッチ切替信号qによりス
イッチング動作が行われるが、入力信号が0であるの
で、本来の出力信号はやはり0のままである。これらの
スイッチング動作に伴って、スイッチ12の出力にはス
イッチングされた信号kだけではなく、スイッチ切替漏
洩信号sが発生し、またスイッチ13の出力にはスイッ
チ切替漏洩信号s’だけが発生する。これらのスイッチ
切替漏洩信号s、s’はともにスイッチ切替信号qによ
るものであるから、相関が非常に強い。従って、これら
を反転合成器14で反転合成することにより、スイッチ
切替漏洩信号sをほぼキャンセルすることができる。一
方、アナログ出力信号nは、反転合成器14を通過する
ことにより、そのままの位相で、あるいは反転された位
相となるので、その後の信号処理にはなんら問題はな
い。
In FIG. 1, an analog input signal j is switched by a switch 12 in response to an external switch switching signal q. The switch 13 has an analog signal 0
The level is input, and the switching operation is performed by the switch switching signal q. However, since the input signal is 0, the original output signal also remains 0. Along with these switching operations, not only the switched signal k but also a switch switching leakage signal s is generated at the output of the switch 12, and only the switch switching leakage signal s' is generated at the output of the switch 13. Since these switch switching leakage signals s and s' are both based on the switch switching signal q, the correlation is very strong. Therefore, by inverting and synthesizing these in the inverting synthesizer 14, the switch switching leakage signal s can be substantially canceled. On the other hand, the analog output signal n has the same phase or the inverted phase by passing through the inversion combiner 14, so that there is no problem in the subsequent signal processing.

【0012】図1の構成を図5の従来回路と比べてみる
と、従来用いられていた反転分配器が不要となり、それ
だけ従来より簡略化した回路構成とすることができる。
従って、この図1の回路を図3に示したマルチプレクサ
や図4に示したデマルチプレクサのアナログスイッチ回
路として用いれば、それらマルチプレクサやデマルチプ
レクサを経済的かつコンパクトに構成でき、特に入力ま
たは出力されるアナログ信号の個数が多い場合ほどその
効果は大きくなる。また、反転分配器がない分だけ、ア
ナログ信号レベルの損失が少なくなる利点もある。
When the configuration of FIG. 1 is compared with the conventional circuit of FIG. 5, the conventionally used inverting distributor becomes unnecessary, and the circuit configuration can be simplified accordingly.
Therefore, if the circuit shown in FIG. 1 is used as an analog switch circuit of the multiplexer shown in FIG. 3 or the demultiplexer shown in FIG. 4, these multiplexers and demultiplexers can be economically and compactly formed, and particularly, input and output signals are output. The effect increases as the number of analog signals increases. In addition, there is an advantage that the loss of the analog signal level is reduced due to the absence of the inverting distributor.

【0013】[0013]

【発明の効果】以上に説明したように、本発明によれ
ば、従来必要であった反転分配器が不要となるので小型
・経済化が可能で、更にアナログ信号の損失も低減でき
るのでS/N低下の少ない回路を実現することができる
効果がある。
As described above, according to the present invention, the conventional inversion distributor is not required, so that the size and cost can be reduced, and the loss of the analog signal can be reduced. There is an effect that a circuit with a small decrease in N can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明になるアナログスイッチ回路の構成例を
示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration example of an analog switch circuit according to the present invention.

【図2】マルチプレクサまたはデマルチプレクサのスイ
ッチングのタイミングを示す図である。
FIG. 2 is a diagram illustrating switching timing of a multiplexer or a demultiplexer.

【図3】マルチプレクサの回路例を示す図である。FIG. 3 is a diagram illustrating a circuit example of a multiplexer.

【図4】デマルチプレクサの回路例を示す図である。FIG. 4 is a diagram illustrating a circuit example of a demultiplexer.

【図5】従来のアナログスイッチ回路の構成を示すブロ
ック図である。
FIG. 5 is a block diagram showing a configuration of a conventional analog switch circuit.

【符号の説明】[Explanation of symbols]

12、13 スイッチ 14 反転合成器 12, 13 switch 14 inverting synthesizer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 その入力端にアナログ信号が入力され、
外部からの切替信号がオンを指示しているときに入力さ
れたアナログ信号を通過させて出力し、前記切替信号が
オフを指示しているときは入力されたフナログ信号を出
力しないように動作する第1のスイッチと、その入力端
にはアナログ信号の0レベルの値が入力信号として入力
され、前記切替信号がオンを指示しているときには前記
入力信号をそのまま出力し、前記切替信号がオフを指示
しているときは前記入力信号を出力しないように動作す
る第2のスイッチと、前記第1のスイッチの出力及び第
2のスイッチの出力とを、いずれか一方を反転したのち
合成する合成手段とを備えたことを特徴とするアナログ
スイッチ回路。
1. An analog signal is input to an input terminal thereof.
When the external switching signal indicates ON, the input analog signal is passed and output, and when the switching signal indicates OFF, the operation is performed so as not to output the input analog signal. A first switch and an input terminal of the input terminal receive a value of the 0 level of the analog signal as an input signal. When the switching signal indicates ON, the input signal is output as it is, and the switching signal is turned OFF. A second switch that operates so as not to output the input signal when instructing, and a combining unit that combines one of the output of the first switch and the output of the second switch after inverting one of the outputs. An analog switch circuit comprising:
【請求項2】 請求項1に記載のアナログスイッチ回路
を複数個設けてその各々にアナログ信号を入力し、それ
らのアナログ信号が同時に各アナログスイッチ回路から
出力されないようような切替信号を各アナログスイッチ
回路に与えると共に、それらアナログスイッチ回路の出
力を合成手段で合成するように構成したことを特徴とす
るマルチプレクサ。
2. A plurality of analog switch circuits according to claim 1, wherein an analog signal is input to each of said plurality of analog switch circuits, and a switching signal is output from each of said analog switches so that said analog signals are not simultaneously output from said analog switch circuits. A multiplexer, which is provided to the circuits and is configured to combine the outputs of the analog switch circuits by combining means.
【請求項3】 1つの入力アナログ信号を複数個に分配
する分配手段と、この手段により分配された分配アナロ
グ信号の各々を入力とし、与えられた切替信号によりス
イッチ動作をするところの、前記分配アナログ信号ごと
に設けられた請求項1に記載のアナログスイッチ回路と
から構成したことを特徴とするデマルチプレクサ。
3. A distribution means for distributing one input analog signal into a plurality of signals, and a distribution operation wherein each of the distribution analog signals distributed by the means is input and a switching operation is performed by a given switching signal. A demultiplexer comprising: the analog switch circuit according to claim 1 provided for each analog signal.
JP11064450A 1999-03-11 1999-03-11 Analog switch circuit and multiplexer and demultiplexer Pending JP2000261298A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11064450A JP2000261298A (en) 1999-03-11 1999-03-11 Analog switch circuit and multiplexer and demultiplexer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11064450A JP2000261298A (en) 1999-03-11 1999-03-11 Analog switch circuit and multiplexer and demultiplexer

Publications (1)

Publication Number Publication Date
JP2000261298A true JP2000261298A (en) 2000-09-22

Family

ID=13258612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11064450A Pending JP2000261298A (en) 1999-03-11 1999-03-11 Analog switch circuit and multiplexer and demultiplexer

Country Status (1)

Country Link
JP (1) JP2000261298A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399983B1 (en) * 2001-06-05 2003-09-29 (주)에스피에스 Analog de-multiplexer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399983B1 (en) * 2001-06-05 2003-09-29 (주)에스피에스 Analog de-multiplexer

Similar Documents

Publication Publication Date Title
CA1295416C (en) Video switcher with independent processing of selected video signals
US5818366A (en) Reduced transistor-count data storage and multiplexing system
JPH07236151A (en) Digital video switcher
JP2000261298A (en) Analog switch circuit and multiplexer and demultiplexer
JP2503854B2 (en) Mixed circuit
JP3013746B2 (en) Digital contour compensator
JP2000013207A (en) Analog switch device
JP2000049627A (en) Fully individuated short wave transmitter and its transmission power switching method
JPS61161875A (en) Miller effect generating system
JP2615770B2 (en) Video signal synthesizer
JP2833244B2 (en) Image adjustment device
JPH06292217A (en) Band limit circuit for chroma signal
JPH02206219A (en) Timing signal generating circuit
JP3384154B2 (en) Horizontal contour enhancement signal processing circuit
JPH11355002A (en) Signal combiner
JPH04271676A (en) Video synthesizer circuit
JPH09135371A (en) Video signal processing circuit
JPH0774654A (en) Multiplex circuit
JPS62105582A (en) Video signal synthesizing device
JPH06113200A (en) Video synthesizing device
JPH10111345A (en) Scan test circuit
JP2002342305A (en) Digital signal arithmetic unit
JPH1085218A (en) Ultrasonic diagnostic device
JPH05275931A (en) Variable frequency oscillating circuit
JPH05175736A (en) Frequency conversion circuit