JP2000261214A - High frequency integrated circuit - Google Patents

High frequency integrated circuit

Info

Publication number
JP2000261214A
JP2000261214A JP11059510A JP5951099A JP2000261214A JP 2000261214 A JP2000261214 A JP 2000261214A JP 11059510 A JP11059510 A JP 11059510A JP 5951099 A JP5951099 A JP 5951099A JP 2000261214 A JP2000261214 A JP 2000261214A
Authority
JP
Japan
Prior art keywords
integrated circuit
frequency integrated
layer
dielectric
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11059510A
Other languages
Japanese (ja)
Inventor
Taku Fujita
卓 藤田
和晃 ▲高▼橋
Kazuaki Takahashi
Hiroshi Ogura
洋 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Mobile Communications Co Ltd
Original Assignee
Matsushita Communication Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Communication Industrial Co Ltd filed Critical Matsushita Communication Industrial Co Ltd
Priority to JP11059510A priority Critical patent/JP2000261214A/en
Publication of JP2000261214A publication Critical patent/JP2000261214A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15151Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Landscapes

  • Wire Bonding (AREA)
  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To miniaturize a high frequency integrated circuit for microwave and millimetric wave bands. SOLUTION: First to third layers of BCB thin films 106 are laminated as a dielectric thin film on a silicon substrate 109 by spin coating and firing. Four metallic layers are provided on the silicon substrate 109 and BCB thin films 106. The fourth metallic layer 105c is used to constitute a matching circuit and a transmission line, and the third metallic layer 105b and the fourth metallic layer 105c constitute a parallel plane plate type capacity 103 having BCB thin films as an insulating material. An active element 101 is mounted on the fourth metallic layer 105c by flip chip mounting using a bump 104.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は高周波集積回路に関
し、特に、マイクロ波、ミリ波帯無線システムの無線通
信装置に用いられる高周波集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency integrated circuit, and more particularly to a high-frequency integrated circuit used for a radio communication device of a microwave or millimeter wave band radio system.

【0002】[0002]

【従来の技術】従来、高周波集積回路としては、199
6年IEEE MTT−Sマイクロ波シンポジウムダイ
ジェスト1209頁から1213頁に記載されたものが
知られている。
2. Description of the Related Art Conventionally, as a high frequency integrated circuit, 199
The one described in 6th year IEEE MTT-S Microwave Symposium Digest pp. 1209-1213 is known.

【0003】図11は、従来の高周波集積回路の構造を
示す断面図である。この高周波集積回路においては、ガ
リウム砒素基板901上に能動素子であるMESFET
902と、受動素子である平行平板型容量903及び抵
抗904が半導体プロセスにより形成されている。ま
た、能動素子及び受動素子上に4層のポリイミド層90
5が積層されている。各ポリイミド層905間やポリイ
ミド層905上には、グランド層や他の配線層が形成さ
れている。各ポリイミド層間及びポリイミド層上に形成
された層はヴィアホール906で接続されている。
FIG. 11 is a sectional view showing the structure of a conventional high frequency integrated circuit. In this high frequency integrated circuit, a MESFET as an active element is formed on a gallium arsenide substrate 901.
902, a parallel plate type capacitor 903 and a resistor 904, which are passive elements, are formed by a semiconductor process. Also, four polyimide layers 90 are formed on the active element and the passive element.
5 are stacked. A ground layer and other wiring layers are formed between the polyimide layers 905 and on the polyimide layer 905. The layers formed on and between the polyimide layers are connected by via holes 906.

【0004】[0004]

【発明が解決しようとする課題】このような構成の高周
波集積回路においては、高周波、特にマイクロ波及びミ
リ波帯においては、浮遊成分の影響が大きくなるため、
集中定数が使えない。このため、バイアス回路に用いる
低域通過フィルタは、1/4波長線路を複数組合せて構
成する必要があり、整合回路などと比べると形状が大き
くなってしまう。したがって、このような構造の低域通
過フィルタを有する高周波集積回路は、大型化してしま
うという問題がある。
In a high-frequency integrated circuit having such a configuration, the influence of a floating component becomes large at a high frequency, particularly at a microwave and a millimeter wave band.
Lumped constants cannot be used. For this reason, the low-pass filter used for the bias circuit needs to be configured by combining a plurality of quarter-wavelength lines, and has a larger shape than a matching circuit or the like. Therefore, there is a problem that the high-frequency integrated circuit having the low-pass filter having such a structure is increased in size.

【0005】本発明はかかる点に鑑みてなされたもので
あり、小型化を図ることができる高周波集積回路を提供
することを目的とする。
[0005] The present invention has been made in view of the above points, and an object of the present invention is to provide a high-frequency integrated circuit that can be reduced in size.

【0006】[0006]

【課題を解決するための手段】本発明の骨子は、高誘電
率を有する基板上に膜厚の異なるBCB薄膜を多層に積
層し、能動素子をフリップチップによって実装するよう
に構成したものである。これにより、小型かつ安価な高
周波集積回路が構成できる。
The gist of the present invention is such that BCB thin films having different thicknesses are laminated in multiple layers on a substrate having a high dielectric constant, and active elements are mounted by flip chips. . Thereby, a small and inexpensive high-frequency integrated circuit can be configured.

【0007】[0007]

【発明の実施の形態】本発明の第1の態様に係る高周波
集積回路は、第1の誘電率を有する基板と、前記基板上
に形成された高周波阻止用の低域通過フィルタ回路と、
前記基板上に形成され、前記第1の誘電率よりも低い第
2の誘電率を有し、少なくとも3層で構成された誘電体
層と、前記誘電体層間に設けられた接地層と、前記誘電
体層の最上層上に形成された配線層と、前記配線層上に
搭載された能動素子と、を具備する構成を採る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A high-frequency integrated circuit according to a first aspect of the present invention comprises a substrate having a first dielectric constant, a high-frequency blocking low-pass filter circuit formed on the substrate,
A dielectric layer formed on the substrate, having a second dielectric constant lower than the first dielectric constant, and including at least three layers; a ground layer provided between the dielectric layers; The configuration includes a wiring layer formed on the uppermost layer of the dielectric layer, and an active element mounted on the wiring layer.

【0008】この構成によれば、基板の実効誘電率が他
の金属配線層と比べて高くなる。このため、1/4波長
線路を短く形成することができ、高周波集積回路の高性
能化、小型化が可能となる。
According to this structure, the effective dielectric constant of the substrate is higher than other metal wiring layers. For this reason, the quarter wavelength line can be formed short, and the high-frequency integrated circuit can be improved in performance and downsized.

【0009】本発明の第2の態様に係る高周波集積回路
は、第1の誘電率を有する基板と、前記基板上に形成さ
れた整合回路及び高周波伝送線路と、前記基板上に形成
され、前記第1の誘電率よりも低い第2の誘電率を有
し、少なくとも3層で構成された誘電体層と、前記誘電
体層間に設けられた接地層と、前記誘電体層の最上層上
に形成された配線層と、前記配線層上に搭載された能動
素子と、を具備する構成を採る。
A high-frequency integrated circuit according to a second aspect of the present invention includes a substrate having a first dielectric constant, a matching circuit and a high-frequency transmission line formed on the substrate, and a high-frequency transmission line formed on the substrate. A dielectric layer having a second dielectric constant lower than the first dielectric constant and having at least three layers, a ground layer provided between the dielectric layers, and a top layer of the dielectric layer; A configuration including the formed wiring layer and an active element mounted on the wiring layer is adopted.

【0010】この構成によれば、高い誘電率のシリコン
基板の上に整合回路を設けることにより、回路を小型に
構成できる。また、この構造によれば、整合回路より上
の層に設けられた接地層をシールド板として用いること
ができるので、外部からの不要電波の影響が少なく、安
定した特性で、小型かつ安価に高周波集積回路を実現で
きる。
According to this configuration, by providing the matching circuit on the silicon substrate having a high dielectric constant, the circuit can be made compact. Further, according to this structure, the ground layer provided above the matching circuit can be used as a shield plate, so that there is little influence of external unnecessary radio waves, stable characteristics, small size, low cost, and high frequency. An integrated circuit can be realized.

【0011】本発明の第3の態様に係る高周波集積回路
は、第1又は第2の態様において、前記誘電体層が、ベ
ンゾシクロブテンで構成されていることを特徴とする。
A high frequency integrated circuit according to a third aspect of the present invention is the high frequency integrated circuit according to the first or second aspect, wherein the dielectric layer is made of benzocyclobutene.

【0012】本発明の第4の態様に係る高周波集積回路
は、第1から第3のいずれかの態様において、前記基板
に近い誘電体層の厚さが前記基板から遠い誘電体層の厚
さよりも厚い構成を採る。
In a high frequency integrated circuit according to a fourth aspect of the present invention, in any one of the first to third aspects, the thickness of the dielectric layer near the substrate is greater than the thickness of the dielectric layer far from the substrate. Also adopts a thick configuration.

【0013】本発明の第5の態様に係る高周波集積回路
は、第1から第4のいずれかの態様において、前記能動
素子直下に前記誘電体層を除去した領域を有する構成を
採る。
A high-frequency integrated circuit according to a fifth aspect of the present invention, in any one of the first to fourth aspects, adopts a structure having a region from which the dielectric layer is removed immediately below the active element.

【0014】この構成によれば、能動素子が形成されて
いる誘電体材料の特性変化を小さくすることができ、能
動素子の特性を劣化することなく、優れた特性の高周波
集積回路を実現できる。
According to this configuration, a change in the characteristics of the dielectric material on which the active element is formed can be reduced, and a high-frequency integrated circuit having excellent characteristics can be realized without deteriorating the characteristics of the active element.

【0015】本発明の第6の態様に係る高周波集積回路
は、第1から第5のいずれかの態様において、前記接地
層を部分的に除去した領域を有する構成を採る。
A high-frequency integrated circuit according to a sixth aspect of the present invention, in any one of the first to fifth aspects, adopts a configuration having a region in which the ground layer is partially removed.

【0016】この構成によれば、能動素子の下方の接地
層を除去することにより、能動素子と接地層との間の寄
生容量を低減することができ、能動素子の特性が劣化す
ることなく、優れた特性の高周波集積回路を実現でき
る。また、平行平板型容量の下方の接地層を除去するこ
とにより、容量と接地層との間の寄生容量を低減して損
失を減らすことができ、優れた特性の高周波集積回路を
実現できる。
According to this configuration, by removing the ground layer below the active element, the parasitic capacitance between the active element and the ground layer can be reduced, and the characteristics of the active element do not deteriorate. A high-frequency integrated circuit with excellent characteristics can be realized. Further, by removing the ground layer below the parallel plate type capacitor, the parasitic capacitance between the capacitor and the ground layer can be reduced to reduce the loss, and a high frequency integrated circuit having excellent characteristics can be realized.

【0017】本発明の第7の態様に係る高周波集積回路
は、第1から第6のいずれかの態様において、前記能動
素子が、前記誘電体層を除去した領域に搭載される構成
を採る。
A high-frequency integrated circuit according to a seventh aspect of the present invention, in any one of the first to sixth aspects, has a configuration in which the active element is mounted in a region from which the dielectric layer has been removed.

【0018】この構成によれば、能動素子直下の除去部
の領域に能動素子を実装することにより、小型かつ薄型
の高周波集積回路を実現できる。
According to this configuration, a small and thin high-frequency integrated circuit can be realized by mounting the active element in the area of the removed portion immediately below the active element.

【0019】本発明の第8の態様に係る高周波集積回路
は、第1から第7のいずれかの態様において、前記基板
と前記誘電体層との間に形成された絶縁体層を具備する
構成を採る。
According to an eighth aspect of the present invention, there is provided a high-frequency integrated circuit according to any one of the first to seventh aspects, further comprising an insulator layer formed between the substrate and the dielectric layer. Take.

【0020】この構成によれば、抵抗率の低い例えばシ
リコン基板を用いても線路損失を抑圧することが可能と
なり、優れた特性の高周波集積回路を実現できる。
According to this configuration, the line loss can be suppressed even if a low resistivity, for example, a silicon substrate is used, and a high frequency integrated circuit having excellent characteristics can be realized.

【0021】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

【0022】(実施の形態1)図1は、本発明の実施の
形態1に係る高周波集積回路を示す断面図である。ま
た、図2は、本発明の実施の形態1に係る高周波集積回
路を示す平面図である。この高周波集積回路には、HE
MT(高電子移動トランジスタ)及びMMICが集積化
されている。
(Embodiment 1) FIG. 1 is a sectional view showing a high-frequency integrated circuit according to Embodiment 1 of the present invention. FIG. 2 is a plan view showing the high-frequency integrated circuit according to Embodiment 1 of the present invention. This high-frequency integrated circuit includes HE
MT (High Electron Transfer Transistor) and MMIC are integrated.

【0023】本発明の高周波集積回路においては、シリ
コン基板109上に、誘電体薄膜として、第1〜第3の
BCB(ベンゾシクロブテン)薄膜106a〜106c
が積層されている。
In the high frequency integrated circuit of the present invention, first to third BCB (benzocyclobutene) thin films 106a to 106c are formed on a silicon substrate 109 as dielectric thin films.
Are laminated.

【0024】シリコン基板109及びBCB薄膜106
上には、4つの金属層が設けられており、第1のBCB
薄膜106aに形成された金属層が接地層107として
用いられ、シリコン基板109、第2,第3のBCB薄
膜106b,106c上に形成された金属層105がス
トリップ導体として用いられる。主として、第1の金属
層105aを用いて低域通過フィルタやバイアス回路が
構成されており、第3の金属層105cを用いて整合回
路及び伝送線路が構成されており、第2の金属層105
b及び第3の金属層105cで第3のBCB薄膜106
cを絶縁体とした平行平板型容量(キャパシタ)103
が構成されている。
Silicon substrate 109 and BCB thin film 106
On top, four metal layers are provided, the first BCB
The metal layer formed on the thin film 106a is used as the ground layer 107, and the metal layer 105 formed on the silicon substrate 109 and the second and third BCB thin films 106b and 106c is used as a strip conductor. A low-pass filter and a bias circuit are mainly configured using the first metal layer 105a, and a matching circuit and a transmission line are configured using the third metal layer 105c.
b and the third metal layer 105c to form a third BCB thin film 106.
Parallel plate type capacitor (capacitor) 103 where c is an insulator
Is configured.

【0025】第3のBCB薄膜106c上に形成された
第3の金属層105cには、導電部材であるバンプ10
4を有するMESFETなどの能動素子101が搭載さ
れている。すなわち、能動素子101は、その裏面に形
成された電極に設けられたバンプ104を第3の金属層
105cに対して位置合わせして電気的に接続されてい
る。また、バンプ104を含む能動素子101と第3の
金属層105cとの間には、封止材102が充填されて
いる。
The third metal layer 105c formed on the third BCB thin film 106c has bumps 10 as conductive members.
An active element 101 such as a MESFET having the number 4 is mounted. That is, the active element 101 is electrically connected to the third metal layer 105c with the bump 104 provided on the electrode formed on the back surface thereof being positioned. The space between the active element 101 including the bump 104 and the third metal layer 105c is filled with a sealing material 102.

【0026】上記構成を有する高周波集積回路は、以下
のようにして作製する。すなわち、まず、シリコン基板
109上に第1の金属層105aを形成してフォトリソ
グラフィープロセスによりパターニングする。次いで、
このシリコン基板上に第1のBCB薄膜106aをスピ
ンコーティングにより形成する。
The high-frequency integrated circuit having the above configuration is manufactured as follows. That is, first, the first metal layer 105a is formed on the silicon substrate 109 and patterned by a photolithography process. Then
A first BCB thin film 106a is formed on the silicon substrate by spin coating.

【0027】次に、エッチングにより第1のBCB薄膜
106aの第1の金属層105aに対応する領域上に、
にヴィアホール108用の孔部を形成する。この孔部内
に導電材料を充填して第1の金属層105aと孔部内の
導電材料とを電気的に接続する。
Next, by etching, a region corresponding to the first metal layer 105a of the first BCB thin film 106a is formed.
Then, a hole for the via hole 108 is formed. The hole is filled with a conductive material to electrically connect the first metal layer 105a to the conductive material in the hole.

【0028】次いで、第1のBCB薄膜106a上に接
地層107を形成してフォトリソグラフィープロセスに
よりパターニングする。次いで、この第1のBCB薄膜
106a上に第2のBCB薄膜106bをスピンコーテ
ィングにより形成する。
Next, a ground layer 107 is formed on the first BCB thin film 106a and is patterned by a photolithography process. Next, a second BCB thin film 106b is formed on the first BCB thin film 106a by spin coating.

【0029】次に、接地層107が形成されていない第
2のBCB薄膜106b上に、エッチングによりヴィア
ホール108用の孔部を形成する。この孔部内に導電材
料を充填して各BCB薄膜の孔部内の導電材料同士を電
気的に接続する。
Next, a hole for the via hole 108 is formed by etching on the second BCB thin film 106b where the ground layer 107 is not formed. The holes are filled with a conductive material to electrically connect the conductive materials in the holes of each BCB thin film.

【0030】次いで、第2のBCB薄膜106b上に第
2の金属層105bを形成してフォトリソグラフィープ
ロセスによりパターニングする。次いで、この第2のB
CB薄膜106b上に第3のBCB薄膜106cをスピ
ンコーティングにより形成する。
Next, a second metal layer 105b is formed on the second BCB thin film 106b and patterned by a photolithography process. Then, this second B
A third BCB thin film 106c is formed on the CB thin film 106b by spin coating.

【0031】次に、エッチングにより第2のBCB薄膜
106aの第1の金属層105aに対応する領域上に、
にヴィアホール108用の孔部を形成する。この孔部内
に導電材料を充填して第2の金属層105bと、第3の
BCB薄膜106cの孔部内の導電材料とを電気的に接
続する。
Next, by etching, a region corresponding to the first metal layer 105a of the second BCB thin film 106a is formed.
Then, a hole for the via hole 108 is formed. The hole is filled with a conductive material to electrically connect the second metal layer 105b and the conductive material in the hole of the third BCB thin film 106c.

【0032】次いで、第3のBCB薄膜106c上に第
3の金属層105cを形成してフォトリソグラフィープ
ロセスによりパターニングする。このとき、ヴィアホー
ル108内の導電材料と第3の金属層105cとが電気
的に接続するようにする。
Next, a third metal layer 105c is formed on the third BCB thin film 106c, and is patterned by a photolithography process. At this time, the conductive material in the via hole 108 is electrically connected to the third metal layer 105c.

【0033】次に、第3の金属層105c上に、裏面に
電極を有する能動素子を、第3の金属層105cと電極
とが電気的に接続するようにしてバンプ104を介して
搭載する。すなわち、この能動素子101を、第3の金
属層105c上にフィリップチップ実装により搭載す
る。そして、第3の金属層105cと能動素子101と
の間に封止材102を充填する。
Next, an active element having an electrode on the back surface is mounted on the third metal layer 105c via the bump 104 so that the third metal layer 105c and the electrode are electrically connected. That is, the active element 101 is mounted on the third metal layer 105c by flip chip mounting. Then, a sealing material 102 is filled between the third metal layer 105c and the active element 101.

【0034】なお、3層のBCB薄膜106a〜106
cは、スピンコートの回転数を変えることによって、厚
さを調節することができる。ここでは、第1のBCB薄
膜106a、第2のBCB薄膜106bを厚さ約10μ
mとし、第3のBCB薄膜106cを厚さ約5μmとし
ている。すなわち、高性能化が要求される低域通過フィ
ルタは、比較的厚いBCB薄膜に挟まれ、小型化が要求
される平行平板型容量は、比較的薄いBCB薄膜に挟ま
れている。このように、形成する素子に要求される特性
に応じてBCB薄膜の厚さを制御する。これにより、素
子の特性に応じて適切な回路構造とすることができる。
The three BCB thin films 106a to 106b
The thickness c can be adjusted by changing the number of rotations of the spin coat. Here, the first BCB thin film 106a and the second BCB thin film 106b have a thickness of about 10 μm.
m, and the thickness of the third BCB thin film 106c is about 5 μm. That is, a low-pass filter that requires high performance is sandwiched between relatively thick BCB thin films, and a parallel plate capacitor that requires small size is sandwiched between relatively thin BCB thin films. As described above, the thickness of the BCB thin film is controlled according to the characteristics required for the element to be formed. Thereby, an appropriate circuit structure can be obtained according to the characteristics of the element.

【0035】また、各金属層105a〜105cは、適
宜ヴィアホール108内に充填した導電材料により電気
的に接続されている。
Each of the metal layers 105a to 105c is electrically connected by a conductive material filled in the via hole 108 as appropriate.

【0036】このような高周波集積回路の具体例を図2
を用いて説明する。この回路は、HEMT111とMM
IC112が集積化された低雑音・高利得ICであり、
初段のHEMT111によって低雑音特性を実現し、後
段のMMIC112によって高利得特性を実現してい
る。
FIG. 2 shows a specific example of such a high-frequency integrated circuit.
This will be described with reference to FIG. This circuit consists of HEMT 111 and MM
A low-noise, high-gain IC in which the IC 112 is integrated;
The first stage HEMT 111 realizes low noise characteristics, and the second stage MMIC 112 realizes high gain characteristics.

【0037】入力端子114より入力された高周波信号
は、バンプ104を用いてフリップチップ実装されたH
EMT111と、第3の金属層105cを用いて構成さ
れた整合回路116とによって構成される低雑音増幅器
によって増幅され、後段の低雑音・高利得増幅用のMM
IC112によって増幅され、出力端子115より出力
される。
The high-frequency signal input from the input terminal 114 is supplied to the flip-chip mounted H
Amplified by a low-noise amplifier constituted by the EMT 111 and a matching circuit 116 constituted by using the third metal layer 105c, the MM for low-noise and high-gain amplification at the subsequent stage is used.
The signal is amplified by the IC 112 and output from the output terminal 115.

【0038】HEMT111及びMMIC112へのバ
イアスは、第1の金属層105aに構成されたバイアス
回路118を介して与えられる。バイアス回路118や
DCカットに必要とされる容量は、第2及び第3の金属
層105b,105cを用いて構成された平行平板型容
量103,113によって回路中に内蔵されている。
A bias to the HEMT 111 and the MMIC 112 is applied via a bias circuit 118 formed on the first metal layer 105a. The capacitance required for the bias circuit 118 and the DC cut is built in the circuit by the parallel plate type capacitors 103 and 113 configured using the second and third metal layers 105b and 105c.

【0039】高周波、特にマイクロ波及びミリ波帯にお
いては、浮遊成分の影響が大きくなるため、集中定数が
使えない。このため、バイアス回路に用いる低域通過フ
ィルタは、1/4波長線路を複数組合せて構成する必要
があり、整合回路などと比べると形状が大きくなってし
まう。したがって、このような構造の低域通過フィルタ
を有する高周波集積回路は、大型化してしまうという問
題がある。
At high frequencies, especially in the microwave and millimeter wave bands, lumped constants cannot be used because the influence of floating components increases. For this reason, the low-pass filter used for the bias circuit needs to be configured by combining a plurality of quarter-wavelength lines, and has a larger shape than a matching circuit or the like. Therefore, there is a problem that the high-frequency integrated circuit having the low-pass filter having such a structure is increased in size.

【0040】本実施の形態に係る構造を採ることによ
り、第1の金属層105a上に形成したマイクロストリ
ップ線路は、高誘電率を有するシリコン基板109の効
果により、実効誘電率が他の金属配線層と比べて高くな
る。1/4波長線路は、90度電気長をもつ線路のこと
をいい、この線路の物理的な長さは(誘電率1のときの
物理長)/(√実効誘電率)で決定される。したがっ
て、実効誘電率が高い方が、1/4波長線路の物理長を
短く実現することができる。このため、高周波集積回路
の高性能化、小型化が可能となる。
By employing the structure according to the present embodiment, the microstrip line formed on the first metal layer 105a has an effective dielectric constant of another metal wiring due to the effect of the silicon substrate 109 having a high dielectric constant. Higher than the layer. The 波長 wavelength line refers to a line having an electrical length of 90 degrees, and the physical length of this line is determined by (physical length when the dielectric constant is 1) / (√effective dielectric constant). Therefore, the higher the effective permittivity, the shorter the physical length of the quarter wavelength line can be realized. For this reason, high performance and miniaturization of the high frequency integrated circuit can be achieved.

【0041】また、平行平板型容量103は、他の誘電
体層の作製プロセスと同じプロセスで同じ誘電体材料
(配線に対する絶縁材料と同じ材料)を採用して形成で
きるので、プロセスの簡素化が可能である。なお、この
平行平板型容量においては、第3のBCB薄膜106c
の厚さを5μm以下にすることで、容量値を大きくする
ことができる。
Further, the parallel plate type capacitor 103 can be formed by using the same dielectric material (the same material as the insulating material for the wiring) in the same process as the process for forming the other dielectric layers, thereby simplifying the process. It is possible. In this parallel plate type capacitor, the third BCB thin film 106c
By setting the thickness of the layer to 5 μm or less, the capacitance value can be increased.

【0042】なお、上記実施の形態においては、BCB
薄膜106を3層で構成した場合について説明している
が、BCB薄膜(誘電体層)は更に4層以上の多層に積
層しても上記と同様の効果が得られる。
In the above embodiment, the BCB
Although the case where the thin film 106 is composed of three layers is described, the same effect as described above can be obtained even if the BCB thin film (dielectric layer) is further laminated in four or more layers.

【0043】また、上記実施の形態においては、誘電体
層として、BCB薄膜を用いた場合について説明してい
るが、誘電体層として他の誘電体材料、例えばポリイミ
ドや、BCBよりもさらに高い誘電率を有する材料を用
いても同様に実施可能である。
In the above embodiment, the case where a BCB thin film is used as the dielectric layer has been described. However, as the dielectric layer, another dielectric material such as polyimide or a dielectric material having a higher dielectric constant than BCB is used. The present invention can be similarly implemented by using a material having a ratio.

【0044】また、上記実施の形態においては、誘電体
基板としてシリコン基板を用いた場合について説明して
いるが、誘電体基板として、セラミック基板、セラミッ
ク多層基板、石英基板、GaAs基板や、特に抵抗率の
高い高抵抗シリコン基板などを用いても同様に実施可能
である。
In the above embodiment, the case where a silicon substrate is used as the dielectric substrate has been described. However, as the dielectric substrate, a ceramic substrate, a ceramic multilayer substrate, a quartz substrate, a GaAs substrate, and especially a resistor substrate may be used. The present invention can be similarly implemented by using a high-resistance silicon substrate having a high rate.

【0045】(実施の形態2)図3は、本発明の実施の
形態2に係る高周波集積回路を示す断面図である。図3
に示す高周波集積回路は、図1に示す高周波集積回路と
基本構造が同じであるので、両者の違いについて説明す
る。なお、以下の実施の形態において、その製造方法に
ついては、実施の形態1と同じであるので、その説明は
省略する。
(Embodiment 2) FIG. 3 is a sectional view showing a high frequency integrated circuit according to Embodiment 2 of the present invention. FIG.
1 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, and therefore the difference between them will be described. In the following embodiment, the manufacturing method is the same as that of the first embodiment, and the description is omitted.

【0046】図3に示す高周波集積回路において、図1
に示す高周波集積回路と異なるのは、第2のBCB薄膜
106b上に金属層を接地層207として構成した点で
ある。また、第3のBCB薄膜106c上に形成された
金属層205cには、高周波阻止用の低域通過フィルタ
回路とバイアス回路を設け、シリコン基板109上に形
成した金属層205aと、第1のBCB薄膜106a上
に形成した金属層205bとで、第1のBCB薄膜10
6aを絶縁体とした平行平板型容量103を設け、第1
の金属層205a上に、整合回路と高周波を伝送する線
路を設けている。
In the high frequency integrated circuit shown in FIG.
The difference from the high frequency integrated circuit shown in FIG. 1 is that a metal layer is formed as a ground layer 207 on the second BCB thin film 106b. The metal layer 205c formed on the third BCB thin film 106c is provided with a low-pass filter circuit for blocking high frequencies and a bias circuit, and the metal layer 205a formed on the silicon substrate 109 and the first BCB The first BCB thin film 10 with the metal layer 205b formed on the thin film 106a.
A parallel plate type capacitor 103 using 6a as an insulator is provided.
A matching circuit and a line for transmitting a high frequency are provided on the metal layer 205a.

【0047】このような構造とすることにより、すなわ
ち高い誘電率のシリコン基板の上に整合回路を設けるこ
とにより、回路を小型に構成できる。これは、同一の位
相特性をもつ整合回路では、誘電率の高い基板上で形成
する方が小さくすることができるからである。また、こ
の構造によれば、整合回路より上の層に設けられた接地
層をシールド板として用いることができるので、外部か
らの不要電波の影響が少なく、安定した特性で、小型か
つ安価に高周波集積回路を実現できる。
With such a structure, that is, by providing a matching circuit on a silicon substrate having a high dielectric constant, the circuit can be miniaturized. This is because matching circuits having the same phase characteristic can be made smaller on a substrate having a high dielectric constant. Further, according to this structure, the ground layer provided above the matching circuit can be used as a shield plate, so that there is little influence of external unnecessary radio waves, stable characteristics, small size, low cost, and high frequency. An integrated circuit can be realized.

【0048】(実施の形態3)図4は、本発明の実施の
形態3に係る高周波集積回路を示す断面図である。ま
た、図5は、本発明の実施の形態3に係る高周波集積回
路を示す平面図である。図4及び図5に示す高周波集積
回路は、図1及び図2に示す高周波集積回路と基本構造
が同じであるので、両者の違いについて説明する。
(Embodiment 3) FIG. 4 is a sectional view showing a high-frequency integrated circuit according to Embodiment 3 of the present invention. FIG. 5 is a plan view showing a high-frequency integrated circuit according to Embodiment 3 of the present invention. Since the high-frequency integrated circuits shown in FIGS. 4 and 5 have the same basic structure as the high-frequency integrated circuits shown in FIGS. 1 and 2, differences between the two will be described.

【0049】図4に示す高周波集積回路においては、能
動素子101直下の接地層107,119を取り除き、
接地層除去部310を設けている。
In the high frequency integrated circuit shown in FIG. 4, the ground layers 107 and 119 immediately below the active element 101 are removed.
A ground layer removing unit 310 is provided.

【0050】このような構造とすることにより、すなわ
ち、能動素子101直下に接地層除去部310を設ける
ことにより、能動素子101と接地層107との間の寄
生容量を低減することができ、能動素子の特性が劣化す
ることなく、優れた特性の高周波集積回路を実現でき
る。
With such a structure, that is, by providing the ground layer removing portion 310 immediately below the active element 101, the parasitic capacitance between the active element 101 and the ground layer 107 can be reduced. A high frequency integrated circuit having excellent characteristics can be realized without deteriorating device characteristics.

【0051】(実施の形態4)図6は、本発明の実施の
形態4に係る高周波集積回路を示す断面図である。図6
に示す高周波集積回路は、図1に示す高周波集積回路と
基本構造が同じであるので、両者の違いについて説明す
る。
(Embodiment 4) FIG. 6 is a sectional view showing a high-frequency integrated circuit according to Embodiment 4 of the present invention. FIG.
1 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, and therefore the difference between them will be described.

【0052】図4に示す高周波集積回路においては、平
行平板型容量直下の接地層107を取り除いて、接地層
除去部409を設けている。
In the high-frequency integrated circuit shown in FIG. 4, a ground layer removing portion 409 is provided by removing the ground layer 107 immediately below the parallel plate type capacitor.

【0053】このような構造とすることにより、すなわ
ち、平行平板型容量直下に接地層除去部409を設ける
ことにより、容量と接地層との間の寄生容量を低減して
損失を減らすことができ、優れた特性の高周波集積回路
を実現できる。
By adopting such a structure, that is, by providing the ground layer removing portion 409 immediately below the parallel plate type capacitor, the parasitic capacitance between the capacitor and the ground layer can be reduced to reduce the loss. A high frequency integrated circuit having excellent characteristics can be realized.

【0054】(実施の形態5)図7は、本発明の実施の
形態5に係る高周波集積回路を示す断面図である。図7
に示す高周波集積回路は、図1に示す高周波集積回路と
基本構造が同じであるので、両者の違いについて説明す
る。
(Fifth Embodiment) FIG. 7 is a sectional view showing a high-frequency integrated circuit according to a fifth embodiment of the present invention. FIG.
1 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, and therefore the difference between them will be described.

【0055】図7に示す高周波集積回路においては、能
動素子101直下のBCB薄膜106及び接地層107
を取り除いて、除去部510を設けている。
In the high frequency integrated circuit shown in FIG. 7, the BCB thin film 106 and the ground layer 107 just below the active element 101 are provided.
And a removing unit 510 is provided.

【0056】このような構造とすることにより、すなわ
ち、能動素子101直下に除去部510を設けることに
より、能動素子が形成されている誘電体材料の特性変化
を小さくすることができ、能動素子の特性を劣化するこ
となく、優れた特性の高周波集積回路を実現できる。
By adopting such a structure, that is, by providing the removing portion 510 immediately below the active element 101, a change in the characteristics of the dielectric material on which the active element is formed can be reduced, and A high frequency integrated circuit having excellent characteristics can be realized without deteriorating characteristics.

【0057】(実施の形態6)図8は、本発明の実施の
形態6に係る高周波集積回路を示す断面図である。図8
に示す高周波集積回路は、図1に示す高周波集積回路と
基本構造が同じであるので、両者の違いについて説明す
る。
(Embodiment 6) FIG. 8 is a sectional view showing a high-frequency integrated circuit according to Embodiment 6 of the present invention. FIG.
1 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, and therefore the difference between them will be described.

【0058】図8に示す高周波集積回路においては、能
動素子101直下の第2のBCB薄膜106b、第3の
BCB薄膜106c、及び接地層107を取り除き、除
去部610設けて、この除去部610の領域に能動素子
101をフリップチップ実装している。
In the high-frequency integrated circuit shown in FIG. 8, the second BCB thin film 106b, the third BCB thin film 106c, and the ground layer 107 immediately below the active element 101 are removed, and a removing section 610 is provided. The active element 101 is flip-chip mounted in the region.

【0059】このような構造にすることにより、すなわ
ち、能動素子101直下の除去部610の領域に能動素
子101をフリップチップ実装することにより、小型か
つ薄型の高周波集積回路を実現できる。
By adopting such a structure, that is, by mounting the active element 101 in a region of the removal portion 610 immediately below the active element 101 by flip-chip mounting, a small and thin high-frequency integrated circuit can be realized.

【0060】なお、本実施の形態においては、第2のB
CB薄膜106b、第3のBCB薄膜106c、及び接
地層107を取り除いて除去部610を形成した場合に
ついて説明しているが、BCB薄膜106のみを取り除
いて除去部を形成しても、第1〜第3のBCB薄膜10
6a〜106c、接地層107を取り除いて除去部を形
成しても同様に実施可能である。
In this embodiment, the second B
Although the case where the removed portion 610 is formed by removing the CB thin film 106b, the third BCB thin film 106c, and the ground layer 107 has been described, even if the removed portion is formed by removing only the BCB thin film 106, Third BCB thin film 10
6a to 106c, the ground layer 107 may be removed to form a removed portion, and the present invention can be similarly implemented.

【0061】(実施の形態7)図9は、本発明の実施の
形態7に係る高周波集積回路を示す断面図である。図9
に示す高周波集積回路は、図1に示す高周波集積回路と
基本構造が同じであるので、両者の違いについて説明す
る。
(Embodiment 7) FIG. 9 is a sectional view showing a high-frequency integrated circuit according to Embodiment 7 of the present invention. FIG.
1 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, and therefore the difference between them will be described.

【0062】図9に示す高周波集積回路においては、シ
リコン基板109上に、絶縁体薄膜としてSiO2薄膜
710を積層している。
In the high frequency integrated circuit shown in FIG. 9, an SiO 2 thin film 710 is laminated on a silicon substrate 109 as an insulator thin film.

【0063】このような構造にすることにより、すなわ
ち、シリコン基板109上にSiO 2薄膜710を積層
することにより、抵抗率の低いシリコン基板を用いても
線路損失を抑圧することが可能となり、優れた特性の高
周波集積回路を実現できる。
With such a structure,
First, the SiO.sub. TwoLaminate thin film 710
By using a silicon substrate with low resistivity,
Line loss can be suppressed, resulting in excellent characteristics
A frequency integrated circuit can be realized.

【0064】なお、本実施の形態においては、絶縁体薄
膜として、SiO2薄膜710を用いた場合について説
明しているが、他の絶縁体薄膜、例えば窒化珪素(Si
N)を用いても同様に実施可能である。
In this embodiment, the case where the SiO 2 thin film 710 is used as the insulator thin film has been described, but other insulator thin films, for example, silicon nitride (Si)
N) can be similarly implemented.

【0065】また、シリコン基板上にバイポーラトラン
ジスタ又は電界効果トランジスタを形成し、低周波の信
号を処理する回路を形成してもよい。
A bipolar transistor or a field-effect transistor may be formed on a silicon substrate to form a circuit for processing a low-frequency signal.

【0066】(実施の形態8)図10は、本発明の実施
の形態8に係る高周波集積回路を示す断面図である。図
10に示す高周波集積回路は、図1に示す高周波集積回
路と基本構造が同じであるので、両者の違いについて説
明する。
(Eighth Embodiment) FIG. 10 is a sectional view showing a high-frequency integrated circuit according to an eighth embodiment of the present invention. Since the high-frequency integrated circuit shown in FIG. 10 has the same basic structure as the high-frequency integrated circuit shown in FIG. 1, the difference between them will be described.

【0067】図10に示す高周波集積回路においては、
シリコン基板の代わりに、容量804、薄膜抵抗80
2、及びインダクタ805を形成し、第1の金属層とイ
ンダクタンス805とをヴィアホール807で接続した
セラミック多層基板809を用いいる。
In the high frequency integrated circuit shown in FIG.
Instead of a silicon substrate, a capacitor 804, a thin film resistor 80
2 and an inductor 805 are formed, and a ceramic multilayer substrate 809 in which a first metal layer and an inductance 805 are connected by a via hole 807 is used.

【0068】このような構造にすることにより、すなわ
ち容量、抵抗、インダクタを内蔵することにより、回路
に実装する部品数を減らし、小型かつ安価に高周波集積
回路を実現できる。
By adopting such a structure, that is, by incorporating a capacitance, a resistor, and an inductor, the number of components mounted on the circuit can be reduced, and a small-sized and inexpensive high-frequency integrated circuit can be realized.

【0069】本発明は、上記実施の形態1〜8に限定さ
れず、種々変更して実施することが可能である。また、
上記実施の形態1〜8は、適宜組み合わせて実施するこ
とが可能である。
The present invention is not limited to the first to eighth embodiments, but can be implemented with various modifications. Also,
Embodiments 1 to 8 above can be implemented in appropriate combinations.

【0070】本発明の高周波集積回路は、無線通信シス
テムにおいて使用される基地局装置や通信端末装置、無
線計測装置に適用することができる。
The high-frequency integrated circuit of the present invention can be applied to a base station device, a communication terminal device, and a wireless measurement device used in a wireless communication system.

【0071】[0071]

【発明の効果】以上のように本発明によれば、シリコン
基板上に膜厚の異なるBCB薄膜を多層に積層し、能動
素子をフリップチップによって実装することによって、
小型かつ安価で高周波集積回路が実現できるという有利
な効果が得られる。
As described above, according to the present invention, BCB thin films having different thicknesses are stacked in multiple layers on a silicon substrate, and the active elements are mounted by flip chips.
An advantageous effect that a small-sized and inexpensive high-frequency integrated circuit can be realized is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1に係る高周波集積回路を
示す断面図
FIG. 1 is a sectional view showing a high-frequency integrated circuit according to a first embodiment of the present invention;

【図2】上記実施の形態1に係る高周波集積回路を示す
平面図
FIG. 2 is a plan view showing the high-frequency integrated circuit according to the first embodiment.

【図3】本発明の実施の形態2に係る高周波集積回路を
示す断面図
FIG. 3 is a sectional view showing a high-frequency integrated circuit according to a second embodiment of the present invention;

【図4】本発明の実施の形態3に係る高周波集積回路を
示す断面図
FIG. 4 is a sectional view showing a high-frequency integrated circuit according to a third embodiment of the present invention;

【図5】上記実施の形態3に係る高周波集積回路を示す
平面図
FIG. 5 is a plan view showing the high-frequency integrated circuit according to the third embodiment.

【図6】本発明の実施の形態4に係る高周波集積回路を
示す断面図
FIG. 6 is a sectional view showing a high-frequency integrated circuit according to a fourth embodiment of the present invention;

【図7】本発明の実施の形態5に係る高周波集積回路を
示す断面図
FIG. 7 is a sectional view showing a high-frequency integrated circuit according to a fifth embodiment of the present invention.

【図8】本発明の実施の形態6に係る高周波集積回路を
示す断面図
FIG. 8 is a sectional view showing a high-frequency integrated circuit according to a sixth embodiment of the present invention;

【図9】本発明の実施の形態7に係る高周波集積回路を
示す断面図
FIG. 9 is a sectional view showing a high-frequency integrated circuit according to a seventh embodiment of the present invention;

【図10】本発明の実施の形態8に係る高周波集積回路
を示す断面図
FIG. 10 is a sectional view showing a high-frequency integrated circuit according to an eighth embodiment of the present invention;

【図11】従来の高周波集積回路を示す断面図FIG. 11 is a sectional view showing a conventional high-frequency integrated circuit.

【符号の説明】[Explanation of symbols]

101,801 能動素子 102 封止材 103 平行平板型容量 104 バンプ 105,205 金属層 106 BCB薄膜 107,119,207 接地層 108 ヴィアホール 109 シリコン基板 111 HEMT 112 MMIC 113 平行平板型容量 114 入力端子 115 出力端子 116 整合回路 117 バイアス端子 118 バイアス回路 310,409 接地層除去部 510,610 除去部 710 SiO2薄膜 802 薄膜抵抗 804 容量 805 インダクタ 809 セラミック多層基板DESCRIPTION OF SYMBOLS 101,801 Active element 102 Sealant 103 Parallel plate type capacitor 104 Bump 105,205 Metal layer 106 BCB thin film 107,119,207 Ground layer 108 Via hole 109 Silicon substrate 111 HEMT 112 MMIC 113 Parallel plate type capacitor 114 Input terminal 115 output terminal 116 matching circuit 117 bias terminal 118 bias circuit 310,409 ground layer removal portion 510, 610 removing unit 710 SiO 2 thin film 802 thin film resistor 804 capacitor 805 inductor 809 ceramic multilayer substrate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小倉 洋 神奈川県横浜市港北区綱島東四丁目3番1 号 松下通信工業株式会社内 Fターム(参考) 5F044 KK04 KK05 KK09 KK13 KK23 QQ01 RR18 5J014 CA05 CA41 CA55  ──────────────────────────────────────────────────の Continuing from the front page (72) Inventor Hiroshi Ogura F-term (reference) in Matsushita Communication Industrial Co., Ltd. 4-3-1 Tsunashima Higashi, Kohoku-ku, Yokohama, Kanagawa 5F044 KK04 KK05 KK09 KK13 KK23 QQ01 RR18 5J014 CA05 CA41 CA55

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1の誘電率を有する基板と、前記基板
上に形成された高周波阻止用の低域通過フィルタ回路
と、前記基板上に形成され、前記第1の誘電率よりも低
い第2の誘電率を有し、少なくとも3層で構成された誘
電体層と、前記誘電体層間に設けられた接地層と、前記
誘電体層の最上層上に形成された配線層と、前記配線層
上に搭載された能動素子と、を具備することを特徴とす
る高周波集積回路。
1. A substrate having a first dielectric constant, a high-frequency blocking low-pass filter circuit formed on the substrate, and a low-pass filter circuit formed on the substrate and having a lower dielectric constant than the first dielectric constant. A dielectric layer having a dielectric constant of 2 and comprising at least three layers, a ground layer provided between the dielectric layers, a wiring layer formed on the uppermost layer of the dielectric layer, and the wiring An active element mounted on the layer.
【請求項2】 第1の誘電率を有する基板と、前記基板
上に形成された整合回路及び高周波伝送線路と、前記基
板上に形成され、前記第1の誘電率よりも低い第2の誘
電率を有し、少なくとも3層で構成された誘電体層と、
前記誘電体層間に設けられた接地層と、前記誘電体層の
最上層上に形成された配線層と、前記配線層上に搭載さ
れた能動素子と、を具備することを特徴とする高周波集
積回路。
2. A substrate having a first dielectric constant, a matching circuit and a high-frequency transmission line formed on the substrate, and a second dielectric formed on the substrate and having a lower dielectric constant than the first dielectric constant. A dielectric layer having a refractive index and comprising at least three layers;
A high-frequency integrated circuit comprising: a ground layer provided between the dielectric layers; a wiring layer formed on an uppermost layer of the dielectric layer; and an active element mounted on the wiring layer. circuit.
【請求項3】 前記誘電体層は、ベンゾシクロブテンで
構成されていることを特徴とする請求項1又は請求項2
記載の高周波集積回路。
3. The device according to claim 1, wherein the dielectric layer is made of benzocyclobutene.
A high-frequency integrated circuit according to claim 1.
【請求項4】 前記基板に近い誘電体層の厚さが前記基
板から遠い誘電体層の厚さよりも厚いことを特徴とする
請求項1から請求項3のいずれかに記載の高周波集積回
路。
4. The high-frequency integrated circuit according to claim 1, wherein a thickness of the dielectric layer close to the substrate is larger than a thickness of the dielectric layer far from the substrate.
【請求項5】 前記能動素子直下に前記誘電体層を除去
した領域を有することを特徴とする請求項1から請求項
4のいずれかに記載の高周波集積回路。
5. The high-frequency integrated circuit according to claim 1, further comprising a region immediately below said active element, from which said dielectric layer is removed.
【請求項6】 前記接地層を部分的に除去した領域を有
することを特徴とする請求項1から請求項5のいずれか
に記載の高周波集積回路。
6. The high-frequency integrated circuit according to claim 1, further comprising a region in which the ground layer is partially removed.
【請求項7】 前記能動素子は、前記誘電体層を除去し
た領域に搭載されることを特徴とする請求項1から請求
項6のいずれかに記載の高周波集積回路。
7. The high-frequency integrated circuit according to claim 1, wherein the active element is mounted in a region where the dielectric layer has been removed.
【請求項8】 前記基板と前記誘電体層との間に形成さ
れた絶縁体層を具備することを特徴とする請求項1から
請求項7のいずれかに記載の高周波集積回路。
8. The high-frequency integrated circuit according to claim 1, further comprising an insulator layer formed between said substrate and said dielectric layer.
JP11059510A 1999-03-05 1999-03-05 High frequency integrated circuit Pending JP2000261214A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11059510A JP2000261214A (en) 1999-03-05 1999-03-05 High frequency integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11059510A JP2000261214A (en) 1999-03-05 1999-03-05 High frequency integrated circuit

Publications (1)

Publication Number Publication Date
JP2000261214A true JP2000261214A (en) 2000-09-22

Family

ID=13115339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11059510A Pending JP2000261214A (en) 1999-03-05 1999-03-05 High frequency integrated circuit

Country Status (1)

Country Link
JP (1) JP2000261214A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238858A (en) * 2010-05-12 2011-11-24 Sumitomo Electric Ind Ltd Optical semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238858A (en) * 2010-05-12 2011-11-24 Sumitomo Electric Ind Ltd Optical semiconductor device

Similar Documents

Publication Publication Date Title
US5510758A (en) Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
US5760650A (en) Coplanar waveguide amplifier
JPH08130419A (en) Amplifier and receiver and communication equipment with the amplifier
JP2000124358A (en) High-frequency integrated circuit
JPH0774285A (en) Semiconductor device
US20070273456A1 (en) Phase-shifting circuit and multibit phase shifter
JP3173596B2 (en) Microwave / millimeter wave circuit device
US6570464B1 (en) High frequency apparatus
JP4015746B2 (en) Semiconductor device
US6710426B2 (en) Semiconductor device and transceiver apparatus
JP2001308610A (en) Microstrip line, method of producing same, inductor element and high frequency semiconductor device
JPH0661058A (en) Semiconductor integrated circuit device
US6800929B1 (en) Semiconductor device
JP2000261214A (en) High frequency integrated circuit
JP3455413B2 (en) Semiconductor device
JPH10289979A (en) High-frequency semiconductor device
KR20020070739A (en) MMIC and method for manufacturing the same
JPS6056306B2 (en) Microwave IC device and its manufacturing method
JP3493152B2 (en) Semiconductor device
JP3334954B2 (en) High frequency semiconductor device
JPS6053089A (en) Semiconductor device
JPH06334137A (en) Hybrid integrated circuit and its manufacture
JPH11243306A (en) High freqeuncy module and communication device using the same
JP2001352204A (en) Circuit element using transmission line, electronic circuit using the same element and line, and electronic device using the same
JPH1117467A (en) Monolithic microwave integrated circuit