JP2000252869A

JP2000252869A - 同期捕捉装置

Info

Publication number: JP2000252869A
Application number: JP5303899A
Authority: JP
Inventors: Kazunori Igai; 和則猪飼
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-03-01
Filing date: 1999-03-01
Publication date: 2000-09-14
Anticipated expiration: 2019-03-01
Also published as: JP3369498B2

Abstract

(57)【要約】【課題】処理時間を短くし、回路規模を小さくし
て消費電力を低くすることができること。【解決手段】受信信号は、アンテナを介して所定の無
線受信処理が施された後に、２つの端子から各々同相
（Ｉ）成分、直交（Ｑ）成分のベースバンド信号として
入力される。これらのベースバンド信号は、それぞれ４
次櫛形フィルタ２０１で前処理された後、コード発生器
２０３，２０４，２０６で発生したコードを用いて、２
５６個の相関器２０２，２０７で並列に処理される。こ
れらの相関器の出力は、１６．３８４ＭＨｚで逐次選択
されながら、電圧出力自乗検波フィルタ２０８，２０９
及び加算器２１０，２１１を介して１シンボル時間長分
のシフトレジスタ２１３，２１４に入力され、同期加算
される。これにより、遅延プロファイルを作成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＤＭＡ方式の無
線通信システムにおいて使用される無線通信装置に備え
られる同期捕捉装置に関する。

【０００２】

【従来の技術】次世代移動通信方式に用いる多元接続方
式としてＣＤＭＡ（Code Division Multiple Access）
が開発されている。このＣＤＭＡセルラシステムにおい
ては、移動局が電源をオンした時の初期同期確立作業や
移動に伴うセル切替え（ハンドオーバ）などにセルサー
チを行なう必要がある。

【０００３】このセルサーチは、第１検出工程〜第３検
出工程を含んでおり、この第１検出工程には、第１段階
から第３段階までの処理が含まれている。これらの検出
工程での処理について説明する。

【０００４】第１検出工程における第１段階の処理で
は、共通サーチコードを係数に持つ複素マッチトフィル
タにより制御チャネルである止まり木チヤネルを連続的
に受信し、ロングコードマスクシンボルを受信して第１
段階の遅延プロファイルを得る。ただし、安定した遅延
プロファイルを得るために、１スロット時間長のメモリ
を用いてフィルタ出力を同期加算する。

【０００５】第１検出工程における第２段階処理では、
第１段階の処理で得られた遅延プロファイルの最大パス
のタイミングで、例えば４種類のグループショートコー
ドを同時に発生させ、このグループショートコードと制
御チャネル信号との間で相関処理を行なう。この処理は
専用の相関器を用いて約１０ｍｓで実行し、その最大出
力から最大パスの属するグループショートコードを特定
する。これにより、下り回線に使用されるロングコード
を１２８種類から３２種類に絞り込む。

【０００６】第１検出工程における第３段階の処理で
は、まずスロットの第１シンボルの受信データをＲＡＭ
に蓄え、第１段階で用いた共通ショートコードと第２段
階で特定した最大パスに対するグループショートコード
に対応するロングコードとからなるコードを係数に持つ
複素マッチトフィルタにて、受信データに対して相関処
理を行なう。この相関処理は、ロングコード３２種類全
てについて順次行なう。さらに、スロットタイミングを
ずらしながら上記処理を繰り返して第３段階の遅延プロ
ファイルを得る。この遅延プロファイルを用いて、ロン
グコードとそのフレームタイミングを決定する。

【０００７】第２検出工程では、最大パスをコードリス
トに登録した後、第１段階の遅延プロファイルにおいて
次にレベルの大きいパスに注目する。このとき、第３段
階の遅延プロファイルに含まれているパスは除去する。
次にレベルの大きいパスについて、第１検出工程の第
２，第３段階の処理を行って、そのパスに関するロング
コードとタイミング及び遅延プロファイルを得る。以
下、同様にして最大２０波の有効制御チャネルをコード
リストに登録する。

【０００８】第３検出工程及びパスサーチでは、３シン
ボル時間の受信データをＲＡＭに蓄え、周辺セクタやダ
イバーシチハンドオーバブランチのショートコード及び
ロングコードからなるコードを係数に持つ複素マッチト
フィルタにて、受信データに対して相関処理を行なう。
このとき、相関値を同期加算して遅延プロファイルを作
成する。なお、３ダイバーシチハンドオーバ通信時にセ
ルサーチとパスサーチを同時に行う場合には、２つの受
信信号を考慮し１０種の遅延プロファイルを作成する。
なお、これらの遅延プロファイル作成には、ＲＡＭに蓄
積した受信データを繰り返し使用して複素マッチドフィ
ルタ演算を実行する。

【０００９】上記のようにして、無線通信システムにお
いてセルサーチやパスサーチが行われる。

【００１０】

【発明が解決しようとする課題】上記方式において、第
１検出工程の第１，第３段階及びパスサーチの処理に
は、基本的に同時に１種類のコードの処理しかできない
複素マッチトフィルタを用いている。しかしながら、こ
の複素マッチドフィルタは、多くの種類のロングコード
との相関を調べてロングコード同定する必要のある基地
局非同期システムの同期処理には必ずしも適当でない。
実際、以下のような問題点を有すると考えられる。

【００１１】（１）処理時間の増大複素マッチトフィルタは、比較的大規模な回路のため、
装置の小型化のためには多数備えることが困難である。
したがって、これらを用いた演算は必然的にシーケンシ
ャルに実行しなければならなくなる。このため、必然的
に演算時間が増大する。このことは、多数の制御チャネ
ルの遅延プロファイルを作成する同期保持処理などで著
しくなる。

【００１２】（２）回路規模の増大複素マッチトフィルタを用いた処理の多くは、シーケン
シャルに実行しなければならないため、ある時刻におけ
る複数の遅延プロファイルを比較することが求められる
第３検出工程や同期保持では、受信信号を蓄積するメモ
リが必要になる。

【００１３】（３）消費電力の増大処理時間及び回路規模の増大は、必然的に消費電力を増
加させる。特に、逐次コードを変えながら遅延プロファ
イルを作成する第３検出工程や同期保持では、コードを
変える度にメモリからマッチドフィルタに大量のフィル
タ係数（ショートコードとロングコードによる）と受信
データを転送するために、ピーク電流が著しく大きくな
る。

【００１４】本発明はかかる点に鑑みてなされたもので
あり、処理時間を短くし、回路規模を小さくして消費電
力を低くすることができる同期捕捉装置を提供すること
を目的とする。

【００１５】

【課題を解決するための手段】本発明の骨子は、基地局
間非同期システムにおける通信端末装置の同期部構成に
おいて、複数の相関器を並列処理させて、ロングコード
同定などの演算時間を短縮して低消費電力化を図ること
である。

【００１６】

【発明の実施の形態】本発明の第１の態様に係る同期捕
捉装置は、受信信号から抽出したベースバンド信号に対
して並列処理可能な複数の相関器を用いてマッチトフィ
ルタ演算を行なう相関処理手段と、前記マッチトフィル
タ演算の相関結果を自乗検波して得られた包絡線検波結
果から同期情報を検出する同期情報検出手段と、を具備
する構成を採る。

【００１７】この構成によれば、セルサーチやパスサー
チにおける種々の処理を並列して実行することができ
る。このため、処理時間を短くし、回路規模を小さくし
て消費電力を低くすることができる。

【００１８】本発明の第２の態様に係る同期捕捉装置
は、第１の態様において、同期情報検出手段が、包絡線
検波結果から電圧値を求める電圧出力算出手段を具備す
る構成を採る。

【００１９】この構成によれば、入力から出力まで電圧
値で演算を実行して、自乗検波の不要スペクトル抑圧を
行なうフィルタリング及び平方根演算を同時に行なうの
で、著しい演算語長の増加を伴わずに検波結果が得られ
る。

【００２０】本発明の第３の態様に係る同期捕捉装置
は、受信信号に含まれるロングコードマスクシンボルを
用いてスロットタイミングを検出するスロットタイミン
グ検出手段と、検出されたスロットタイミングのみにお
いて、前記受信信号とこの受信信号に乗算されたサーチ
コードとの間の相関処理を複数の相関器を用いて行なっ
て遅延プロファイルを作成する遅延プロファイル作成手
段と、前記遅延プロファイルに基づいて前記ロングコー
ドを同定するロングコード同定手段と、を具備し、スロ
ットタイミング検出、遅延プロファイル作成、及びロン
グコード同定を行なう際に、前記複数の相関器を共用し
て用いる構成を採る。

【００２１】この構成によれば、シーケンシャルな処理
であるマッチトフィルタではなく、並列処理が可能であ
る複数の相関器で相関処理部を構成し、この相関器を共
用して用いているので、セルサーチやパスサーチにおけ
る種々の処理を並列して実行することができる。このた
め、処理時間を短くし、回路規模を小さくして消費電力
を低くすることができる。

【００２２】本発明の第４の態様に係る同期捕捉装置
は、第３の態様において、前記遅延プロファイル作成手
段が、受信信号を受信するブランチ毎の遅延プロファイ
ルを作成する構成を採る。

【００２３】本発明の第５の態様に係る同期捕捉装置
は、第４の態様において、前記ロングコード同定手段
が、前記遅延プロファイルをい用いて、受信信号の複数
パスのレベルを測定するレベル測定手段を具備する構成
を採る。

【００２４】これらの構成によれば、所望波として可能
性のあるパスのレベル測定に遅延プロファイルを使用す
ることができるので、所望波として可能性のあるパス毎
に遅延プロファイルを作成する必要がなくなり、セルサ
ーチにおける処理量を削減することができる。

【００２５】本発明の第６の態様に係る同期捕捉装置
は、受信信号に含まれる所望波のパスについて遅延プロ
ファイルを作成する遅延プロファイル作成手段と、前記
遅延プロファイルの変動を追跡すると共に、所望波のパ
スの候補となるパスの遅延プロファイルの作成を、複数
の相関器を用いて並行して行なわせる制御手段と、を具
備する構成を採る。

【００２６】この構成においては、相関処理部を複数の
相関器で構成した場合、遅延プロファイルの変動の追跡
と、所望波のパスの候補となるパスの遅延プロファイル
の作成を並行して行なうことができ、セルサーチにおけ
る処理時間を短縮させることができる。

【００２７】本発明の第７の態様に係る通信端末装置
は、第１から第６のいずれかの態様の同期捕捉装置を備
えたことを特徴とする。本発明の第８の態様に係る基地
局装置は、第７の態様の通信端末装置と無線通信を行な
うことを特徴とする。これらの構成によれば、特に通信
端末装置においては、処理時間を短くし、回路規模を小
さくして消費電力を低くすることができる。

【００２８】本発明の第９の態様に係る同期捕捉方法
は、受信信号に含まれるロングコードマスクシンボルを
用いてスロットタイミングを検出するスロットタイミン
グ検出工程と、検出されたスロットタイミングのみにお
いて、前記受信信号とこの受信信号に乗算されたサーチ
コードとの間の相関処理を複数の相関器を用いて行なっ
て遅延プロファイルを作成する遅延プロファイル作成工
程と、前記遅延プロファイルに基づいて前記ロングコー
ドを同定するロングコード同定工程と、を具備し、スロ
ットタイミング検出、遅延プロファイル作成、及びロン
グコード同定を行なう際に、前記複数の相関器を共用し
て用いる。

【００２９】この方法によれば、相関器を共用して用い
て、セルサーチやパスサーチにおける種々の処理を並列
して実行することができる。このため、処理時間を短く
し、回路規模を小さくして消費電力を低くすることがで
きる。

【００３０】本発明の第１０の態様に係る同期捕捉方法
は、受信信号に含まれる所望波のパスについて遅延プロ
ファイルを作成する遅延プロファイル作成工程と、前記
遅延プロファイルの変動を追跡すると共に、所望波のパ
スの候補となるパスの遅延プロファイルの作成を、複数
の相関器を用いて並行して行なわせる制御工程と、を具
備する。

【００３１】この方法においては、相関処理部を複数の
相関器で構成した場合、遅延プロファイルの変動の追跡
と、所望波のパスの候補となるパスの遅延プロファイル
の作成を並行して行なうことができ、セルサーチにおけ
る処理時間を短縮させることができる。

【００３２】以下、本発明の実施の形態について、添付
図面を参照して詳細に説明する。図１は、本発明の実施
の形態に係る同期捕捉装置を備えた無線通信システムの
概略構成を示すブロック図である。基地局側において、
制御部１０１は、送信データの誤り訂正符号化処理や誤
り訂正復号化処理を行なうように、誤り訂正符号・復号
部１０２に対して制御を行なう。誤り訂正符号化処理さ
れた信号は、送信部１０３で通常の無線送信処理がなさ
れて、アンテナ１０５から送信される。また、アンテナ
１０５を介して受信された信号は受信部１０４に送ら
れ、通常の無線受信処理がなされた後に、誤り訂正符号
・復号部１０２に送られて誤り訂正復号がなされる。

【００３３】本発明に係る同期捕捉装置を備えた端末側
においては、アンテナ１０６から受信された信号は、変
復調処理部１０７及び同期処理部１０９に送られ、それ
ぞれ復調処理及び同期処理が行なわれる。すなわち、同
期処理部１０９で同期捕捉及び同期保持が行われつつ、
変復調処理部１０７及び誤り訂正・音声コーデック部１
０８で信号が音声化され、マイク・スピーカ１１１から
出力される。また、音声を送信する場合には、マイク・
スピーカ１１１から入力された音声が誤り訂正・音声コ
ーデック部１０８で音声符号化され、変復調処理部１０
７で変調された後にアンテナ１０６から送信される。な
お、変復調処理部１０７、誤り訂正・音声コーデック部
１０８、及び同期処理部１０９は、制御部１１０でそれ
ぞれの処理が制御される。

【００３４】この同期処理部１０９は、図２に示す構成
を有する。図２は、本実施の形態に係る同期捕捉装置の
構成を示すブロック図である。ここでは、１６ｋｓｐｓ
シンボルを４．０９６Ｍｃｐｓで２５６倍拡散した制御
チャネル信号を１６．３８４ＭＨｚでオーバーサンプリ
ングして受信する場合について説明する。

【００３５】同図において、受信信号は、アンテナを介
して所定の無線受信処理が施された後に、２つの端子か
ら各々同相（Ｉ）成分、直交（Ｑ）成分のベースバンド
信号として入力される。これらのベースバンド信号は、
それぞれ４次櫛形フィルタ２０１で前処理された後、コ
ード発生器２０３，２０４，２０６で発生したコードを
用いて、２５６個の相関器２０２，２０７で並列に処理
される。

【００３６】なお、相関処理手段としてマッチトフィル
タを用いる場合では、４倍オーバーサンプリングのマッ
チトフィルタ（０次ホールドタイプ）は、４次櫛形フィ
ルタ２０１で前処理することにより、加算器数を１／４
に削減することができる。これは、相関処理部に相関器
を用いた場合も同様である。したがって、本実施の形態
においても、４次櫛形フィルタ２０１で前処理すること
により、加算器数を１／４に削減することができる。

【００３７】セルサーチの第１検出工程における第１段
階の処理は、各相関器群２０２，２０７で用いられるコ
ードをコード発生器で発生させ、このコードについて１
サンプルずつ遅らせて動作させることにより行なう。こ
の処理は、マッチドフィルタと等価な処理である。これ
らの相関器の出力は、１６．３８４ＭＨｚで逐次選択さ
れながら、電圧出力自乗検波フィルタ２０８，２０９及
び加算器２１０，２１１を介して１シンボル時間長分の
シフトレジスタ２１３，２１４に入力され、同期加算さ
れる。これにより、遅延プロファイルを作成できる。な
お、この処理に関しては、受信信号Ｉ及びＱの各々の入
力に対して順次行なう。なお、電圧出力自乗検波フィル
タ１０８，１０９は、検波方式に包絡線検波アルゴリズ
ムを導入した際に必要となり、高調波歪みを抑圧する。

【００３８】シフトレジスタ２１３からの出力は、パス
検出フィルタ２１７に送られ、パス検出フィルタ２１７
では、相関器出力又はその平均結果であるシフトレジス
タ２１３の内容からパス候補としての極値を抽出し、パ
スの振幅と時刻のみをＤＳＰソフトに送信する。カウン
タ２１８は、シフトレジスタ長さだけ計測するタイマー
であり、Ｄ−ＦＦ２１９は、パス検出フィルタ２１７で
パス検出された旨の検出信号とカウンタ出力とを用いる
フリップフロップである。

【００３９】なお、セレクタ２１２は、加算器２１１か
らの出力とシフトレジスタ２１３からの出力との間の選
択（切り替え）を行ない、セレクタ２１６は、シフトレ
ジスタ２１３からの出力とシフトレジスタ２１４からの
出力との間の選択（切り替え）を行なう。

【００４０】また、第１検出工程における第２段階の処
理においては、１２０個の相関器を有する相関器群２０
７のうちの３２個のみを用いて、４種類のグループショ
ートコードについて受信信号Ｉ及びＱとの間の相関を同
時に調べる。同様に、第１検出工程における第３段階の
処理においては、１２０個の相関器を有する相関器群２
０７に加えてコード発生器を伴う８個（２コード分）の
相関器を用いて３２コードについて受信信号Ｉ及びＱと
の間の相関を同時に調べる。

【００４１】第３検出工程及びパスサーチにおいては、
１２０個の相関器を有する相関器群２０７の６０個の相
関器を用いて最大で３０パス（例えば、セルサーチ２
波、パスサーチ３ＤＨＯブランチで計５基地局×６パス
＝３０パス）についてＤＬＬを構成して、レイリーフエ
ージングなどで生ずる各パスの微少な遅延変動に追随さ
せる。一方、他の相関器は、５基地局からの１０種類の
遅延プロファイル（受信信号Ｉ，Ｑがあるため）を部分
分割しながら並行して同時に作成する。このように相関
手段としてマッチトフィルタではなく、相関器を用いて
いるので、パス追跡とパス検出とを並行して処理するこ
とができる。その結果、獲得したパスの追跡を行ないな
がらより良いパスの検出を行なうことができる。

【００４２】上記構成を有する同期捕捉装置をより詳細
に説明する。本実施の形態に係る同期捕捉装置では、上
述したように、マッチドフィルタではなく、相関器を用
いて相関処理を行なう。例えば、１０２４タップのマッ
チトフィルタは、タイミングをずらして動作する１０２
４個の相関器と等価である。この構成は、相関器の出力
を順次切り替えていくセレクタを設けることにより実現
可能である。このとき、制御パルスをシフトさせながら
１出力のみを有効にすれば良い。回路の増加はないとす
ると、フィルタも相関器も加算器数とメモリ数も同じな
ので回路規模は同等であると考えられる。

【００４３】実際のＣＤＭＡ無線通信システムにおいて
使用されるデータ変調では、ＱＰＳＫを使用することが
多いので、入力信号や逆拡散コード共に２系列となり、
複素相関器が必要になる。この複素相関器としては、包
絡線検波処理を行なう相関器を用いる。この場合に使用
される同期捕捉装置の構成の一部を図３に示す。なお、
包絡線検波については、本発明者の先願である特開平９
−３０７８２５号公報に開示してある。この内容もここ
に含めておく。

【００４４】図３に示す同期捕捉装置は、基本的には図
２に示す同期捕捉装置と同じであり、図３に示す同期捕
捉装置では、図２に示す相関器出力用のバスの代わりに
セレクタを用いている。すなわち、この同期捕捉装置
は、相関器３０１と、相関器３０１に入力するコードを
発生するコード発生器３０２と、コード発生器３０２で
発生したコードを相関器３０１にタイミングをずらしな
がら入力するための遅延器３０３と、相関器３０１から
の出力を切り替えるセレクタ３０４と、セレクタ３０４
を介して出力された信号を自乗検波する自乗回路３０５
と、自乗検波した後の信号から不要な信号を除去するＬ
ＰＦ３０６と、自乗検波して得られた電力値を電圧値に
変換する平方根演算回路３０７と、平方根演算回路３０
７で得られた複数サンプル分の電圧値を平均化する平均
化回路３０８とを有する。

【００４５】相関器３０１は、上述したように複素相関
器であるので、Ｑ成分とＩ成分でそれぞれ加減算器とレ
ジスタ（２系列）が必要になる。本実施の形態では、図
４に示すような相関器構成にすることにより、すなわ
ち、２つの加減算器４０１，４０２と、１つのＥＸＯＲ
回路４０３と、４つの遅延器４０４とにより構成するこ
とにより、通常の複素相関器で必要なレジスタを１系列
とすることができ、回路構成を簡略化することができ
る。なお、図４に示す構成は、複素相関器として動作す
ることを確認するための構成であり、Ｘ，Ｙ，Ｃｘ，Ｃ
ｙは論理演算を行なうために用いられる。図４に示す論
理表から分かるように、図４に示す構成の相関器は、複
素相関器として動作する。また、図中４０５は、１、−
１を交互に乗算する乗算器を示す。

【００４６】また、平均化回路３０８では、例えば１６
ｋＨｚ周期で出力される自乗検波出力を平均化して変動
分を除去して遅延プロファイルを正しく測定する。例え
ば、図３に示す相関器３０１は、図４に示す相関回路を
２５６個有しており、これらは１６．３８４ＭＨｚクロ
ックで遅延を受けながら１６ｋＨｚに１回４サンプルを
出力する。これらの出力は逐次選択されながら、後述す
る自乗検波フィルタで不要スペクトルを抑圧した振幅値
となる。

【００４７】例えば、平均化回路は、１６．３８４ＭＨ
ｚ動作で１シンボル時間長（１０２４段）のシフトレジ
スタからなり、１６ｋＨｚ間隔での同期加算による平均
化を行なう。なお、この場合、平均化の際は自乗検波フ
ィルタによる４サンプル遅延を考慮する必要がある。ま
た、遅延プロファイルの一部分のみを平均化するために
は、シフトレジスタ長を可変にしながら、適当なバース
トクロックで動作させることが好ましい。

【００４８】次に、図２に示す電圧出力自乗検波フィル
タ２０８，２０９について説明する。図２に示す電圧出
力自乗検波フィルタ２０８，２０９は、図５に示す構成
を有する。図５に示す電圧出力自乗検波フィルタは、相
関器からの出力を自乗検波する自乗検波回路５０１と、
CORDIC回路への入力のタイミングをずらす遅延器５０２
と、自乗検波回路５０１からの出力にCORDIC演算を行な
う複数段のCORDIC回路５０３とから構成されている。

【００４９】自乗検波に基づく同期回路では、出力が包
絡線振幅の２乗値になるため、この出力をそのまま平均
化回路に入力する場合において、振幅の平均時と同じダ
イナミックレンジを保つためには、所要メモリ語長が２
倍になってしまう。これは、電圧値が１ビット６ｄＢで
あり、電圧値の２乗である電力値が１ビット３ｄＢであ
ることに起因する。

【００５０】このため、同期回路の出力を平均化回路に
入力する前に平方根演算を行ない、電圧値に戻す必要が
ある。しかしながら、演算誤差を抑えながら処理を行な
う場合、２乗演算で語長が２倍となる。そして、最後の
平方根回路で元の語長に戻すことになる。したがって、
２乗演算の後のＬＰＦ演算を長い語長状態で行なわなけ
ればならない。このような処理を行なうと、演算回路が
増大する。

【００５１】図５に示す電圧出力自乗検波フィルタで
は、CORDIC回路を利用して、自乗検波の不要スペクトル
抑圧を行なう８次櫛形フィルタリング及び平方根演算を
同時に行なう構成としている。すなわち、CORDIC回路５
０３は、自乗回路３０５、ＬＰＦ３０６、及び平方根演
算回路３０７における処理を行なうので、８次櫛形フィ
ルタリング及び平方根演算を同時に行なうことができ
る。この回路は、CORDICアルゴリズムを利用して入力か
ら出力まで電圧値で演算を実行するので、上記のような
著しい演算語長の増加を伴わずに高精度の結果が得られ
る。

【００５２】次に、図２に示すパス検出フィルタ２１７
について説明する。図２に示すパス検出フィルタ２１７
は、「チップレートの４倍のオーバサンプリング時に、
前後４サンプルを含めて観測される極大値」という規則
に基づいて遅延プロファイルからパスを抽出する。

【００５３】この判定は、ＤＳＰソフト処理で行なって
いるが、全遅延プロファイルデータの転送と多くの演算
量が必要となり、低消費電力化に向けて不利な要因とな
る。そこで、本実施の形態においては、図６に示す構成
のパス検出フィルタを用いる。このパス検出フィルタ
は、上記規則を満たして極大値を検出する。

【００５４】図６に示すパス検出フィルタは、シフトレ
ジスタからの出力の入力タイミングをずらす遅延器６０
１と、前に入力されたシフトレジスタからの出力と現出
力との間で大きいものを選択して最大値を得るＭＡＸセ
レクタ６０３と、最大値と有効しきい値との間で比較を
行なうＣＯＭＰセレクタ６０２とを有する。また、図６
中６０４はパスが検出されたパス時刻を計るタイマーで
あるカウンタである。

【００５５】このパス検出フィルタは、前４サンプル及
び後４サンプルの最大値と、現サンプル値とを比較し、
現サンプル値が最大（かつある倍以上）の時に現サンプ
ル値を順次出力できる。

【００５６】このパス検出フィルタにおいては、処理の
動作開始時にカウンタ６０４の動作を開始させ、サンプ
ル出力する時のカウンタ値を同時に出力することによ
り、遅延プロファイルの全データでなく、その極大値と
時刻のみをＤＳＰへ送る。このたえめ、ＤＳＰに送るデ
ータ量は著しく少なくなる。そして、ＤＳＰソフト処理
としては、抽出されたパス（極大値）の中から最大のも
のを選ぶ、あるいは大きいものから順に並び替えるなど
のランダムアクセスの必要な処理のみ行なえば良い。こ
のように、メモリに対してランダムアクセスが必須な処
理のみソフトで行ない、シーケンシャルアクセス（シフ
トレジスタなど）で実行できる処理は極力ハードで実現
することにより、低消費電力化を図ることができる。

【００５７】次に、図２に示すＤＬＬ制御部２１５につ
いて説明する。セルサーチで検出したパスは、フェージ
ングや送受信クロック周波数のズレなどによりそのタイ
ミングは微妙に変化する。ＤＬＬ（Delay Lock Loop）
は、拡散コードの自己相関関数が図８に示すように対称
形であることに着目し、正規のタイミングの前後の相関
値が等しくなるように拡散コード発生タイミングを調整
するものである。本実施の形態においては、図７に示す
ように、相関器群２０７とＤＬＬ回路で共用化を図って
いる。図７は、図２に示す同期捕捉装置において、相関
器群２０７、シフトレジスタ２１４、及びＤＬＬ制御部
２１５との関係を示す図である。

【００５８】ＤＬＬの時定数は、ＤＬＬ制御部２１５の
平均化部での平均時間によって調整できる。なお、ＤＬ
Ｌ制御部２１５１個に対して相関器４回路を割り当て
ているのは、自乗検波フィルタを用いていることを意識
して、図８に示すＤＬＬ制御に用いる２点を含む三角形
部分の相関値を正しく計算するためである。

【００５９】各ＤＬＬ制御部２１５は、１シンボル時間
中の適当な１６チップ時間に相関値を出力する。ＤＬＬ
制御部２１５の平均化部は、非出力時間に事前にシフト
レジスタのデータを並べ替えておき、出力とシフトレジ
スタを再スタートさせながら自乗検波フィルタ出力を同
期加算していく。

【００６０】上記のようにＤＬＬ制御部２１５は、１６
ｋＨｚサンプリングで動作するものと見なせるので、８
ｋＨｚまでの変動に対して制御可能である。遅延プロフ
ァイルのごく一部である各パスは、一種の狭帯域信号と
見なすことができ、その変動速度はレイリーフェージン
グの最大ドップラー周波数の数百Ｈｚ程度であるから、
これは十分な値である。

【００６１】一方、このＤＬＬ制御部２１５は、図８か
ら分かるように、±１／２チップずれても丸印の相関値
が三角形の中にあるので、正しく制御量（タイミング調
整の方向）を判定することができる。このことは、逆に
ＤＬＬ処理を開始する際、そのコード発生器の発生時刻
の初期値を±１／２チップ以内の精度で設定できなけれ
ばならないことになる。これは、第１検出工程における
第１段階の処理に求められるパス検出精度である。

【００６２】さらに、このＤＬＬ構成では、相関器との
回路の共用化を図っているため、ＤＬＬ回路を一度停止
して他の処理を実行させると、その時点までのＤＬＬ回
路の相関器の内容はクリアされる。このため、再びＤＬ
Ｌを行うためには第１検出工程における第１段階の処理
による再引込みが基本的に必要になる。そのような時に
ＤＬＬ回路を停止できる時間は、送受信のクロック周波
数ズレと移動によるドップラーシフトがパスのタイミン
グを１／２チップずらすのに要する時間であり、時速１
３０ｋｍ走行時で約１秒と考えられる。

【００６３】上記構成を有する同期捕捉装置において、
実際にセルサーチやパスサーチを行なう場合について説
明する。なお、周辺セルサーチ及びパスサーチにおいて
は、作成しなければならない遅延プロファイルの種類
（最大値は５基地局×２アンテナ＝１０種類）及び補足
しているパスの数（最大値は５基地局×６＝３０パス）
の組合せが多いので、ここでは全てを検討せず各々が最
大の場合についてのみ述べる。

【００６４】（１）セルサーチの第１検出工程における
第１段階の処理従来方式での第１段階の処理では、スロットタイミング
を検出するために、１スロット、すなわち１０シンボル
長のメモリ（＝１０Ｍword、実際はサンプリング周波数
を半減して５Ｍword）を用いて同期加算を行なう。この
加算結果に基づいてスロットタイミングを検出して、こ
のスロットタイミングでのロングコードマスクシンボル
部分の遅延プロファイルを作成していた。

【００６５】本実施の形態に係る処理手順では、所要メ
モリを低減するために、まずＤＬＬ平均化部を動作させ
ずに、図２における相関器群２０２とパス検出フィルタ
２１７及び１スロット周期カウンタ２１８のみを動作さ
せる。

【００６６】図９及び図１０に示すように、パス検出フ
ィルタ２１７からは相関器出力の極大値とその時刻が出
力されるので、ＤＳＰでロングコードマスクシンボル時
間を検出する（この検出に必要な観測時間は、１，２ス
ロット程度と考られる）。次に、検出したロングコード
マスクシンボル時間においてのみ、相関器群２０２，２
０７、シフトレジスタ２１３，２１４を動作させて相関
処理を行ない、その相関結果を所定の回数平均化するこ
とにより、遅延プロファイルを作成する。その平均化処
理の最後の１シンボルでパス検出フィルタ２１７も動作
させ、パス検出を行なう。なお、この処理は、２本の受
信アンテナについて順次行なう。このように、検出した
ロングコードマスクシンボル時間においてのみ相関処理
を行なってそれ以外の時間で処理を停止させているの
で、低消費電力化を図ることができる。

【００６７】（２）セルサーチの第１検出工程における
第２段階，第３段階の処理第２段階以降の処理は、第１段階において共通サーチコ
ードで作成した遅延プロファイルの内で、セクタの異な
るパスのみを区別して、各々のロングコードとフレーム
タイミングを同定し、さらにその最大パスの受信電力を
測定する。ここで、受信電力とはＳＩＲを含み、スロッ
ト内の既知参照シンボル（例えばパイロットシンボル）
の情報を用いて測定する必要がある。この測定に１６ス
ロット＝１フレーム程度を要する。従来の処理では、第
１段階で検出したパスの大きいものから順に遅延プロフ
ァイルを作成して同一セクタ内のパスを除いていたが、
この方法では、遅延プロファイルの作成回数が増えて処
理時間及び消費電力が増大する問題がある。

【００６８】本実施の形態に係る装置では、相関処理部
を並列処理が可能な相関器で構成しているので、コード
開始時刻が既知の場合には、複数コードの並列処理が可
能な特長を活かし、図１１に示すように処理を行なう。
基本的には、第１段階で検出した遅延プロファイルが比
較的安定していることを期待して、その情報を繰り返し
利用する。これにより、従来構成の第３段階の処理でマ
ッチドフィルタによる反復処理で作成していた遅延プロ
ファイル作成が不要となり、９ｋバイトの蓄積メモリを
不要にすることができる。

【００６９】最初に、第１段階の遅延プロファイルで最
大振幅であるパスａ０（図１０）のスロットタイミング
にて、第２段階の処理を相関器群２０７の一部とシフト
レジスタ２１４で４コード同時処理を行ない、ロングコ
ードグループを特定する。ここでは、ロングコードマス
クシンボルを１回だけ受信して第２段階の処理を終了と
している。

【００７０】次に、そのロングコードグループに属する
３２コードをパスａ０のスロットタイミングによる第３
段階の処理を相関器群２０７の一部とシフトレジスタ２
１４で実行する。第３段階では、１スロット周期で対象
ロングコードを繰り返し発生させながら、最低１フレー
ム受信して最大相関値を得るスロットタイミングをフレ
ームタイミングとして検出する。ここでは、第３段階に
１フレーム時間を要するものとする。

【００７１】次に、第２番目に大きいパスａ１に着目す
ることになるが、これはパスａ０の遅延波である可能性
がある。そこで、パスａ１のスロットタイミングでパス
ａ０のコードを発生して相関値を計算し、その相関値が
大きければ遅延波と判定し、その相関値が小さければパ
スａ０とは別セクタの制御チャネルと判定する。なお、
パスが遅延波であれば１スロット以上の時間差はない、
すなわち１スロット以上の遅延があれば同一セルの別セ
クタであるので、このパス判定処理は、第３段階のよう
に１フレームも判定時間を要さない。また、このパス判
定処理は、相関器が１回路あれば実行できる。そこで、
このときパスａ１についての第２段階の処理も同時に実
行できる。

【００７２】図１１の例では、パスａ１はパスａ０の遅
延波なので処理を中止し、次に大きいパスｂ０について
パスの判定及び第２段階の処理を行なっている。パスｂ
０は独立したパスなので、このまま第３段階の処理に進
んでおり、このときのパスａ０のフレームタイミングを
用いて、パスｂ０の受信レベルを平行して測定する。第
３段階では、先頭の第１スロット分のロングコードを繰
り返し発生するので、全スロットのパイロットシンボル
を正しく受信できない。このため、受信レベルの測定
は、必ず第３段階の処理以降にフレーム周期のロングコ
ードを発生させて行わなければならないこと、測定時間
として１フレーム（１６スロット）程度は必要と思われ
ることから、次パスの第３段階の処理と同時に行なうの
が好ましい。

【００７３】ところで、第１段階の処理では、受信アン
テナ毎に順次処理を繰り返したが、第２，３段階の処理
では大きいパスに注目しながら順次処理している。すな
わち、第１段階の処理でアンテナ数分の遅延プロファイ
ルを作成し、この遅延プロファイルを用いて大きなパス
順にレベル測定処理していけばよい。このような処理
は、並列処理が可能である相関器の入力をどちらにする
か選択するだけで実行することができる。したがって、
レベル測定処理をパス毎に容易に行なうことができる。

【００７４】（３）セルサーチの第３検出工程及びパス
サーチ例えば、３ダイバーシチハンドオーバ時に同時にセルサ
ーチ処理を行なう場合、最大で３０パスを用いてＲＡＫ
Ｅ合成を行なっているので、これらの細かなタイミング
変動はＤＬＬ回路でトラッキングし、同時に他の相関器
を用いて所望波のパスの候補となるパスの遅延プロファ
イルの測定を行なう。これは、相関処理部を複数の相関
器で構成したからであり、これによりセルサーチにおけ
る処理時間を短縮させることができる。なお、ＤＬＬ回
路と遅延プロファイル用相関器は独立のタイミングで動
作するので、自乗検波フィルタも別々に用意する。

【００７５】例えば、図２を用いて説明すると、ＤＬＬ
では、相関器群２０７からの出力が電圧出力自乗検波フ
ィルタ２０９及び加算器２１１を介してシフトレジスタ
２１４に入力される。シフトレジスタ２１４からの出力
は加算器２１１に帰還して入力される。

【００７６】一方、遅延プロファイル作成については、
相関器群２０２からの出力が電圧出力自乗検波フィルタ
２０８及び加算器２１０を介してシフトレジスタ２１３
に入力される。シフトレジスタ２１３からの出力はセレ
クタ２１２を介してシフトレジスタ２１４を経てセレク
タ２１６を介してシフトレジスタ２１４に帰還する。そ
して、このシフトレジスタ２１３からの出力が加算器２
１０に入力される。

【００７７】また、遅延プロファイル用相関器は、５種
類×２アンテナ＝１０種類の遅延プロファイルを作成す
るので、１０分割してコード発生器５個で並列に動作さ
せる。このときに分割された各部分は、各々の遅延プロ
ファイルの一部分のみを測定するが、コード発生タイミ
ングを制御することによって任意の部分を測定できる。

【００７８】ただし、これらの遅延プロファイル用相関
器の出力は、１６．３８４ＭＨｚで連続して１つの自乗
検波フィルタに入力され、一斉にパス検出を行なえるよ
うにする必要がある。このようなタイミングの制限は、
測定する遅延プロファイルが多いほど厳しい制約にな
る。また、自乗検波フィルタの４サンプル遅延を考慮す
ると、各分割部分の境界には４サンプル分の０を挿入し
てフィルタリングで互いに重ならないようにする必要が
ある。

【００７９】上述においては、各遅延プロファイルをほ
ぼ同時に少しずつ測定する場合について説明している
が、遅延プロファイルを順次１つずつ測定する場合も実
施することが可能である。この場合の方が制御ははるか
に簡単になり、回路の使用効率も向上する。

【００８０】このように、本実施の形態に係る同期捕捉
装置は、相関処理部を相関器で構成して、相関器を共用
して用いているので、セルサーチやパスサーチにおける
種々の処理を並列して実行することができる。このた
め、処理時間を短くし、回路規模を小さくして消費電力
を低くすることができる。

【００８１】本実施の形態に係る同期捕捉装置は、ディ
ジタル無線通信システムにおける移動局のような通信端
末装置に適用することができる。

【００８２】なお、上記実施の形態は、本発明の一例に
すぎず、本発明の範囲を逸脱しない限り種々変更するこ
とができる。

【００８３】

【発明の効果】以上説明したように本発明の同期捕捉装
置は、受信信号から抽出したベースバンド信号に対して
並列処理可能な複数の相関器を用いてマッチトフィルタ
演算を行ない、マッチトフィルタ演算の相関結果から同
期情報を検出するので、処理時間を短くし、回路規模を
小さくして消費電力を低くすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る同期捕捉装置を備え
た無線通信システムの構成を示すブロック図

【図２】上記実施の形態に係る同期捕捉装置の構成を示
すブロック図

【図３】図２に示す同期捕捉装置の詳細を示すブロック
図

【図４】上記実施の形態に係る同期捕捉装置における相
関器の内部構成を示すブロック図

【図５】上記実施の形態に係る同期捕捉装置における電
圧出力自乗検波フィルタの内部構成を示すブロック図

【図６】上記実施の形態に係る同期捕捉装置におけるパ
ス検出フィルタの内部構成を示すブロック図

【図７】上記実施の形態に係る同期捕捉装置におけるＤ
ＬＬ回路と相関器の構成を示すブロック図

【図８】ＤＬＬ制御を説明するための図

【図９】セルサーチの第１検出工程における第１段階の
処理を説明するためのタイミング図

【図１０】セルサーチ及びパスサーチにおける遅延プロ
ファイルを示す図

【図１１】セルサーチの第１検出工程における第２段階
及び第３段階の処理を説明するためのタイミング図

【符号の説明】

２０１４次櫛形フィルタ２０２，２０７相関器群２０３，２０４，２０６コード発生器２０８，２０９電圧出力自乗検波フィルタ２１０，２１１加算器２１２，２１６セレクタ２１３，２１４シフトレジスタ２１５ＤＬＬ制御部２１７パス検出フィルタ２１８カウンタ

Claims

【特許請求の範囲】

【請求項１】受信信号から抽出したベースバンド信号
に対して並列処理可能な複数の相関器を用いてマッチト
フィルタ演算を行なう相関処理手段と、前記マッチトフ
ィルタ演算の相関結果を自乗検波して得られた包絡線検
波結果から同期情報を検出する同期情報検出手段と、を
具備することを特徴とする同期捕捉装置。
【請求項２】前記同期情報検出手段は、前記包絡線検
波結果から直接電圧値を求める電圧出力算出手段を具備
することを特徴とする請求項１記載の同期捕捉装置。
【請求項３】受信信号に含まれるロングコードマスク
シンボルを用いてスロットタイミングを検出するスロッ
トタイミング検出手段と、検出されたスロットタイミン
グのみにおいて、前記受信信号とこの受信信号に乗算さ
れたサーチコードとの間の相関処理を複数の相関器を用
いて行なって遅延プロファイルを作成する遅延プロファ
イル作成手段と、前記遅延プロファイルに基づいて前記
ロングコードを同定するロングコード同定手段と、を具
備し、スロットタイミング検出、遅延プロファイル作
成、及びロングコード同定を行なう際に、前記複数の相
関器を共用して用いることを特徴とする同期捕捉装置。
【請求項４】前記遅延プロファイル作成手段は、受信
信号を受信するブランチ毎の遅延プロファイルを作成す
ることを特徴とする請求項３記載の同期捕捉装置。
【請求項５】前記ロングコード同定手段は、前記遅延
プロファイルをい用いて、受信信号の複数パスのレベル
を測定するレベル測定手段を具備することを特徴とする
請求項４記載の同期捕捉装置。
【請求項６】受信信号に含まれる所望波のパスについ
て遅延プロファイルを作成する遅延プロファイル作成手
段と、前記遅延プロファイルの変動を追跡すると共に、
所望波のパスの候補となるパスの遅延プロファイルの作
成を、複数の相関器を用いて並行して行なわせる制御手
段と、を具備することを特徴とする同期捕捉装置。
【請求項７】請求項１から請求項６のいずれかに記載
の同期捕捉装置を備えたことを特徴とする通信端末装
置。
【請求項８】請求項７記載の通信端末装置と無線通信
を行なうことを特徴とする基地局装置。
【請求項９】受信信号に含まれるロングコードマスク
シンボルを用いてスロットタイミングを検出するスロッ
トタイミング検出工程と、検出されたスロットタイミン
グのみにおいて、前記受信信号とこの受信信号に乗算さ
れたサーチコードとの間の相関処理を複数の相関器を用
いて行なって遅延プロファイルを作成する遅延プロファ
イル作成工程と、前記遅延プロファイルに基づいて前記
ロングコードを同定するロングコード同定工程と、を具
備し、スロットタイミング検出、遅延プロファイル作
成、及びロングコード同定を行なう際に、前記複数の相
関器を共用して用いることを特徴とする同期捕捉方法。
【請求項１０】受信信号に含まれる所望波のパスにつ
いて遅延プロファイルを作成する遅延プロファイル作成
工程と、前記遅延プロファイルの変動を追跡すると共
に、所望波のパスの候補となるパスの遅延プロファイル
の作成を、複数の相関器を用いて並行して行なわせる制
御工程と、を具備することを特徴とする同期捕捉方法。