JP2000252756A - Bias circuit and operational amplifier using same - Google Patents
Bias circuit and operational amplifier using sameInfo
- Publication number
- JP2000252756A JP2000252756A JP11048034A JP4803499A JP2000252756A JP 2000252756 A JP2000252756 A JP 2000252756A JP 11048034 A JP11048034 A JP 11048034A JP 4803499 A JP4803499 A JP 4803499A JP 2000252756 A JP2000252756 A JP 2000252756A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- source
- bias
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、バイアス回路及び
そのバイアス回路を用いたオペアンプに関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a bias circuit and an operational amplifier using the bias circuit.
【０００２】[0002]
【従来の技術】従来ＣＭＯＳを用いたオペアンプでは、
駆動能力がとぼしい為、図２のような回路を出力段とし
て用いている。図中１００は、いわゆるシングレンドの
差動増幅回路であり、１が差動増幅回路の出力である。
差動増幅回路の出力は、ＰＭＯＳ３（ＭＰ２）とＰＭＯ
Ｓの定電流現２（ＭＰ３）からなるソースフォロワに入
力され、レベルシフト出力７を得る。さらに、レベルシ
フト出力７は、ＰＭＯＳ４（ＭＰ１）のソース接地へ、
差動増幅回路の出力１はＮＭＯＳ５（ＭＮ１）のソース
接地へ入力され、出力を得る。Ｃ１は位相補償用容量で
あり、出力端子６と差動増幅回路の出力部１の間に挿入
されている。また、ＭＰ２を定電流駆動させるための電
源回路として、ＰＭＯＳ５１（ＭＰ５１）、ＰＭＯＳ５
２（ＭＰ５２）、及びＮＭＯＳ５３（ＮＰ５３）の直列
接続から成る回路が提案されている。このＭＰ５１から
ＮＭ５３に流れる電流をバイアス線５４により、ＭＰ３
に反映させる。９は電源電位（ＶＤＤ）であり、１０は
接地電位（ＧＮＤ）である。そして、ソース接地回路Ｍ
Ｐ１，ＭＮ１からの出力はドレイン出力のため、大きな
ダイナミックレンジと低い出力インピーダンスを得る。2. Description of the Related Art Conventionally, in an operational amplifier using CMOS,
Since the driving capability is low, a circuit as shown in FIG. 2 is used as an output stage. In the figure, 100 is a so-called single-ended differential amplifier circuit, and 1 is the output of the differential amplifier circuit.
The outputs of the differential amplifier circuit are PMOS3 (MP2) and PMO
It is input to a source follower composed of the constant current source 2 (MP3) of S, and a level shift output 7 is obtained. Further, the level shift output 7 is connected to the source ground of the PMOS 4 (MP1).
The output 1 of the differential amplifier circuit is input to the source ground of the NMOS 5 (MN1) to obtain an output. C1 is a capacitor for phase compensation, which is inserted between the output terminal 6 and the output section 1 of the differential amplifier circuit. Further, as a power supply circuit for driving MP2 at a constant current, PMOS51 (MP51), PMOS5
2 (MP52) and a circuit comprising a series connection of NMOS53 (NP53) have been proposed. The current flowing from the MP 51 to the NM 53 is supplied to the MP 3 by the bias line 54.
To reflect. Reference numeral 9 denotes a power supply potential (VDD), and reference numeral 10 denotes a ground potential (GND). And the source grounding circuit M
Since the outputs from P1 and MN1 are drain outputs, a large dynamic range and low output impedance are obtained.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例では、出力ソース接地回路ＭＰ１、ＭＮ１に流れる
電流が電源電圧に大きく依存する、という不具合があっ
た。その為、位相補償Ｃ1 の効き方等の周波数特性が変
化し、電源が低い場合、発振等の問題が生ずる。However, in the above conventional example, there is a problem that the current flowing through the output source ground circuits MP1 and MN1 greatly depends on the power supply voltage. Therefore, the frequency characteristic changes of the braking effectiveness how such phase compensation C 1, when power is low, problems such as oscillation occurs.
【０００４】以下、図２及び図３を用いて説明を行う。A description will be given below with reference to FIGS. 2 and 3.
【０００５】図２中ＭＰ３に流れる電流は、ＭＰ５に流
れる電流のカレントミラーであり、電源電圧依存があ
る。ここで仮に、ＭＰ３が電源電圧依存のない理想定電
流源１x であると仮定すると図３のように模式的に表せ
る。ここで、図２中のＭＰ１、ＭＮ１に流れる電流を見
積る為の等価回路と同等であり、図３中Ｖ1 （５２）
は、ＭＰ２により成るソースホロワによるレベルシフト
電圧であり、Ｉx 及びＭＰ２のしきい値に応じた一定電
圧である。図３からわかるようにＭＰ１、ＭＮ１に流れ
る電流は、各々のしきい値と電源に大きく依存し、その
値をＩY とするとIn FIG. 2, the current flowing to MP3 is a current mirror of the current flowing to MP5 and depends on the power supply voltage. Here, if it is assumed that MP3 is an ideal constant current source 1x that does not depend on the power supply voltage, it can be schematically represented as shown in FIG. Here, this is equivalent to an equivalent circuit for estimating the current flowing through MP1 and MN1 in FIG. 2, and V 1 (52) in FIG.
Is a level shift voltage due to the source follower made by MP2, a constant voltage corresponding to the threshold value of I x and MP2. The current flowing in the MP1, MN1 can be seen from FIG. 3 largely depends on each of the threshold and the power supply, when the value as I Y
【０００６】[0006]
【外１】 となり、（１），（２）より、ＩY は電源に対しほぼ２
乗で変化する事がわかり、プロセスばらつきによるＶth
変動にも大きく影響されることがわかる。[Outside 1] From (1) and (2), I Y is approximately 2
To understand is possible to change a power of, V due to process variations th
It can be seen that the variation is greatly affected.
【０００７】ここでＫn ，Ｋp はそれぞれＭＮ１，ＭＰ
１のトランジスタの特性によって決まる係数、ＶN1はＭ
Ｎ１のゲート・ソース間電圧、ＶP1はＭＰ１のゲート・
ソース間電圧、Ｖthはしきい値電圧である。[0007] where K n, K p, respectively MN1, MP
V N1 is a coefficient determined by the characteristics of the transistor
The gate-source voltage of N1, V P1 is the gate-source voltage of MP1.
The source-to-source voltage, Vth, is a threshold voltage.
【０００８】[0008]
【課題を解決するための手段】上記課題を解決するため
の第１の手段として、カレントミラー回路と、カレント
ミラー回路に定電流を供給する定電流源と、カレントミ
ラー回路を負荷とする第１のソース接地回路と、カレン
トミラー回路のゲート部を入力として、第１のソース接
地回路の入力部に出力を行う第１のソースフォロワ回路
と、第１のソース接地回路の出力を反転増幅し、前記第
１のソースフォロワ回路と、第１のソースフォロワ回路
の出力を反転増幅し、前記第１のソースフォロワ回路の
負荷である定電流源のゲートに出力する反転増幅回路と
を有し、反転増幅回路の出力部をバイアス出力とするこ
とを特徴とするバイアス回路を提供する。As a first means for solving the above problems, a current mirror circuit, a constant current source for supplying a constant current to the current mirror circuit, and a first mirror using the current mirror circuit as a load. A first source follower circuit that receives the input of the source ground circuit, the gate of the current mirror circuit, and outputs the input to the input of the first source ground circuit, and inverts and amplifies the output of the first grounded source circuit; A first source follower circuit; and an inverting amplifier circuit that inverts and amplifies an output of the first source follower circuit and outputs the result to a gate of a constant current source that is a load of the first source follower circuit. Provided is a bias circuit, wherein an output section of an amplifier circuit is a bias output.
【０００９】また、第２の手段として、上記の第１の手
段で説明したバイアス回路において、反転増幅回路はソ
ース接地又はエミッタ接地であることを特徴とするバイ
アス回路を提供する。As a second means, there is provided the bias circuit described in the first means, wherein the inverting amplifier circuit is a source ground or an emitter ground.
【００１０】また、第３の手段として、上記第１の手段
で説明したバイアス回路と、差動増幅出力を行う差動増
幅手段と、差動増幅手段からの出力信号の出力を行う出
力手段とを有し、バイアス回路のバイアス出力によって
前記出力手段を駆動することを特徴とするオペアンプを
提供する。[0010] As a third means, the bias circuit described in the first means, the differential amplifying means for performing differential amplification output, and the output means for outputting an output signal from the differential amplifying means are provided. , And the output means is driven by a bias output of a bias circuit.
【００１１】また、第４の手段として上記第３の手段で
説明したオペアンプにおいて、出力手段は第２のソース
フォロワ回路と第２のソースフォロワ回路の出力を入力
とする第２のソース接地回路を有し、第２のソースフォ
ロワ回路の負荷である定電流源のゲートにバイアス回路
からバイアス電圧が印加されていることを特徴とするオ
ペアンプを提供する。In the operational amplifier described in the third means as the fourth means, the output means includes a second source follower circuit and a second grounded source circuit having an output of the second source follower circuit as an input. And a bias voltage applied from a bias circuit to a gate of a constant current source which is a load of a second source follower circuit.
【００１２】[0012]
【発明の実施の形態】（第１の実施例）本発明の実施形
態を図１に示す。図中３１は図２で説明した従来のオペ
アンプであり、３２は本発明に係るバイアス回路であ
る。(First Embodiment) An embodiment of the present invention is shown in FIG. In the figure, reference numeral 31 denotes the conventional operational amplifier described with reference to FIG. 2, and reference numeral 32 denotes a bias circuit according to the present invention.
【００１３】図１中のＭＮ１１，ＭＰ１２，ＭＰ１３は
図２で説明したＭＮ１，ＭＰ１，ＭＰ２，ＭＰ３と同一
の結線関係である。バイアス回路２において、理想的な
定電流源１７より、流れた電流Ｉ1 はＮＭＯＳ１０（Ｍ
Ｎ１０），ＮＭＯＳ１１（ＭＮ１１）のカレントミラー
により、ソース接地回路であるＭＮ１１，ＰＭＯＳ１２
（ＭＰ１１）も又、理想的な定電流動作を行っている。
ＭＰ１１のゲート電圧ＭＮ１１（ＭＮ１０）のゲート電
圧が各々Ｉ1 及びＶDDにより一義的に決定する事より、
ＰＭＯＳ１３（ＭＰ１２）のソース・ゲート電圧が決定
し、よってＭＰ１２，ＰＭＯＳ１４（ＭＰ１３）に流れ
る電流も決定する。MN11, MP12 and MP13 in FIG. 1 have the same connection relationship as MN1, MP1, MP2 and MP3 described in FIG. In the bias circuit 2, the current I 1 flowing from the ideal constant current source 17 is applied to the NMOS 10 (M
N10) and NMOS11 (MN11), the current mirror of MN11 and PMOS12
(MP11) also performs an ideal constant current operation.
Since the gate voltage of the gate voltage MN11 (MN10) of MP11 is uniquely determined by I 1 and V DD, respectively,
The source-gate voltage of the PMOS 13 (MP12) is determined, and thus the current flowing through the MP12 and the PMOS 14 (MP13) is also determined.
【００１４】抵抗１６（Ｒ1 ），ＮＭＯＳ１５（ＭＮ１
２）は、ＭＰ１３のゲート電圧を安定させる手段であ
り、ＭＰ１１，ＭＮ１１の出力を受け、その反転増幅出
力をＭＰ１３のゲートに入力させる。ここで、Ｒ1 ，Ｍ
Ｎ１２は、反転増幅回路の構成要素であり、Ｒ1 は、定
電流源に、ＭＮ１２はＮＰＮトランジスタ等に置換が可
能である。さらには、反転増幅回路が１以上のゲインが
あれば本発明の効果を満足できる。そして、反転増幅回
路の出力部である出力端子１８から、オペアンプ出力部
３１のＭＰ３のゲートにバイアス電圧が印加される。A resistor 16 (R 1 ) and an NMOS 15 (MN 1
2) means for stabilizing the gate voltage of MP13, which receives the outputs of MP11 and MN11 and inputs the inverted amplified output to the gate of MP13. Where R 1 , M
N12 is a component of the inverting amplifier circuit, R 1 is a constant current source, MN12 are possible substitution to the NPN transistor and the like. Furthermore, if the inverting amplifier circuit has a gain of 1 or more, the effect of the present invention can be satisfied. Then, a bias voltage is applied to the gate of MP3 of the operational amplifier output unit 31 from the output terminal 18 which is the output unit of the inverting amplifier circuit.
【００１５】次に、数式を用いて説明する。Next, a description will be given using mathematical expressions.
【００１６】ＭＮ１０，ＭＮ１１のゲート電圧をＶ1 ，
ＮＮ11，ＭＰ11の電流をｎＩ1 ，ＭＰ１１のゲート電圧
をＶ2 ，ＭＰ12，ＭＰ13の電流をＩ2 ，ＭＰ13のゲート
電圧をＶ4 ，ＭＮ1 のゲート電圧をＶ01，ＭＰ１のゲー
ト電圧をＶ02とする。The gate voltages of MN10 and MN11 are set to V 1 ,
The current of NN 11 and MP 11 is nI 1 , the gate voltage of MP 11 is V 2 , the current of MP 12 and MP 13 is I 2 , the gate voltage of MP 13 is V 4 , and the gate voltage of MN 1 is V 01 and MP 1 The gate voltage is set to V02 .
【００１７】ＭＰ１１，ＭＮ１１を流れる電流ｎＩ1
は、 ｎＩ1 ＝Ｋn （Ｖ1 −Ｖth）2 ＝ＫP （ＶDD−Ｖ2 −Ｖth）2 …（３） とあらわされ、電流ｎＩ1 は、定電流源１７から流れる
定電流Ｉ1 のカレントミラー電流なので、電流ｎＩ1 も
定電流になるので、（３）式は以下のように定義するこ
とができる。The current nI 1 flowing through MP11 and MN11
Is expressed as nI 1 = K n (V 1 −V th ) 2 = K P (V DD −V 2 −V th ) 2 (3), and the current nI 1 is a constant current flowing from the constant current source 17. Since the current nI 1 is a constant current because it is a current mirror current of I 1, the equation (3) can be defined as follows.
【００１８】[0018]
【外２】 [Outside 2]
【００１９】ここで、Ｋ′ｎはＭＮ１１のトランジスタ
の特性によって決まる係数、Ｋ′PはＭＰ１１のトラン
ジスタの特性によって決まる係数、Ｋ′P はＭＰ１１の
トランジスタの特性によって決まる係数Ｖthはしきい値
電圧である。[0019] Here, K'n the coefficient determined by the characteristics of the transistors MN11, K 'P is a coefficient determined by the characteristics of the transistor MP11, K' P is the coefficient V th is a threshold determined by the characteristics of the transistor MP11 Voltage.
【００２０】（４）（５）式より、Ｖ1 ，Ｖ2 は Ｖ1 ＝ａ＋Ｖth…（６） Ｖ2 ＝ＶDD−Ｖth−ｂ…（７） とあらわされ、ＭＰ１２のゲート・ソース間電圧は Ｖ2 −Ｖ1 ＝ＶDD−２Ｖth−ｂ−ａ…（８） とあらわされる。From equations (4) and (5), V 1 and V 2 are expressed as follows: V 1 = a + V th (6) V 2 = V DD -V th -b (7) The inter-voltage is expressed as V 2 -V 1 = V DD -2V th -ba (8).
【００２１】（８）式の、ＭＰ１２のゲート・ソース間
電圧を用いることにより、ＭＰ１３，ＭＰ１２を流れる
電流Ｉ2 は、 Ｉ2 ＝Ｋ′′P （ＶDD−３Ｖth−ｂ−ａ）2 …（９） となり（ここで、Ｋ′′P はＭＰ１３のトランジスタの
特性によって決まる係数）、又ＭＰ３とＭＰ１３はカレ
ントミラー回路となっているので、ＭＰ３，ＭＰ２を流
れる電流ｍＩ2 （ミラー比ｍ）は ｍＩ2 ＝ｍＫ′′P （ＶDD−３Ｖth−ｂ−ａ）2 …（１０） とあらわされ、 ＭＰ２のゲート・ソース間電圧Ｖgs（ＭＰ２） Ｖgs（ＭＰ２）＝ＶDD−２Ｖth−ｂ−ａ…（１１） となる。[0021] Equation (8), by using a gate-source voltage of MP12, current I 2 flowing through the MP13, MP12 is, I 2 = K '' P (V DD -3V th -b-a) 2 (Where K ″ P is a coefficient determined by the characteristics of the transistor of MP13), and since MP3 and MP13 are current mirror circuits, the current mI 2 flowing through MP3 and MP2 (mirror ratio m ) Is expressed as mI 2 = mK ″ P (V DD −3 V th −ba) 2 (10), and the gate-source voltage V gs of MP 2 (MP 2) V gs (MP 2) = V DD − 2V th -ba ... (11)
【００２２】又、ＭＰ１のゲート電位Ｖ02は Ｖ02＝Ｖ01＋Ｖgs（ＭＰ２）…（１２） となり、（１１）（１２）式より Ｖ02＝Ｖ01＋ＶDD−２Ｖth−ｂ−ａ…（１３） となり、（１１）式を変形すると （ＶDD−Ｖ02−Ｖth）＋（Ｖ01−Ｖth）＝ａ＋ｂ…（１４） となる。[0022] In addition, the gate potential V 02 of MP1 is V 02 = V 01 + V gs (MP2) ... (12) , and the (11) (12) than V 02 = V 01 + V DD -2V th -b-a .. (13), and by transforming equation (11), (V DD −V 02 −V th ) + (V 01 −V th ) = a + b (14)
【００２３】ＭＰ１，ＭＮ１で構成されるソース接地回
路を流れる電流をＩx とすると、 ＩX ＝Ｋp （ＶDD−Ｖ02−Ｖth）2 …（１６） ＝Ｋｎ（Ｖ01−Ｖth）2 …（１７） となり、（１５）（１６）（１７）式より電流Ｉx は[0023] MP1, the current flowing through the source circuit configured When I x at MN1, I X = K p ( V DD -V 02 -V th) 2 ... (16) = Kn (V 01 -V th ) 2 ... (17), and from the equations (15), (16) and (17), the current I x is
【００２４】[0024]
【外３】 となり、Ｖth，ＶDDに全く依存しない事がわかる。[Outside 3] And it can be seen that it does not depend on V th and V DD at all.
【００２５】ここで、オペアンプの出力部３１の最終出
力段であるＭＰ１，ＭＮ１で構成されるソース接地回路
に流れる電流は、電源電圧しきい値電圧による変化はな
いが、（１０）式からも分かるように、ＭＰ２，ＭＰ３
で構成されるソースフォロワ回路を流れる電流は、電源
電圧、しきい値電圧により変動する。しかしながら、通
常のオペアンプの出力部の場合、ＭＰ１，ＭＮ１で構成
されるソース接地回路側にほとんどの電流が使用され、
ＭＰ２，ＭＰ３で構成されるソースフォロワ回路に流れ
る電流はわずかであるため、全体の消費電流変化として
は目立たない。又、位相補償の効果を左右するのは、Ｍ
Ｐ１，ＭＮ１のトランジスタであり、オペアンプ出力部
を安定化させる効果はきわめて大きい。Here, the current flowing through the common source circuit composed of MP1 and MN1, which is the final output stage of the output section 31 of the operational amplifier, does not change due to the power supply voltage threshold voltage. As you can see, MP2, MP3
The current flowing through the source follower circuit composed of the power supply voltage and the threshold voltage fluctuates. However, in the case of the output section of a normal operational amplifier, most of the current is used on the side of the common source circuit composed of MP1 and MN1,
Since a small amount of current flows through the source follower circuit composed of MP2 and MP3, the change in the total current consumption is inconspicuous. The effect of the phase compensation depends on M
The transistors are P1 and MN1, and the effect of stabilizing the output section of the operational amplifier is extremely large.
【００２６】[0026]
【発明の効果】以上説明したように、本発明のバイアス
回路を用いることにより、オペアンプ出力段の電流を電
源電圧、しきい値に依存しない事が可能となる。又、バ
イアス回路内で使用する定電流源と同等の特性を実現で
きる。すなわち、例えば温特のない定電流源を使用すれ
ば、温特もない出力段が形成できる。As described above, by using the bias circuit of the present invention, the current of the output stage of the operational amplifier can be made independent of the power supply voltage and the threshold value. Further, characteristics equivalent to those of the constant current source used in the bias circuit can be realized. That is, for example, if a constant current source having no temperature characteristic is used, an output stage having no temperature characteristic can be formed.
【００２７】これにより、全体消費電流の安定化及びオ
ペアンプの位相補償の効果を安定化させることが可能と
なり、低出力インピーダンス、プロセスバラツキに対し
安定かつ電源変動に強い高性能オペアンプの設計が可能
となる。As a result, it is possible to stabilize the effects of the overall current consumption and the phase compensation of the operational amplifier, and it is possible to design a high-performance operational amplifier that is stable against low output impedance and process variation and is resistant to power supply fluctuation. Become.
【図１】本発明の実施形態を説明するための図である。FIG. 1 is a diagram for explaining an embodiment of the present invention.
【図２】図９０００従来のオペアンプ回路を説明するた
めの図である。FIG. 2 is a diagram for explaining a conventional operational amplifier circuit of FIG.
【図３】図９００１従来のオペアンプの一部分を説明す
る為の図である。FIG. 3 is a diagram for explaining a part of a conventional operational amplifier.
１０ ＮＭＯＳ １１ ＮＭＯＳ １２ ＰＭＯＳ １３ ＰＭＯＳ １４ ＰＭＯＳ １５ ＮＭＯＳ １６ 抵抗 １７ 定電流源 Reference Signs List 10 NMOS 11 NMOS 12 PMOS 13 PMOS 14 PMOS 15 NMOS 16 Resistance 17 Constant current source
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J066 AA01 AA43 AA47 AA58 CA02 CA05 CA26 CA54 CA82 FA05 FA10 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 ND11 ND24 PD01 TA01 5J090 AA01 AA43 AA47 AA58 CA02 CA05 CA26 CA54 CA82 CN04 FA05 FA10 FN01 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 TA01 5J091 AA01 AA43 AA47 AA58 CA02 CA05 CA26 CA54 CA82 FA05 FA10 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 TA01 ──────────────────────────────────────────────────続 き Continued from the front page F term (reference) 5J066 AA01 AA43 AA47 AA58 CA02 CA05 CA26 CA54 CA82 FA05 FA10 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 ND11 ND24 PD01 TA01 5J090 AA01 AA43 CA54 CA02 CA02 CA02 FA05 FA10 FN01 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 TA01 5J091 AA01 AA43 AA47 AA58 CA02 CA05 CA26 CA54 CA82 FA05 FA10 HA09 HA17 HA25 HA29 KA02 KA05 KA09 KA12 KA47 MA18 MA21 TA01
Claims (4)
と、 前記カレントミラー回路を負荷とする第１のソース接地
回路と、 前記カレントミラー回路のゲート部を入力として、前記
第１のソース接地回路の入力部に出力を行う第１のソー
スフォロワ回路と、 前記第１のソース接地回路の出力を反転増幅し、前記第
１のソースフォロワ回路の負荷である定電流源のゲート
に出力する反転増幅回路とを有し、 前記反転増幅回路の出力部をバイアス出力とすることを
特徴とするバイアス回路。1. A current mirror circuit, a constant current source for supplying a constant current to the current mirror circuit, a first grounded source circuit having the current mirror circuit as a load, and a gate section of the current mirror circuit A first source follower circuit that outputs to an input section of the first grounded source circuit; and a constant source that inverts and amplifies the output of the first grounded source circuit and is a load of the first source follower circuit. A bias circuit, comprising: an inverting amplifier circuit that outputs a signal to a gate of a current source; wherein an output section of the inverting amplifier circuit is used as a bias output.
ソース接地又はエミッタ接地であることを特徴とするバ
イアス回路。2. The bias circuit according to claim 1, wherein the inverting amplifier circuit is a source ground or an emitter ground.
とを有し、 前記バイアス回路のバイアス出力によって前記出力手段
を駆動することを特徴とするオペアンプ。3. The bias circuit according to claim 1, comprising: a bias circuit according to claim 1, a differential amplifier unit for performing differential amplification output, and an output unit for outputting an output signal from the differential amplifier unit. An operational amplifier characterized in that said output means is driven by a bias output.
のソースフォロワ回路と前記第２のソースフォロワ回路
の出力を入力とする第２のソース接地回路を有し、前記
第２のソースフォロワ回路の負荷である定電流源のゲー
トに前記バイアス回路からバイアス電圧が印加されてい
ることを特徴とするオペアンプ。4. The apparatus according to claim 2, wherein said output means is a second one.
And a second source grounding circuit that receives an output of the second source follower circuit as an input. The bias of the bias circuit is applied to the gate of a constant current source that is a load of the second source follower circuit. An operational amplifier to which a voltage is applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048034A JP2000252756A (en) | 1999-02-25 | 1999-02-25 | Bias circuit and operational amplifier using same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11048034A JP2000252756A (en) | 1999-02-25 | 1999-02-25 | Bias circuit and operational amplifier using same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252756A true JP2000252756A (en) | 2000-09-14 |
Family
ID=12792039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11048034A Withdrawn JP2000252756A (en) | 1999-02-25 | 1999-02-25 | Bias circuit and operational amplifier using same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252756A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034558A1 (en) * | 2001-10-11 | 2003-04-24 | Hamamatsu Photonics K.K. | Light emitting element drive circuit |
| CN106230389A (en) * | 2016-09-27 | 2016-12-14 | 无锡中科微电子工业技术研究院有限责任公司 | high-gain low-noise amplifier |
-
1999
- 1999-02-25 JP JP11048034A patent/JP2000252756A/en not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003034558A1 (en) * | 2001-10-11 | 2003-04-24 | Hamamatsu Photonics K.K. | Light emitting element drive circuit |
| US7075338B2 (en) | 2001-10-11 | 2006-07-11 | Hamamatsu Photonics K.K. | Light emitting element driving circuit with current mirror circuit |
| CN106230389A (en) * | 2016-09-27 | 2016-12-14 | 无锡中科微电子工业技术研究院有限责任公司 | high-gain low-noise amplifier |
| CN106230389B (en) * | 2016-09-27 | 2023-09-26 | 无锡中科微电子工业技术研究院有限责任公司 | High gain low noise amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437645B1 (en) | Slew rate boost circuitry and method | |
| JP4766769B2 (en) | Semiconductor integrated circuit | |
| US7348851B2 (en) | Miller-compensated amplifier | |
| US7872519B2 (en) | Voltage divider circuit | |
| JP4450542B2 (en) | Operational transconductance amplifier for output buffer | |
| JPH0360209A (en) | Amplifier circuit and semiconductor integrated circuit including the same | |
| JP4070533B2 (en) | Semiconductor integrated circuit device | |
| JP4865804B2 (en) | Small signal amplifier with large signal output boost stage | |
| JP2003298368A (en) | Amplifier circuit | |
| KR20060056419A (en) | Am intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit, and semiconductor integrated circuit thereof | |
| JP4694942B2 (en) | Constant current circuit | |
| JP4578896B2 (en) | Clock buffer circuit | |
| US20040239426A1 (en) | Operational amplifier generating desired feedback reference voltage allowing improved output characteristic | |
| JP7366692B2 (en) | power circuit | |
| US7453104B2 (en) | Operational amplifier including low DC gain wideband feed forward circuit and high DC gain narrowband gain circuit | |
| KR20060004260A (en) | Self biased differential amplifier | |
| US11632091B2 (en) | Operational amplifier | |
| JP2000252756A (en) | Bias circuit and operational amplifier using same | |
| JP6132881B2 (en) | Voltage variable gain amplification circuit and differential input voltage amplification method | |
| US7119605B2 (en) | Dynamic transconductance boosting technique for current mirrors | |
| CN114157253A (en) | Operational amplifier | |
| JP4532847B2 (en) | Differential amplifier | |
| JP5788739B2 (en) | Voltage variable gain amplifier circuit | |
| JP4867066B2 (en) | Amplifier circuit | |
| JP3383136B2 (en) | Constant amplitude clock generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |