JP2000252425A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000252425A JP2000252425A JP11055572A JP5557299A JP2000252425A JP 2000252425 A JP2000252425 A JP 2000252425A JP 11055572 A JP11055572 A JP 11055572A JP 5557299 A JP5557299 A JP 5557299A JP 2000252425 A JP2000252425 A JP 2000252425A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- port
- transmission
- link pulse
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 集線装置のデータ送信を不要とするポートで
消費電力を削減する。 【解決手段】 複数ｎ個のパーソナルコンピュータＰＣ
１、ＰＣ２、…、ＰＣｎを接続するポートが用意され、
各ＰＣ間での通信を可能にする集線装置１において、複
数ｍ個（ｍ＜ｎ）のＰＣ１〜ＰＣｍが接続されたとき、
集線装置１内のｎ個のポートの内、ＰＣが未接続の（ｎ
−ｍ）個のポートおよびｍ個のポートの内、アクティブ
でないＰＣが接続されたポートに対して、リンクパルス
が送信されているか否かを検出するリンクパルス検出回
路６１の出力に応じて、集線装置１内の送信ブロック５
の消費電力を削減する節電回路５４を備える。
消費電力を削減する。 【解決手段】 複数ｎ個のパーソナルコンピュータＰＣ
１、ＰＣ２、…、ＰＣｎを接続するポートが用意され、
各ＰＣ間での通信を可能にする集線装置１において、複
数ｍ個（ｍ＜ｎ）のＰＣ１〜ＰＣｍが接続されたとき、
集線装置１内のｎ個のポートの内、ＰＣが未接続の（ｎ
−ｍ）個のポートおよびｍ個のポートの内、アクティブ
でないＰＣが接続されたポートに対して、リンクパルス
が送信されているか否かを検出するリンクパルス検出回
路６１の出力に応じて、集線装置１内の送信ブロック５
の消費電力を削減する節電回路５４を備える。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特に、ＩＥＥＥ８０２．３規格で規定するＬＡＮの
種類の中の１０ＢＡＳＥ−Ｔに準拠した集線装置に用い
られる物理層用ＬＳＩに関する。ここで、物理層用ＬＳ
Ｉとは、コンピュータの異機種間通信を可能とするため
のネットワークアーキテクチャとしてのＯＳＩ（Open S
ystems Interconnection；開放型システム間相互接続）
の基本参照モデルにおける最下位に位置する物理層とし
て用いられるＬＳＩを言う。
し、特に、ＩＥＥＥ８０２．３規格で規定するＬＡＮの
種類の中の１０ＢＡＳＥ−Ｔに準拠した集線装置に用い
られる物理層用ＬＳＩに関する。ここで、物理層用ＬＳ
Ｉとは、コンピュータの異機種間通信を可能とするため
のネットワークアーキテクチャとしてのＯＳＩ（Open S
ystems Interconnection；開放型システム間相互接続）
の基本参照モデルにおける最下位に位置する物理層とし
て用いられるＬＳＩを言う。
【０００２】ＯＳＩ基本参照モデルは、物理層（第１
層）、データリンク層（第２層）、ネットワーク層（第
３層）、トランスポート層（第４層）、セション層（第
５層）、プレゼンテーション層（第６層）および応用層
（第７層）の７階層からなる。物理層は、電話線、同軸
ケーブルならびに光ファイバなどの物理媒体の上で、こ
れらを通信回線として使用するために必要な、電気的、
機械的および物理的な条件を管理し、通信回線上でのビ
ット列の伝送を実現する層である。
層）、データリンク層（第２層）、ネットワーク層（第
３層）、トランスポート層（第４層）、セション層（第
５層）、プレゼンテーション層（第６層）および応用層
（第７層）の７階層からなる。物理層は、電話線、同軸
ケーブルならびに光ファイバなどの物理媒体の上で、こ
れらを通信回線として使用するために必要な、電気的、
機械的および物理的な条件を管理し、通信回線上でのビ
ット列の伝送を実現する層である。
【０００３】通常、上記７階層の内、物理層または物理
層とデータリンク層はＬＳＩでハードウェア構成され、
その他の層はメモリに書込まれたソフトウェア（プログ
ラム）をＣＰＵが処理することで構成される。
層とデータリンク層はＬＳＩでハードウェア構成され、
その他の層はメモリに書込まれたソフトウェア（プログ
ラム）をＣＰＵが処理することで構成される。
【０００４】
【従来の技術】近年、パーソナルコンピュータ（以降、
ＰＣと記す）の普及により、ＳＯＨＯ（Small Office /
Home Office）でコンピュータネットワークを構築する
ケースが多くなってきている。しかしながら、ＳＯＨＯ
で構築されるコンピュータネットワークには２〜３台程
度のＰＣのみが接続されるケースが多い。
ＰＣと記す）の普及により、ＳＯＨＯ（Small Office /
Home Office）でコンピュータネットワークを構築する
ケースが多くなってきている。しかしながら、ＳＯＨＯ
で構築されるコンピュータネットワークには２〜３台程
度のＰＣのみが接続されるケースが多い。
【０００５】ＩＥＥＥ８０２．３規格で規定する１０Ｂ
ＡＳＥ−Ｔに準拠したハブ（Hub ）と称する集線装置に
は、一般的にスター形の物理的トポロジーによりネット
ワーク装置を接続できる物理的なポートが８ポートや１
６ポート等、多数用意されている。ここで、ネットワー
ク装置とは、ＰＣ、ワークステーション等のコンピュー
タや他の集線装置を言う。
ＡＳＥ−Ｔに準拠したハブ（Hub ）と称する集線装置に
は、一般的にスター形の物理的トポロジーによりネット
ワーク装置を接続できる物理的なポートが８ポートや１
６ポート等、多数用意されている。ここで、ネットワー
ク装置とは、ＰＣ、ワークステーション等のコンピュー
タや他の集線装置を言う。
【０００６】集線装置は、ポートに接続されたコンピュ
ータから受信したデータを当該ポートを除く他の全ての
ポートに接続されたコンピュータに送信するための中継
機能を有する。しかしながら、これらのポートは必ずし
も全て使用されない場合が多い。図６は集線装置による
コンピュータネットワークの具体例を示す図である。図
６に示すように１６ポートを有する集線装置に対し４ポ
ートしかネットワーク装置（例えば、ＰＣ１〜ＰＣ４）
が接続されていない場合がある。また、ポート３とポー
ト４に接続されているネットワーク装置（例えばＰＣ
３、ＰＣ４）の電源が切れている等、集線装置にケーブ
ルが接続されていても、集線装置に接続されたネットワ
ーク装置がアクティブでない場合がある。このような場
合でも、集線装置は、ポート１から受信したデータを、
ポート１以外のポート、すなわちポート２からポート１
６に出力する機能を有する。
ータから受信したデータを当該ポートを除く他の全ての
ポートに接続されたコンピュータに送信するための中継
機能を有する。しかしながら、これらのポートは必ずし
も全て使用されない場合が多い。図６は集線装置による
コンピュータネットワークの具体例を示す図である。図
６に示すように１６ポートを有する集線装置に対し４ポ
ートしかネットワーク装置（例えば、ＰＣ１〜ＰＣ４）
が接続されていない場合がある。また、ポート３とポー
ト４に接続されているネットワーク装置（例えばＰＣ
３、ＰＣ４）の電源が切れている等、集線装置にケーブ
ルが接続されていても、集線装置に接続されたネットワ
ーク装置がアクティブでない場合がある。このような場
合でも、集線装置は、ポート１から受信したデータを、
ポート１以外のポート、すなわちポート２からポート１
６に出力する機能を有する。
【０００７】
【発明が解決しようとする課題】したがって、上記従来
技術による集線装置は、ネットワーク装置が接続されて
いないポート（図６中のポート５からポート１６）およ
びアクティブでないネットワーク装置が接続されたポー
ト（図６中のポート３とポート４）に対してもデータを
送信する動作をおこなうため無駄な電力を消費してしま
うという問題がある。上記集線装置において、データを
送信する時のポートあたりの電流は、通常２５ｍＡ程度
必要であるので、データ送信を不要とするポート数×２
５ｍＡの電流、すなわち上記の例では１４×２５＝３５
０（ｍＡ）の電流が無駄に消費されている。
技術による集線装置は、ネットワーク装置が接続されて
いないポート（図６中のポート５からポート１６）およ
びアクティブでないネットワーク装置が接続されたポー
ト（図６中のポート３とポート４）に対してもデータを
送信する動作をおこなうため無駄な電力を消費してしま
うという問題がある。上記集線装置において、データを
送信する時のポートあたりの電流は、通常２５ｍＡ程度
必要であるので、データ送信を不要とするポート数×２
５ｍＡの電流、すなわち上記の例では１４×２５＝３５
０（ｍＡ）の電流が無駄に消費されている。
【０００８】それゆえ、本発明は、データ送信を不要と
するポートで無駄に電流を消費しない集線装置に用いら
れる半導体集積回路を提供することを目的とする。
するポートで無駄に電流を消費しない集線装置に用いら
れる半導体集積回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成する本発
明による半導体集積回路は、上述したようなデータ送信
を不要とするポートにおける無駄な消費電力を削減する
手段として、集線装置に用いられる半導体装置としての
ＬＳＩ内で、ネットワーク装置（外部装置）が未接続の
ポート、またはアクティブでないネットワーク装置（外
部装置）が接続されたポート、すなわち未使用中のネッ
トワーク装置が接続されたポートを、リンクパルス検出
回路により検出し、リンクパルス検出回路の出力に応じ
て、当該ポートに対する送信ブロック内の送信機能を停
止し送信ブロックの消費電力を削減する回路を設けるこ
とにより、集線装置の低消費電力化を実現する。
明による半導体集積回路は、上述したようなデータ送信
を不要とするポートにおける無駄な消費電力を削減する
手段として、集線装置に用いられる半導体装置としての
ＬＳＩ内で、ネットワーク装置（外部装置）が未接続の
ポート、またはアクティブでないネットワーク装置（外
部装置）が接続されたポート、すなわち未使用中のネッ
トワーク装置が接続されたポートを、リンクパルス検出
回路により検出し、リンクパルス検出回路の出力に応じ
て、当該ポートに対する送信ブロック内の送信機能を停
止し送信ブロックの消費電力を削減する回路を設けるこ
とにより、集線装置の低消費電力化を実現する。
【００１０】ＩＥＥＥ８０２．３規格の内、１０ＢＡＳ
Ｅ−Ｔ（Unshielded Twisted Pair）の伝送技術には、
物理的／電気的な接続に問題が無いことを確認すること
のできる保守用のリンクパルスを送受信することが規格
化されている。本発明は、ポートに対して外部装置から
リンクパルスが送信されているか否かを検出する受信部
のリンクパルス検出回路により検出されたリンク情報を
用いることにより、送信ブロックの送信機能を停止する
手段を提供する。
Ｅ−Ｔ（Unshielded Twisted Pair）の伝送技術には、
物理的／電気的な接続に問題が無いことを確認すること
のできる保守用のリンクパルスを送受信することが規格
化されている。本発明は、ポートに対して外部装置から
リンクパルスが送信されているか否かを検出する受信部
のリンクパルス検出回路により検出されたリンク情報を
用いることにより、送信ブロックの送信機能を停止する
手段を提供する。
【００１１】本発明のリンクパルス検出回路により検出
されたリンク情報に応じて送信ブロック部の消費電力を
削減する具体的手段〜を、以下に記す。 送信ブロック内のドライバ回路の出力を停止する。 送信ブロックに供給されるクロックを停止する。 送信ブロックに入力される送信イネーブル信号をデ
ィセーブルにする。
されたリンク情報に応じて送信ブロック部の消費電力を
削減する具体的手段〜を、以下に記す。 送信ブロック内のドライバ回路の出力を停止する。 送信ブロックに供給されるクロックを停止する。 送信ブロックに入力される送信イネーブル信号をデ
ィセーブルにする。
【００１２】 リンクパルス生成回路を除く、送信ブ
ロック内の回路に供給されるクロックを停止する。
ロック内の回路に供給されるクロックを停止する。
【００１３】
【発明の実施の形態】以下、添付図面を参照しつつ本発
明の実施の形態を詳細に説明する。添付図面において、
同一名称の部分を同一参照番号で示す。図１は本発明の
第１実施例の集線装置を示す図であり、図２は本発明の
第２実施例の集線装置を示す図であり、図３は本発明の
第３実施例の集線装置を示す図であり、図４は本発明の
第４実施例の集線装置を示す図であり、図５はリンクパ
ルスと送受信データを示すタイムチャートである。
明の実施の形態を詳細に説明する。添付図面において、
同一名称の部分を同一参照番号で示す。図１は本発明の
第１実施例の集線装置を示す図であり、図２は本発明の
第２実施例の集線装置を示す図であり、図３は本発明の
第３実施例の集線装置を示す図であり、図４は本発明の
第４実施例の集線装置を示す図であり、図５はリンクパ
ルスと送受信データを示すタイムチャートである。
【００１４】図１に示す第１実施例の集線装置１は、半
導体装置（ＬＳＩ）２、抵抗、送信トランス、受信トラ
ンスおよびコネクタを有する。コネクタは図６に示すポ
ートに相当し、図６に示すように、集線装置１に例えば
ＰＣ１〜ＰＣ４のパーソナルコンピュータを接続するた
めのものである。ＬＳＩ２は、ｎ個、本実施例では１６
個の「ポートｎ」と示す第ｎポート部３と１つのリピー
タコントローラ４とを有する。第ｎポート部３は送信ブ
ロック５と受信ブロック６とを有する。上記抵抗、送信
トランス、受信トランスおよびコネクタは、第ｎポート
部３毎にそれぞれ設けられている。
導体装置（ＬＳＩ）２、抵抗、送信トランス、受信トラ
ンスおよびコネクタを有する。コネクタは図６に示すポ
ートに相当し、図６に示すように、集線装置１に例えば
ＰＣ１〜ＰＣ４のパーソナルコンピュータを接続するた
めのものである。ＬＳＩ２は、ｎ個、本実施例では１６
個の「ポートｎ」と示す第ｎポート部３と１つのリピー
タコントローラ４とを有する。第ｎポート部３は送信ブ
ロック５と受信ブロック６とを有する。上記抵抗、送信
トランス、受信トランスおよびコネクタは、第ｎポート
部３毎にそれぞれ設けられている。
【００１５】送信ブロック５は、リンクパルス生成回路
５１、送信データ生成回路５２、ドライバ回路５３およ
び節電回路５４を有する。リンクパルス生成回路５１
は、リピータコントローラ４から送信される、本実施例
では１０ＭＨｚの送信ブロックシステムクロック（以
下、単に送信クロックと記す）から図５の上段に示すよ
うなリンクパルスを生成する。ここで、リンクパルスと
は、ＩＥＥＥ８０２．３規格で定義されたものであり、
図５に示すように、１０ｍｓ毎に１００ｎｓのパルスを
出力するものである。送信データ生成回路５２は、リピ
ータコントローラ４から送信される、送信クロック、図
５の中段および下段に示すような最小６４バイトから最
大１５００バイトの送信データおよび送信データが有効
のときＨｉｇｈレベルとなる送信データイネーブル信号
を受け、集線装置１から外部に送信する送信データを生
成する。ここで、送信データは、１ビット当たり１００
ｎｓのビットレートで送信されるので、最小送信データ
で約０．０５（ｍｓ）（＝６４×８×１００（ｎ
ｓ））、最大送信データで約１．２（ｍｓ）（＝１５０
０×８×１００（ｎｓ））の送信時間を要する。ドライ
バ回路５３は、上記送信信号を増幅して出力する。節電
回路５４は、ドライバ回路５３の出力を停止する回路５
４であり、送信ブロック５の消費電力を削減するために
設けた回路である。
５１、送信データ生成回路５２、ドライバ回路５３およ
び節電回路５４を有する。リンクパルス生成回路５１
は、リピータコントローラ４から送信される、本実施例
では１０ＭＨｚの送信ブロックシステムクロック（以
下、単に送信クロックと記す）から図５の上段に示すよ
うなリンクパルスを生成する。ここで、リンクパルスと
は、ＩＥＥＥ８０２．３規格で定義されたものであり、
図５に示すように、１０ｍｓ毎に１００ｎｓのパルスを
出力するものである。送信データ生成回路５２は、リピ
ータコントローラ４から送信される、送信クロック、図
５の中段および下段に示すような最小６４バイトから最
大１５００バイトの送信データおよび送信データが有効
のときＨｉｇｈレベルとなる送信データイネーブル信号
を受け、集線装置１から外部に送信する送信データを生
成する。ここで、送信データは、１ビット当たり１００
ｎｓのビットレートで送信されるので、最小送信データ
で約０．０５（ｍｓ）（＝６４×８×１００（ｎ
ｓ））、最大送信データで約１．２（ｍｓ）（＝１５０
０×８×１００（ｎｓ））の送信時間を要する。ドライ
バ回路５３は、上記送信信号を増幅して出力する。節電
回路５４は、ドライバ回路５３の出力を停止する回路５
４であり、送信ブロック５の消費電力を削減するために
設けた回路である。
【００１６】受信ブロック６は、リンクパルス検出回路
６１、ＰＬＬ６２および受信データ再生回路６３を有す
る。リンクパルス検出回路６１は、ポートを介して受信
トランスから受信されるリンク情報を元に、節電回路５
４をなすＡＮＤゲート、ＡＮＤ１、ＡＮＤ２、ＡＮＤ３
およびＡＮＤ４を制御する。リンク検出の結果がインア
クティブ（この場合Ｌｏｗ）である場合、節電回路５４
のＡＮＤゲートの出力はすべてＬｏｗレベルになる。Ｐ
ＬＬ（Phase Lock Loop ）６２は、ポートを介して受信
トランスから受信された受信データから受信クロックを
生成する。受信データ再生回路６３は、リンクパルス検
出回路６１から受信データをＰＬＬ６２から受信クロッ
クを受け、受信データを再生するとともに受信データが
有効のときＨｉｇｈレベルとなる受信データイネーブル
信号を生成する。
６１、ＰＬＬ６２および受信データ再生回路６３を有す
る。リンクパルス検出回路６１は、ポートを介して受信
トランスから受信されるリンク情報を元に、節電回路５
４をなすＡＮＤゲート、ＡＮＤ１、ＡＮＤ２、ＡＮＤ３
およびＡＮＤ４を制御する。リンク検出の結果がインア
クティブ（この場合Ｌｏｗ）である場合、節電回路５４
のＡＮＤゲートの出力はすべてＬｏｗレベルになる。Ｐ
ＬＬ（Phase Lock Loop ）６２は、ポートを介して受信
トランスから受信された受信データから受信クロックを
生成する。受信データ再生回路６３は、リンクパルス検
出回路６１から受信データをＰＬＬ６２から受信クロッ
クを受け、受信データを再生するとともに受信データが
有効のときＨｉｇｈレベルとなる受信データイネーブル
信号を生成する。
【００１７】リピータコントローラ４は、第ｎポート部
３の何れか１つが受信した受信データ、受信データイネ
ーブルおよび受信クロックを受け、（ｎ−１）個の他の
第ｎポート部３へ送信ブロックシステムクロック、送信
データおよび送信データイネーブルを送信する。また、
第ｎポート部３が送信中に受信すると、送信と受信が同
時となるコリージョンという状態になる。この場合、リ
ピータコントローラ４は、次のようなコリージョン処理
を実行する。全ポートにジャム信号と称する特定データ
を所定期間送信する。また、このコリージョンの原因と
なったＰＣ側、例えばＰＣ１、ＰＣ２も、内蔵するネッ
トワークインターフェースカードによりジャム信号を所
定期間送信する。ジャム信号が送信された後、集線装置
１側およびＰＣ側は全て送信を中止し、次いでランダム
時間待った後、コリージョンの原因となったＰＣ１、Ｐ
Ｃ２は互いに時間間隔をもって送信を再開する。
３の何れか１つが受信した受信データ、受信データイネ
ーブルおよび受信クロックを受け、（ｎ−１）個の他の
第ｎポート部３へ送信ブロックシステムクロック、送信
データおよび送信データイネーブルを送信する。また、
第ｎポート部３が送信中に受信すると、送信と受信が同
時となるコリージョンという状態になる。この場合、リ
ピータコントローラ４は、次のようなコリージョン処理
を実行する。全ポートにジャム信号と称する特定データ
を所定期間送信する。また、このコリージョンの原因と
なったＰＣ側、例えばＰＣ１、ＰＣ２も、内蔵するネッ
トワークインターフェースカードによりジャム信号を所
定期間送信する。ジャム信号が送信された後、集線装置
１側およびＰＣ側は全て送信を中止し、次いでランダム
時間待った後、コリージョンの原因となったＰＣ１、Ｐ
Ｃ２は互いに時間間隔をもって送信を再開する。
【００１８】第１実施例においては、受信ブロック６内
のリンクパルス検出回路６１により検出されたリンク情
報を元に、節電回路５４をなすＡＮＤゲート、ＡＮＤ
１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４が制御される。
リンク検出の結果がインアクティブ（この場合Ｌｏｗ）
である場合、節電回路５４のＡＮＤゲートの出力はすべ
てＬｏｗレベルになる。この結果、リンク検出の結果が
インアクティブであるポートすなわち、ネットワークが
アクティブでないポートの送信ブロック５の出力電流を
削減することが可能になり、消費電力が削減される。
のリンクパルス検出回路６１により検出されたリンク情
報を元に、節電回路５４をなすＡＮＤゲート、ＡＮＤ
１、ＡＮＤ２、ＡＮＤ３およびＡＮＤ４が制御される。
リンク検出の結果がインアクティブ（この場合Ｌｏｗ）
である場合、節電回路５４のＡＮＤゲートの出力はすべ
てＬｏｗレベルになる。この結果、リンク検出の結果が
インアクティブであるポートすなわち、ネットワークが
アクティブでないポートの送信ブロック５の出力電流を
削減することが可能になり、消費電力が削減される。
【００１９】図２に示す第２実施例の集線装置１におい
て、ＬＳＩ２は、送信ブロック５全体に供給される送信
クロックを停止する節電回路７１を有する。第２実施例
においては、リンクパルス検出回路６１により検出され
たリンク情報を元に、ＡＮＤゲート１からなる節電回路
７１が制御される。リンク検出の結果がインアクティブ
（この場合Ｌｏｗ）である場合、節電回路７１のＡＮＤ
ゲート１の出力はＬｏｗレベルになる。この結果、リン
ク検出の結果がインアクティブであるポートすなわち、
ネットワークがアクティブでないポートの送信ブロック
５のクロックが停止し、送信ブロック５全体の動作電流
を削減することが可能になり、消費電力が削減される。
て、ＬＳＩ２は、送信ブロック５全体に供給される送信
クロックを停止する節電回路７１を有する。第２実施例
においては、リンクパルス検出回路６１により検出され
たリンク情報を元に、ＡＮＤゲート１からなる節電回路
７１が制御される。リンク検出の結果がインアクティブ
（この場合Ｌｏｗ）である場合、節電回路７１のＡＮＤ
ゲート１の出力はＬｏｗレベルになる。この結果、リン
ク検出の結果がインアクティブであるポートすなわち、
ネットワークがアクティブでないポートの送信ブロック
５のクロックが停止し、送信ブロック５全体の動作電流
を削減することが可能になり、消費電力が削減される。
【００２０】上述した第１実施例、第２実施例の節電回
路では、送信トランスを介してネットワークの保守に必
要なリンクパルスを外部に送信することができなくな
り、集線装置１の受信側のリンクパルス検出回路６１で
受信トランスを介して外部のＰＣ側から送信されたリン
クパルスを検出した後に、送信ブロック５は動作状態に
復帰し、リンクパルスを送信する手順を踏むことでネッ
トワークが復帰する。この間、例えば数１０ｍｓの間待
機状態となる。したがって、ネットワークの使用効率は
一時的に低下するが、使用効率の低いネットワーク環境
においては、これら第１および第２実施例により消費電
力を削減することができる。
路では、送信トランスを介してネットワークの保守に必
要なリンクパルスを外部に送信することができなくな
り、集線装置１の受信側のリンクパルス検出回路６１で
受信トランスを介して外部のＰＣ側から送信されたリン
クパルスを検出した後に、送信ブロック５は動作状態に
復帰し、リンクパルスを送信する手順を踏むことでネッ
トワークが復帰する。この間、例えば数１０ｍｓの間待
機状態となる。したがって、ネットワークの使用効率は
一時的に低下するが、使用効率の低いネットワーク環境
においては、これら第１および第２実施例により消費電
力を削減することができる。
【００２１】しかしながら、ネットワークの使用効率を
低下させないためには、リンクパルスの送出を常に送信
するよう対策をおこなった以下の第３および第４実施例
を適用することができる。図３に示す第３実施例の集線
装置１において、ＬＳＩ２は、送信ブロック５に入力さ
れる送信イネーブル信号をディセーブルにする節電回路
７２を有する。
低下させないためには、リンクパルスの送出を常に送信
するよう対策をおこなった以下の第３および第４実施例
を適用することができる。図３に示す第３実施例の集線
装置１において、ＬＳＩ２は、送信ブロック５に入力さ
れる送信イネーブル信号をディセーブルにする節電回路
７２を有する。
【００２２】第３実施例においては、リンクパルス検出
回路６１により検出されたリンク情報を元に、ＡＮＤゲ
ート１からなる節電回路７２が制御される。リンク検出
の結果がインアクティブ（この場合Ｌｏｗ）である場
合、節電回路７２のＡＮＤゲート１の出力はＬｏｗレベ
ルになる。この結果、リンク検出の結果がインアクティ
ブであるポートすなわち、ネットワークがアクティブで
ない送信ブロック５への送信要求が停止し、送信ブロッ
ク５の動作電流を削減することが可能になり、消費電力
が削減される。
回路６１により検出されたリンク情報を元に、ＡＮＤゲ
ート１からなる節電回路７２が制御される。リンク検出
の結果がインアクティブ（この場合Ｌｏｗ）である場
合、節電回路７２のＡＮＤゲート１の出力はＬｏｗレベ
ルになる。この結果、リンク検出の結果がインアクティ
ブであるポートすなわち、ネットワークがアクティブで
ない送信ブロック５への送信要求が停止し、送信ブロッ
ク５の動作電流を削減することが可能になり、消費電力
が削減される。
【００２３】図４に示す第４実施例の集線装置におい
て、ＬＳＩ２は、リンクパルス生成回路６１を除く、送
信ブロック５に供給される送信クロックを停止する節電
回路７３を有する。第４実施例においては、リンクパル
ス検出回路６１により検出されたリンク情報を元に、Ａ
ＮＤゲート１からなる節電回路７３が制御される。リン
ク検出の結果がインアクティブ（この場合Ｌｏｗ）であ
る場合、節電回路７３のＡＮＤゲート１の出力はＬｏｗ
レベルになる。この結果、リンク検出の結果がインアク
ティブであるポートすなわち、ネットワークがアクティ
ブでないポートの送信ブロック５の送信クロックが停止
し、送信ブロック５の一部の動作電流を削減することが
可能になり、消費電力が削減される。
て、ＬＳＩ２は、リンクパルス生成回路６１を除く、送
信ブロック５に供給される送信クロックを停止する節電
回路７３を有する。第４実施例においては、リンクパル
ス検出回路６１により検出されたリンク情報を元に、Ａ
ＮＤゲート１からなる節電回路７３が制御される。リン
ク検出の結果がインアクティブ（この場合Ｌｏｗ）であ
る場合、節電回路７３のＡＮＤゲート１の出力はＬｏｗ
レベルになる。この結果、リンク検出の結果がインアク
ティブであるポートすなわち、ネットワークがアクティ
ブでないポートの送信ブロック５の送信クロックが停止
し、送信ブロック５の一部の動作電流を削減することが
可能になり、消費電力が削減される。
【００２４】上述した第３実施例、第４実施例の節電回
路では、リンクパルスが送信ブロック５内部のリンクパ
ルス生成回路５１により生成されるため、送信トランス
を介してネットワークの保守に必要なリンクパルスを外
部に送信することができ、送信用のリンクパルスを消失
することはない。したがって、保守用のリンクパルスの
送受信がネットワーク装置と集線装置との間で継続され
るため、ネットワーク装置の復帰後、第１実施例、第２
実施例のように、数１０ｍｓの間の待機状態なしで、直
ちに通信が再開され、効率も低下しない。
路では、リンクパルスが送信ブロック５内部のリンクパ
ルス生成回路５１により生成されるため、送信トランス
を介してネットワークの保守に必要なリンクパルスを外
部に送信することができ、送信用のリンクパルスを消失
することはない。したがって、保守用のリンクパルスの
送受信がネットワーク装置と集線装置との間で継続され
るため、ネットワーク装置の復帰後、第１実施例、第２
実施例のように、数１０ｍｓの間の待機状態なしで、直
ちに通信が再開され、効率も低下しない。
【００２５】第１実施例、第２実施例のように、集線装
置１側からリンクパルスが送信されない場合、ＰＣ側コ
ンピュータのネットワークインターフェースカードにリ
ンクパルスを受信しないとリンクパルスを送信しない機
能が設けられていると、集線装置１はこのコンピュータ
が接続されたポートから永久にリンクパルスを受信でき
なくなる。これを防止するために、第３実施例、第４実
施例では、送信用のリンクパルスだけは絶えず送信する
ようにしている。しかしながら、第１実施例、第２実施
例と比して消費電流は、（１００ｎｓ／１０ｍｓ）×２
５（ｍＡ）だけ大となる。
置１側からリンクパルスが送信されない場合、ＰＣ側コ
ンピュータのネットワークインターフェースカードにリ
ンクパルスを受信しないとリンクパルスを送信しない機
能が設けられていると、集線装置１はこのコンピュータ
が接続されたポートから永久にリンクパルスを受信でき
なくなる。これを防止するために、第３実施例、第４実
施例では、送信用のリンクパルスだけは絶えず送信する
ようにしている。しかしながら、第１実施例、第２実施
例と比して消費電流は、（１００ｎｓ／１０ｍｓ）×２
５（ｍＡ）だけ大となる。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
データ送信を不要とするポートで消費電力を削減する集
線装置を提供することができる。
データ送信を不要とするポートで消費電力を削減する集
線装置を提供することができる。
【図１】本発明の第１実施例の集線装置を示す図であ
る。
る。
【図２】本発明の第２実施例の集線装置を示す図であ
る。
る。
【図３】本発明の第３実施例の集線装置を示す図であ
る。
る。
【図４】本発明の第４実施例の集線装置を示す図であ
る。
る。
【図５】リンクパルスと送受信データを示すタイムチャ
ートである。
ートである。
【図６】集線装置によるコンピュータネットワークの具
体例を示す図である。
体例を示す図である。
【符号の説明】 １…集線装置 ２…半導体装置（ＬＳＩ） ３…第ｎポート部 ４…リピータコントローラ ５…送信ブロック ６…受信ブロック ５１…リンクパルス生成回路 ６１…リンクパルス検出回路 ５４、７１、７２、７３…節電回路
Claims (6)
- 【請求項１】 外部装置を接続するためのポートを有す
る半導体集積回路において、前記ポートに外部装置が接
続されていない場合、または該ポートに接続された外部
装置がアクティブでない場合に、該ポートに対応する送
信ブロックの消費電力を削減する回路を備えたことを特
徴とする半導体集積回路。 - 【請求項２】 前記消費電力を削減する回路は、該回路
に対応するポートに対して外部装置からリンクパルスが
送信されているか否かを検出するリンクパルス検出回路
の出力により制御される請求項１に記載の半導体集積回
路。 - 【請求項３】 前記消費電力を削減する回路は、前記リ
ンクパルス検出回路の出力に応じて、前記送信ブロック
内のドライバ回路の出力を停止するよう構成される請求
項２に記載の半導体集積回路。 - 【請求項４】 前記消費電力を削減する回路は、前記リ
ンクパルス検出回路の出力に応じて、前記送信ブロック
に供給されるクロックを停止するよう構成される請求項
２に記載の半導体集積回路。 - 【請求項５】 前記消費電力を削減する回路は、前記リ
ンクパルス検出回路の出力に応じて、前記送信ブロック
に入力される送信データイネーブル信号をディセーブル
にするよう構成される請求項２に記載の半導体集積回
路。 - 【請求項６】 前記消費電力を削減する回路は、該回路
に対応するポートから送信するリンクパルスを生成する
リンクパルス生成回路を除く前記送信ブロック内の回路
に供給されるクロックを、前記リンクパルス検出回路の
出力に応じて停止するよう構成される請求項２に記載の
半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055572A JP2000252425A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11055572A JP2000252425A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252425A true JP2000252425A (ja) | 2000-09-14 |
Family
ID=13002448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11055572A Withdrawn JP2000252425A (ja) | 1999-03-03 | 1999-03-03 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252425A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004260A (ja) * | 2008-06-19 | 2010-01-07 | Ricoh Co Ltd | 画像処理装置および省エネ復帰方法 |
-
1999
- 1999-03-03 JP JP11055572A patent/JP2000252425A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010004260A (ja) * | 2008-06-19 | 2010-01-07 | Ricoh Co Ltd | 画像処理装置および省エネ復帰方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8296595B2 (en) | Method and apparatus for regulating transceiver power consumption for a transceiver in a communications network | |
| EP0573204B1 (en) | Network connection method | |
| EP2224311B1 (en) | System and method for energy savings through emulation of wake on lan in energy efficient ethernet | |
| US6459705B1 (en) | Network interface for transmitting data from a networked computer in a reduced power state | |
| JP3871569B2 (ja) | ネットワーク制御システム、および、ネットワーク用の装置、中継器および接続装置 | |
| US9813998B2 (en) | Techniques for entering a low-power link state | |
| US20110107116A1 (en) | System and Method for Power Over Ethernet Enabled Network Management | |
| CN100454817C (zh) | 基于网络的计算机远程唤醒方法与装置 | |
| US20190190727A1 (en) | PoE Powered Device with Link Layer Startup Processor | |
| US8479043B2 (en) | Power over ethernet powered device with power fallback states | |
| CN109067556B (zh) | 用于具有非对称流量剖析的节能以太网的系统和方法 | |
| EP3884612B1 (en) | Intermediary device for extracting power supplied over a data connection | |
| US20210243001A1 (en) | Method and apparatus for asymmetric ethernet | |
| US5831805A (en) | Local power failure detection and clock disabling circuit | |
| KR101351929B1 (ko) | 사용중인 매체 신호를 또다른 디바이스에 송신하기 위한방법 및 디바이스 | |
| US10891242B2 (en) | Embedded USB2 (eUSB2) repeater operation | |
| JP3987163B2 (ja) | データ通信システム | |
| JP2008522550A (ja) | マルチレート光トランスポンダ | |
| US20030088796A1 (en) | Communication adapter | |
| US8848586B2 (en) | Electronic device with network connection functionality and method applied to the electronic device | |
| US8472470B1 (en) | Method and apparatus for automatically disabling an interface to media in a network device | |
| JP2000252425A (ja) | 半導体集積回路 | |
| US8112127B2 (en) | Communication system capable of adjusting power consumed thereby | |
| US20030131137A1 (en) | Method and apparatus for utilizing a management port to provide system management | |
| EP3563519B1 (en) | Technologies for a local network power management protocol |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |