JP2000252322A - Semiconductor device, manufacture and mounting method thereof - Google Patents

Semiconductor device, manufacture and mounting method thereof

Info

Publication number
JP2000252322A
JP2000252322A JP5376399A JP5376399A JP2000252322A JP 2000252322 A JP2000252322 A JP 2000252322A JP 5376399 A JP5376399 A JP 5376399A JP 5376399 A JP5376399 A JP 5376399A JP 2000252322 A JP2000252322 A JP 2000252322A
Authority
JP
Japan
Prior art keywords
semiconductor device
selectively
dielectric constant
semiconductor
sheet member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5376399A
Other languages
Japanese (ja)
Inventor
Kazuo Imai
一男 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5376399A priority Critical patent/JP2000252322A/en
Publication of JP2000252322A publication Critical patent/JP2000252322A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Abstract

PROBLEM TO BE SOLVED: To reduce transmission loss of high frequency signal in a semiconductor device having a mounting structure employing an anisotropic conductive sheet. SOLUTION: In a semiconductor device arranged to connect a semiconductor pellet 10 and a substrate 30 through an anisotropic conductive sheet 20, a low permittivity region 24 is formed by hollowing out a region of the anisotropic conductive sheet 20 corresponding to a transmission line 14 for connecting the circuit block 11 in the semiconductor pellet 10 with the input and output pads 12, 13 so that the passage of the transmission line 14 is surrounded by the low permittivity region 24 comprising the cavity when the assembly is completed. According to the arrangement, transmission loss of high frequency signal on the transmission line 14 caused by high permittivity of the anisotropic conductive sheet 20 can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の実装
技術および半導体装置の製造技術ならびに半導体装置に
関し、特に、実装面にシート部材を介在させる構造の表
面実装技術等に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device mounting technology, a semiconductor device manufacturing technology, and a semiconductor device, and more particularly to a technology effective when applied to a surface mounting technology having a structure in which a sheet member is interposed on a mounting surface. About.

【0002】[0002]

【従来の技術】たとえば、高周波集積回路の実装技術の
一つに、フリップチップアタッチ(以下、FCAと記
す)が知られている。このFCAでは、半導体ペレット
と実装基板またはパッケージの間に、半導体ペレットの
固着および電気的な接続を同時に実現するために異方性
導電シートを用いている。
2. Description of the Related Art For example, flip chip attach (hereinafter referred to as FCA) is known as one of the mounting techniques for a high frequency integrated circuit. In this FCA, an anisotropic conductive sheet is used between a semiconductor pellet and a mounting substrate or a package in order to simultaneously secure and electrically connect the semiconductor pellet.

【0003】[0003]

【発明が解決しようとする課題】ところが、半導体ペレ
ットと実装基板またはパッケージとの間に異方性導電シ
ートを介在させると、異方性導電シートが半導体ペレッ
トの全面に密着した状態となるため、当該異方性導電シ
ートの誘電性等によって半導体ペレット内部の高周波信
号伝送路の信号損失が大きくなる、という技術的課題が
あった。
However, if an anisotropic conductive sheet is interposed between the semiconductor pellet and the mounting board or package, the anisotropic conductive sheet comes into close contact with the entire surface of the semiconductor pellet. There has been a technical problem that the signal loss of the high-frequency signal transmission line inside the semiconductor pellet is increased due to the dielectric property of the anisotropic conductive sheet.

【0004】この信号損失は、半導体ペレットが、動作
周波数の高い高周波ICや高周波LSI等の半導体ペレ
ットである場合に特に顕著となり、対策が必要となる。
This signal loss is particularly remarkable when the semiconductor pellet is a semiconductor pellet having a high operating frequency, such as a high-frequency IC or a high-frequency LSI, and a countermeasure is required.

【0005】たとえば、異方性導電シートとして比較的
誘電率の低い素材を用いることが考えられるが、使用素
材の制約によって異方性導電シートおよびそれを用いた
製造工程におけるコスト高を招く、という他の技術的課
題を生じてしまう。
[0005] For example, it is conceivable to use a material having a relatively low dielectric constant as the anisotropic conductive sheet. However, the cost of the anisotropic conductive sheet and the manufacturing process using the same is caused by the restriction of the material used. It creates other technical challenges.

【0006】本発明の目的は、半導体装置における高周
波信号の伝送損失を減少させることが可能な半導体装置
の実装技術および半導体装置の製造技術ならびに半導体
装置を提供することにある。
An object of the present invention is to provide a semiconductor device mounting technology, a semiconductor device manufacturing technology, and a semiconductor device capable of reducing transmission loss of a high-frequency signal in the semiconductor device.

【0007】本発明の他の目的は、低コストにて、半導
体装置における高周波信号の伝送損失を減少させること
が可能な半導体装置の実装技術および半導体装置の製造
技術ならびに半導体装置を提供することにある。
Another object of the present invention is to provide a semiconductor device mounting technology, a semiconductor device manufacturing technology, and a semiconductor device capable of reducing transmission loss of a high-frequency signal in a semiconductor device at low cost. is there.

【0008】本発明の他の目的は、異方性導電シートを
用いることの利点を損なうことなく、異方性導電シート
を用いた実装構造を採用した半導体装置における高周波
信号の伝送損失を減少させることが可能な半導体装置の
実装技術および半導体装置の製造技術ならびに半導体装
置を提供することにある。
Another object of the present invention is to reduce the transmission loss of a high-frequency signal in a semiconductor device employing a mounting structure using an anisotropic conductive sheet without impairing the advantage of using an anisotropic conductive sheet. It is an object of the present invention to provide a semiconductor device mounting technology, a semiconductor device manufacturing technology, and a semiconductor device capable of performing the same.

【0009】本発明の他の目的は、異方性導電シートを
用いたFCAによる組立技術をより動作周波数の高い半
導体装置に適用することを可能にする、半導体装置の実
装技術および半導体装置の製造技術ならびに半導体装置
を提供することにある。
Another object of the present invention is to provide a semiconductor device mounting technique and a semiconductor device manufacturing technique which enable the application of the FCA assembly technique using an anisotropic conductive sheet to a semiconductor device having a higher operating frequency. It is to provide a technique and a semiconductor device.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0012】本発明は、半導体ペレットと基板との間に
シート部材を介在させることで半導体ペレットを基板に
実装する半導体装置の実装方法において、シート部材の
一部に選択的に低誘電率領域を形成するものである。
According to the present invention, in a semiconductor device mounting method for mounting a semiconductor pellet on a substrate by interposing a sheet member between the semiconductor pellet and the substrate, a low dielectric constant region is selectively formed on a part of the sheet member. To form.

【0013】また、本発明は、半導体装置の製造方法に
おいて、半導体ペレットを準備する工程と、基板を準備
する工程と、選択的に低誘電率領域が形成されたシート
部材を準備する工程と、シート部材を介して半導体ペレ
ットを基板に実装する工程と、を含むようにするもので
ある。
Further, the present invention provides a method of manufacturing a semiconductor device, wherein a step of preparing a semiconductor pellet, a step of preparing a substrate, a step of preparing a sheet member on which a low dielectric constant region is selectively formed, Mounting the semiconductor pellet on the substrate via the sheet member.

【0014】また、本発明は、半導体ペレットと基板と
をシート部材を介して接続してなる半導体装置におい
て、シート部材には選択的に低誘電率領域が形成されて
なる構成としたものである。
Further, according to the present invention, in a semiconductor device in which a semiconductor pellet and a substrate are connected via a sheet member, the sheet member is selectively formed with a low dielectric constant region. .

【0015】上述のような本発明においては、たとえば
シート部材として異方性導電シートを用いるFCAにお
いて、半導体ペレットにおける信号伝送路に面する異方
性導電シートの領域を選択的にくり抜いて空洞とするこ
とで低誘電率領域を形成し、信号伝送路の近傍の誘電率
を選択的に減少させることで、半導体ペレットの全面に
異方性導電シートが密着することに起因する半導体ペレ
ット内部の信号伝送路における伝送損失の増大を防止で
き、より動作周波数の高い半導体ペレットに対する異方
性導電シートを用いたFCA技術を採用でき、動作周波
数の高い半導体装置における実装コストの低減を実現で
きる。
In the present invention as described above, for example, in an FCA using an anisotropic conductive sheet as a sheet member, a region of the anisotropic conductive sheet facing a signal transmission path in a semiconductor pellet is selectively hollowed to form a cavity. By forming a low dielectric constant region by selectively reducing the dielectric constant near the signal transmission path, the signal inside the semiconductor pellet due to the close contact of the anisotropic conductive sheet over the entire surface of the semiconductor pellet An increase in transmission loss in the transmission line can be prevented, and an FCA technique using an anisotropic conductive sheet for a semiconductor pellet having a higher operating frequency can be employed, so that mounting cost of a semiconductor device having a high operating frequency can be reduced.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0017】図1は、本発明の一実施の形態である半導
体装置の実装方法および半導体装置の製造方法の一例を
示す分解組立図であり、図2は、組立完了状態の半導体
装置の断面図であり、図3、図4および図5は、組立完
了状態の半導体装置の一部を拡大した断面図である。
FIG. 1 is an exploded view showing an example of a semiconductor device mounting method and a semiconductor device manufacturing method according to an embodiment of the present invention, and FIG. 2 is a sectional view of the semiconductor device in an assembled state. 3, 4 and 5 are enlarged sectional views of a part of the semiconductor device in an assembled state.

【0018】本実施の形態の半導体装置は、半導体ペレ
ット10を異方性導電シート20を介して、たとえば実
装基板あるいはパッケージ基板からなる基板30に固定
した構成となっている。
The semiconductor device of the present embodiment has a configuration in which the semiconductor pellet 10 is fixed to a substrate 30 formed of, for example, a mounting substrate or a package substrate via an anisotropic conductive sheet 20.

【0019】半導体ペレット10は、内部に形成された
所望の機能を有する回路ブロック11と、半導体ペレッ
ト10の一主面に露出して配置された入力パッド12お
よび出力パッド13と、これらの入力パッド12および
出力パッド13と回路ブロック11とを接続する伝送線
路14、等で構成されている。また、入力パッド12お
よび出力パッド13の各々には、Au等のワイヤバンプ
からなるバンプ電極12aおよびバンプ電極13aが突
設されている。
The semiconductor pellet 10 includes a circuit block 11 formed therein having a desired function, an input pad 12 and an output pad 13 exposed on one main surface of the semiconductor pellet 10, and these input pads. 12 and a transmission line 14 connecting the output pad 13 and the circuit block 11, and the like. Also, a bump electrode 12a and a bump electrode 13a made of a wire bump such as Au are protruded from each of the input pad 12 and the output pad 13.

【0020】回路ブロック11が、たとえば、動作周波
数が10GHz以上の超高周波素子の場合、この高い動
作周波数に対応して、伝送線路14は、たとえばコプレ
ーナラインまたはマイクロストリップライン等の高周波
伝送路で構成される。
When the circuit block 11 is, for example, an ultra-high-frequency element having an operation frequency of 10 GHz or more, the transmission line 14 is constituted by a high-frequency transmission line such as a coplanar line or a microstrip line corresponding to the high operation frequency. Is done.

【0021】図3は、伝送線路14としてコプレーナラ
イン構造を採用した場合を例示する断面図である。この
図3の断面部分には、半導体ペレット10を構成する、
たとえばSiやGaAs等の半導体からなるサブストレ
ート10a(たとえば、厚さ200〜500μm)、S
iO、SiO2 、Si3 4 等の絶縁物質からなる層間
膜10b(たとえば、厚さ1〜2μm)、Al等の導体
からなる信号線14a(たとえば、幅5μm、厚さ1μ
m)およびその両側に所定の間隔(たとえば、5μm)
をなして沿うように配置された一対の接地線14b(た
とえば、幅20μm、厚さ1μm)からなるコプレーナ
ライン構造の伝送線路14、伝送線路14を含む半導体
ペレット10の表面全体を覆うように形成されたSi
O、SiO2 、Si3 4 等の絶縁物質からなる保護膜
10c(たとえば、厚さ1〜2μm)、が示されてい
る。
FIG. 3 is a cross-sectional view illustrating a case where a coplanar line structure is employed as the transmission line 14. A semiconductor pellet 10 is formed in the cross section of FIG.
For example, a substrate 10a (for example, having a thickness of 200 to 500 μm) made of a semiconductor such as Si or GaAs,
An interlayer film 10b (for example, having a thickness of 1 to 2 μm) made of an insulating material such as iO, SiO 2 , Si 3 N 4 and a signal line 14a (for example, having a width of 5 μm and a thickness of 1 μm) made of a conductor such as Al
m) and a predetermined distance on both sides thereof (for example, 5 μm)
The transmission line 14 has a coplanar line structure composed of a pair of ground lines 14b (for example, 20 μm in width and 1 μm in thickness) arranged along the line, and is formed so as to cover the entire surface of the semiconductor pellet 10 including the transmission line 14. Si
A protective film 10c (for example, having a thickness of 1 to 2 μm) made of an insulating material such as O, SiO 2 , or Si 3 N 4 is shown.

【0022】そして、本実施の形態の場合、このような
半導体ペレット10の伝送線路14の部分に対応する異
方性導電シート20には、当該伝送線路14の長さ方向
(図3の紙面に垂直な方向)に、たとえば、伝送線路1
4を構成するコプレーナライン構造の信号線14aの幅
寸法の3倍以上の幅寸法(たとえば、5×3=15μm
以上)を有する空洞からなる低誘電率領域24が形成さ
れる。
In the case of the present embodiment, the anisotropic conductive sheet 20 corresponding to the portion of the transmission line 14 of the semiconductor pellet 10 has the lengthwise direction of the transmission line 14 (in the plane of FIG. 3). Vertical direction), for example, transmission line 1
4 (eg, 5 × 3 = 15 μm).
The low-dielectric-constant region 24 composed of the cavity having the above is formed.

【0023】また、図4に例示されるように、伝送線路
14が、Al等の導体からなるマイクロストリップライ
ン14c(たとえば、幅5μm、厚さ1μm)で構成さ
れる場合も、伝送線路14の部分の構造に対応する異方
性導電シート20には、当該伝送線路14の長さ方向
(図4の紙面に垂直な方向)に、たとえば、伝送線路1
4を構成するコプレーナライン構造の信号線14aの幅
寸法の3倍以上の幅寸法(たとえば、5×3=15μm
以上)を有する空洞からなる低誘電率領域24が形成さ
れる。
As shown in FIG. 4, when the transmission line 14 is constituted by a microstrip line 14c (for example, 5 μm in width and 1 μm in thickness) made of a conductor such as Al, The anisotropic conductive sheet 20 corresponding to the structure of the portion includes, for example, the transmission line 1 in the length direction of the transmission line 14 (the direction perpendicular to the plane of FIG. 4).
4 (eg, 5 × 3 = 15 μm).
The low-dielectric-constant region 24 composed of the cavity having the above is formed.

【0024】なお、図3および図4にて例示した各部の
物質や寸法値は、あくまでも一例であり、種々変更可能
であることはいうまでもない。
The materials and dimensional values of each part illustrated in FIGS. 3 and 4 are merely examples, and it goes without saying that various changes can be made.

【0025】基板30は、たとえば絶縁体からなる基体
部の表面および内部の少なくとも一方に、配線パターン
31が形成されており、配線パターン31の一部は、半
導体ペレット10の側の入力パッド12および出力パッ
ド13の位置に対応した位置に、接続電極31aとし
て、外部に露出している。
The substrate 30 has a wiring pattern 31 formed on at least one of the surface and the inside of a base portion made of an insulator, and a part of the wiring pattern 31 is formed on the input pad 12 and the semiconductor pad 10 side. A connection electrode 31a is exposed to the outside at a position corresponding to the position of the output pad 13.

【0026】図5に例示されるように、異方性導電シー
ト20は、たとえば、数μm〜数十μmの微小な導電材
料粒子21を、ポリイミドやガラスエポキシ等からなる
絶縁性接着剤フィルム22の内部に分散させ、厚さ方向
に加圧された部分の複数の導電材料粒子21が加圧部分
の外部導体に接触状態となることにより、当該加圧部位
に厚さ方向に選択的に導電性を持つ導電性領域23を選
択的に形成することが可能な構成となっている。
As shown in FIG. 5, for example, the anisotropic conductive sheet 20 is formed by forming fine conductive material particles 21 of several μm to several tens μm into an insulating adhesive film 22 made of polyimide, glass epoxy or the like. When the plurality of conductive material particles 21 in a portion pressed in the thickness direction are in contact with the outer conductor in the pressed portion, the conductive material particles 21 are selectively conductive in the thickness direction in the pressed portion. It is possible to selectively form the conductive region 23 having the property.

【0027】すなわち、異方性導電シート20は、半導
体ペレット10と基板30との間で挟圧されることによ
り、絶縁性接着剤フィルム22の接着作用によって、半
導体ペレット10の入力パッド12および出力パッド1
3の形成面の全体を基板30に対して接着させると同時
に、入力パッド12および出力パッド13に突設された
バンプ電極12aおよびバンプ電極13aと、対応する
基板30の側の接続電極31aとの間で挟圧される領域
が厚さ方向に導電性を持つ導電性領域23を形成し、こ
の導電性領域23を介して、半導体ペレット10の入力
パッド12および出力パッド13と、対応する基板30
の接続電極31aとが選択的に電気的に接続された状態
となる。
That is, the anisotropic conductive sheet 20 is sandwiched between the semiconductor pellet 10 and the substrate 30 so that the insulating adhesive film 22 adheres to the input pad 12 and the output pad of the semiconductor pellet 10. Pad 1
3 is bonded to the substrate 30 at the same time as the bump electrodes 12a and 13a protruding from the input pads 12 and the output pads 13 and the corresponding connection electrodes 31a on the substrate 30 side. The region sandwiched between them forms a conductive region 23 having conductivity in the thickness direction, and through this conductive region 23, the input pad 12 and the output pad 13 of the semiconductor pellet 10 and the corresponding substrate 30
Is selectively electrically connected to the connection electrode 31a.

【0028】本実施の形態の場合、上述のように、異方
性導電シート20において、半導体ペレット10の側の
伝送線路14に臨む領域を選択的にくり抜くことで形成
された空洞からなる低誘電率領域24が形成されてい
る。すなわち、この低誘電率領域24は空洞に充満する
空気程度の誘電率(たとえば、ε≒1)となり、異方性
導電シート20の他の中実な領域(たとえば、ε≒3)
よりも誘電率が低くなる。
In the case of the present embodiment, as described above, in the anisotropic conductive sheet 20, a low dielectric having a cavity formed by selectively hollowing out a region facing the transmission line 14 on the side of the semiconductor pellet 10. The rate region 24 is formed. That is, the low dielectric constant region 24 has a dielectric constant (for example, ε ≒ 1) similar to that of air filling the cavity, and is a solid region other than the anisotropic conductive sheet 20 (for example, ε ≒ 3).
Dielectric constant is lower than that of

【0029】すなわち、図2および図3、図4に例示さ
れるように、異方性導電シート20に形成された空洞か
らなる低誘電率領域24により、半導体ペレット10の
伝送線路14における基板30側の側面は絶縁性接着剤
フィルム22よりも誘電率の低い低誘電率領域24に取
り囲まれる状態となり、伝送線路14を流れる高周波信
号の伝送損失を低減する効果が得られる。
That is, as illustrated in FIGS. 2, 3 and 4, the substrate 30 in the transmission line 14 of the semiconductor pellet 10 is formed by the low dielectric constant region 24 made of a cavity formed in the anisotropic conductive sheet 20. The side surface on the side is surrounded by a low dielectric constant region 24 having a lower dielectric constant than the insulating adhesive film 22, and an effect of reducing transmission loss of a high-frequency signal flowing through the transmission line 14 is obtained.

【0030】なお、図6に例示されるように、必要に応
じて、後述のような方法で、異方性導電シート20の空
洞部に低誘電率物質25aが充填される構造として低誘
電率領域25を形成してもよい。
As shown in FIG. 6, if necessary, a low dielectric constant material 25a is filled in the hollow portion of the anisotropic conductive sheet 20 by a method described below. The region 25 may be formed.

【0031】以下、図7のフローチャートにて、本実施
の形態の半導体装置の実装方法および半導体装置の製造
方法の一例について説明する。
Hereinafter, an example of a method of mounting a semiconductor device and a method of manufacturing a semiconductor device according to the present embodiment will be described with reference to the flowchart of FIG.

【0032】まず、半導体ペレット10を準備する工程
は、半導体単結晶引上げによって得られたインゴットを
スライスし、外形成形や表面研磨等を経てバルクウェハ
を得る半導体ウェハ製造工程(ステップ101)、バル
クウェハに、周知の薄膜形成やフォトリソグラフィ、イ
オン打込み等の工程を反復して所望の機能の複数の半導
体素子を半導体ウェハ上の一括して格子状に規則的に配
列して形成するウェハプロセス工程(ステップ10
2)、個々の半導体素子に外部接続のためのバンプ電極
12a(13a)を、たとえばワイヤボンディング装置
を用いたワイヤバンプ形成方法で形成する工程(ステッ
プ103)、ウェハプローブ等の方法で個々の半導体素
子の機能検査を行う検査工程(ステップ104)、半導
体ウェハを個々の半導体素子の境界線に沿って切断する
ことにより、個々の半導体素子を半導体ペレット10と
して個別に分離するダイシング工程(ステップ10
5)、等の工程からなる。
First, in the step of preparing the semiconductor pellet 10, a semiconductor wafer manufacturing step (step 101) of slicing an ingot obtained by pulling a semiconductor single crystal and obtaining a bulk wafer through external shape shaping, surface polishing, etc. A wafer process step (step 10) in which a plurality of semiconductor elements having desired functions are collectively and regularly arranged on a semiconductor wafer in a grid pattern by repeating known thin film formation, photolithography, ion implantation, and other steps.
2) a step of forming bump electrodes 12a (13a) for external connection to individual semiconductor elements by a wire bump forming method using, for example, a wire bonding apparatus (step 103), and individual semiconductor elements by a method such as a wafer probe. (Step 104), a dicing step (step 10) in which the semiconductor wafer is cut along the boundaries of the individual semiconductor elements to individually separate the individual semiconductor elements as semiconductor pellets 10.
5), etc.

【0033】異方性導電シート20を準備する工程は、
可塑性の絶縁性接着剤に導電性粒子を混和してフィルム
状に成形することで、絶縁性接着剤フィルム22の内部
に導電材料粒子21が分散して存在する異方性導電シー
ト20を製造する工程(ステップ106)、この異方性
導電シート20の一部を、半導体ペレット10の伝送線
路14の引回し経路に対応する(重なり合う)ように、
金型等による打ち抜き加工等により、選択的にくり抜い
て空洞からなる低誘電率領域24を形成する工程(ステ
ップ107)、等からなる。なお、この空洞からなる低
誘電率領域24を形成する工程では、後の異方性導電シ
ート20の加温による軟化/接着工程等で当該空洞部が
潰れて消失しないように、あらかじめ、組立完了時の予
定寸法よりも空洞部の幅寸法を大きく形成しておくこと
ができる。
The step of preparing the anisotropic conductive sheet 20 includes:
The anisotropic conductive sheet 20 in which the conductive material particles 21 are dispersed and present inside the insulating adhesive film 22 is manufactured by mixing the conductive particles with the plastic insulating adhesive and forming the film into a film shape. Step (Step 106): A part of the anisotropic conductive sheet 20 is made to correspond (overlap) with the routing path of the transmission line 14 of the semiconductor pellet 10 so as to overlap (overlap).
A step (step 107) of selectively hollowing out the low dielectric constant region 24 consisting of a cavity by punching using a die or the like. In the process of forming the low dielectric constant region 24 composed of the cavity, the assembly is completed in advance so that the cavity is not crushed and disappeared in the subsequent softening / adhesion process by heating the anisotropic conductive sheet 20. The width dimension of the cavity can be formed larger than the expected dimension at the time.

【0034】実装基板あるいはパッケージ基板等の基板
30を準備する工程は、たとえば、セラミツクス等で構
成する場合には、可塑性のグリーンシートを適当に成形
した後、配線パターン31(接続電極31a)等を印刷
し、必要な層数だけ積層した後、加圧成形し、さらに加
熱焼成して得られる(ステップ108)。
In the step of preparing the substrate 30 such as a mounting substrate or a package substrate, for example, in the case of using ceramics or the like, a plastic green sheet is appropriately molded, and then the wiring pattern 31 (connection electrode 31a) and the like are formed. After printing and laminating the required number of layers, it is obtained by pressure molding and further heating and firing (step 108).

【0035】なお、半導体ペレット10、異方性導電シ
ート20、基板30の各々を準備する工程は互いに独立
に実行することが可能である。
The steps of preparing each of the semiconductor pellet 10, the anisotropic conductive sheet 20, and the substrate 30 can be performed independently of each other.

【0036】こうして、半導体ペレット10、異方性導
電シート20、基板30を準備した後、基板30と半導
体ペレット10との間に異方性導電シート20を相互に
位置決めして挟み込んで挟圧するFCAボンディングを
行う(ステップ109)。
After preparing the semiconductor pellet 10, the anisotropic conductive sheet 20, and the substrate 30 in this manner, the FCA in which the anisotropic conductive sheet 20 is positioned and sandwiched between the substrate 30 and the semiconductor pellet 10 to pinch it. Bonding is performed (step 109).

【0037】すなわち、このFCAボンディングでは、
まず、半導体ペレット10と基板30とを対向した状態
で位置決めし、さらに、これらの間に異方性導電シート
20を、空洞部からなる低誘電率領域25が、半導体ペ
レット10側の目的の伝送線路14の引回し経路に重な
り合うように位置決めした後、この3者を重ね合わせ
て、たとえば150℃の軟化温度に加熱しつつ加圧し、
その後冷却する。
That is, in this FCA bonding,
First, the semiconductor pellet 10 and the substrate 30 are positioned so as to face each other, and the anisotropic conductive sheet 20 is further placed between the semiconductor pellet 10 and the substrate 30. After being positioned so as to overlap with the routing path of the line 14, the three members are superimposed and pressurized while being heated to a softening temperature of, for example, 150 ° C.
Then cool.

【0038】これにより、図2および図5等に例示され
るように、異方性導電シート20は、半導体ペレット1
0のバンプ電極12aおよびバンプ電極13aと、基板
30の接続電極31aとの間に挟まれた部分が導電性を
持つ導電性領域23となり、半導体ペレット10のバン
プ電極12aおよびバンプ電極13aの各々と基板30
の接続電極31aとが個別に電気的に導通状態となると
ともに、異方性導電シート20の接着力により、半導体
ペレット10は異方性導電シート20を介して基板30
に接着された状態となる。
Thus, as illustrated in FIGS. 2 and 5, etc., the anisotropic conductive sheet 20
The portion sandwiched between the 0 bump electrode 12a and the bump electrode 13a and the connection electrode 31a of the substrate 30 becomes a conductive region 23 having conductivity, and is connected to each of the bump electrode 12a and the bump electrode 13a of the semiconductor pellet 10. Substrate 30
Are electrically connected to the connection electrodes 31a individually, and the semiconductor pellet 10 is separated from the substrate 30 via the anisotropic conductive sheet 20 by the adhesive force of the anisotropic conductive sheet 20.
It is in a state of being adhered to.

【0039】その後、基板30に固定された半導体ペレ
ット10の背面側を、たとえばポッティング樹脂等で覆
うか、または、キャップ状の図示しないパッケージ部材
を基板30に接合して、半導体ペレット10が内部に収
容される密閉空間を形成すること、等により半導体ペレ
ット10を封止して、半導体装置を得る(ステップ11
0)。その後、エージング等の必要な検査を行って選別
した後(ステップ111)、出荷する(ステップ11
2)。
Thereafter, the back side of the semiconductor pellet 10 fixed to the substrate 30 is covered with, for example, potting resin or the like, or a cap-shaped package member (not shown) is joined to the substrate 30 so that the semiconductor pellet 10 is placed inside. A semiconductor device is obtained by sealing the semiconductor pellet 10 by forming a sealed space to be accommodated therein (Step 11).
0). Then, after performing necessary inspection such as aging and sorting (step 111), the product is shipped (step 11).
2).

【0040】このように、本実施の形態の場合には、半
導体ペレット10が異方性導電シート20を介して基板
30に接着された構造を採る半導体装置の製造工程にお
いて、半導体ペレット10の伝送線路14に対応する異
方性導電シート20の領域に、異方性導電シート20よ
りも誘電率の低い空洞からなる低誘電率領域24を形成
するので、伝送線路14を伝播する高周波信号の減衰を
低減できる、という効果が得られる。また、異方性導電
シート20の誘電率の低減のために、絶縁性接着剤フィ
ルム22に特別に誘電率の低い素材を用いる等の対策が
不要となり、汎用品の異方性導電シート20を用いるこ
とができるので、コスト上昇を招くことなく、低コスト
で伝送線路14を伝播する高周波信号の減衰の低減を実
現できる、という利点がある。
As described above, in the case of the present embodiment, the transmission of the semiconductor pellet 10 is performed in the process of manufacturing a semiconductor device having a structure in which the semiconductor pellet 10 is bonded to the substrate 30 via the anisotropic conductive sheet 20. Since the low dielectric constant region 24 formed of a cavity having a lower dielectric constant than the anisotropic conductive sheet 20 is formed in the region of the anisotropic conductive sheet 20 corresponding to the line 14, the attenuation of the high frequency signal propagating through the transmission line 14 is attenuated. Can be reduced. Further, in order to reduce the dielectric constant of the anisotropic conductive sheet 20, it is not necessary to take measures such as using a material having a specially low dielectric constant for the insulating adhesive film 22. Since it can be used, there is an advantage that the attenuation of the high-frequency signal propagating through the transmission line 14 can be reduced at low cost without increasing the cost.

【0041】なお、図8に例示されるように、半導体ペ
レット10における伝送線路14の直上部を覆う保護膜
10cの厚さを、伝送線路14の形成のためのフォトリ
ソグラフィにて用いられたマスクを利用したエッチバッ
ク等の方法で他の領域より選択的に厚く形成することで
突起部10c′を形成する。この場合、この保護膜10
cの物質として誘電率が異方性導電シート20よりも小
さな物質を用いる(図8(a))。
As shown in FIG. 8, the thickness of the protective film 10c covering the upper portion of the transmission line 14 in the semiconductor pellet 10 is changed by the mask used in the photolithography for forming the transmission line 14. The protrusion 10c 'is formed by selectively forming the region 10c thicker than other regions by a method such as an etch-back utilizing the above. In this case, the protective film 10
As the substance c, a substance having a dielectric constant smaller than that of the anisotropic conductive sheet 20 is used (FIG. 8A).

【0042】そして、FCAボンディング時に、軟化し
た異方性導電シート20を保護膜10cの突起部10
c′が押し退けることで、FCAボンディングの完了状
態(図8(b))において、誘電率の大きな異方性導電
シート20が、伝送線路14の近傍から排除され、突起
部10c′が、異方性導電シート20の層内で低誘電率
領域25として機能する構成とする。
At the time of FCA bonding, the softened anisotropic conductive sheet 20 is replaced with the protrusions 10 of the protective film 10c.
When c ′ is displaced, the anisotropic conductive sheet 20 having a large dielectric constant is removed from the vicinity of the transmission line 14 in the completed state of the FCA bonding (FIG. 8B), and the protrusion 10 c ′ becomes anisotropic. It functions as the low dielectric constant region 25 in the layer of the conductive sheet 20.

【0043】この図8の場合にも、伝送線路14を流れ
る高周波信号の減衰を低減できる、という効果が得られ
るとともに、異方性導電シート20の側に特別な加工が
不要となり、製造コストを低減できる。また、突起部1
0c′(保護膜10c)を構成する物質を任意に選択す
ることで、低誘電率領域25の誘電率を任意の値に制御
できる、という利点がある。
In the case of FIG. 8 as well, the effect of reducing the attenuation of the high-frequency signal flowing through the transmission line 14 can be obtained, and no special processing is required on the side of the anisotropic conductive sheet 20, thereby reducing the manufacturing cost. Can be reduced. Also, the protrusion 1
By arbitrarily selecting a material constituting 0c '(protective film 10c), there is an advantage that the dielectric constant of the low dielectric constant region 25 can be controlled to an arbitrary value.

【0044】なお、図9に例示されるように、半導体ペ
レット10における伝送線路14の引回し経路の直上部
に、突起部10c′の代わりに、異方性導電シート20
よりも誘電率の低い物質からなる突起パターン10dを
形成(図9(a))し、FCAボンディング時に、軟化
した異方性導電シート20を突起パターン10dが押し
退けることで、FCAボンディングの完了状態(図9
(b))において、誘電率の大きな異方性導電シート2
0が、伝送線路14の近傍から排除され、突起パターン
10dが、異方性導電シート20の層内で低誘電率領域
25として機能する構成とすることもできる。
As shown in FIG. 9, the anisotropic conductive sheet 20 is provided directly above the route of the transmission line 14 in the semiconductor pellet 10 instead of the protrusion 10c '.
A protrusion pattern 10d made of a substance having a lower dielectric constant than that of the material is formed (FIG. 9A). At the time of FCA bonding, the protrusion pattern 10d pushes away the softened anisotropic conductive sheet 20 to complete the FCA bonding. FIG.
In (b)), the anisotropic conductive sheet 2 having a large dielectric constant
0 may be excluded from the vicinity of the transmission line 14, and the projection pattern 10d may function as the low dielectric constant region 25 in the layer of the anisotropic conductive sheet 20.

【0045】この場合、突起パターン10dの形成は、
伝送線路14の形成に用いたマスクを流用するフォトリ
ソグラフィにて行うことができる。この図8の場合に
も、伝送線路14を流れる高周波信号の減衰を低減でき
る、という効果が得られるとともに、異方性導電シート
20の側に特別な加工が不要となり、製造コストを低減
できる。また、突起パターン10dを構成する物質を任
意に選択することで、低誘電率領域25の誘電率を任意
の値に制御できる、という利点がある。
In this case, the formation of the projection pattern 10d is as follows.
It can be performed by photolithography using a mask used for forming the transmission line 14. Also in the case of FIG. 8, the effect of reducing the attenuation of the high-frequency signal flowing through the transmission line 14 can be obtained, and no special processing is required on the side of the anisotropic conductive sheet 20, so that the manufacturing cost can be reduced. In addition, there is an advantage that the dielectric constant of the low dielectric constant region 25 can be controlled to an arbitrary value by arbitrarily selecting a substance constituting the projection pattern 10d.

【0046】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say, there is.

【0047】[0047]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0048】本発明の半導体装置の実装方法によれば、
半導体装置における高周波信号の伝送損失を減少させる
ことができる、という効果が得られる。
According to the semiconductor device mounting method of the present invention,
An effect is obtained that transmission loss of a high-frequency signal in a semiconductor device can be reduced.

【0049】また、本発明の半導体装置の実装方法によ
れば、低コストにて、半導体装置における高周波信号の
伝送損失を減少させることができる、という効果が得ら
れる。
Further, according to the semiconductor device mounting method of the present invention, it is possible to reduce the transmission loss of a high-frequency signal in a semiconductor device at low cost.

【0050】また、本発明の半導体装置の実装方法によ
れば、異方性導電シートを用いることの利点を損なうこ
となく、異方性導電シートを用いた実装構造を採用した
半導体装置における高周波信号の伝送損失を減少させる
ことができる、という効果が得られる。
Further, according to the method of mounting a semiconductor device of the present invention, a high-frequency signal in a semiconductor device employing a mounting structure using an anisotropic conductive sheet can be obtained without impairing the advantage of using an anisotropic conductive sheet. The transmission loss can be reduced.

【0051】また、本発明の半導体装置の実装方法によ
れば、異方性導電シートを用いたFCAによる組立技術
をより動作周波数の高い半導体装置に適用することを可
能にする、という効果が得られる。
Further, according to the semiconductor device mounting method of the present invention, it is possible to apply the FCA assembly technique using an anisotropic conductive sheet to a semiconductor device having a higher operating frequency. Can be

【0052】本発明の半導体装置の製造方法によれば、
半導体装置における高周波信号の伝送損失を減少させる
ことができる、という効果が得られる。
According to the method of manufacturing a semiconductor device of the present invention,
An effect is obtained that transmission loss of a high-frequency signal in a semiconductor device can be reduced.

【0053】また、本発明の半導体装置の製造方法によ
れば、低コストにて、半導体装置における高周波信号の
伝送損失を減少させることができる、という効果が得ら
れる。
Further, according to the method of manufacturing a semiconductor device of the present invention, it is possible to reduce the transmission loss of a high-frequency signal in a semiconductor device at low cost.

【0054】また、本発明の半導体装置の製造方法によ
れば、異方性導電シートを用いることの利点を損なうこ
となく、異方性導電シートを用いた実装構造を採用した
半導体装置における高周波信号の伝送損失を減少させる
ことができる、という効果が得られる。
Further, according to the method of manufacturing a semiconductor device of the present invention, a high-frequency signal in a semiconductor device employing a mounting structure using an anisotropic conductive sheet is maintained without deteriorating the advantage of using an anisotropic conductive sheet. The transmission loss can be reduced.

【0055】また、本発明の半導体装置の製造方法によ
れば、異方性導電シートを用いたFCAによる組立技術
をより動作周波数の高い半導体装置に適用することを可
能にする、という効果が得られる。
Further, according to the method of manufacturing a semiconductor device of the present invention, there is obtained an effect that the assembling technique using FCA using an anisotropic conductive sheet can be applied to a semiconductor device having a higher operating frequency. Can be

【0056】本発明の半導体装置によれば、半導体装置
における高周波信号の伝送損失を減少させることができ
る、という効果が得られる。
According to the semiconductor device of the present invention, the effect that the transmission loss of the high-frequency signal in the semiconductor device can be reduced can be obtained.

【0057】また、本発明の半導体装置によれば、低コ
ストにて、半導体装置における高周波信号の伝送損失を
減少させることができる、という効果が得られる。
Further, according to the semiconductor device of the present invention, it is possible to reduce the transmission loss of a high-frequency signal in the semiconductor device at low cost.

【0058】また、本発明の半導体装置によれば、異方
性導電シートを用いることの利点を損なうことなく異方
性導電シートを用いた実装構造を採用した半導体装置に
おける高周波信号の伝送損失を減少させることができ
る、という効果が得られる。
Further, according to the semiconductor device of the present invention, the transmission loss of a high-frequency signal in a semiconductor device employing a mounting structure using an anisotropic conductive sheet can be reduced without impairing the advantage of using the anisotropic conductive sheet. The effect of being able to reduce is obtained.

【0059】また、本発明の半導体装置によれば、異方
性導電シートを用いたFCAによる組立技術をより動作
周波数の高い半導体装置に適用することを可能にする、
という効果が得られる。
Further, according to the semiconductor device of the present invention, it is possible to apply the FCA assembling technique using the anisotropic conductive sheet to a semiconductor device having a higher operating frequency.
The effect is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法の一例を示す分解組立
図である。
FIG. 1 is an exploded view showing an example of a semiconductor device mounting method and a semiconductor device manufacturing method according to an embodiment of the present invention.

【図2】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法における組立完了状態
の半導体装置の断面図である。
FIG. 2 is a cross-sectional view of the semiconductor device in an assembled state in the semiconductor device mounting method and the semiconductor device manufacturing method according to one embodiment of the present invention;

【図3】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法における組立完了状態
の半導体装置の一部を拡大した断面図である。
FIG. 3 is an enlarged cross-sectional view of a part of the semiconductor device in an assembled state in the semiconductor device mounting method and the semiconductor device manufacturing method according to one embodiment of the present invention;

【図4】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法における組立完了状態
の半導体装置の一部を拡大した断面図である。
FIG. 4 is an enlarged sectional view of a part of the semiconductor device in an assembled state in the semiconductor device mounting method and the semiconductor device manufacturing method according to one embodiment of the present invention;

【図5】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法における組立完了状態
の半導体装置の一部を拡大した断面図である。
FIG. 5 is an enlarged sectional view of a part of the semiconductor device in an assembled state in the semiconductor device mounting method and the semiconductor device manufacturing method according to one embodiment of the present invention;

【図6】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法における組立完了状態
の半導体装置の変形例を示す断面図である。
FIG. 6 is a cross-sectional view showing a modified example of the semiconductor device in an assembled state in the semiconductor device mounting method and the semiconductor device manufacturing method according to one embodiment of the present invention;

【図7】本発明の一実施の形態である半導体装置の実装
方法および半導体装置の製造方法の作用の一例を示すフ
ローチャートである。
FIG. 7 is a flowchart showing an example of the operation of the semiconductor device mounting method and the semiconductor device manufacturing method according to an embodiment of the present invention;

【図8】(a)および(b)は、本発明の一実施の形態
である半導体装置の実装方法および半導体装置の製造方
法の変形例を工程順に示す断面図である。
FIGS. 8A and 8B are cross-sectional views showing a modification of the semiconductor device mounting method and the semiconductor device manufacturing method according to an embodiment of the present invention in the order of steps.

【図9】(a)および(b)は、本発明の一実施の形態
である半導体装置の実装方法および半導体装置の製造方
法の変形例を工程順に示す断面図である。
FIGS. 9A and 9B are cross-sectional views illustrating a modification of the semiconductor device mounting method and the semiconductor device manufacturing method according to the embodiment of the present invention in the order of steps.

【符号の説明】[Explanation of symbols]

10 半導体ペレット 10a サブストレート 10b 層間膜 10c 保護膜 10c′ 突起部 10d 突起パターン 11 回路ブロック 12 入力パッド 12a バンプ電極 13 出力パッド 13a バンプ電極 14 伝送線路 14a 信号線 14b 接地線 14c マイクロストリップライン 20 異方性導電シート 21 導電材料粒子 22 絶縁性接着剤フィルム 23 導電性領域 24 低誘電率領域 25 低誘電率領域 25a 低誘電率物質 30 基板 31 配線パターン 31a 接続電極 DESCRIPTION OF SYMBOLS 10 Semiconductor pellet 10a Substrate 10b Interlayer film 10c Protective film 10c 'Projection part 10d Projection pattern 11 Circuit block 12 Input pad 12a Bump electrode 13 Output pad 13a Bump electrode 14 Transmission line 14a Signal line 14b Ground line 14c Microstrip line 20 Anisotropic Conductive sheet 21 Conductive material particles 22 Insulating adhesive film 23 Conductive region 24 Low dielectric constant region 25 Low dielectric constant region 25a Low dielectric constant material 30 Substrate 31 Wiring pattern 31a Connecting electrode

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体ペレットと基板との間にシート部
材を介在させることで前記半導体ペレットを前記基板に
実装する半導体装置の実装方法であって、前記シート部
材の一部に、当該シート部材の他の領域よりも誘電率が
小さい低誘電率領域を選択的に形成することを特徴とす
る半導体装置の実装方法。
1. A method for mounting a semiconductor device, comprising: mounting a semiconductor pellet on a substrate by interposing a sheet member between the semiconductor pellet and a substrate; A method for mounting a semiconductor device, wherein a low dielectric constant region having a smaller dielectric constant than other regions is selectively formed.
【請求項2】 請求項1記載の半導体装置の実装方法に
おいて、 前記シート部材の、前記半導体ペレットにおける信号伝
送路に沿った領域に前記低誘電率領域を選択的に形成す
ることを特徴とする半導体装置の実装方法。
2. The method of mounting a semiconductor device according to claim 1, wherein the low dielectric constant region is selectively formed in a region of the sheet member along a signal transmission path in the semiconductor pellet. A method for mounting a semiconductor device.
【請求項3】 請求項1または2記載の半導体装置の実
装方法において、 前記シート部材は、前記半導体ペレットの側に設けられ
た外部接続端子と、前記基板の側に設けられた配線パタ
ーンとを選択的に電気的に接続する異方性導電シートで
あり、 組立前の前記シート部材の一部を選択的にくり抜くこと
で空洞からなる前記低誘電率領域を選択的に形成する第
1の方法、 前記半導体ペレットにおける絶縁保護膜の前記信号伝送
路を覆う領域を選択的に突出させ、突出した前記絶縁保
護膜にて、前記半導体ペレットと前記基板との間に介在
する前記シート部材の前記信号伝送路に対応した領域を
選択的に排除することで、前記シート部材の層内に前記
絶縁保護膜からなる前記低誘電率領域を選択的に存在さ
せる第2の方法、 前記半導体ペレットの側の前記信号伝送路に沿った領域
を覆うように低誘電率の物質からなる突起パターンを形
成し、前記突起パターンにて前記シート部材を選択的に
排除することで、低誘電率の前記物質からなる前記低誘
電率領域を選択的に存在させる第3の方法、 のいずれかの方法にて、前記低誘電率領域を選択的に形
成することを特徴とする半導体装置の実装方法。
3. The method for mounting a semiconductor device according to claim 1, wherein the sheet member includes an external connection terminal provided on a side of the semiconductor pellet and a wiring pattern provided on a side of the substrate. A first method of selectively forming an electrically conductive anisotropic conductive sheet, wherein a part of the sheet member before assembling is selectively hollowed out to selectively form the low dielectric constant region comprising a cavity. A region of the insulating protective film in the semiconductor pellet, which covers the signal transmission path, is selectively projected, and the signal of the sheet member interposed between the semiconductor pellet and the substrate is projected by the projected insulating protective film. A second method for selectively excluding a region corresponding to a transmission path to selectively present the low dielectric constant region made of the insulating protective film in a layer of the sheet member; Forming a projection pattern made of a material having a low dielectric constant so as to cover an area along the signal transmission path on the side of the side, and selectively removing the sheet member with the projection pattern, thereby forming the projection having a low dielectric constant. A method for mounting a semiconductor device, wherein the low dielectric constant region is selectively formed by any one of the third method and the third method in which the low dielectric constant region made of a substance is selectively present.
【請求項4】 請求項1,2または3記載の半導体装置
の実装方法において、前記基板は、実装基板または前記
半導体ペレットを封止するパッケージの一部であること
を特徴とする半導体装置の実装方法。
4. The semiconductor device mounting method according to claim 1, wherein the substrate is a part of a mounting substrate or a package for sealing the semiconductor pellet. Method.
【請求項5】 半導体ペレットを準備する工程と、基板
を準備する工程と、選択的に低誘電率領域が形成された
シート部材を準備する工程と、前記シート部材を介して
前記半導体ペレットを前記基板に実装する工程と、を含
むことを特徴とする半導体装置の製造方法。
5. A step of preparing a semiconductor pellet, a step of preparing a substrate, a step of preparing a sheet member on which a low dielectric constant region is selectively formed, and the step of preparing the semiconductor pellet via the sheet member. Mounting a semiconductor device on a substrate.
【請求項6】 請求項5記載の半導体装置の製造方法に
おいて、前記シート部材の前記低誘電率領域は、前記半
導体ペレットにおける信号伝送路に沿った形状に選択的
に形成されていることを特徴とする半導体装置の製造方
法。
6. The method of manufacturing a semiconductor device according to claim 5, wherein the low dielectric constant region of the sheet member is selectively formed in a shape along a signal transmission path in the semiconductor pellet. Manufacturing method of a semiconductor device.
【請求項7】 請求項5または6記載の半導体装置の製
造方法において、前記シート部材は、異方性導電シート
であり、 組立前の前記シート部材の一部を選択的にくり抜くこと
で空洞からなる前記低誘電率領域を選択的に形成する第
1の方法、 前記半導体ペレットにおける絶縁保護膜の前記信号伝送
路を覆う領域を選択的に突出させ、突出した前記絶縁保
護膜にて、前記半導体ペレットと前記基板との間に介在
する前記シート部材の前記信号伝送路に対応した領域を
選択的に排除することで、前記シート部材の層内に前記
絶縁保護膜からなる前記低誘電率領域を選択的に存在さ
せる第2の方法、 前記半導体ペレットの側の前記信号伝送路に沿った領域
を覆うように低誘電率の物質からなる突起パターンを形
成し、前記突起パターンにて前記シート部材を選択的に
排除することで、低誘電率の前記物質からなる前記低誘
電率領域を選択的に存在させる第3の方法、 のいずれかの方法にて、前記低誘電率領域を選択的に形
成することを特徴とする半導体装置の製造方法。
7. The method for manufacturing a semiconductor device according to claim 5, wherein the sheet member is an anisotropic conductive sheet, and a part of the sheet member before assembly is selectively hollowed out from a cavity. A first method for selectively forming the low dielectric constant region, wherein a region of the insulating protective film of the semiconductor pellet covering the signal transmission path is selectively protruded, and the semiconductor is formed on the protruding insulating protective film. By selectively excluding a region corresponding to the signal transmission path of the sheet member interposed between the pellet and the substrate, the low dielectric constant region made of the insulating protective film is formed in a layer of the sheet member. A second method of selectively presenting the semiconductor device; forming a projection pattern made of a material having a low dielectric constant so as to cover a region along the signal transmission path on the side of the semiconductor pellet; A third method in which the low-dielectric-constant region made of the low-dielectric-constant material is selectively present by selectively excluding the low-constant member. A method for manufacturing a semiconductor device, which is selectively formed.
【請求項8】 請求項5,6または7記載の半導体装置
の製造方法において、前記基板は、実装基板または前記
半導体ペレットを封止するパッケージの一部であること
を特徴とする半導体装置の製造方法。
8. The method for manufacturing a semiconductor device according to claim 5, wherein the substrate is a part of a mounting substrate or a package for sealing the semiconductor pellet. Method.
【請求項9】 半導体ペレットと基板とをシート部材を
介して接続してなる半導体装置であって、前記シート部
材には選択的に低誘電率領域が形成されてなることを特
徴とする半導体装置。
9. A semiconductor device in which a semiconductor pellet and a substrate are connected via a sheet member, wherein the sheet member has a selectively formed low-permittivity region. .
【請求項10】 請求項9記載の半導体装置であって、
前記シート部材は、異方性導電シートであり、前記低誘
電率領域は、前記半導体ペレットにおける信号伝送路に
沿った形状に形成されてなることを特徴とする半導体装
置。
10. The semiconductor device according to claim 9, wherein:
The semiconductor device, wherein the sheet member is an anisotropic conductive sheet, and the low dielectric constant region is formed in a shape along a signal transmission path in the semiconductor pellet.
JP5376399A 1999-03-02 1999-03-02 Semiconductor device, manufacture and mounting method thereof Pending JP2000252322A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5376399A JP2000252322A (en) 1999-03-02 1999-03-02 Semiconductor device, manufacture and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5376399A JP2000252322A (en) 1999-03-02 1999-03-02 Semiconductor device, manufacture and mounting method thereof

Publications (1)

Publication Number Publication Date
JP2000252322A true JP2000252322A (en) 2000-09-14

Family

ID=12951870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5376399A Pending JP2000252322A (en) 1999-03-02 1999-03-02 Semiconductor device, manufacture and mounting method thereof

Country Status (1)

Country Link
JP (1) JP2000252322A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077132A (en) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077132A (en) * 2009-09-29 2011-04-14 Oki Electric Industry Co Ltd Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element

Similar Documents

Publication Publication Date Title
KR100335481B1 (en) Power device having multi-chip package structure
US5221642A (en) Lead-on-chip integrated circuit fabrication method
US20020030266A1 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
WO1993004498A1 (en) Lead-on-chip integrated circuit fabrication method and apparatus
US20050104204A1 (en) Wafer-level package and its manufacturing method
US7888179B2 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2002289769A (en) Stacked semiconductor device and its manufacturing method
US20050062167A1 (en) Package assembly for electronic device and method of making same
JPH11135663A (en) Molded bga type semiconductor device and manufacture thereof
JP2001085361A (en) Semiconductor device and manufacturing method
US20060286718A1 (en) Manufacturing method capable of simultaneously sealing a plurality of electronic parts
US10943857B2 (en) Substrate with multi-layer resin structure and semiconductor device including the substrate
TW202131479A (en) Semiconductor packages and apparatus having the same
JP2002270717A (en) Semiconductor device
JP2002093992A (en) Semiconductor device and manufacturing method therefor
JPH08340081A (en) Semiconductor device and its manufacture
US20060163750A1 (en) Semiconductor device and method for producing the same
CN210403716U (en) Radio frequency power amplifier module packaging structure and communication base station
JP2003258152A (en) Monolithic microwave integrated circuit package having thermal via
JP2000252322A (en) Semiconductor device, manufacture and mounting method thereof
JPH07283334A (en) Airtightly sealed electronic parts
US9117741B2 (en) Semiconductor device
US8618621B2 (en) Semiconductor device layer structure and method of fabrication
JPH0982850A (en) Semiconductor package device and manufacture thereof
US10581437B2 (en) Crystal controlled oscillator and manufacturing method of crystal controlled oscillator