JP2000251738A - Image display device, and its manufacture - Google Patents

Image display device, and its manufacture

Info

Publication number
JP2000251738A
JP2000251738A JP5379499A JP5379499A JP2000251738A JP 2000251738 A JP2000251738 A JP 2000251738A JP 5379499 A JP5379499 A JP 5379499A JP 5379499 A JP5379499 A JP 5379499A JP 2000251738 A JP2000251738 A JP 2000251738A
Authority
JP
Japan
Prior art keywords
image display
display device
high voltage
drive
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5379499A
Other languages
Japanese (ja)
Inventor
Mitsutoshi Kuno
光俊 久野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP5379499A priority Critical patent/JP2000251738A/en
Publication of JP2000251738A publication Critical patent/JP2000251738A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To avoid vacuum discharge caused by static charge by detecting an anode current from high voltage impressed on an anode electrode, stopping impression of a high voltage source when electrostatic eliminating drive is required, and driving only an element driving voltage to restrain increase of potential on an electron substrate. SOLUTION: A controller circuit 3 receives a control signal and a data bus from a computer 2, and performs an aging process. A high voltage is impressed from a high voltage power supply 8 to a high voltage terminal on the face plate side. A current value of row-direction wiring is detected by a current detecting circuit 5 and is fed as If data into the controller circuit 3, next, in an anode current detecting circuit 7, during aging, an anode current flowing every row-direction wiring is detected, and is fed as Ie data into the controller circuit 3. A charged state is determined by detecting both of If and Ie and deriving, for example, efficiency η=Ie/If and change of only Ie.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子ビーム源とし
て表面伝導型電子放出素子を用い、これらを2次元平面
状に複数個配置した画像表示装置、及びその製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image display device using a surface conduction electron-emitting device as an electron beam source and arranging a plurality of these devices in a two-dimensional plane, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の2種類が知られている。このうち冷陰
極素子では、たとえば表面伝導型電子放出素子や、電界
放出型素子(以下、「FE型」と記す。)や、金属/絶
縁層/金属型放出素子(以下、「MIM型」と記す。)
などが知られている。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a hot cathode device and a cold cathode device, are known. Among them, cold cathode devices include, for example, a surface conduction electron-emitting device, a field emission device (hereinafter, referred to as “FE type”), and a metal / insulating layer / metal type emission device (hereinafter, “MIM type”). Write.)
Etc. are known.

【0003】表面伝導型電子放出素子としては、たとえ
ば、M.I Elinson,Radio Eng.E
lectron Phys.,10,1290,(19
65)や、後述する他の例が知られている。
As a surface conduction electron-emitting device, for example, M.S. I Elinson, Radio Eng. E
electron Phys. , 10, 1290, (19
65) and other examples described later.

【0004】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より電子放出が生ずる現象を利用するものである。この
表面伝導型電子放出素子としては、前記エリンソン等に
よるSnO2薄膜を用いたものの他に、Au薄膜による
もの[G.Dittmer:”Thin SolidF
ilms”,9,317(1972)]や、In23
SnO2薄膜によるもの[M.Hartwell an
d C.G.Fonstad:”IEEETrans.
ED Conf.”,519(1975)]や、カーボ
ン薄膜によるもの[荒木久 他:真空、第26巻、第1
号、22(1983)]等が報告されている。
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in a thin film having a small area formed on a substrate in parallel with the film surface. As the surface conduction electron-emitting device, in addition to the use of a thin film of SnO 2 according to the Ellingson, etc., by an Au thin film [G. Dittmer: "Thin SolidF
ilms ", 9,317 (1972)] and In 2 O 3 /
According to SnO 2 thin film [M. Hartwell an
d C.I. G. FIG. Fonstad: "IEEETrans.
ED Conf. , 519 (1975)] and those using carbon thin films [Hisashi Araki et al .: Vacuum, Vol. 26, No. 1
No. 22 (1983)].

【0005】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図11に前述のM.Hartw
ell等による素子の平面図を示す。同図において、3
001は基板で、3004はスパッタで形成された金属
酸化物よりなる導電性薄膜である。導電性薄膜3004
は図示のようにH字形の平面形状に形成されている。該
導電性薄膜3004に後述の通電フォーミングと呼ばれ
る通電処理を施すことにより、電子放出部3005が形
成される。図中の素子電極の間隔Lは、0.5〜1m
m、Wは0.1mmで設定されている。尚、図示の便宜
から、電子放出部3005は導電性薄膜3004の中央
に矩形の形状で示したが、これは模式的なものであり、
実際の電子放出部の位置や形状を忠実に表現しているわ
けではない。
[0005] As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. Hartw
FIG. 2 shows a plan view of an element by ell or the like. In FIG.
001 is a substrate, and 3004 is a conductive thin film made of a metal oxide formed by sputtering. Conductive thin film 3004
Is formed in an H-shaped planar shape as shown. An electron emission portion 3005 is formed by performing an energization process called energization forming described later on the conductive thin film 3004. The distance L between the device electrodes in the figure is 0.5 to 1 m.
m and W are set at 0.1 mm. For convenience of illustration, the electron emitting portion 3005 is shown in a rectangular shape at the center of the conductive thin film 3004, but this is a schematic one.
It does not faithfully represent the actual position and shape of the electron-emitting portion.

【0006】M.Hartwell等による素子をはじ
めとして上述の表面伝導型電子放出素子においては、電
子放出を行う前に導電性薄膜3004に通電フォーミン
グと呼ばれる通電処理を施すことにより電子放出部30
05を形成するのが一般的であった。すなわち、通電フ
ォーミングとは、導電性薄膜3004の両端に一定の直
流電圧、もしくは、例えば1V/分程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加して通電し、
導電性薄膜3004を局所的に破壊もしくは変形もしく
は変質せしめ、電気的に高抵抗な状態の電子放出部30
05を形成することである。
[0006] M. In the above-described surface conduction type electron-emitting device including the device by Hartwell et al., The conductive thin film 3004 is subjected to an energization process called energization forming before the electron emission, so that the electron emission portion 30 is formed.
05 was common. That is, the energization forming is to apply a constant DC voltage to both ends of the conductive thin film 3004, or to apply a DC voltage that increases at a very slow rate of, for example, about 1 V / min, and energize the conductive thin film 3004.
The electron emitting portion 30 in a state where the conductive thin film 3004 is locally destroyed, deformed or deteriorated, and is in an electrically high resistance state.
05 is formed.

【0007】尚、局所的に破壊、変形もしくは変質した
導電性薄膜3004の一部には、亀裂が発生する。通電
フォーミング後に導電性薄膜3004に適宜の電圧を印
加した場合には、前記亀裂付近において電子放出が行わ
れる。
[0007] A crack is generated in a part of the conductive thin film 3004 which has been locally broken, deformed or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electron emission is performed in the vicinity of the crack.

【0008】また、FE型の例は、たとえば、W.P.
Dyke&W.W.Dolan,”Field emi
ssion”,Advance in Electro
nPhysics,8,89(1956)や、あるいは
C.A.Spindt,”Physical prop
erties of thin−film fie−l
d emission cathodes with
molybdenium cones”,J. App
l. Phys.,47,5248(1976)などが
知られている。
An example of the FE type is disclosed in, for example, W.S. P.
Dyke & W. W. Dolan, "Field emi
session ", Advance in Electro
nPhysics, 8, 89 (1956) or C.I. A. Spindt, "Physical prop
artists of thin-film fiel
de emission cathodes with
molybdenium cones ", J. App.
l. Phys. , 47, 5248 (1976).

【0009】FE型の素子構成の典型的な例として、図
12に前述のC.A.Spindt等による素子の断面
図を示す。同図において、3010は基板で、3011
は導電材料よりなるエミッタ配線、3012はエミッタ
コーン、3013は絶縁層、3014はゲート電極であ
る。本素子は、エミッタコーン3012とゲート電極3
014の間に適宜の電圧を印加することにより、エミッ
タコーン3012の先端部より電界放出を起こさせるも
のである。
As a typical example of the FE type device configuration, FIG. A. 1 shows a cross-sectional view of an element according to Spindt or the like. In the figure, reference numeral 3010 denotes a substrate;
Is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This device comprises an emitter cone 3012 and a gate electrode 3
By applying an appropriate voltage during 014, field emission is caused from the tip of the emitter cone 3012.

【0010】また、FE型の他の素子構成として、図1
2のような積層構造ではなく、基板上に基板平面とほぼ
平行にエミッタとゲート電極を配置した例もある。
FIG. 1 shows another element structure of the FE type.
There is also an example in which an emitter and a gate electrode are arranged on a substrate almost in parallel with the plane of the substrate, instead of the laminated structure as in 2.

【0011】また、MIM型の例としては、たとえば、
C.A.Mead,”Operat−ion of t
unnel−emission Devices,J.
Appl Phys.,32,646(1961)など
が知られている。
As an example of the MIM type, for example,
C. A. Mead, “Operat-ion of
unnel-emission Devices, J. et al.
Appl Phys. , 32, 646 (1961).

【0012】MIM型の素子構成の典型的な例を図13
に示す。同図は断面図であり、図において、3020は
基板で、3021は金属よりなる下電極、3022は厚
さ100Å程度の薄い絶縁層、3023は厚さ80〜3
00Å程度の金属よりなる上電極である。
FIG. 13 shows a typical example of the MIM type element configuration.
Shown in The figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 °, and 3023 is a thickness of 80 to 3
The upper electrode is made of a metal of about 00 °.

【0013】MIM型においては、上電極3023と下
電極3021との間に適宜の電圧を印加することによ
り、上電極3023の表面より電子放出を起こさせるも
のである。
In the MIM type, electrons are emitted from the surface of the upper electrode 3023 by applying an appropriate voltage between the upper electrode 3023 and the lower electrode 3021.

【0014】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。したがって、熱陰極素子よりも構造
が単純であり、微細な素子を作成可能である。また、基
板上に多数の素子を高い密度で配置しても、基板の熱溶
融などの問題が発生しにくい。また、熱陰極素子がヒー
タの加熱により動作するため応答速度が遅いのとは異な
り、冷陰極素子の場合には応答速度が速いという利点も
ある。
The above-described cold cathode device can obtain electrons at a lower temperature than the hot cathode device, and thus does not require a heater for heating. Therefore, the structure is simpler than that of the hot cathode element, and a fine element can be produced. Further, even when a large number of elements are arranged on a substrate at a high density, problems such as thermal melting of the substrate hardly occur. Also, unlike the hot cathode element, which operates by heating the heater, the response speed is slow, and the cold cathode element has the advantage that the response speed is fast.

【0015】このため、冷陰極素子を応用するための研
究が盛んに行われてきている。たとえば、表面伝導型電
子放出素子は、冷陰極素子のなかでも特に構造が単純で
製造も容易であることから、大面積にわたり多数の素子
を形成できる利点がある。そこで、たとえは本出願人に
よる特開昭64−31332号公報において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。
For this reason, research for applying the cold cathode device has been actively conducted. For example, a surface conduction electron-emitting device has the advantage that a large number of devices can be formed over a large area because it has a particularly simple structure and is easy to manufacture among cold cathode devices. Therefore, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.

【0016】また、表面伝導型電子放出素子の応用につ
いては、たとえば、画像表示装置、画像記録装置などの
画像形成装置や、荷電ビーム源等が研究されている。
As for applications of the surface conduction electron-emitting device, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, and charged beam sources have been studied.

【0017】特に、画像表示装置への応用としては、た
とえば本出願人による米国特許5,066,883号や
特開平2−257551号公報や特開平4−28137
号公報において開示されているように、表面伝導型電子
放出素子と電子ビームの照射により発光する蛍光体とを
組み合わせて用いた画像表示装置が研究されている。
Particularly, as an application to an image display device, for example, US Pat. No. 5,066,883, Japanese Patent Application Laid-Open No. 2-257551 and Japanese Patent Application Laid-Open No. 4-28137 by the present applicant.
As disclosed in Japanese Unexamined Patent Publication, an image display device using a combination of a surface conduction electron-emitting device and a phosphor that emits light by irradiation with an electron beam has been studied.

【0018】表面伝導型放出素子と蛍光体とを組み合わ
せて用いた画像表示装置は、従来の他の方式の画像表示
装置よりも優れた特性が期待されている。たとえば、近
年普及してきた液晶表示装置と比較しても、自発光型で
あるためバックライトを必要としない点や、視野角が広
い点が優れていると言える。
An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have better characteristics than other conventional image display devices. For example, compared to a liquid crystal display device that has become widespread in recent years, it can be said that it is superior in that it does not require a backlight because it is a self-luminous type and that it has a wide viewing angle.

【0019】また、FE型を多数個ならべて駆動する方
法は、たとえば本出願人による米国特許4,904,8
95号に開示されている。また、FE型を画像表示装置
に応用した例として、たとえば、R.Meyer等によ
り報告された平板型表示装置が知られている。
A method of driving a large number of FE types is disclosed in US Pat. No. 4,904,8 by the present applicant.
No. 95. Further, as an example in which the FE type is applied to an image display device, for example, R.F. A flat panel display reported by Meyer et al. Is known.

【0020】[R.Meyer:”Recent De
velopment on Mic−rotips D
isplay at LETI”,Tech.Dige
stof 4th Int. Vacuum Micr
oelectronicsConf.,Nagaham
a,pp.6〜9(1991)]また、MIM型を多数
個並べて画像表示装置に応用した例は、たとえば本出願
人による特開平3−55738号公報に開示されてい
る。
[R. Meyer: "Recent De
development on Mic-rotics D
display at LETI ", Tech. Dige
stof 4th Int. Vacuum Micr
oeletronicsConf. , Nagaham
a, pp. 6-9 (1991)] An example in which a number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.

【0021】上記のような電子放出素子を用いた画像形
成装置のうちで、奥行きの薄い平面型表示装置は省スペ
ースかつ軽量であることから、ブラウン管型の表示装置
に置き替わるものとして注目されている。
Among the image forming apparatuses using the above-described electron-emitting devices, a flat display device having a small depth has been noticed as a replacement for a cathode-ray tube display device because it is space-saving and lightweight. I have.

【0022】図14は、平面型の画像表示装置をなす表
示パネル部の一例を示す斜視図であり、内部構造を示す
ためにパネルの一部を切り欠いて示している。
FIG. 14 is a perspective view showing an example of a display panel portion forming a flat-panel image display device, in which a part of the panel is cut away to show the internal structure.

【0023】図中、3115はリアプレート、3116
は側壁、3117はフェースプレートであり、リアプレ
ート3115、側壁3116およびフェースプレート3
117により、表示パネルの内部を真空に維持するため
の外囲器(気密容器)を形成している。
In the figure, 3115 is a rear plate, 3116
Denotes a side wall, 3117 denotes a face plate, and a rear plate 3115, a side wall 3116, and a face plate 3
117 forms an envelope (airtight container) for maintaining the inside of the display panel in a vacuum.

【0024】リアプレート3115には基板3111が
固定されているが、この基板3111上には表面伝導型
電子放出素子3112がn×m個形成されている(n、
mは2以上の正の整数であり、目的とする表示画素数に
応じて適宜設定される。)。
A substrate 3111 is fixed to the rear plate 3115. On this substrate 3111, n × m surface conduction electron-emitting devices 3112 are formed (n, m).
m is a positive integer of 2 or more, and is appropriately set according to the target number of display pixels. ).

【0025】前記n×m個の表面伝導型電子放出素子3
112は、図14に示すとおり、m本の行方向配線31
13とn本の列方向配線3114により配線されてい
る。これら基板3111、表面伝導型電子放出素子31
12、行方向配線3113および列方向配線3114に
よって構成される部分をマルチ電子ビーム源と呼ぶ。ま
た、行方向配線3113と列方向配線3114の少なく
とも交差する部分には、両配線間に不図示の絶縁層が形
成されており、電気的な絶縁が保たれている。
The n × m surface conduction electron-emitting devices 3
Reference numeral 112 denotes m row-directional wirings 31 as shown in FIG.
13 and n column-directional wirings 3114. The substrate 3111 and the surface conduction electron-emitting device 31
12, the part constituted by the row direction wiring 3113 and the column direction wiring 3114 is called a multi-electron beam source. An insulating layer (not shown) is formed at least at a portion where the row wiring 3113 and the column wiring 3114 intersect, so that electrical insulation is maintained.

【0026】フェースプレート3117の下面には、蛍
光体からなる蛍光膜3118が形成されており、赤
(R)、緑(G)、青(B)の3原色の蛍光体(不図
示)が塗り分けられている。また、蛍光膜3118をな
す上記各色蛍光体の間には不図示の黒色体が設けてあ
り、さらに蛍光膜3118のリアプレート3115側の
面には、Al等からなるメタルバック3119が形成さ
れている。
A fluorescent film 3118 made of a phosphor is formed on the lower surface of the face plate 3117, and phosphors of three primary colors of red (R), green (G) and blue (B) (not shown) are applied. Divided. A black body (not shown) is provided between the respective color phosphors forming the fluorescent film 3118, and a metal back 3119 made of Al or the like is formed on the surface of the fluorescent film 3118 on the rear plate 3115 side. I have.

【0027】Dx1〜DxmおよびDy1〜Dynおよ
びHvは、当該表示パネルと不図示の電気回路とを電気
的に接続するために設けた気密構造の電気接続用端子で
ある。
Dx1 to Dxm and Dy1 to Dyn and Hv are electric connection terminals having an airtight structure provided for electrically connecting the display panel to an electric circuit (not shown).

【0028】Dx1〜Dxmはマル電子ビーム源の行方
向配線3113と、Dy1〜Dynはマルチ電子ビーム
源の列方向配線3114と、Hvはメタルバック311
9と各々電気的に接続している。
Dx1 to Dxm are the row wirings 3113 of the multiple electron beam source, Dy1 to Dyn are the column wirings 3114 of the multi-electron beam source, and Hv is the metal back 311.
9 respectively.

【0029】また、上記気密容器の内部は10-6Tor
r程度の真空に保持されており、画像表示装置の表示面
積が大きくなるにしたがい、気密容器内部と外部の気圧
差によるリアプレート3115およびフェースプレート
3117の変形あるいは破壊を防止する手段が必要とな
る。リアプレート3115及びフェースプレート311
6を厚くすることによる方法は、画像表示装置の重量を
増加させるのみならず、斜め方向から見たときに画像の
歪みや視差を生じる。
The inside of the airtight container is 10 -6 Torr.
r, and as the display area of the image display device increases, means for preventing deformation or destruction of the rear plate 3115 and the face plate 3117 due to a pressure difference between the inside and the outside of the airtight container is required. . Rear plate 3115 and face plate 311
The method of thickening 6 not only increases the weight of the image display device, but also causes image distortion and parallax when viewed from an oblique direction.

【0030】これに対し、図14においては、比較的薄
いガラス板からなり大気圧をささえるための構造支持体
(スペーサ或いはリブと呼ばれ、図14では不図示)が
設けられる。このようにして、マルチビーム電子源が形
成された基板3111と蛍光膜3118が形成されたフ
ェースプレート3116間は通常サブミリないし数ミリ
に保たれ、前述したように気密容器内部は高真空に保持
されている。
On the other hand, in FIG. 14, a structural support (referred to as a spacer or a rib, not shown in FIG. 14) made of a relatively thin glass plate for suppressing the atmospheric pressure is provided. In this way, the distance between the substrate 3111 on which the multi-beam electron source is formed and the face plate 3116 on which the fluorescent film 3118 is formed is usually kept at a sub-millimeter to several millimeters, and the inside of the airtight container is kept at a high vacuum as described above. ing.

【0031】以上、説明した表示パネルを用いた画像表
示装置は、容器外端子Dx1ないしDxm、Dy1ない
しDynを通じて各表面伝導型電子放出素子3112に
電圧を印加すると、各表面伝導型電子放出素子3112
から電子が放出される。それと同時にメタルバック31
19に容器外端子Hvをつうじて数百Vないし数kVの
高圧を印加して、上記放出された電子を加速しフェース
プレート3117の内面に衝突させる。
In the image display apparatus using the display panel described above, when a voltage is applied to each surface conduction electron-emitting device 3112 through the external terminals Dx1 to Dxm and Dy1 to Dyn, each surface conduction electron-emitting device 3112 is applied.
The electrons are emitted from. At the same time metal back 31
By applying a high voltage of several hundred V to several kV through the external terminal Hv to 19, the emitted electrons are accelerated and collide with the inner surface of the face plate 3117.

【0032】これにより、蛍光膜3118をなす各色の
蛍光体が励起されて発光し画像が表示される。
As a result, the phosphor of each color constituting the fluorescent film 3118 is excited and emits light to display an image.

【0033】[0033]

【発明が解決しようとする課題】ところが、この様な画
像表示装置において動作中に基板3111上に帯電する
電圧に起因した真空放電や素子特性の変化が生じる場合
がある。
However, in such an image display device, a vacuum discharge or a change in element characteristics may occur due to a voltage charged on the substrate 3111 during operation.

【0034】この様な現象は図15〜17によって説明
される。まず、図14の画像表示装置を用いて、実験的
に素子を駆動した時の真空放電回数を示した図を図15
に示した。同図では、高電圧Hvの増加に伴う真空放電
の増加を示したもので、明らかな様に真空放電の頻度は
高電圧Hvに依存することが判る。また、放電によって
はマトリクス上の素子へのダメージも生じている可能性
も高い。
Such a phenomenon is explained with reference to FIGS. First, FIG. 15 shows the number of vacuum discharges when the element was driven experimentally using the image display device of FIG.
It was shown to. The figure shows an increase in vacuum discharge with an increase in the high voltage Hv. It is apparent that the frequency of the vacuum discharge depends on the high voltage Hv. In addition, there is a high possibility that some elements on the matrix are damaged by the discharge.

【0035】真空放電は、様々な要因によるものが考え
られが、そのひとつとして上述したようにマトリクス基
板上に帯電する電圧によるものも考えられる。その理由
を図16及び図17を用いて説明する。
The vacuum discharge may be caused by various factors, one of which may be the voltage caused by charging the matrix substrate as described above. The reason will be described with reference to FIGS.

【0036】図16(a)では、図14の駆動状態とフ
ェースプレート3116と基板3111及び駆動ライン
Lに隣接したラインに着目した時のマトリクス配線に帯
電する際の状態を模式的に示したものである。マトリク
ス上の駆動ラインLには、駆動電圧Vdrが印加され、
フェースプレート側には、高電圧Hvが印加されてい
る。
FIG. 16 (a) schematically shows the driving state of FIG. 14 and the state of charging the matrix wiring when paying attention to the face plate 3116, the substrate 3111 and the line adjacent to the driving line L. It is. A drive voltage Vdr is applied to the drive lines L on the matrix,
A high voltage Hv is applied to the face plate side.

【0037】また、フェースプレート3116と基板3
111間には基板間容量Chv、基板3111間には基
板容量Csubを有している。更にマトリクス配線間に
は基板上の表面抵抗Rsurfが存在する。図16
(b)では上記のR,Cのパラメータを用いて画像表示
装置内の上下の基板間と表面抵抗による等価回路をあら
わした。図16(b)により、マトリクス配線上への帯
電のメカニズムは基板間容量Chvと基板容量Csub
の容量分割によるものと、素子駆動時での電子放出時の
両者による帯電であることが実験的に確認されている。
つまり素子駆動によって放出される電子によって、フェ
ースプレート3116上の蛍光体を励起させられること
によって発生する電荷が、プラスの電位を持ったイオン
としてマトリクス基板3111上に帯電し電位をあげて
いると考えられる。また、その電位値は、高電圧Hvの
値によっても変わる。
The face plate 3116 and the substrate 3
There is an inter-substrate capacitance Chv between the substrates 111 and a substrate capacitance Csub between the substrates 3111. Further, a surface resistance Rsurf on the substrate exists between the matrix wirings. FIG.
In (b), the equivalent circuit based on the surface resistance and between the upper and lower substrates in the image display device is represented using the R and C parameters described above. According to FIG. 16B, the charging mechanism on the matrix wiring is based on the inter-substrate capacitance Chv and the substrate capacitance Csub.
It has been experimentally confirmed that the charging is caused by both the capacity division and the electron emission when the element is driven.
In other words, it is considered that the charge generated by exciting the phosphor on the face plate 3116 by the electrons emitted by driving the element is charged on the matrix substrate 3111 as ions having a positive potential and raises the potential. Can be Further, the potential value changes depending on the value of the high voltage Hv.

【0038】以上の説明は、図17によって裏付けられ
る。図17は、図14の画像表示装置をHv=3.0k
V印加したときの表面電位Vsurfと、1ラインのみ
の素子駆動を行った時のラインLとラインLに隣接する
ラインの電流値Iprobeの時間的変化を測定したも
のである。高電圧Hvを印加し素子駆動を行わない期間
では、表面電位Vsurfは各容量ChvとCsubの
容量分割で決定される電圧にむかって減少していくこと
が判る。
The above description is supported by FIG. FIG. 17 shows the image display device of FIG.
The time change of the surface potential Vsurf when V is applied and the current value Iprobe of the line L and the line adjacent to the line L when only one line of the element is driven are measured. It can be seen that, during the period in which the high voltage Hv is applied and the element is not driven, the surface potential Vsurf decreases toward the voltage determined by the capacitance division of each capacitance Chv and Csub.

【0039】次に、駆動ラインLに駆動電圧Vdrvを
印加し素子駆動を行うと、隣接するラインには表面抵抗
Rsurfを通して流れ込む電流値Iprobeが素子
駆動によって増加していることが検出される。これによ
りVsurfは、上記の素子駆動を行っている時間に駆
動する前の電圧値からΔV=約8Vを含め、約Vsur
f=15Vと観測された。
Next, when the driving voltage Vdrv is applied to the driving line L to drive the element, it is detected that the current value Iprobe flowing into the adjacent line through the surface resistance Rsurf is increased by the driving of the element. As a result, Vsurf becomes approximately Vsur from the voltage value before driving during the above-described element driving time, including ΔV = about 8 V.
f = 15V was observed.

【0040】以上の計測結果から、隣接ラインに帯電す
る電位は素子を駆動するとプラス方向にあがることか
ら、前記で述べた様に蛍光体面から発生したプラスの電
荷が基板表面の電位の上昇をもたらしていると考えられ
る。またVsurfは、高電圧Hvの値にも依存するこ
とが確かめられている。例えば、Hv=5.0kVにし
た場合にはΔV=15.0Vの電位に上昇することも確
認されている。
From the above measurement results, the potential charged on the adjacent line rises in the positive direction when the element is driven, so that the positive charge generated from the phosphor surface causes the potential on the substrate surface to rise as described above. It is thought that it is. It has been confirmed that Vsurf also depends on the value of the high voltage Hv. For example, it has been confirmed that when Hv = 5.0 kV, the potential increases to ΔV = 15.0 V.

【0041】以上の様に真空中でのイオン化した電荷の
帯電は、高圧電圧を印加し、素子を駆動し放出電流を発
生させ蛍光体を励起している場合には放電を起こし易い
状態を作る。それはフェースプレート3116と基板3
111間での残留ガスや真空状態にも依存する。また、
放電の発生の確率を高くするために、高電圧Hvを上昇
させイオン化の発生を増加させると図15の様に放電回
数が増加していくことも確認されている。更に、帯電し
た電位によって放出電流Ieの増加がみられることが実
験的に確かめられている。この現象としては次の様なこ
とが考えられる。
As described above, the charging of ionized charges in a vacuum creates a state where discharge is likely to occur when a high voltage is applied to drive the element to generate an emission current and excite the phosphor. . It is faceplate 3116 and substrate 3
It also depends on the residual gas between 111 and the vacuum state. Also,
It has also been confirmed that when the high voltage Hv is increased to increase the occurrence of ionization in order to increase the probability of occurrence of discharge, the number of discharges increases as shown in FIG. Furthermore, it has been experimentally confirmed that the emission current Ie is increased by the charged potential. The following can be considered as this phenomenon.

【0042】帯電によって、マトリクス基板上の電界状
態の変化が生じる。特に素子近傍では素子駆動電圧Vf
に対して電界の変化がもたらされ、アノード側に到達す
る電子数が増加し蛍光体に励起されたビーム形状の変化
が確認されている。結果的に上記の現象から、帯電によ
ってアノード電流が増加していることが確認された。
The charging causes a change in the state of the electric field on the matrix substrate. Particularly, in the vicinity of the element, the element driving voltage Vf
As a result, a change in the electric field was caused, the number of electrons reaching the anode side increased, and a change in the beam shape excited by the phosphor was confirmed. As a result, it was confirmed from the above phenomenon that the anode current was increased by charging.

【0043】Rsurfは基板3111のシート抵抗値
できまり例えば石英基板では1×10E15Ω/□の値
をもっている。更に、表面電位Vsurfの上昇は高電
圧Hvを印加し、実際に素子を駆動した場合(例えば線
順次駆動)に、放出電流Ieの増加もしくは素子電流I
fから求められる効率の変化Ie/Ifによって確認で
きる。従って、素子駆動を行いながら効率もしくは放出
電流の検出を行うことで電位状態を予測することが可能
である。
Rsurf is determined by the sheet resistance value of the substrate 3111. For example, Rsurf has a value of 1 × 10E15Ω / □ for a quartz substrate. Further, when the surface potential Vsurf is increased by applying the high voltage Hv and actually driving the element (for example, line-sequential driving), the emission current Ie increases or the element current Ie increases.
It can be confirmed by the change in efficiency Ie / If obtained from f. Therefore, the potential state can be predicted by detecting the efficiency or the emission current while driving the element.

【0044】以上の様な現象は画像表示装置を作成する
エージング工程においても同様なことがいえる。
The above-mentioned phenomenon can be said to be the same in the aging process for producing the image display device.

【0045】エージン工程について図18を用いて説明
する。図18は図14に示した画像表示装置の製造プロ
セスの概略工程を示した図であって、このプロセスに限
定されるものではない。図14は表面伝導型放出素子を
用いた構造で、図11で説明した様に、マトリクス基板
3111上に構成された表面伝導型電子放出素子を電子
源発生部としてマトリクスの交点上に形成する工程を行
い、又、発光表示板としてフェースプレート3116上
に蛍光体を形成した工程を行い、両者の基板を封着組み
立て工程によって張り合わされる。そして真空排気を施
し、必要ならば脱ガス工程としてベーキングを行い更
に、封止、ゲッタフラッシュを行うことで作製される。
The aging step will be described with reference to FIG. FIG. 18 is a view schematically showing the steps of the manufacturing process of the image display device shown in FIG. 14, and the present invention is not limited to this process. FIG. 14 shows a structure using a surface conduction electron-emitting device. As described with reference to FIG. 11, a step of forming a surface conduction electron-emitting device formed on a matrix substrate 3111 as an electron source generator at an intersection of a matrix. Then, a step of forming a phosphor on a face plate 3116 as a light emitting display panel is performed, and both substrates are bonded to each other by a sealing assembly process. Then, vacuum evacuation is performed, and if necessary, baking is performed as a degassing step, and further, sealing and getter flash are performed.

【0046】上記の工程によって作製された画像表示装
置は、動作初期時に輝度低下や表示に点欠陥やライン欠
陥を生じることがあった。これらの原因の一つとしてフ
ェースプレート3116上の蛍光体、メタルバック等
や、マトリクス基板3111内に配される配線、電極、
電子放出部等からのガス分子の脱離が生じることにあ
り、それにより真空状態の劣化を及ぼし画像表示装置と
しての機能を低下させるものとなっている。エージング
工程は、そのような真空状態の劣化の対策として各表示
装置内の部材からの脱ガス量を低減するために行なわれ
る工程のひとつである。
In the image display device manufactured by the above-described steps, there are cases where the brightness is reduced and a point defect or a line defect occurs in the display at the initial stage of the operation. One of these causes is a phosphor on the face plate 3116, a metal back, etc., wirings, electrodes, and the like disposed in the matrix substrate 3111.
The desorption of gas molecules from the electron-emitting portion or the like occurs, thereby deteriorating the vacuum state and reducing the function as an image display device. The aging step is one of the steps performed to reduce the amount of outgassing from members in each display device as a measure against such deterioration of the vacuum state.

【0047】脱ガス工程では、高温の真空ベーキングプ
ロセスを行うことで脱ガスの低減が計る方法があるが、
部材等の耐熱等を考慮するとベーキング温度にも限界が
あり、上記の課題に対しては本質的な解決とはなってい
ない。従って、エージング工程では、高電圧を印加して
画像表示装置を駆動し、時間の経過とともに徐々に駆動
負荷を増やしていくことで表示装置内の脱ガスを行うも
のである。
In the degassing step, there is a method of reducing degassing by performing a high-temperature vacuum baking process.
Considering the heat resistance and the like of the members and the like, there is a limit in the baking temperature, and the above problem has not been essentially solved. Therefore, in the aging step, the image display device is driven by applying a high voltage, and the driving load is gradually increased with the elapse of time to degas the inside of the display device.

【0048】ここでいうエージング時での負荷とは、素
子を駆動するための駆動電圧、高圧電圧、駆動周波数、
駆動デューテイ、駆動時間をさしている。
The load at the time of aging here means a driving voltage for driving the element, a high voltage, a driving frequency,
Driving duty and driving time.

【0049】以上の様に、エージング工程においても前
述したように素子駆動時おけるマトリクス基板上での表
面電位の帯電が同様に生じる。従って、本課題において
は表示装置の作成時での真空放電の発生に伴う素子破壊
により歩留まりの低下が生じ問題となることが判明し
た。
As described above, in the aging step, as described above, charging of the surface potential on the matrix substrate during driving of the element similarly occurs. Therefore, it has been found that in the present problem, the yield is reduced due to the destruction of the element due to the occurrence of the vacuum discharge during the production of the display device, which is a problem.

【0050】本発明の目的は、上記課題に鑑み、画像表
示装置のマトリクス基板上に帯電する電圧を除去し、帯
電に起因した真空放電を回避する信頼性の高い画像表示
装置の製造方法と画像表示装置を提供することにある。
In view of the above problems, it is an object of the present invention to provide a method of manufacturing a highly reliable image display device which removes a voltage charged on a matrix substrate of the image display device and avoids a vacuum discharge caused by the charging. A display device is provided.

【0051】[0051]

【課題を解決するための手段】上記の目的を達成すべ
く、本発明の画像表示装置は、m×n個の表面伝導型電
子放出素子が、行方向、列方向配線により単純マトリク
ス構造に接続された素子基板と、素子基板に対向する位
置に各電子放出素子に対向する蛍光体とアノード電極を
平面状に配列した蛍光板とを有する画像表示装置の製造
プロセス及び画像表示装置において、アノード電極に印
加する高電圧からのアノード電流を検出する検知手段を
有し、前記検知手段により除電駆動を行うか否かの判断
を行い、除電駆動を必要とする場合には高圧電源の印加
を停止し、素子駆動電圧のみの駆動を行い素子基板上の
電位の増加を抑制するものである。
In order to achieve the above object, an image display apparatus according to the present invention comprises m × n surface conduction electron-emitting devices connected to a simple matrix structure by row and column wiring. In a manufacturing process and an image display device of an image display device having an element substrate and a phosphor plate in which a phosphor and an anode electrode opposed to each electron-emitting device are arranged in a position facing the element substrate in a plane, the anode electrode It has a detecting means for detecting the anode current from the high voltage to be applied, and determines whether or not to perform the static elimination drive by the detecting means, and when the static elimination drive is required, stops the application of the high-voltage power supply, This is to drive only the element drive voltage and suppress an increase in the potential on the element substrate.

【0052】本発明の構成によれば、表面伝導型電子放
出素子を用いた画像表示装置を製造する工程及び、画像
表示装置として表示する場合に問題であった。
According to the structure of the present invention, there is a problem in a process of manufacturing an image display device using a surface conduction electron-emitting device and in a case of displaying as an image display device.

【0053】1)基板表面上に帯電する電位の上昇によ
る真空放電による課題に対して、放出電流もしくは効率
を検知し、その値の変化から基板表面電位が上昇してい
ることと判断し、高圧電圧のHvの値を0Vに設定し素
子駆動のみを行う。それにより、駆動素子近傍から放出
される電子の散乱によって基板表面に帯電しているプラ
スの電荷を中和させる作用を行うものとなり、いわゆる
除電作用が働くことで実質的に電位の上昇を抑えること
が可能となる。
1) In response to a problem caused by vacuum discharge caused by an increase in the potential charged on the substrate surface, the emission current or efficiency is detected, and it is determined from the change in the value that the substrate surface potential is increasing. The value of the voltage Hv is set to 0 V, and only the element driving is performed. As a result, the scattering of electrons emitted from the vicinity of the driving element serves to neutralize the positive charges charged on the substrate surface, and the so-called neutralization function acts to substantially suppress the rise in potential. Becomes possible.

【0054】上記の作用は、図1に示されたVsurf
の電位変化から容易に推察される。図1では、マトリク
ス配線の一部の電位変化を示したもので、表面電位Vs
urfは、T1なる時間で素子駆動と高圧Hvを印加す
ることによって基板表面の帯電によってVbからVsな
る電位に上昇し、その後、T2なる時間で高圧Hvの停
止(素子駆動のみ)とHvと素子駆動共停止した時の除
電作用を比較した図である。
The above operation is achieved by the Vsurf shown in FIG.
Can easily be inferred from the potential change of FIG. 1 shows a potential change of a part of the matrix wiring, and the surface potential Vs
The rf rises from Vb to a potential of Vs by charging the substrate surface by driving the element and applying the high voltage Hv for a time T1, and then stopping the high voltage Hv (only element driving) and Hv and the element for a time T2. It is the figure which compared the static elimination action at the time of driving stop.

【0055】図1から、T2なる時間で除電を開始させ
たときには、素子駆動とHvの両方を停止させたことに
よる電位V1の減少時間よりも、素子駆動のみを行った
場合での電位V2の減少時間の方が除電にかかる時間が
短くなることがいえる。すなわち、素子駆動とHvの両
方を停止した場合の除電は、帯電した電位が基板表面の
抵抗値に依存する時定数で減少することになるため除電
時間が長くかかる。従って、除電は上記いずれの方法で
行うことは可能であるが、積極的に除電を行い基板表面
の電位の上昇を抑えるためには、好ましくはHvを停止
し素子駆動のみで行ったほうが効果が高い。
From FIG. 1, when the static elimination is started at the time T2, the potential V2 in the case where only the element driving is performed is shorter than the reduction time of the potential V1 due to stopping both the element driving and Hv. It can be said that the reduction time is shorter than the time required for static elimination. In other words, static elimination when both element driving and Hv are stopped requires a long static elimination time because the charged potential decreases with a time constant depending on the resistance value of the substrate surface. Therefore, although it is possible to perform static elimination by any of the above methods, it is preferable to stop Hv and perform only the element driving in order to positively eliminate static and suppress a rise in the potential of the substrate surface. high.

【0056】以上の様な手段を施すことで、真空放電の
発生の要因をなくしマトリクス基板上の素子に対しての
保護作用も図ることができる。
By applying the above-described means, it is possible to eliminate the cause of the occurrence of vacuum discharge and to protect the elements on the matrix substrate.

【0057】2)また、エージング工程時での画像表示
装置の作製工程での歩留まり低減という課題に対しても
解決できる。すなわち前述した様に、除電作用を行うこ
とによって真空放電の低減が達成でき、プロセス中での
素子破壊による点欠陥やライン欠陥の発生を抑えること
が可能となる。
2) It is also possible to solve the problem of reducing the yield in the manufacturing process of the image display device during the aging process. That is, as described above, the reduction of the vacuum discharge can be achieved by performing the charge removing operation, and it is possible to suppress the occurrence of point defects and line defects due to element destruction during the process.

【0058】[0058]

【発明の実施の形態】以下、本発明の好適な実施の形態
について説明するが、本発明はこれらの実施の形態に限
るものではない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below, but the present invention is not limited to these embodiments.

【0059】図1により、本発明の画像表示装置の製造
工程の一つであるエージング工程において、帯電した電
位を除電する方法について詳細に述べる。
Referring to FIG. 1, a method for removing the charged potential in the aging step which is one of the manufacturing steps of the image display device of the present invention will be described in detail.

【0060】エージング工程についての説明は、前述し
ているので省略する。画像表示部1はすでに図18の工
程を完了しているものとする。次に、エージングを行う
ための駆動ドライバに接続された状態で、列方向配線D
y1〜Dynには列方向配線側ドライバ4が接続されて
おり、行配線方向Dx1〜Dxmでは電流検出回路5を
通して、行方向配線側ドライバ6が接続されている。
The description of the aging step has been described above and will not be repeated. It is assumed that the image display unit 1 has already completed the process of FIG. Next, in a state of being connected to a driving driver for performing aging, the column-directional wiring D
The column direction wiring side driver 4 is connected to y1 to Dyn, and the row direction wiring side driver 6 is connected through the current detection circuit 5 in the row wiring directions Dx1 to Dxm.

【0061】更に、上記列方向配線側ドライバ4と行方
向配線側ドライバ6は、各々列方向電源10と行方向電
源9が接続され、行配線、列配線の電極にVf電圧の1
/2の電圧が印加される様に、+1/2Vfは列方向配
線側に、−1/2Vfは行方向配線側に印加される。次
に、行及び列方向配線側ドライバ4、6にはコントロー
ラ回路3から複数の制御信号が入力されそれらの信号に
基づいて駆動される。
Further, the column direction wiring side driver 4 and the row direction wiring side driver 6 are connected to the column direction power supply 10 and the row direction power supply 9 respectively, and the electrode of the row wiring and the column wiring has the Vf voltage of 1 Vf.
+ 1 / 2Vf is applied to the column-direction wiring side and -1 / 2Vf is applied to the row-direction wiring side so that a voltage of / 2 is applied. Next, a plurality of control signals are input from the controller circuit 3 to the row and column direction wiring side drivers 4 and 6 and driven based on those signals.

【0062】また、コントローラ回路3は、エージング
を行うための駆動シーケンスを制御するためのコンピュ
ータ2からコントロール信号及びデータバスを受けてお
り、それらの信号をもとにエージング工程が実行され
る。
The controller circuit 3 receives a control signal and a data bus from the computer 2 for controlling a drive sequence for performing aging, and an aging process is performed based on these signals.

【0063】次に、高圧印加としては、フェースプレー
ト側の高圧端子に高圧電源8からアノード電流検出回路
7を通して印加される。その際、アノード電流(Ieデ
ータ)を検出した信号は、コントローラ回路3に入力さ
れる。また、高圧電源8のアノード電圧Vaの出力の制
御を行うためにコントローラ回路3から高圧電源に対し
てVa制御用の高圧コントロール信号が出力されてい
る。
Next, a high voltage is applied from the high voltage power supply 8 to the high voltage terminal on the face plate side through the anode current detection circuit 7. At this time, a signal detecting the anode current (Ie data) is input to the controller circuit 3. Further, in order to control the output of the anode voltage Va of the high voltage power supply 8, a high voltage control signal for Va control is output from the controller circuit 3 to the high voltage power supply.

【0064】続いて、エージング工程に即した駆動方法
について述べる。エージングは素子に対してVaを印加
した状態で駆動負荷を徐々にあげていくことから、その
駆動シーケンスを制御しているコンピュータ2からは、
コントローラ回路3に対して駆動負荷の対象となる駆動
周波数、駆動パルス幅、駆動時間、駆動電圧、高圧電
圧、列方向配線側データの各設定値がデータバス上に出
力され、コントロール信号によってエージング駆動系の
制御を行う。
Next, a driving method based on the aging step will be described. Aging is to gradually increase the driving load while applying Va to the element, so that the computer 2 controlling the driving sequence issues
The set values of the drive frequency, the drive pulse width, the drive time, the drive voltage, the high voltage, and the data in the column direction wiring on the controller circuit 3 are output to the data bus, and the aging drive is performed by the control signal. Control the system.

【0065】また、コントローラ回路3からコンピュー
タ2に入力する信号としては、行方向配線の電流値(I
fデータ)、アノード電流値(Ieデータ)等である。
コントロール回路3では、まず行方向配線側ドライバ6
に画像表示部1の行方向配線を線順次駆動するための水
平同期信号と、駆動周波数ごとの対応した駆動周波数設
定信号が出力されている。駆動周波数設定信号はエージ
ングの初期では水平駆動周波数が低い状態から開始され
ることから、行方向配線に印加される駆動電圧の印加パ
ルス幅を水平駆動周波数に応じた信号として出力してい
る。
The signals input from the controller circuit 3 to the computer 2 include the current value (I
f data), the anode current value (Ie data), and the like.
In the control circuit 3, first, the row direction wiring side driver 6
A horizontal synchronizing signal for line-sequentially driving the row direction wiring of the image display unit 1 and a corresponding driving frequency setting signal for each driving frequency are output. Since the drive frequency setting signal starts from a state where the horizontal drive frequency is low at the beginning of aging, the pulse width of the drive voltage applied to the row direction wiring is output as a signal corresponding to the horizontal drive frequency.

【0066】例えば、駆動周波数をf=15hzで行配
線数を480本とすると、一行方向配線にはT=1/1
5hz×1/480のパルス幅信号(約140μse
c)に対応した設定値が出力されることになる。
For example, if the driving frequency is f = 15 hz and the number of row wirings is 480, T = 1/1
5hz x 1/480 pulse width signal (approx.
The set value corresponding to c) is output.

【0067】次に、列方向配線側ドライバ4には、同コ
ントロール回路3から垂直同期信号、水平同期信号、更
に列方向配線データが出力されている。列方向配線デー
タは、列方向配線側に印加される+1/2Vfに対し
て、選択された行方向配線側を駆動したときに流れ込む
一本あたりの行方向配線電流値から生じる配線抵抗分の
電圧降下を補償するための補正電圧が出力される。補正
電圧は、水平、垂直の同期信号に同期して設定される。
それにより、画像表示部内での各素子には所望する電圧
が正しく印加されることになる。
Next, a vertical synchronizing signal, a horizontal synchronizing signal, and column direction wiring data are output from the control circuit 3 to the column direction wiring side driver 4. The column wiring data is a voltage of a wiring resistance generated from a row wiring current value per one which flows when the selected row wiring is driven, with respect to + / Vf applied to the column wiring. A correction voltage for compensating for the drop is output. The correction voltage is set in synchronization with the horizontal and vertical synchronization signals.
Thereby, a desired voltage is correctly applied to each element in the image display unit.

【0068】上記行方向配線電流値は、電流検出回路5
によって検知される。電流検知回路5内は例えばシャン
ト抵抗が各行配線ごとのシリーズに接続され、シャント
抵抗の両端の電圧を検知する回路を設けることでその値
を知ることができる。検出値は、電圧データとしてアナ
ログ、もしくはデジタル値に変換されて、Ifデータと
してコントローラ回路3に入力される。コントローラ回
路3内では、検知した電流値に対してあらかじめデータ
として格納している各行方向配線の配線抵抗値をもとに
電圧降下分を算出している。
The row direction wiring current value is determined by the current detection circuit 5
Is detected by In the current detection circuit 5, for example, a shunt resistor is connected in series for each row wiring, and the value can be known by providing a circuit for detecting a voltage across the shunt resistor. The detected value is converted into an analog or digital value as voltage data and input to the controller circuit 3 as If data. In the controller circuit 3, the voltage drop is calculated based on the wiring resistance value of each row wiring stored in advance as data with respect to the detected current value.

【0069】尚、各行配線抵抗データはコンピュータ2
内のメモリに格納してもよい。次に、アノード電流検出
回路7ではエージング時で線順次駆動される時の行配線
ごとに流れるアノード電流を検知する。アノード電流の
検知方法としては、前述した行配線の電流検知回路5と
同様な検知回路構成でよく、電圧データとしてアナログ
またはデジタル値に変換され、アノード電流(Ieデー
タ)としてコントローラ回路3に入力する。
Each row wiring resistance data is stored in the computer 2
May be stored in the internal memory. Next, the anode current detection circuit 7 detects an anode current flowing for each row wiring when line-sequentially driven during aging. As a method for detecting the anode current, a detection circuit configuration similar to the above-described current detection circuit 5 for the row wiring may be used. The detection circuit is converted into an analog or digital value as voltage data and is input to the controller circuit 3 as an anode current (Ie data). .

【0070】以上の検知方法によって、コントローラ回
路3では、Ieの変化をエージング駆動を行いながら検
知しエージング駆動時間に対してのIeの変化を算出
し、その値の応じて高圧電源8の制御を行う。
With the above detection method, the controller circuit 3 detects a change in Ie while performing aging drive, calculates a change in Ie with respect to the aging drive time, and controls the high-voltage power supply 8 according to the value. Do.

【0071】次に、本発明での具体的な駆動について、
図3及び図4を用いて説明する。図3は、エージング駆
動において、駆動周波数、駆動パルス幅、Vaを印加し
ての駆動時間、駆動電圧Vfを固定にし、エージングの
負荷をVaの増加によって行った時のIf、Ieの時間
的変化としてあらわしたグラフである。ここでいうIf
はエージング駆動によって行方向配線上に形成されてい
る各素子の電流値の総和をいい、行方向配線電流値で検
出されたIfデータに相当し、又Ieは前記各素子から
放出される放出電流の総和を示すもので、行方向配線駆
動ごとに同期して得られるアノード電流検出回路によっ
て検知されたIeデータと一致するものである。また、
図4では、図3を説明するための駆動シーケンスを示し
た図であり、第1の実施の形態では、図4のシーケンス
をもとにして図3の説明を行う。
Next, a specific driving in the present invention will be described.
This will be described with reference to FIGS. FIG. 3 shows temporal changes in If and Ie when the drive frequency, the drive pulse width, the drive time when Va is applied, and the drive voltage Vf are fixed and the aging load is increased by increasing the Va in the aging drive. It is a graph expressed as. If here
Denotes the sum of the current values of the respective elements formed on the row-direction wiring by the aging drive, which corresponds to If data detected by the row-direction wiring current value, and Ie denotes the emission current emitted from the respective elements. This is the same as the Ie data detected by the anode current detection circuit obtained in synchronization with each row-direction wiring drive. Also,
FIG. 4 is a diagram showing a drive sequence for explaining FIG. 3, and in the first embodiment, FIG. 3 will be described based on the sequence of FIG.

【0072】まず、S1の初期設定は、コンピュータ2
からコントロール回路3に対しての駆動条件を設定する
もので、本実施の形態ではVaをアップしていく方法か
ら駆動条件を次の様に設定した。駆動周波数f=3.7
5hz、パルス幅Pw=28μsec、駆動電圧Vf=
15V、高圧電圧のステップVaUP=1.0kV、高
圧電圧のスタート電圧と終了電圧S/E=1kV/3k
V、高圧電圧印加時間Ta=30min、除電作用時間
(Va=0V)Tb=15min、初期値Ie及びηか
らの変化率ΔIe=+10%、Δη=+50%とした。
First, the initial setting of S1 is performed by the computer 2
In the present embodiment, the driving conditions are set as follows from the method of increasing Va. Drive frequency f = 3.7
5hz, pulse width Pw = 28 μsec, drive voltage Vf =
15V, high voltage step VaUP = 1.0 kV, high voltage start voltage and end voltage S / E = 1 kV / 3 k
V, the high voltage application time Ta = 30 min, the neutralization action time (Va = 0 V) Tb = 15 min, the change rate ΔIe from the initial value Ie and η = + 10%, and Δη = + 50%.

【0073】第1の実施の形態においては、基板表面に
帯電する電位の除電作用を、高圧電圧を停止して素子駆
動を行うことで実現される。帯電状況を知る検知方法と
してはIf、Ieの両者を検知し効率η(η=Ie/I
f)を求めることと、Ieのみの変化率を求めることの
両方を行うこととしたが、Ie、ηのどちらかのみを求
めてもよい。
In the first embodiment, the action of removing the potential charged on the surface of the substrate is realized by stopping the high voltage and driving the element. As a method of detecting the charging status, both If and Ie are detected and the efficiency η (η = Ie / I
Although both f) and the rate of change of Ie alone are determined, only one of Ie and η may be determined.

【0074】本初期設定での駆動条件等の値は、エージ
ングを開始するにあたって駆動する負荷を最も軽い条件
から行うことを前提としたための設定値であって、本条
件の設定値に限定されるものではない。また、エージン
グ工程は、本設定値のみで終了ではなく初期設定で設定
された駆動条件が終了した後には再度条件を変更したエ
ージングが行われるものとされる。
The values of the driving conditions and the like in the initial setting are set values on the assumption that the driving load is started from the lightest condition when aging is started, and are limited to the setting values of the present conditions. Not something. In addition, the aging step is not completed only with the set value, but after the drive condition set in the initial setting is completed, aging with the changed condition is performed again.

【0075】次に、S2のエージング駆動について説明
する。S1で設定された条件をもとに素子駆動が開始さ
れる。駆動条件はコンピュータ2からコントローラ回路
3を通して、行方向配線側ドライバ6と列方向配線側ド
ライバ4に設定され、画像表示部1内の素子にVfなる
電圧が印加される。更に、高圧電源8に対して高圧電圧
の設定がなされエージング駆動が開始される。その際、
列方向配線ドライバ4には行方向配線の配線抵抗を考慮
した補正電圧も重畳される。本実施の形態ではVf=1
5VとしてVa=1.0kVが印加される。
Next, the aging drive in S2 will be described. Element driving is started based on the conditions set in S1. The driving conditions are set from the computer 2 through the controller circuit 3 to the row-direction wiring driver 6 and the column-direction wiring driver 4, and a voltage Vf is applied to the elements in the image display unit 1. Further, the high voltage is set for the high voltage power supply 8 and the aging drive is started. that time,
A correction voltage in consideration of the wiring resistance of the row wiring is also superimposed on the column wiring driver 4. In this embodiment, Vf = 1
Va = 1.0 kV is applied as 5V.

【0076】次に、S3のIf/Ie計測、ηの算出に
ついて説明する。エージング駆動が開始しされると、電
流検出回路5とアノード電流検出回路7によってIf、
Ifの検出がおこなわれ、その値をもとに効率ηの算出
が求められる。図3には、画像表示1のある任意の行方
向配線について、エージング時でのIf、Ieの変化を
代表値として示した。エージング駆動の開始時にはIf
1、Ie1なる値が求められ効率η1(Ie1/If
1)が算出される。計測はエージング駆動シーケンスが
実行されている間シーケンスプログラムで設定されたサ
ンプリング間隔で行われる。また、計測及び効率の算出
はエージング駆動される行方向配線のすべてにおいて行
われ、得られたデータはコンピュータ2内のメモリに順
次格納される。
Next, the If / Ie measurement in S3 and the calculation of η will be described. When the aging drive starts, If, If and A are detected by the current detection circuit 5 and the anode current detection circuit 7.
If is detected, and the efficiency η is calculated based on the value. FIG. 3 shows, as a representative value, changes in If and Ie during aging for an arbitrary row-direction wiring having the image display 1. At the start of aging drive, If
1 and Ie1 are obtained and the efficiency η1 (Ie1 / If
1) is calculated. The measurement is performed at a sampling interval set by the sequence program while the aging drive sequence is being executed. The measurement and the calculation of the efficiency are performed in all the aging-driven row-direction wirings, and the obtained data is sequentially stored in a memory in the computer 2.

【0077】次に、S4のIe、ηの許容値判定につい
て説明する。S4では行方向配線ごとに計測されたI
e、ηが、初期値設定S1で設定されている初期値Ie
及びηに対する変化率を許容値として、その許容値に対
しての比較判断を行うものである。具体的には、例え
ば、図3でVa=1kV時におけるIf、Ieの変化率
は、計測されたIf1、Ie1を初期値とし、S3のI
e、Ifの計測で得られたIe、ηをもとに、ΔIe=
Ie−Ie1/Ie、Δη=η−η1/ηの計算を行う
ことで変化率ΔIe、Δηが求められる。
Next, the determination of the allowable values of Ie and η in S4 will be described. In S4, I measured for each row-direction wiring
e and η are the initial values Ie set in the initial value setting S1.
And the change rate with respect to η is set as an allowable value, and a comparison is made with respect to the allowable value. Specifically, for example, the change rates of If and Ie at Va = 1 kV in FIG.
Based on Ie and η obtained by measuring e and If, ΔIe =
By calculating Ie−Ie1 / Ie and Δη = η−η1 / η, the change rates ΔIe and Δη are obtained.

【0078】初期値は、エージング駆動の開始時に測定
されるIe、ηや、シーケンスの中で設定駆動時Taが
終了し、次にエージングの負荷であるVaを高くしてエ
ージング駆動を行った場合に計測される最初のIe、η
が対象となる。また、除電を行うための除電時間Tbが
終了し新たにVaが印加された後の最初に計測されるI
e、ηも初期値の対象とされる。
The initial values are the values of Ie and η measured at the start of aging drive and the set drive time Ta in the sequence, and the aging drive is performed by increasing the aging load Va next. First Ie, η measured at
Is targeted. In addition, the neutralization time Tb for performing the static elimination ends, and I is measured first after the Va is newly applied.
e and η are also targets of the initial values.

【0079】次に、S5の駆動時間終了判断について説
明する。S5では設定されたVaの負荷に対して所定の
駆動時間Taが完了したかの判断がなされる。駆動時間
が終了した場合には、次のステップとしてVaUPを行
うシーケンスに移り、駆動時間であればS3に戻って引
き続き設定Vaでのエージングが継続される。
Next, the determination of the end of the driving time in S5 will be described. In S5, it is determined whether or not the predetermined driving time Ta has been completed for the set Va load. If the driving time has ended, the sequence proceeds to a sequence for performing VaUP as the next step. If the driving time has elapsed, the process returns to S3 and aging at the set Va is continued.

【0080】そして、S6のVaUP判断について説明
する。S6ではエージング負荷を設定駆動時間Ta終了
後にVaをあげていくかどうかの判断が行われる。
Next, the VaUP judgment in S6 will be described. In S6, it is determined whether or not to increase Va after the aging load ends the set driving time Ta.

【0081】初期値設定で設定されたVaのスタート電
圧と終了電圧から、本エージング駆動の終了かどうかの
決定がなされる。Va=3kvで駆動時間Taが終了し
た場合エージング工程の一つが終了する。逆に、Vaが
3kvまで印加されていない場合には、引き続きS7で
のVaUPが行われる。
From the start voltage and the end voltage of Va set in the initial value setting, it is determined whether or not the aging drive is to be ended. When the drive time Ta ends when Va = 3 kv, one of the aging processes ends. Conversely, when Va is not applied up to 3 kv, VaUP is continuously performed in S7.

【0082】次に、S7のVaUPについて説明する。
S7では、エージング負荷をあげていくための高圧電圧
Vaの再設定が行われる。Vaの設定は、設定時間Ta
が終了後、コンピュータ2及びコントロール回路3から
の高圧コントロール信号によって高圧電源8に次のVa
値が設定される。本実施の形態では高圧電圧Vaのステ
ップを1kvとしていることから、例えばT1のエージ
ングが終了した後、S6によってVa=2kvが設定さ
れる。
Next, VaUP in S7 will be described.
In S7, the high voltage Va for resetting the aging load is reset. Va is set at a set time Ta.
Is completed, the next Va is supplied to the high voltage power supply 8 by the high voltage control signal from the computer 2 and the control circuit 3.
The value is set. In the present embodiment, since the step of the high voltage Va is 1 kv, for example, after aging of T1 is completed, Va = 2 kv is set in S6.

【0083】次に、S4からの許容値判定から判定され
たS8のVa=0V(除電駆動)について説明する。前
述した様に、S4で許容値に対してIe、ηの変化率が
越えているか否かの判定を行うための説明として、図3
でのVa=2kV時でのIe、ηの変化率を用いる。V
a=2kV時ではVa印加後初期値Ie2、η2が計測
される。エージングのシーケンスが行われて行く中で、
T2なる時間において計測されたIe2’、η’が初期
値Ie2、η2から設定許容値の変化率ΔIe=+10
%、Δη=+50%以上変化していることが判定され
る。エージング工程においてはVa及びVf値を固定し
ておくことで本来はIeの値は一定となり、Ifに関し
ては緩やかに減少もしくはほとんど一定であることが実
験上確かめられている。
Next, a description will be given of Va = 0V (static elimination drive) in S8 determined from the allowable value determination from S4. As described above, in order to determine whether or not the rate of change of Ie, η exceeds the allowable value in S4, FIG.
Is used, the rate of change of Ie and η when Va = 2 kV is used. V
When a = 2 kV, the initial values Ie2 and η2 after the application of Va are measured. As the aging sequence goes on,
Ie2 ′, η ′ measured at the time T2 is the rate of change ΔIe = + 10 of the set allowable value from the initial values Ie2, η2.
%, Δη = + 50% or more. It has been experimentally confirmed that the value of Ie is originally fixed by fixing the Va and Vf values in the aging step, and that If is gradually reduced or almost constant.

【0084】従って、図3でのVa=2kvにおけるI
f、Ieの変化においては、IfがIf2からIf3に
かけてわずかに減少しているにも関わらず、Ie2から
Ie2’にかけて増加し、それによるηの増加がみられ
ている。よって、上記の減少は、前述したように、マト
リクス基板上に帯電した電荷による電位上昇とみられ除
電駆動を行うことが必要と判断される。以上よりS8で
はVa=0VとしてVfのみの素子駆動が設定時間Tb
の間行われる。ΔIe、ΔηはIf、Ieの相対的な変
化量を示すもので、画像表示装置1の行及び列方向配線
数に限定される値にはならない。
Therefore, I at Va = 2 kv in FIG.
Regarding the changes in f and Ie, although the value of If slightly decreases from If2 to If3, the value increases from Ie2 to Ie2 ′, thereby increasing η. Therefore, as described above, the decrease is considered to be an increase in potential due to charges charged on the matrix substrate, and it is determined that it is necessary to perform static elimination driving. As described above, in S8, assuming that Va = 0 V, the device driving with only Vf is performed for the set time Tb.
Done during ΔIe and Δη indicate the relative amounts of change of If and Ie, and are not limited to the numbers of wirings in the row and column directions of the image display device 1.

【0085】次に、S9のVaの再設定について説明す
る。除電駆動が終了した後、再度Vaの設定を行う。V
aの値は除電駆動と行うと判断された時のVaの値に再
設定される。そして、図3のTcおける時間だけエージ
ングが行なうためにS3に戻る。
Next, the resetting of Va in S9 will be described. After the neutralization drive is completed, Va is set again. V
The value of a is reset to the value of Va at the time when it is determined that the drive for static elimination is performed. Then, the process returns to S3 in order to perform aging for the time Tc in FIG.

【0086】Tcなる時間のエージングが終了した後、
次のステップとしてVa=3.0kvにおけるエージン
グをTaの時間行われる。以上のステップにより、Va
をアップさせた時のエージングシーケンスが完了する。
After the aging of the time Tc is completed,
As the next step, aging at Va = 3.0 kv is performed for Ta time. By the above steps, Va
The aging sequence when is raised is completed.

【0087】第1の実施の形態において、除電駆動は、
すべての行方向配線において対象となる。行方向配線D
x1からDxmのなかで一本でも設定された変化率をこ
えるものがあれば、除電駆動を行うものとする。また、
除電駆動時ではVfを固定して行っているが、除電効果
を促進させるためにVfをエージング駆動時よりあげて
行う方法もある。その場合のVf値は、エージングまで
の作製工程のなかで素子に印加されたmaxVf値より
以下の電圧で行うことが望ましい。
In the first embodiment, the static elimination drive
This applies to all row-directional wiring. Row direction wiring D
If any one of x1 to Dxm exceeds the set change rate, the static elimination drive is performed. Also,
Vf is fixed at the time of driving for static elimination, but there is also a method of increasing Vf at the time of aging driving to promote the static elimination effect. The Vf value in that case is desirably set at a voltage lower than the max Vf value applied to the element in the manufacturing process up to aging.

【0088】以上、画像表示部1の作製プロセスにおけ
るエージングの工程で、上記のステップでエージング駆
動を行うことで、基板表面上に帯電する電荷による電位
上昇をおさえ、真空放電を回避させることが可能となっ
た。それにより、プロセス中での点欠陥やライン欠陥の
発生を防ぐことが可能となり、素子保護の作用も期待で
きる。
As described above, in the aging step in the manufacturing process of the image display section 1, by performing the aging drive in the above steps, it is possible to suppress the potential rise due to the electric charges charged on the substrate surface and to avoid the vacuum discharge. It became. This makes it possible to prevent the occurrence of point defects and line defects during the process, and it is possible to expect an effect of protecting the element.

【0089】次に、本発明における第2の実施の形態に
ついて説明する。図5は、第2の実施の形態における画
像表示装置を示す模式図である。本実施の形態では、実
際に画像表示装置として駆動させた場合においての除電
駆動を行う時の方法を述べる。
Next, a second embodiment of the present invention will be described. FIG. 5 is a schematic diagram illustrating an image display device according to the second embodiment. In this embodiment, a method for performing static elimination driving when the image display apparatus is actually driven will be described.

【0090】まず、画像表示装置の説明として、画像表
示部1は第1の実施の形態と同じである。駆動方法とし
ては、走査方法を線順次とし、表示画像に階調をつける
ために、一水平走査時間(1H)内の電子放出期間を変
調信号の時間幅で制御することにより、蛍光体の発光総
量を制御し階調表現することを基本としている。
First, as an explanation of the image display device, the image display unit 1 is the same as that of the first embodiment. As a driving method, the scanning method is line-sequential, and in order to give a gradation to a display image, the emission period of the phosphor is controlled by controlling the electron emission period within one horizontal scanning time (1H) by the time width of the modulation signal. It is based on controlling the total amount and expressing gradation.

【0091】図5において、信号分離回路12はNTS
Cなどの映像信号から、水平同期信号、垂直同期信号、
ディジタル映像信号等を作製するための回路である。こ
の中には映像中間周波数回路、映像検波回路、同期分離
回路、ローパスフィルター、A/D変換回路、タイミン
グ制御回路等が含まれている。
In FIG. 5, the signal separation circuit 12 is an NTS
From video signals such as C, horizontal sync signal, vertical sync signal,
This is a circuit for producing digital video signals and the like. These include a video intermediate frequency circuit, a video detection circuit, a synchronization separation circuit, a low-pass filter, an A / D conversion circuit, a timing control circuit, and the like.

【0092】14は、画像表示部の行方向配線を駆動す
るための走査信号側ドライバであり、信号分離回路12
で分離作製された水平同期信号に基づいて、走査信号を
出力する回路である。
Reference numeral 14 denotes a scanning signal side driver for driving the row direction wiring of the image display unit.
Is a circuit for outputting a scanning signal based on the horizontal synchronizing signal separately manufactured in the above.

【0093】13は画像表示部の列方向を配線を駆動す
るための変調信号側ドライバであり、信号分離回路12
で分離作製された水平同期信号、垂直同期信号、ディジ
タル映像信号などから変調信号を出力する回路である。
Reference numeral 13 denotes a modulation signal side driver for driving the wiring in the column direction of the image display unit.
This is a circuit that outputs a modulation signal from a horizontal synchronization signal, a vertical synchronization signal, a digital video signal, and the like, which are separately manufactured in the above.

【0094】16は本画像表示装置の電源状態を検知す
る回路で、電源SWのON/OFFに応じた信号を出力
する。
A circuit 16 detects the power state of the image display apparatus, and outputs a signal corresponding to ON / OFF of the power switch.

【0095】更に、15はSWのOFF信号をもとに表
示装置の除電駆動を行うために信号をコントローラ11
に出力しているタイマ回路である。タイマ回路15から
の信号がアクティブ状態の時には、Va=0Vに対応し
た信号が出力されることとなる。また、7、8は第1の
実施の形態と同様に高圧電源8とアノード電流検出回路
7である。
Further, reference numeral 15 denotes a controller for controlling the display device based on the SW OFF signal.
This is the timer circuit that outputs to the timer. When the signal from the timer circuit 15 is in the active state, a signal corresponding to Va = 0 V is output. Reference numerals 7 and 8 denote a high-voltage power supply 8 and an anode current detection circuit 7 as in the first embodiment.

【0096】図10は、本発明の画像表示装置の画像表
示部を駆動する際に、行方向配線(すなわち走査信号を
供給する側の配線)、列方向配線(すなわち、変調信号
を供給する側の配線)の引き出し線に印加する電圧のタ
イミングチャートの一例を表している。
FIG. 10 shows a row-direction wiring (that is, a wiring for supplying a scanning signal) and a column-direction wiring (that is, a side for supplying a modulation signal) when driving the image display unit of the image display device of the present invention. 2 shows an example of a timing chart of a voltage applied to a lead line of the wiring of FIG.

【0097】同図のタイミングチャートは前記画像表示
装置のある行I、I+1、I+2を順々に駆動している
時のI、I+1、I+2行の行方向配線に印加している
電圧と、変調信号側である列方向配線J、J+1、J+
2列の列方向配線に印加している電圧を表した図であ
る。(必然的に1<I<M−2、1<JN−2、Mは行
方向配線本数、Nは列方向配線本数である)。同図で
は、ある1水平走査期間Kでは、I行目の表示、K+1
ではI+1行目の行を表示、K+2ではI+2行目の行
を表示している。
The timing chart of FIG. 13 shows the voltage applied to the row direction wirings of the I, I + 1, and I + 2 rows when the rows I, I + 1, and I + 2 of the image display device are sequentially driven, and the modulation. Column direction wirings J, J + 1, J + on the signal side
FIG. 9 is a diagram illustrating voltages applied to two columns of column direction wiring. (1 <I <M−2, 1 <JN−2, where M is the number of wirings in the row direction and N is the number of wirings in the column direction). In the figure, in one horizontal scanning period K, display of the I-th row, K + 1
Indicates the (I + 1) th row, and K + 2 indicates the (I + 2) th row.

【0098】線順次走査する際の走査側である行方向配
線は、1水平走査期間(以降1Hとする)ごとに順番に
選択され、選択された行の行方向配線には、1Hに相当
するパルス幅を持つ波高値−1/2Vf(Vfはここで
は駆動電圧であり、およそVf=2Vth)の走査信号
が順番に印加されていく。走査は全方向配線に付いて行
われた後は、又始めの行から順番に繰り返される。
The row direction wirings on the scanning side in line-sequential scanning are sequentially selected every one horizontal scanning period (hereinafter referred to as 1H), and the row direction wirings of the selected row correspond to 1H. Scan signals having a pulse height of -1/2 Vf (Vf is a drive voltage in this case, approximately Vf = 2 Vth) are sequentially applied. After the scanning is performed on the omnidirectional wiring, the scanning is repeated from the first row again.

【0099】列方向配線には、行方向配線に印加する走
査信号と同期して、選択された行に表示する映像信号に
対応した1/2Vfの波高値を有する。変調信号が全列
方向配線に印加される。
The column wiring has a peak value of 1/2 Vf corresponding to the video signal displayed on the selected row in synchronization with the scanning signal applied to the row wiring. The modulation signal is applied to all the column wirings.

【0100】変調信号は、操作信号の立ち上がりに同期
して立ち上がり、映像信号に対応した時間だけ波高値1
/2Vfの状態を維持した後立ち上がる(以後、変調信
号が立ち上がってから、次に立ち上がるまでの期間を単
に変調信号のパルス幅と呼ぶ。)。
The modulation signal rises in synchronization with the rise of the operation signal, and has a peak value of 1 for a time corresponding to the video signal.
The voltage rises after maintaining the state of / 2 Vf (hereinafter, the period from the rise of the modulation signal to the next rise is simply referred to as the pulse width of the modulation signal).

【0101】変調信号のパルス幅は、選択された行に表
示する映像信号のRGBの3色に分解した時のそれぞれ
の輝度に対応しているが、実際には高品位な画像を表示
するためにさまざまな補正をかけるため単純な比例関係
ではない。このように、電圧印加することにより、選択
された行の表面伝導放出型素子には、変調信号のパルス
幅だけ駆動電圧Vfが印加される。表面伝導放出型素子
の放出電流IeはVfに対して上述したような明確な閾
値特性をもっているため、この結果として選択された行
には、所望の映像信号に対応した画像が表示される。さ
らに、線順次に操作を行っていくことにより画像表示部
内の全表面伝導型放出素子にわたって画像の表示が行わ
れる。
The pulse width of the modulation signal corresponds to the luminance of the video signal displayed on the selected row when the video signal is separated into three colors of RGB. However, in actuality, it is necessary to display a high-quality image. It is not a simple proportional relationship because it applies various corrections to. As described above, by applying the voltage, the drive voltage Vf is applied to the surface conduction emission type elements in the selected row by the pulse width of the modulation signal. Since the emission current Ie of the surface conduction emission type element has the above-mentioned clear threshold characteristic with respect to Vf, an image corresponding to a desired video signal is displayed on the selected row as a result. Further, by performing operations in a line-sequential manner, an image is displayed over all the surface conduction electron-emitting devices in the image display unit.

【0102】次に、第2の実施の形態の除電作用につい
て説明する。画像表示装置においての除電駆動を行う方
法としては、第1の実施の形態のように画像表示中に例
えば、Ieの変化率を検知してVaをある時間停止して
おくことは画像表示装置として不可能である。そのため
電源状態の変化を検知するためのSWのON/OFF検
知回路16を設けて、画像表示装置のSWがOFFされ
たことを検知しその信号をタイマ回路15に出力する。
タイマ回路15はSW信号のOFFを認識しコントロー
ル回路11に除電駆動を行うためのVa=0V指示信号
を一定時間出力する。そしてコントロール回路11は、
タイマ回路15の信号をもとに、高圧コントロール信号
によって高圧電源8のVa制御を0Vに設定する。
Next, the static elimination action of the second embodiment will be described. As a method of performing the static elimination drive in the image display device, for example, detecting the rate of change of Ie and stopping Va for a certain time during image display as in the first embodiment can be performed by the image display device. Impossible. For this purpose, a switch ON / OFF detection circuit 16 for detecting a change in the power supply state is provided to detect that the switch of the image display device has been turned OFF, and output a signal to the timer circuit 15.
The timer circuit 15 recognizes that the SW signal is OFF, and outputs a Va = 0V instruction signal for performing the static elimination driving to the control circuit 11 for a predetermined time. And the control circuit 11
Based on the signal of the timer circuit 15, the Va control of the high voltage power supply 8 is set to 0V by the high voltage control signal.

【0103】図6に上記の制御に対応したタイミングチ
ャートを示した。まず、画像表示装置がT1なる時間に
おいてSWがOFFされた場合には、SWのON/OF
F検知回路よりOFFのロジックレベルの信号が出力さ
れる。タイマ回路15は、OFF時での信号の変化、例
えば本実施の形態ではH→Lへの信号の立ち下がりをと
らえ、タイマカウンタを作動させる。
FIG. 6 shows a timing chart corresponding to the above control. First, when the SW is turned off at the time T1 of the image display device, the SW is turned on / off.
An OFF logic level signal is output from the F detection circuit. The timer circuit 15 activates the timer counter by catching a change in the signal at the time of OFF, for example, a fall of the signal from H to L in the present embodiment.

【0104】タイマカウンタは、タイマ回路内部で設定
されたカウンタ回路によって決定されコントローラ回路
11に対してVa=0に対応したロジック信号(本実施
の形態ではL→Hレベル)をTaなる時間だけ出力す
る。コントローラ回路11はタイマ回路13の信号の変
化をとらえ、除電駆動を開始する。
The timer counter outputs a logic signal (L → H level in this embodiment) determined by the counter circuit set in the timer circuit and corresponding to Va = 0 to the controller circuit 11 for a time period Ta. I do. The controller circuit 11 detects a change in the signal of the timer circuit 13 and starts the charge elimination drive.

【0105】除電駆動は、Taの間行われ、コントロー
ル回路11から高圧コントロール信号Va=0の設定が
高圧電源8に対してなされ、一方素子駆動のみを行うた
めに走査側ドライバ14と変調信号側ドライバ13はそ
のまま駆動される。そして、タイマカウンタによりTa
の時間が終了する場合には、タイマカウンタの出力信号
はH→Lに変化され、コントローラ回路11はその信号
の変化をとらえることで除電駆動の解除を行い素子駆動
も停止される。
The static elimination drive is performed during Ta, and the high-voltage control signal Va = 0 is set from the control circuit 11 to the high-voltage power supply 8. On the other hand, the scanning driver 14 and the modulation signal The driver 13 is driven as it is. Then, the timer counter determines that Ta
When the period of time has expired, the output signal of the timer counter is changed from H to L, and the controller circuit 11 releases the static elimination drive by catching the change of the signal and stops the element driving.

【0106】以上の制御では、アノード電流検出回路7
からのアノード電流Ieの検出を行わずに除電駆動を行
ったが、アノード電流値Ieの値を取り込んで除電駆動
を行ってもよい。具体的には、例えばTaなる時間のタ
イマカウンタの信号が出力された時点で、コントローラ
回路11がアノード電流Ieの値を検知し、その値に対
して除電駆動を行うかどうかの判断をしてもよい。
In the above control, the anode current detection circuit 7
Although the static elimination drive is performed without detecting the anode current Ie from the device, the static elimination drive may be performed by taking in the value of the anode current value Ie. Specifically, for example, when a timer counter signal for a time Ta is output, the controller circuit 11 detects the value of the anode current Ie and determines whether or not to perform the static elimination drive on the detected value. Is also good.

【0107】判断方法としては、コンパレータ回路等を
用いてIeとの比較を行い、コンパレータ回路に設定さ
れた設定Ie値以上のIeであれば除電駆動を行うもの
とする。そして、Ta時間内でIeが設定値以下になれ
ばその時点で除電駆動は完了する。
As a determination method, comparison with Ie is performed by using a comparator circuit or the like, and if Ie is equal to or more than the set Ie value set in the comparator circuit, static elimination driving is performed. Then, if Ie becomes equal to or less than the set value within the Ta time, the neutralization drive is completed at that time.

【0108】また、Taの時間が経過してもIeの値が
設定値以上であれば引き続き除電駆動を継続する。この
場合、アノード電流Ieは、電気的な信号として変換さ
れて(アナログ信号または、ADコンバータを通しての
デジタル信号)コンパレータ回路に入力される。更に、
コンパレータ回路で設定される設定Ie値は、画像表示
装置で表示駆動される時に印加されるVaの値に応じて
変更される。
If the value of Ie is equal to or greater than the set value even after the elapse of the time Ta, the static elimination drive is continued. In this case, the anode current Ie is converted as an electrical signal (an analog signal or a digital signal through an AD converter) and input to the comparator circuit. Furthermore,
The set Ie value set by the comparator circuit is changed according to the value of Va applied when the display is driven by the image display device.

【0109】更に、別の方法としては、SWの状態時間
に応じてTaの時間設定を行ってもよい。その場合に
は、タイマ回路13がSWのON/OFF検知回路16
からの信号をもとにON時間の計測する。画像表示装置
のON時間が短い場合にはTaの時間を短くし、ON時
間が長い場合はTaを長くする。また、この時にもアノ
ード電流Ieを検知して前述したようなコンパレート回
路を用いた制御を行ってもよい。それにより画像表示の
駆動時間に応じた除電駆動を行うことが可能である。
Further, as another method, the time of Ta may be set according to the state time of SW. In that case, the timer circuit 13 sets the SW ON / OFF detection circuit 16
The ON time is measured based on the signal from. If the ON time of the image display device is short, the time of Ta is shortened, and if the ON time is long, Ta is lengthened. Also at this time, the anode current Ie may be detected and control using the above-described comparator circuit may be performed. Thus, it is possible to perform the charge elimination drive according to the image display drive time.

【0110】更に、別の方法として、コントローラ内部
にCPUあるいはシーケンサ等を備え、シーケンス処理
によって除電駆動を行ってもよい。図7に、シーケンス
で行う場合のフローチャートを示したので簡単に説明す
る。S10によってSWのON/OFF状態の判定がさ
れる。SWがOFF状態えあればS11でアノード電流
Ieの値を検知して除電駆動が必要か否かの判断がされ
る、許容値以上であればS12に進む。次に、除電駆動
を行う場合にはS12でのタイマの設定を行う。除電時
間は前述したTaの時間に相当する。
As another method, a CPU or a sequencer may be provided in the controller, and the static elimination drive may be performed by a sequence process. FIG. 7 shows a flowchart in the case of performing the operation in a sequence, and will be briefly described. At S10, the ON / OFF state of the SW is determined. If the SW is in the OFF state, the value of the anode current Ie is detected in S11 to determine whether or not the drive for static elimination is necessary. Next, when performing static elimination driving, the timer is set in S12. The static elimination time corresponds to the Ta time described above.

【0111】次に、S13で除電駆動を行う。除電駆動
はVa=0V、素子駆動ONの状態としてS12で設定
された時間だけ除電を行う。除電駆動がS14で完了し
たことが判断されると、S15で再度Ieの値を検知し
除電駆動の停止かどうかの判断がおこなわれる。そして
除電駆動停止の場合にはS16で素子駆動がOFFされ
る。
Next, in step S13, a charge elimination drive is performed. In the static elimination drive, the static elimination is performed for the time set in S12 with Va = 0V and the element drive ON. When it is determined that the charge elimination drive has been completed in S14, the value of Ie is detected again in S15, and it is determined whether or not the charge elimination drive is stopped. Then, in the case of stopping the static elimination driving, the element driving is turned off in S16.

【0112】以上、第2の実施の形態ではSWのON/
OFF信号を検知し除電駆動の制御を可能とした。本実
施の形態によって、画像表示装置の表示時間に応じて除
電駆動を行うことができ除電効果も向上し、真空放電の
要因の一つである表面電位上昇をふせぎ表示装置の信頼
性も向上した。
As described above, in the second embodiment, the ON /
Detecting the OFF signal enables the control of the static elimination drive. According to this embodiment, static elimination drive can be performed in accordance with the display time of the image display device, the static elimination effect is improved, and the reliability of the display device is improved by preventing surface potential increase, which is one of the causes of vacuum discharge. .

【0113】また、短時間の間でSWのON/OFFが
繰り返される場合(例えばTVからゲームに切り替える
時)などにも本実施例2の方法によって除電駆動が可能
である。
Further, even when the ON / OFF of the SW is repeated within a short time (for example, when switching from a TV to a game), the static elimination drive can be performed by the method of the second embodiment.

【0114】次に、本発明における第3の実施の形態に
ついて説明する。本実施の形態は、除電駆動を画像表示
中にも行う様にしている。画像表示回路の構成及び、画
像表示の制御回路等はすべて第2の実施の形態と同じで
あることから説明は省略する。
Next, a third embodiment of the present invention will be described. In the present embodiment, the charge removal drive is performed even during image display. Since the configuration of the image display circuit, the control circuit for image display, and the like are all the same as in the second embodiment, the description is omitted.

【0115】第3の実施の形態3の制御方法としては、
アノード電流検出回路7によって検知されたIeの値
が、設定値Ieをこえた場合にタイマ回路によって除電
駆動を行う時間Taが設定される。設定されたTaの信
号の開始から、水平同期信号に同期させて数フレームに
1回の割合でVa=0の高圧コントロール信号が出力さ
れ除電を行うものである。図8にそのタイミングチャー
トを示したので具体的に説明する。
As a control method of the third embodiment,
When the value of Ie detected by the anode current detection circuit 7 exceeds the set value Ie, a time Ta for performing the charge removal drive is set by the timer circuit. From the start of the set Ta signal, a high-voltage control signal of Va = 0 is output once every several frames in synchronization with the horizontal synchronizing signal to perform static elimination. FIG. 8 shows a timing chart thereof, which will be specifically described.

【0116】まず、アノード電流検出回路7より常時ア
ノード電流Ieがコントローラ回路11に取り込まれ
る。コントローラ回路11内では、第2の実施の形態と
同様にコンパレータ回路が用いられ、設定値Ieに対し
て、検出されたIeが設定値以上の場合には、コンパレ
ータ回路からコントローラ回路11を通してタイマ回路
15にその信号が入力される。
First, the anode current Ie is always taken into the controller circuit 11 from the anode current detection circuit 7. In the controller circuit 11, a comparator circuit is used as in the second embodiment. If the detected Ie is equal to or greater than the set value Ie, the comparator circuit outputs a timer circuit through the controller circuit 11. The signal is input to 15.

【0117】タイマ回路15は入力された信号を検知す
ることで、タイマ信号Taを出力する。Taの出力方法
は第2の実施の形態と同様である。タイマ信号Taが出
力されると、コントローラ回路11ではその信号の変化
(L→H)をとらえて、水平同期信号と同期をとりなが
らVa=0の信号を出力する。
The timer circuit 15 outputs a timer signal Ta by detecting the input signal. The method of outputting Ta is the same as in the second embodiment. When the timer signal Ta is output, the controller circuit 11 detects a change (L → H) of the signal and outputs a signal of Va = 0 while synchronizing with the horizontal synchronizing signal.

【0118】水平同期信号は、NTSC信号である場合
には60Hzの周期で同期信号が出力されることから、
例えば第3の実施の形態では水平同期信号をカウントす
るカウンタと、Taの信号と水平同期信号との同期をと
る同期回路によって、2フィールド(1フレーム)に1
回の割合でVa=0Vの信号を高圧電源8に対して出力
されるされるように上記カウンタの設定を行うようにし
ている。それによって、高圧電源8への制御は約16m
sec間Va=0Vとなり、素子駆動のみを行う除電駆
動の期間が1フレームに1回存在することになる。
When the horizontal synchronizing signal is an NTSC signal, the synchronizing signal is output at a cycle of 60 Hz.
For example, in the third embodiment, a counter for counting the horizontal synchronizing signal and a synchronizing circuit for synchronizing the Ta signal and the horizontal synchronizing signal make one counter for two fields (one frame).
The counter is set so that a signal of Va = 0 V is output to the high-voltage power supply 8 at a rate of the number of times. Thereby, control to the high voltage power supply 8 is about 16 m.
Va = 0 V during the second, and the period of the charge elimination driving in which only the element driving is performed exists once in one frame.

【0119】以上の様な制御を行うことで、画像表示中
においても表示装置への除電駆動が実現できる。また除
電駆動の設定に関しては水平同期信号をカウントするカ
ウンタの設定値を変えることで可能である。本実施の形
態で設定した除電駆動周期によって画像の表示に対して
フリッカ等の影響がある場合には、カウンタの設定値を
増やして除電駆動周期を長くしてもよい。その場合に
は、Taの設定時間も長くしたほうがよい。
By performing the above-described control, it is possible to realize the drive for removing electricity from the display device even during image display. The setting of the charge elimination drive can be made by changing the set value of the counter that counts the horizontal synchronization signal. When flickering or the like affects the display of an image due to the static elimination drive cycle set in the present embodiment, the counter setting value may be increased to lengthen the static elimination drive cycle. In that case, it is better to increase the set time of Ta.

【0120】更に第3の実施の形態においても、Ieの
値を検知し、設定されているTaの時間内にIeの値が
設定Ie以下になった場合には、除電駆動を解除するこ
とも可能である、又Taの時間が終了してもIeの値が
設定Ie値以上の場合には引き続き除電駆動を継続す
る。
Further, also in the third embodiment, the value of Ie is detected, and if the value of Ie becomes equal to or less than the set value Ie within the set time Ta, the charge elimination drive may be canceled. If the value of Ie is equal to or greater than the set value of Ie even after the end of the Ta period, the drive for static elimination is continued.

【0121】更に、第2の実施の形態と同様に別の方法
として、コントローラ内部にCPUあるいはシーケンサ
等を備え、シーケンス処理によって除電駆動を行っても
よい。図9にシーケンス処理で行なった場合でのフロー
チャートを示し、そのフローを簡単に説明する。
Further, as another method similar to the second embodiment, a CPU or a sequencer may be provided in the controller, and the static elimination drive may be performed by a sequence process. FIG. 9 shows a flowchart in a case where the sequence processing is performed, and the flow will be briefly described.

【0122】まず、S17でアノード電流Ieの判断が
行われ、設定Ie値以上である場合には、S18で除電
駆動のタイマ設定Taがおこなわれる。次にS19で水
平同期信号から予め設定されているカウント値をもとに
して所定の水平同期信号をカウントした後、S20にて
Va=0で素子駆動のみの除電駆動を行う。除電駆動制
御は前述した制御と同じである。
First, in step S17, the anode current Ie is determined. If the anode current Ie is equal to or greater than the set Ie value, in step S18, a timer setting Ta for static elimination driving is performed. Next, in step S19, a predetermined horizontal synchronization signal is counted from the horizontal synchronization signal based on a preset count value, and then in step S20, static elimination driving is performed with Va = 0 only for element driving. The static elimination drive control is the same as the control described above.

【0123】次にS21で設定時間Taが終了したかの
判断がなされる。設定時間が終了のであればS22で再
度アノード電流Ieの検知を行い、設定値以下であれば
S23でVaを所定の電圧で設定し、水平同期カウンタ
をディセーブル状態にして、通常の画像表示駆動を行
い。Ieの値が設定以上で除電駆動が必要であれば設定
値以下になるまで引き続き除電駆動が継続される。
Next, it is determined at S21 whether the set time Ta has expired. If the set time has expired, the anode current Ie is detected again in S22. If the set time is less than the set value, Va is set at a predetermined voltage in S23, the horizontal synchronization counter is disabled, and normal image display driving is performed. Do. If the value of Ie is equal to or higher than the set value and the charge elimination drive is necessary, the charge elimination drive is continued until the value becomes equal to or less than the set value.

【0124】以上、第3の実施の形態では、画像表示中
においても除電駆動を行うことを可能とし、第2の実施
の形態と同様に真空放電の要因の一つである表面電位上
昇をふせぎ表示装置の信頼性も向上した。
As described above, in the third embodiment, it is possible to perform the static elimination drive even during the image display, and to suppress the surface potential rise which is one of the factors of the vacuum discharge as in the second embodiment. The reliability of the display device has also been improved.

【0125】[0125]

【発明の効果】以上説明したように、本発明によれば、
表面伝導型電子放出素子を用いた画像表示装置を作製す
る工程、及び画像表示装置として表示する場合に問題で
あった基板表面上に帯電する電位の上昇による真空放電
や、製造プロセス中での画像表示装置の製造工程での歩
留まり低減という課題に対しても解決できる。
As described above, according to the present invention,
Process of manufacturing an image display device using surface conduction electron-emitting devices, and vacuum discharge due to an increase in potential charged on the substrate surface, which was a problem when displaying as an image display device, and images during the manufacturing process It is possible to solve the problem of reducing the yield in the manufacturing process of the display device.

【0126】すなわち除電作用を行うことによって真空
放電の低減が達成でき、製造プロセス中での素子破壊に
よる点欠陥やライン欠陥の発生を抑えることが可能とな
る。それにより、信頼性の高いプロセスの確立が可能と
なった。
That is, by performing the charge eliminating operation, a reduction in vacuum discharge can be achieved, and the occurrence of point defects and line defects due to device destruction during the manufacturing process can be suppressed. This has made it possible to establish a highly reliable process.

【0127】また、画像表示装置にも本発明の手法をも
ちいることで、素子の寿命等も伸ばすことができ安定し
た画像表示を行うことができる。
Also, by using the method of the present invention for an image display device, the life of the element can be extended, and a stable image display can be performed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を説明するための表面電位の変化を示す
図である。
FIG. 1 is a diagram showing a change in surface potential for explaining the present invention.

【図2】第1の実施の形態におけるエージング駆動装置
を示す模式図である。
FIG. 2 is a schematic diagram showing an aging drive device according to the first embodiment.

【図3】第1の実施の形態におけるエージング時のIf
/Ie変化を示す図である。
FIG. 3 is a diagram illustrating If during aging according to the first embodiment.
It is a figure which shows / Ie change.

【図4】第1の実施の形態におけるエージング時の除電
駆動の工程を示す図である。
FIG. 4 is a diagram illustrating a process of a charge elimination drive during aging according to the first embodiment.

【図5】第2の実施の形態におけるを画像表示装置の駆
動回路を示す模式図である。
FIG. 5 is a schematic diagram illustrating a drive circuit of an image display device according to a second embodiment.

【図6】第2の実施の形態における除電駆動を行う時の
タイミングチャートを示す図である。
FIG. 6 is a diagram showing a timing chart when performing static elimination drive in the second embodiment.

【図7】第2の実施の形態における除電駆動を行う時の
工程を示す図である。
FIG. 7 is a diagram showing a process when performing a charge elimination drive according to the second embodiment.

【図8】第3の実施の形態における除電駆動を行う時の
タイミングチャートを示す図である。
FIG. 8 is a diagram illustrating a timing chart when performing static elimination driving in the third embodiment.

【図9】第3の実施の形態における除電駆動を行う時の
工程を示す図である。のフローチャート図
FIG. 9 is a diagram illustrating a process when performing a charge elimination drive according to the third embodiment. Flowchart diagram

【図10】第1の実施の形態における駆動タイミングチ
ャートを示す図である。
FIG. 10 is a diagram showing a drive timing chart in the first embodiment.

【図11】従来の表面伝導型電子放出素子の一構成例を
示す模式図である。
FIG. 11 is a schematic diagram showing one configuration example of a conventional surface conduction electron-emitting device.

【図12】従来のFE型素子の一構成例を示す模式図で
ある。
FIG. 12 is a schematic view showing one configuration example of a conventional FE element.

【図13】従来のMIM型素子の一構成例を示す模式図
である。
FIG. 13 is a schematic view showing a configuration example of a conventional MIM element.

【図14】従来の平面型の画像表示装置の一構成例を示
す模式図である。
FIG. 14 is a schematic diagram illustrating an example of a configuration of a conventional flat panel image display device.

【図15】平面型画像表示装置での高圧に対する放電回
数を示す図である。
FIG. 15 is a diagram showing the number of discharges with respect to a high voltage in the flat panel display.

【図16】平面型画像表示の表面電位状態を説明するた
めの模式図、及び等価回路を示す模式図である。
16A and 16B are a schematic diagram illustrating a surface potential state of a flat image display and a schematic diagram illustrating an equivalent circuit.

【図17】平面型画像表示装置での表示駆動時における
表面電位を示す図である。
FIG. 17 is a diagram showing a surface potential at the time of display driving in the flat panel display.

【図18】平面型画像表示装置の作製方法の一例を示し
た工程図である。
FIG. 18 is a process chart showing an example of a method for manufacturing a flat panel image display device.

【符号の説明】[Explanation of symbols]

1 画像表示部 2 コンピュータ 3 コントローラ回路 4 列方向配線側ドライバ 5 電流検出回路 6 行方向配線側ドライバ 7 アノード電流検出回路 8 高圧電源 9 行方向電源 10 列方向電源 11 コントロール回路 12 信号分離回路 13 変調信号側ドライバ 14 走査信号側ドライバ 15 タイマ回路 16 SWのON/OFF検知回路 17 列方向電源 18 行方向電源 DESCRIPTION OF SYMBOLS 1 Image display part 2 Computer 3 Controller circuit 4 Column direction wiring side driver 5 Current detection circuit 6 Row direction wiring side driver 7 Anode current detection circuit 8 High voltage power supply 9 Row direction power supply 10 Column direction power supply 11 Control circuit 12 Signal separation circuit 13 Modulation Signal side driver 14 Scanning signal side driver 15 Timer circuit 16 SW ON / OFF detection circuit 17 Column power supply 18 Row power supply

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 m×n個の表面伝導型電子放出素子が、
行方向、列方向配線により単純マトリクス構造に接続さ
れた素子基板と、素子基板に対向する位置に各電子放出
素子に対向する蛍光体と、アノード電極を平面状に配列
した蛍光板とを有する画像表示装置の製造方法におい
て、 前記素子基板上の表面電位の変化を判断するための検知
手段を有し、該検知手段により素子基板上の表面電荷を
除電する駆動を行うことを特徴とする画像表示装置の製
造方法。
1. The method of claim 1, wherein m × n surface conduction electron-emitting devices are:
Image display having an element substrate connected in a simple matrix structure by row and column wiring, a phosphor facing each electron-emitting device at a position facing the element substrate, and a phosphor plate having anode electrodes arranged in a plane. An image display apparatus, comprising: a detection method for determining a change in a surface potential on the element substrate; and a drive for removing the surface charge on the element substrate by the detection means. Manufacturing method.
【請求項2】 前記除電駆動は、前記アノード電極に印
加される高圧電源の高圧印加を停止し、前記表面伝導型
電子放出素子のみの駆動を行うことを特徴とする請求項
1に記載の画像表示装置の製造方法。
2. The image according to claim 1, wherein in the charge elimination driving, application of a high voltage from a high voltage power supply applied to the anode electrode is stopped, and only the surface conduction electron-emitting device is driven. A method for manufacturing a display device.
【請求項3】 前記検知手段は、前記高電圧からアノー
ド電極に流れるアノード電流と、前記マトリクス素子基
板の行方向配線上に流れる行方向電流値を検知すること
を特徴とする請求項1または2に記載の画像表示装置の
製造方法。
3. The device according to claim 1, wherein the detecting means detects an anode current flowing from the high voltage to an anode electrode and a row direction current value flowing on a row direction wiring of the matrix element substrate. 3. The method for manufacturing an image display device according to 1.
【請求項4】 前記除電駆動は、前記アノード電流、も
しくはアノード電流と行方向電流との両方で、通電時間
から各電流値の変化量をもとに行われることを特徴とす
る請求項1〜3に記載の画像表示装置の製造方法。
4. The charge removing drive according to claim 1, wherein the anode current or both the anode current and the row direction current are performed based on a change amount of each current value from a conduction time. 3. The method for manufacturing an image display device according to item 3.
【請求項5】 m×n個の表面伝導型電子放出素子が、
行方向、列方向配線により単純マトリクス構造に接続さ
れた素子基板と、素子基板に対向する位置に各電子放出
素子に対向する蛍光体と、アノード電極を平面状に配列
した蛍光板とを有する画像表示装置において、 前記素子基板上の表面電位の変化を判断するための検知
手段を有し、該検知手段により素子基板上の表面電荷を
除電する駆動を行うことを特徴とする画像表示装置。
5. m × n surface conduction electron-emitting devices,
Image display having an element substrate connected in a simple matrix structure by row and column wiring, a phosphor facing each electron-emitting device at a position facing the element substrate, and a phosphor plate having anode electrodes arranged in a plane. An image display apparatus, comprising: a detection unit for determining a change in a surface potential on the element substrate; and a drive for removing a surface charge on the element substrate by the detection unit.
【請求項6】 前記除電駆動は、前記アノード電極に印
加される高圧電源の高圧印加を停止し、前記表面伝導型
放出素子のみの駆動を行うことを特徴とする請求項5に
記載の画像表示装置。
6. The image display according to claim 5, wherein in the neutralization driving, application of a high voltage from a high-voltage power supply applied to the anode electrode is stopped, and only the surface conduction electron-emitting device is driven. apparatus.
【請求項7】 前記検知手段は、前記高電圧からアノー
ド電極に流れるアノード電流を検知することを特徴とす
る請求項5または6に記載の画像表示装置。
7. The image display device according to claim 5, wherein the detection unit detects an anode current flowing from the high voltage to an anode electrode.
【請求項8】 前記除電駆動は、画像表示装置の電源状
態の変化を検知する手段と、前記アノード電流値の変化
量をもとに行われることを特徴とする請求項5〜7のい
ずれかに記載の画像表示装置。
8. The image forming apparatus according to claim 5, wherein the static elimination driving is performed based on a unit that detects a change in a power supply state of the image display device and a change amount of the anode current value. An image display device according to claim 1.
【請求項9】 前記除電駆動は、画像表示装置の水平同
期信号に同期して行われることを特徴とする請求項5〜
8のいずれかに記載の画像表示装置。
9. The image forming apparatus according to claim 5, wherein the charge elimination driving is performed in synchronization with a horizontal synchronization signal of the image display device.
9. The image display device according to any one of 8.
JP5379499A 1999-03-02 1999-03-02 Image display device, and its manufacture Withdrawn JP2000251738A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5379499A JP2000251738A (en) 1999-03-02 1999-03-02 Image display device, and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5379499A JP2000251738A (en) 1999-03-02 1999-03-02 Image display device, and its manufacture

Publications (1)

Publication Number Publication Date
JP2000251738A true JP2000251738A (en) 2000-09-14

Family

ID=12952736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5379499A Withdrawn JP2000251738A (en) 1999-03-02 1999-03-02 Image display device, and its manufacture

Country Status (1)

Country Link
JP (1) JP2000251738A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474277B1 (en) * 2002-10-29 2005-03-10 엘지전자 주식회사 Apparatus and method for driving aging of field emission display
KR100474276B1 (en) * 2002-10-29 2005-03-10 엘지전자 주식회사 Apparatus and method for driving aging of field emission display
JP2008232679A (en) * 2007-03-19 2008-10-02 Nidec-Read Corp Insulation inspection device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474277B1 (en) * 2002-10-29 2005-03-10 엘지전자 주식회사 Apparatus and method for driving aging of field emission display
KR100474276B1 (en) * 2002-10-29 2005-03-10 엘지전자 주식회사 Apparatus and method for driving aging of field emission display
JP2008232679A (en) * 2007-03-19 2008-10-02 Nidec-Read Corp Insulation inspection device

Similar Documents

Publication Publication Date Title
US6707437B1 (en) Image display apparatus and control method thereof
JP3230735B2 (en) Image forming apparatus and driving method thereof
JP3187367B2 (en) Electronic device and image forming apparatus using the same
JP3195290B2 (en) Image forming device
JP3747142B2 (en) Image display device
US6307325B1 (en) Procedures and apparatus for turning-on and turning-off elements within a field emission display device
US6847337B2 (en) Driving apparatus and driving method for an electron source and driving method for an image-forming apparatus
JP3466870B2 (en) Method of manufacturing image forming apparatus
JP2000251738A (en) Image display device, and its manufacture
JP3728055B2 (en) Image forming apparatus and driving method thereof
JP2003036049A (en) Apparatus and method for displaying image
JP2000235831A (en) Electron beam generating device and image forming device
US7358933B2 (en) Electron emission display and driving method thereof
KR100329777B1 (en) Method for driving plasma display panel in address period
KR100448478B1 (en) Metal-Insulator-Metal Field Emission Display and Driving Method Thereof
JP3805354B2 (en) Image forming apparatus
US20040207576A1 (en) Spacer discharging apparatus and method of field emission display
JP2000251709A (en) Image forming device
JP2001324957A (en) Electron source and method for driving picture display device
JP2000250458A (en) Image forming device and its driving method
JP2000243319A (en) Image forming device
JP2000250464A (en) Image forming device
JP2001282178A (en) Image forming device
JP2000243330A (en) Image forming device
JPH10283958A (en) Electron tube and image display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509