JP2000250481A - プラズマ表示パネルの駆動方法 - Google Patents
プラズマ表示パネルの駆動方法Info
- Publication number
- JP2000250481A JP2000250481A JP2000047150A JP2000047150A JP2000250481A JP 2000250481 A JP2000250481 A JP 2000250481A JP 2000047150 A JP2000047150 A JP 2000047150A JP 2000047150 A JP2000047150 A JP 2000047150A JP 2000250481 A JP2000250481 A JP 2000250481A
- Authority
- JP
- Japan
- Prior art keywords
- electrode lines
- numbered
- common electrode
- odd
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【課題】 電磁障害波の発生量が低減可能なプラズマ表
示パネルの駆動方法を提供する。 【解決手段】 以前のサブフィールドから残余壁電荷を
消去させるリセット段階と、選択された画素領域で壁電
荷を形成させるアドレス段階と、相互平行に配列された
走査電極ライン及び共通電極ラインに交流パルスを印加
して、アドレス段階で壁電荷が形成された画素から光が
発生されるようにする維持放電段階とが単位サブフィー
ルドで順次行われるようにするプラズマ表示パネルの駆
動方法であって、維持放電段階において、（ａ）走査電
極ラインのうち偶数番目のラインに１パルスを印加する
と同時に、共通電極ラインのうち奇数番目のラインに１
パルスを印加する段階と、（ｂ）走査電極ラインのうち
奇数番目のラインに１パルスを印加すると同時に、共通
電極ラインのうち偶数番目のラインに１パルスを印加す
る段階と、（ｃ）段階（ａ）及び段階（ｂ）を繰り返し
て行う段階とが含まれる。
示パネルの駆動方法を提供する。 【解決手段】 以前のサブフィールドから残余壁電荷を
消去させるリセット段階と、選択された画素領域で壁電
荷を形成させるアドレス段階と、相互平行に配列された
走査電極ライン及び共通電極ラインに交流パルスを印加
して、アドレス段階で壁電荷が形成された画素から光が
発生されるようにする維持放電段階とが単位サブフィー
ルドで順次行われるようにするプラズマ表示パネルの駆
動方法であって、維持放電段階において、（ａ）走査電
極ラインのうち偶数番目のラインに１パルスを印加する
と同時に、共通電極ラインのうち奇数番目のラインに１
パルスを印加する段階と、（ｂ）走査電極ラインのうち
奇数番目のラインに１パルスを印加すると同時に、共通
電極ラインのうち偶数番目のラインに１パルスを印加す
る段階と、（ｃ）段階（ａ）及び段階（ｂ）を繰り返し
て行う段階とが含まれる。
Description
【０００１】
【発明の属する技術分野】本発明はプラズマ表示パネル
の駆動方法に係り、詳しくは、３電極面放電交流プラズ
マ表示パネルを駆動する方法に関する。
の駆動方法に係り、詳しくは、３電極面放電交流プラズ
マ表示パネルを駆動する方法に関する。
【０００２】
【従来の技術】図６は、通常の３電極面放電交流プラズ
マ表示パネルの構造を示すものである。図７は、図６の
プラズマ表示パネルの電極ラインパターンを示すもので
ある。そして、図８は図６のパネルの１画素のさらに他
の例を示すものである。
マ表示パネルの構造を示すものである。図７は、図６の
プラズマ表示パネルの電極ラインパターンを示すもので
ある。そして、図８は図６のパネルの１画素のさらに他
の例を示すものである。
【０００３】図面を参照すると、通常の面放電プラズマ
表示パネル１の前面及び背面ガラス基板１０、１３の間
には、アドレス電極ラインＡ1 ，Ａ2 ，Ａ3 ,．．．，
Ａm-2 ，Ａm-1 ，Ａm 、誘電体層（１１及び／又は図３
における１４１）、走査電極ラインＹ1 ，Ｙ2 ，
Ｙ3 ，．．．，Ｙn-1 ，Ｙn 、共通電極ラインＸ1 ，Ｘ
2 ，．．．，Ｘn-1 ，Ｘn 及び保護層としての一酸化マ
グネシウム（ＭｇＯ）層１２が設けられている。
表示パネル１の前面及び背面ガラス基板１０、１３の間
には、アドレス電極ラインＡ1 ，Ａ2 ，Ａ3 ,．．．，
Ａm-2 ，Ａm-1 ，Ａm 、誘電体層（１１及び／又は図３
における１４１）、走査電極ラインＹ1 ，Ｙ2 ，
Ｙ3 ，．．．，Ｙn-1 ，Ｙn 、共通電極ラインＸ1 ，Ｘ
2 ，．．．，Ｘn-1 ，Ｘn 及び保護層としての一酸化マ
グネシウム（ＭｇＯ）層１２が設けられている。
【０００４】アドレス電極ラインＡ1 ，Ａ2 ，
Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm は、背面ガラス基
板１３の前面に一定のパターンを以て塗布される。蛍光
体（図８における１４２）は、アドレス電極ライン
Ａ1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm- 1 ，Ａm の前
面に塗布可能である。また、アドレス電極ラインＡ1 ，
Ａ2 ，Ａ3，．．．，Ａm-2 ，Ａm-1 ，Ａm の前面に誘
電体層（図８における１４１）が塗布された場合には、
その誘電体層１４１上に塗布可能である。
Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm は、背面ガラス基
板１３の前面に一定のパターンを以て塗布される。蛍光
体（図８における１４２）は、アドレス電極ライン
Ａ1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm- 1 ，Ａm の前
面に塗布可能である。また、アドレス電極ラインＡ1 ，
Ａ2 ，Ａ3，．．．，Ａm-2 ，Ａm-1 ，Ａm の前面に誘
電体層（図８における１４１）が塗布された場合には、
その誘電体層１４１上に塗布可能である。
【０００５】共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘ
n-1 ，Ｘn 及び走査電極ラインＹ1 ，Ｙ2 ，
Ｙ3 ，．．．，Ｙn-1 ，Ｙn は、アドレス電極ラインＡ
1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm と直交
されるように、前面ガラス基板１０の背面に一定のパタ
ーンを以て形成される。各交差点は相応する画素を規定
する。各共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘn-1 ，
Ｘn 及び各走査電極ラインＹ1 ，Ｙ 2 ，Ｙ3 ，．．．，
Ｙn-1 ，Ｙn は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）電極ラインＸna、Ｙna及び金属材質のバス電極
ラインＸnb、Ｙnbよりなる。
n-1 ，Ｘn 及び走査電極ラインＹ1 ，Ｙ2 ，
Ｙ3 ，．．．，Ｙn-1 ，Ｙn は、アドレス電極ラインＡ
1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm と直交
されるように、前面ガラス基板１０の背面に一定のパタ
ーンを以て形成される。各交差点は相応する画素を規定
する。各共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘn-1 ，
Ｘn 及び各走査電極ラインＹ1 ，Ｙ 2 ，Ｙ3 ，．．．，
Ｙn-1 ，Ｙn は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘ
ｉｄｅ）電極ラインＸna、Ｙna及び金属材質のバス電極
ラインＸnb、Ｙnbよりなる。
【０００６】誘電体層１１は、共通電極ラインＸ1 ，Ｘ
2 ，．．．，Ｘn-1 ，Ｘn 及び走査電極ラインＹ1 ，Ｙ
2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn の背面に全面塗布され
て形成される。強い電界からパネル１を保護するための
一酸化マグネシウム（ＭｇＯ）層１２は、誘電体層１１
の背面に全面塗布されて形成される。放電空間１４に
は、プラズマ形成用ガスが密封される。
2 ，．．．，Ｘn-1 ，Ｘn 及び走査電極ラインＹ1 ，Ｙ
2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn の背面に全面塗布され
て形成される。強い電界からパネル１を保護するための
一酸化マグネシウム（ＭｇＯ）層１２は、誘電体層１１
の背面に全面塗布されて形成される。放電空間１４に
は、プラズマ形成用ガスが密封される。
【０００７】かかるプラズマ表示パネルに基本的に適用
される駆動方法は、リセット段階、アドレス段階及び維
持放電段階を単位サブフィールドで順次行わせる方式で
ある。リセット段階においては、以前のサブフィールド
で残余壁電荷が消去される。アドレス段階においては、
選択された画素領域で壁電荷が形成される。そして維持
放電段階においては、アドレス段階で壁電荷が形成され
た画素から光を発生せしめる。
される駆動方法は、リセット段階、アドレス段階及び維
持放電段階を単位サブフィールドで順次行わせる方式で
ある。リセット段階においては、以前のサブフィールド
で残余壁電荷が消去される。アドレス段階においては、
選択された画素領域で壁電荷が形成される。そして維持
放電段階においては、アドレス段階で壁電荷が形成され
た画素から光を発生せしめる。
【０００８】すなわち、共通電極ラインＸ1 ，
Ｘ2 ，．．．，Ｘn-1 ，Ｘn 及び走査電極ラインＹ1 ，
Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn の間に相対的に高い
電圧の交流パルスを印加すると、壁電荷が形成された画
素で面放電を起こす。このとき、ガス層の放電空間１４
でプラズマが形成され、その紫外線の放射により蛍光体
１４２が励起されて光が発生される。
Ｘ2 ，．．．，Ｘn-1 ，Ｘn 及び走査電極ラインＹ1 ，
Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn の間に相対的に高い
電圧の交流パルスを印加すると、壁電荷が形成された画
素で面放電を起こす。このとき、ガス層の放電空間１４
でプラズマが形成され、その紫外線の放射により蛍光体
１４２が励起されて光が発生される。
【０００９】ここで、前記のような基本動作原理を有す
る単位サブフィールドが単位フレームに多数含まれるこ
とにより、各サブフィールドの維持放電時間幅により所
望の階調表示が行われる。
る単位サブフィールドが単位フレームに多数含まれるこ
とにより、各サブフィールドの維持放電時間幅により所
望の階調表示が行われる。
【００１０】かかるプラズマ表示パネル１の駆動方法の
維持放電段階において、従来には、全ての走査電極ライ
ンＹ1 ，Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn に交流パル
スが印加される時点が一定であり、全ての共通電極ライ
ンＸ1 ，Ｘ2 ，．．．，Ｘn- 1 ，Ｘn に交流パルスが印
加される時点が一定であった。
維持放電段階において、従来には、全ての走査電極ライ
ンＹ1 ，Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn に交流パル
スが印加される時点が一定であり、全ての共通電極ライ
ンＸ1 ，Ｘ2 ，．．．，Ｘn- 1 ，Ｘn に交流パルスが印
加される時点が一定であった。
【００１１】これにより、維持放電のために全ての走査
電極ラインＹ1 ，Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn 又
は全ての共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘn-1 ，
Ｘnに交流パルスが印加される時点で全体的に流れる駆
動電流の方向が一定なため、磁力が一層強まり、その結
果電磁障害波が大量に発生するという問題点があった。
電極ラインＹ1 ，Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn 又
は全ての共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘn-1 ，
Ｘnに交流パルスが印加される時点で全体的に流れる駆
動電流の方向が一定なため、磁力が一層強まり、その結
果電磁障害波が大量に発生するという問題点があった。
【００１２】
【発明が解決しようとする課題】本発明の目的は、電磁
障害波の発生量が低減可能なプラズマ表示パネルの駆動
方法を提供するところにある。
障害波の発生量が低減可能なプラズマ表示パネルの駆動
方法を提供するところにある。
【００１３】
【課題を解決するための手段】前記目的を達成するた
め、本発明からは、以前のサブフィールドで残余壁電荷
を消去させるリセット段階と、選択された画素領域で壁
電荷を形成させるアドレス段階、及び相互平行に配列さ
れた走査電極ライン及び共通電極ラインに交流パルスを
印加して、前記アドレス段階で壁電荷が形成された画素
から光を発生せしめる維持放電段階が単位サブフィール
ドで順次行われるプラズマ表示パネルの駆動方法が提供
される。
め、本発明からは、以前のサブフィールドで残余壁電荷
を消去させるリセット段階と、選択された画素領域で壁
電荷を形成させるアドレス段階、及び相互平行に配列さ
れた走査電極ライン及び共通電極ラインに交流パルスを
印加して、前記アドレス段階で壁電荷が形成された画素
から光を発生せしめる維持放電段階が単位サブフィール
ドで順次行われるプラズマ表示パネルの駆動方法が提供
される。
【００１４】ここで、前記維持放電段階は、前記走査電
極ラインのうち偶数番目のラインに１パルスを印加する
と同時に、前記共通電極ラインのうち奇数番目のライン
に１パルスを印加する段階（ａ）を含む。前記段階
（ａ）が行われると、前記走査電極ラインのうち奇数番
目のラインに１パルスを印加すると同時に、前記共通電
極ラインのうち偶数番目のラインに１パルスを印加する
（段階ｂ）。前記段階（ａ）及び段階（ｂ）は繰り返さ
れる。
極ラインのうち偶数番目のラインに１パルスを印加する
と同時に、前記共通電極ラインのうち奇数番目のライン
に１パルスを印加する段階（ａ）を含む。前記段階
（ａ）が行われると、前記走査電極ラインのうち奇数番
目のラインに１パルスを印加すると同時に、前記共通電
極ラインのうち偶数番目のラインに１パルスを印加する
（段階ｂ）。前記段階（ａ）及び段階（ｂ）は繰り返さ
れる。
【００１５】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の好適な実施の形態について説明する。
発明の好適な実施の形態について説明する。
【００１６】図１は、本発明の好適な実施の形態による
プラズマ表示パネルの駆動方法を示すものである。図２
及び３は、図１の駆動方法を説明するためのタイミング
図である。そして図４は、図１の駆動方法による電流の
流れを示すものである。図１、２、３及び４中、符号Ｖ
A はアドレス電圧を、ＶR1は第１リセット電圧を、Ｖ AX
は共通アドレス電圧を、ＶAYは走査アドレス電圧を、Ｖ
D は維持放電電圧を、ＶR2は第２リセット電圧を、ＶＡ
1 ，．．．ＶＡm はアドレス電極ライン電圧を、ＶＸ
偶数は偶数番目の共通電極ライン電圧を、ＶＹ奇数は偶
数番目の走査電極ライン電圧を、ＶＸ奇数は奇数番目の
共通電極ライン電圧を、ＶＹ奇数は奇数番目の走査電極
ライン電圧を、ＩＤ奇数は奇数番目の行電極ライン電流
を、ＩＤ偶 数は偶数番目の行電極ライン電流を、＋Ｉは
正極性行電極ライン電流を、そして−Ｉは負極性行電極
ライン電流をそれぞれ表す。
プラズマ表示パネルの駆動方法を示すものである。図２
及び３は、図１の駆動方法を説明するためのタイミング
図である。そして図４は、図１の駆動方法による電流の
流れを示すものである。図１、２、３及び４中、符号Ｖ
A はアドレス電圧を、ＶR1は第１リセット電圧を、Ｖ AX
は共通アドレス電圧を、ＶAYは走査アドレス電圧を、Ｖ
D は維持放電電圧を、ＶR2は第２リセット電圧を、ＶＡ
1 ，．．．ＶＡm はアドレス電極ライン電圧を、ＶＸ
偶数は偶数番目の共通電極ライン電圧を、ＶＹ奇数は偶
数番目の走査電極ライン電圧を、ＶＸ奇数は奇数番目の
共通電極ライン電圧を、ＶＹ奇数は奇数番目の走査電極
ライン電圧を、ＩＤ奇数は奇数番目の行電極ライン電流
を、ＩＤ偶 数は偶数番目の行電極ライン電流を、＋Ｉは
正極性行電極ライン電流を、そして−Ｉは負極性行電極
ライン電流をそれぞれ表す。
【００１７】図１乃至図４を参照すると、リセット周期
（図１におけるＲ1 −Ａ1 ）内の第１周期（図１におけ
るＲ2 −Ｒ3 ）では、偶数番目の走査電極ラインＹ2 ，
Ｙ4，．．．，Ｙn-2 ，Ｙn 及び奇数番目の共通電極ラ
インＸ1 ，Ｘ3 ，．．．，Ｘ n-3 ，Ｘn-1 に第１リセッ
ト電圧ＶR1のパルスが印加される。その理由は、以前の
サブフィールドで選択された画素のうち偶数番目の画素
の走査電極及び奇数番目の画素の共通電極に負極性
（−）壁電荷が形成されており、奇数番目の画素の走査
電極及び偶数番目の画素の共通電極に正極性（＋）壁電
荷が形成されているので（図３における維持放電周期の
最終時点を参照）、これらの壁電荷を一層集積させるた
めである。図３に示されたリセット周期は、図１に示さ
れたＲ1 −Ｒ 3 周期及びＲ4 −Ｒ5 周期が省略された状
態である。
（図１におけるＲ1 −Ａ1 ）内の第１周期（図１におけ
るＲ2 −Ｒ3 ）では、偶数番目の走査電極ラインＹ2 ，
Ｙ4，．．．，Ｙn-2 ，Ｙn 及び奇数番目の共通電極ラ
インＸ1 ，Ｘ3 ，．．．，Ｘ n-3 ，Ｘn-1 に第１リセッ
ト電圧ＶR1のパルスが印加される。その理由は、以前の
サブフィールドで選択された画素のうち偶数番目の画素
の走査電極及び奇数番目の画素の共通電極に負極性
（−）壁電荷が形成されており、奇数番目の画素の走査
電極及び偶数番目の画素の共通電極に正極性（＋）壁電
荷が形成されているので（図３における維持放電周期の
最終時点を参照）、これらの壁電荷を一層集積させるた
めである。図３に示されたリセット周期は、図１に示さ
れたＲ1 −Ｒ 3 周期及びＲ4 −Ｒ5 周期が省略された状
態である。
【００１８】リセット周期Ｒ1 −Ａ1 内の第２周期Ｒ3
−Ｒ4 では、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘn-2 ，Ｘn 、及び奇数番目の走査電極
ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙn-1 に第２リセ
ット電圧ＶR2の細幅パルスが印加される。これにより、
偶数番目の共通電極ラインＸ2 ，Ｘ4 ，．．．，
Ｘn-2 ，Ｘnから偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙn-2 ，Ｙn への負極性電流（−Ｉ）方
向を有する細幅放電が行われる。これと同時に、奇数番
目の走査電極ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙ
n-1 から奇数番目の共通電極ラインＸ 1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 への正極性電流（＋Ｉ）
方向を有する細幅放電が行われる。かかる細幅放電によ
り殆どの壁電荷が消去される。
−Ｒ4 では、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘn-2 ，Ｘn 、及び奇数番目の走査電極
ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙn-1 に第２リセ
ット電圧ＶR2の細幅パルスが印加される。これにより、
偶数番目の共通電極ラインＸ2 ，Ｘ4 ，．．．，
Ｘn-2 ，Ｘnから偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙn-2 ，Ｙn への負極性電流（−Ｉ）方
向を有する細幅放電が行われる。これと同時に、奇数番
目の走査電極ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙ
n-1 から奇数番目の共通電極ラインＸ 1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 への正極性電流（＋Ｉ）
方向を有する細幅放電が行われる。かかる細幅放電によ
り殆どの壁電荷が消去される。
【００１９】リセット周期Ｒ1 −Ａ1 内の第３周期Ｒ4
−Ｒ5 では、偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙn-2 ，Ｙn 及び奇数番目の共通電極ラ
インＸ1 ，Ｘ 3 ，．．．，Ｘn-3 ，Ｘn-1 に第１リセッ
ト電圧ＶR1のパルスが印加される。これにより、偶数番
目の走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙn-2 ，Ｙn
及び奇数番目の共通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘ
n-3 ，Ｘn-1 の周囲に残っている負極性（−）壁電荷が
完全に消去される。
−Ｒ5 では、偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙn-2 ，Ｙn 及び奇数番目の共通電極ラ
インＸ1 ，Ｘ 3 ，．．．，Ｘn-3 ，Ｘn-1 に第１リセッ
ト電圧ＶR1のパルスが印加される。これにより、偶数番
目の走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙn-2 ，Ｙn
及び奇数番目の共通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘ
n-3 ，Ｘn-1 の周囲に残っている負極性（−）壁電荷が
完全に消去される。
【００２０】アドレス周期（図１におけるＡ1 −Ｓ1 ）
では、全ての共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘ
n-1 ，Ｘn に共通アドレス電圧ＶAXが持続的に印加さ
れ、全ての走査電極ラインＹ1 ，Ｙ2 ，．．．，
Ｙn-1 ，Ｙn に走査アドレス電圧ＶAYが印加された状態
で、アドレス電圧ＶA の印加されたアドレス電極ライン
Ａ1 又はＡ2 ．．．又はＡm に相応する走査電極ライン
Ｙ1 又はＹ2 ．．．又はＹn に０Ｖが印加される。これ
により、選択された画素の走査電極領域に負極性（−）
壁電荷が、そしてアドレス電極領域に正極性（＋）壁電
荷が形成される。
では、全ての共通電極ラインＸ1 ，Ｘ2 ，．．．，Ｘ
n-1 ，Ｘn に共通アドレス電圧ＶAXが持続的に印加さ
れ、全ての走査電極ラインＹ1 ，Ｙ2 ，．．．，
Ｙn-1 ，Ｙn に走査アドレス電圧ＶAYが印加された状態
で、アドレス電圧ＶA の印加されたアドレス電極ライン
Ａ1 又はＡ2 ．．．又はＡm に相応する走査電極ライン
Ｙ1 又はＹ2 ．．．又はＹn に０Ｖが印加される。これ
により、選択された画素の走査電極領域に負極性（−）
壁電荷が、そしてアドレス電極領域に正極性（＋）壁電
荷が形成される。
【００２１】維持放電周期（図１におけるＳ1 −Ｓi ）
は、関連するサブフィールドの階調値によって設定され
る。維持放電周期Ｓ1 −Ｓi 内の第１周期Ｓ2 −Ｓ3 で
は、偶数番目の走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙ
n-2 ，Ｙn 及び奇数番目の共通電極ラインＸ1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 に維持放電電圧ＶD が同
時に印加される。この維持放電電圧ＶD が印加される前
に、選択された画素の走査電極の周囲に正極性（＋）壁
電荷が形成されており、共通電極の周囲に負極性（−）
壁電荷が形成されている（図２におけるＳ1 −Ｓ2 周期
を参照）。これにより、選択された画素のうち偶数番目
の画素の走査電極領域から共通電極領域の方向に維持放
電が行われつつ、行駆動部２１からの正極性行電極ライ
ン電流（＋Ｉ）が流れる（図２及び図４参照）。ところ
が、この維持放電電圧ＶD が印加される前に、選択され
た画素の共通電極領域に負極性（−）壁電荷が形成され
ているので、選択された画素のうち奇数番目の画素で維
持放電が起こらない。単に、選択された画素の奇数番目
の共通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1
の周囲に負極性（−）壁電荷が、そして奇数番目の走査
電極ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙn-1 の周囲
に正極性（＋）壁電荷が定着されるだけである（図２に
おけるＳ3 −Ｓ4 周期を参照）。
は、関連するサブフィールドの階調値によって設定され
る。維持放電周期Ｓ1 −Ｓi 内の第１周期Ｓ2 −Ｓ3 で
は、偶数番目の走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙ
n-2 ，Ｙn 及び奇数番目の共通電極ラインＸ1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 に維持放電電圧ＶD が同
時に印加される。この維持放電電圧ＶD が印加される前
に、選択された画素の走査電極の周囲に正極性（＋）壁
電荷が形成されており、共通電極の周囲に負極性（−）
壁電荷が形成されている（図２におけるＳ1 −Ｓ2 周期
を参照）。これにより、選択された画素のうち偶数番目
の画素の走査電極領域から共通電極領域の方向に維持放
電が行われつつ、行駆動部２１からの正極性行電極ライ
ン電流（＋Ｉ）が流れる（図２及び図４参照）。ところ
が、この維持放電電圧ＶD が印加される前に、選択され
た画素の共通電極領域に負極性（−）壁電荷が形成され
ているので、選択された画素のうち奇数番目の画素で維
持放電が起こらない。単に、選択された画素の奇数番目
の共通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1
の周囲に負極性（−）壁電荷が、そして奇数番目の走査
電極ラインＹ1 ，Ｙ3 ，．．．，Ｙn-3 ，Ｙn-1 の周囲
に正極性（＋）壁電荷が定着されるだけである（図２に
おけるＳ3 −Ｓ4 周期を参照）。
【００２２】維持放電周期Ｓ1 −Ｓi 内の第２周期Ｓ4
−Ｓ5 では、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘn-2 ，Ｘn 及び奇数番目の走査電極ラ
インＹ1 ，Ｙ 3 ，．．．，Ｙn-3 ，Ｙn-1 に維持放電電
圧ＶD が同時に印加される。この維持放電電圧ＶD が印
加される前に、選択された画素のうち偶数番目の画素の
共通電極の周囲、及び奇数番目の画素の走査電極の周囲
に正極性（＋）壁電荷が形成されている（図２における
Ｓ3 −Ｓ4 周期を参照）。これにより、選択された画素
のうち偶数番目の画素の共通電極領域から走査電極領域
の方向に維持放電が行われつつ、行駆動部（ロードライ
バー）２１（図４参照）からの負極性行電極ライン電流
（−Ｉ）が流れる。これと同時に、選択された画素のう
ち奇数番目の画素の走査電極領域から共通電極領域の方
向に維持放電が行われつつ、行駆動部２１からの正極性
行電極ライン電流（＋Ｉ）が流れる（図２及び図４参
照）。
−Ｓ5 では、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘn-2 ，Ｘn 及び奇数番目の走査電極ラ
インＹ1 ，Ｙ 3 ，．．．，Ｙn-3 ，Ｙn-1 に維持放電電
圧ＶD が同時に印加される。この維持放電電圧ＶD が印
加される前に、選択された画素のうち偶数番目の画素の
共通電極の周囲、及び奇数番目の画素の走査電極の周囲
に正極性（＋）壁電荷が形成されている（図２における
Ｓ3 −Ｓ4 周期を参照）。これにより、選択された画素
のうち偶数番目の画素の共通電極領域から走査電極領域
の方向に維持放電が行われつつ、行駆動部（ロードライ
バー）２１（図４参照）からの負極性行電極ライン電流
（−Ｉ）が流れる。これと同時に、選択された画素のう
ち奇数番目の画素の走査電極領域から共通電極領域の方
向に維持放電が行われつつ、行駆動部２１からの正極性
行電極ライン電流（＋Ｉ）が流れる（図２及び図４参
照）。
【００２３】維持放電周期Ｓ1 −Ｓi 内の第３周期Ｓ6
−Ｓ7 では、奇数番目の共通電極ラインＸ1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 及び偶数番目の走査電極
ラインＹ2 ，Ｙ4 ，．．．，Ｙn-2 ，Ｙn に維持放電電
圧ＶD が同時に印加される。この維持放電電圧ＶD が印
加される前に、選択された画素のうち奇数番目の画素の
共通電極の周囲、及び偶数番目の画素の走査電極の周囲
に正極性（＋）壁電荷が形成されている（図２における
Ｓ5 −Ｓ6 周期を参照）。これにより、選択された画素
のうち奇数番目の画素の共通電極領域から走査電極領域
の方向に維持放電が行われつつ、行駆動部２１からの負
極性行電極ライン電流（−Ｉ）が流れる。これと同時
に、選択された画素のうち偶数番目の画素の走査電極領
域から共通電極領域の方向に維持放電が行われつつ、行
駆動部２１からの正極性行電極ライン電流（＋Ｉ）が流
れる（図２及び図４参照）。
−Ｓ7 では、奇数番目の共通電極ラインＸ1 ，
Ｘ3 ，．．．，Ｘn-3 ，Ｘn-1 及び偶数番目の走査電極
ラインＹ2 ，Ｙ4 ，．．．，Ｙn-2 ，Ｙn に維持放電電
圧ＶD が同時に印加される。この維持放電電圧ＶD が印
加される前に、選択された画素のうち奇数番目の画素の
共通電極の周囲、及び偶数番目の画素の走査電極の周囲
に正極性（＋）壁電荷が形成されている（図２における
Ｓ5 −Ｓ6 周期を参照）。これにより、選択された画素
のうち奇数番目の画素の共通電極領域から走査電極領域
の方向に維持放電が行われつつ、行駆動部２１からの負
極性行電極ライン電流（−Ｉ）が流れる。これと同時
に、選択された画素のうち偶数番目の画素の走査電極領
域から共通電極領域の方向に維持放電が行われつつ、行
駆動部２１からの正極性行電極ライン電流（＋Ｉ）が流
れる（図２及び図４参照）。
【００２４】前記段階は、単位サブフィールド内の維持
放電周期Ｓ1 −Ｓi が終了するまで繰り返される。例え
ば、図２を参照すると、維持放電周期Ｓ1 −Ｓi 内の第
４周期Ｓ8 −Ｓ9 及び第６周期Ｓ12−Ｓ13の駆動方法
は、前述の第２周期Ｓ4 −Ｓ5と同様である。また、第
５周期Ｓ10−Ｓ11及び第７周期Ｓ14−Ｓ15の駆動方法
は、前述の第３周期Ｓ6 −Ｓ7 と同様である。
放電周期Ｓ1 −Ｓi が終了するまで繰り返される。例え
ば、図２を参照すると、維持放電周期Ｓ1 −Ｓi 内の第
４周期Ｓ8 −Ｓ9 及び第６周期Ｓ12−Ｓ13の駆動方法
は、前述の第２周期Ｓ4 −Ｓ5と同様である。また、第
５周期Ｓ10−Ｓ11及び第７周期Ｓ14−Ｓ15の駆動方法
は、前述の第３周期Ｓ6 −Ｓ7 と同様である。
【００２５】このように、それぞれの行電極ライン
Ｙ1 ，Ｙ2 ，．．．，Ｙn-1 ，Ｙn 、Ｘ 1 ，
Ｘ2 ，．．．，Ｘn-1 ，Ｘn には隣接する行電極ライン
に対して互いに反対方向の電流（＋Ｉ、−Ｉ）が流れる
ため、磁力が一層弱まり、その結果電磁障害波の発生量
が減る。
Ｙ1 ，Ｙ2 ，．．．，Ｙn-1 ，Ｙn 、Ｘ 1 ，
Ｘ2 ，．．．，Ｘn-1 ，Ｘn には隣接する行電極ライン
に対して互いに反対方向の電流（＋Ｉ、−Ｉ）が流れる
ため、磁力が一層弱まり、その結果電磁障害波の発生量
が減る。
【００２６】図５は、図１の駆動方法が容易に実現可能
な電極ラインの配置状態を示すものである。図５を参照
すると、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘ 10及び奇数番目の走査電極ライン
Ｙ1 ，Ｙ3 ，．．．，Ｙ11が従来の走査電極ライン（図
４におけるＹ1 ，Ｙ2 ，．．．，Ｙ11）の位置に引き出
されている。また、奇数番目の共通電極ラインＸ1 ，Ｘ
3 ，．．．，Ｘ11及び偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙ10が従来の共通電極ライン（図４にお
けるＸ1，Ｘ2 ，．．．，Ｘ11）の位置に引き出されて
いる。このような構造を適用すると、従来の駆動回路を
変更しなくても、本実施の形態の駆動方法をそのまま実
現することができる。すなわち、偶数番目の共通電極ラ
インＸ2 ，Ｘ4 ，．．．，Ｘ10及び奇数番目の走査電極
ラインＹ1 ，Ｙ3 ，．．．，Ｙ11を従来の走査電極ライ
ン（図４におけるＹ1 ，Ｙ2 ，．．．，Ｙ11）と見なす
と、従来の駆動回路をそのまま適用して本実施の形態の
駆動方法を実現することができる。また、奇数番目の共
通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘ11及び偶数番目の
走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙ10を従来の共通
電極ライン（図４におけるのＸ1 ，Ｘ 2 ，．．．，
Ｘ11）と見なすと、従来の駆動回路をそのまま適用して
本実施の形態の駆動方法を実現することができる。
な電極ラインの配置状態を示すものである。図５を参照
すると、偶数番目の共通電極ラインＸ2 ，
Ｘ4 ，．．．，Ｘ 10及び奇数番目の走査電極ライン
Ｙ1 ，Ｙ3 ，．．．，Ｙ11が従来の走査電極ライン（図
４におけるＹ1 ，Ｙ2 ，．．．，Ｙ11）の位置に引き出
されている。また、奇数番目の共通電極ラインＸ1 ，Ｘ
3 ，．．．，Ｘ11及び偶数番目の走査電極ラインＹ2 ，
Ｙ4 ，．．．，Ｙ10が従来の共通電極ライン（図４にお
けるＸ1，Ｘ2 ，．．．，Ｘ11）の位置に引き出されて
いる。このような構造を適用すると、従来の駆動回路を
変更しなくても、本実施の形態の駆動方法をそのまま実
現することができる。すなわち、偶数番目の共通電極ラ
インＸ2 ，Ｘ4 ，．．．，Ｘ10及び奇数番目の走査電極
ラインＹ1 ，Ｙ3 ，．．．，Ｙ11を従来の走査電極ライ
ン（図４におけるＹ1 ，Ｙ2 ，．．．，Ｙ11）と見なす
と、従来の駆動回路をそのまま適用して本実施の形態の
駆動方法を実現することができる。また、奇数番目の共
通電極ラインＸ1 ，Ｘ3 ，．．．，Ｘ11及び偶数番目の
走査電極ラインＹ2 ，Ｙ4 ，．．．，Ｙ10を従来の共通
電極ライン（図４におけるのＸ1 ，Ｘ 2 ，．．．，
Ｘ11）と見なすと、従来の駆動回路をそのまま適用して
本実施の形態の駆動方法を実現することができる。
【００２７】
【発明の効果】以上述べたように、本発明によるプラズ
マ表示パネルの駆動方法によると、それぞれの行電極ラ
インには隣接する行電極ラインに対して互いに反対方向
の電流（＋Ｉ、−Ｉ）が流れるので、磁力が一層弱ま
り、その結果電磁障害波の発生量が減る。さらに、簡単
な設計変更により、従来の駆動回路をそのまま適用して
本実施の形態の駆動方法を実現することができる。
マ表示パネルの駆動方法によると、それぞれの行電極ラ
インには隣接する行電極ラインに対して互いに反対方向
の電流（＋Ｉ、−Ｉ）が流れるので、磁力が一層弱ま
り、その結果電磁障害波の発生量が減る。さらに、簡単
な設計変更により、従来の駆動回路をそのまま適用して
本実施の形態の駆動方法を実現することができる。
【００２８】本発明は、前記実施の形態に限定されるも
のではなく、請求の範囲により限定された発明の思想及
び範囲内であれば、当業者にとってその変形及び改良が
可能なことは言うまでもない。
のではなく、請求の範囲により限定された発明の思想及
び範囲内であれば、当業者にとってその変形及び改良が
可能なことは言うまでもない。
【図１】本発明の好適な実施の形態によるプラズマ表示
パネルの駆動方法を示すタイミング図である。
パネルの駆動方法を示すタイミング図である。
【図２】図１の駆動方法を説明するためのタイミング図
である。
である。
【図３】図１の駆動方法を説明するためのタイミング図
である。
である。
【図４】図１の駆動方法による電流の流れを説明するた
めの図面である。
めの図面である。
【図５】図１の駆動方法が容易に実現可能な電極ライン
の配置図である。
の配置図である。
【図６】通常の３電極面放電交流プラズマ表示パネルの
構造を示す図である。
構造を示す図である。
【図７】図６のプラズマ表示パネルの電極ラインパター
ン図である。
ン図である。
【図８】図６のパネルの１画素の例を示す断面図であ
る。
る。
１ プラズマ表示パネル １０ 前面ガラス基板 １１，１４１ 誘電体層 １２ 一酸化マグネシウム（ＭｇＯ）層 １３ 背面ガラス基板 １４ 放電空間 ２１ 行駆動部（ロードライバー） Ｘ1 ，Ｘ2 ，．．．，Ｘn-1 ，Ｘn 共通電極ライン Ｙ1 ，Ｙ2 ，Ｙ3 ，．．．，Ｙn-1 ，Ｙn 走査電極ラ
イン Ａ1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm ア
ドレス電極ライン
イン Ａ1 ，Ａ2 ，Ａ3 ，．．．，Ａm-2 ，Ａm-1 ，Ａm ア
ドレス電極ライン
Claims (1)
- 【請求項１】 以前のサブフィールドで残余壁電荷を消
去させるリセット段階と、選択された画素領域で壁電荷
を形成させるアドレス段階、及び相互平行に配列された
走査電極ライン及び共通電極ラインに交流パルスを印加
して、前記アドレス段階で壁電荷が形成された画素から
光を発生せしめる維持放電段階が単位サブフィールドで
順次行われるプラズマ表示パネルの駆動方法において、 前記維持放電段階は、 （ａ）前記走査電極ラインのうち偶数番目のラインに１
パルスを印加すると同時に、前記共通電極ラインのうち
奇数番目のラインに１パルスを印加する段階と、 （ｂ）前記走査電極ラインのうち奇数番目のラインに１
パルスを印加すると同時に、前記共通電極ラインのうち
偶数番目のラインに１パルスを印加する段階と、 （ｃ）前記段階（ａ）及び段階（ｂ）を繰り返す段階
と、 を含むことを特徴とするプラズマ表示パネルの駆動方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1999-6646 | 1999-02-27 | ||
| KR1019990006646A KR20000056897A (ko) | 1999-02-27 | 1999-02-27 | 플라즈마 표시 패널의 구동방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250481A true JP2000250481A (ja) | 2000-09-14 |
Family
ID=19575263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000047150A Pending JP2000250481A (ja) | 1999-02-27 | 2000-02-24 | プラズマ表示パネルの駆動方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000250481A (ja) |
| KR (1) | KR20000056897A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1233396A2 (en) * | 2001-02-07 | 2002-08-21 | Fujitsu Hitachi Plasma Display Limited | A plasma display panel driving method and apparatus |
| JP2002366098A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2004054038A (ja) * | 2002-07-22 | 2004-02-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイの駆動回路及びプラズマディスプレイパネル |
-
1999
- 1999-02-27 KR KR1019990006646A patent/KR20000056897A/ko not_active Application Discontinuation
-
2000
- 2000-02-24 JP JP2000047150A patent/JP2000250481A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1233396A2 (en) * | 2001-02-07 | 2002-08-21 | Fujitsu Hitachi Plasma Display Limited | A plasma display panel driving method and apparatus |
| EP1233396A3 (en) * | 2001-02-07 | 2006-08-02 | Fujitsu Hitachi Plasma Display Limited | A plasma display panel driving method and apparatus |
| JP2002366098A (ja) * | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | プラズマディスプレイパネルの駆動方法 |
| JP2004054038A (ja) * | 2002-07-22 | 2004-02-19 | Fujitsu Hitachi Plasma Display Ltd | プラズマディスプレイの駆動回路及びプラズマディスプレイパネル |
| US7639213B2 (en) | 2002-07-22 | 2009-12-29 | Fujitsu Hitachi Plasma Display Limited | Driving circuit of plasma display panel and plasma display panel |
| JP4617052B2 (ja) * | 2002-07-22 | 2011-01-19 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイパネルの駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000056897A (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20060069389A (ko) | 플라즈마 디스플레이 장치 | |
| KR100337882B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100284340B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100581899B1 (ko) | 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 | |
| JP4264044B2 (ja) | パネル駆動方法及びディスプレイパネル | |
| JP2002108283A (ja) | プラズマディスプレーパネルの駆動方法 | |
| JP2000250481A (ja) | プラズマ表示パネルの駆動方法 | |
| KR100303841B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| US6765547B2 (en) | Method of driving a plasma display panel, and a plasma display apparatus using the method | |
| US6501445B1 (en) | Apparatus for driving plasma display panel | |
| EP1197941A2 (en) | Method for driving plasma display panel | |
| JP4337306B2 (ja) | プラズマディスプレイの駆動方法 | |
| KR100310687B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100313112B1 (ko) | 플라즈마 표시 패널의 구동 방법 | |
| KR100496282B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100509592B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100502341B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| KR100313115B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| JP5107958B2 (ja) | プラズマディスプレイ装置 | |
| KR20000066315A (ko) | 플라즈마 표시 패널의 구동 방법 | |
| KR100366103B1 (ko) | 플라즈마 디스플레이 패널의 유지 방전 개별 구동 장치 | |
| KR100490529B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| KR100603320B1 (ko) | 중간 전극 라인에 의하여 어드레싱이 수행되는 방전디스플레이 장치 | |
| KR100310689B1 (ko) | 플라즈마 표시 패널의 구동방법 | |
| KR100647641B1 (ko) | Ｘ 구동부를 사용하지 않는 플라즈마 디스플레이 패널의구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060428 |