JP2000245160A - Power supply equipment - Google Patents

Power supply equipment

Info

Publication number
JP2000245160A
JP2000245160A JP11045414A JP4541499A JP2000245160A JP 2000245160 A JP2000245160 A JP 2000245160A JP 11045414 A JP11045414 A JP 11045414A JP 4541499 A JP4541499 A JP 4541499A JP 2000245160 A JP2000245160 A JP 2000245160A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
power supply
rectifier
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11045414A
Other languages
Japanese (ja)
Other versions
JP3617361B2 (en
Inventor
Masahiro Naruo
誠浩 鳴尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP04541499A priority Critical patent/JP3617361B2/en
Publication of JP2000245160A publication Critical patent/JP2000245160A/en
Application granted granted Critical
Publication of JP3617361B2 publication Critical patent/JP3617361B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply equipment wherein lower voltage is applied to a switching element with no increase in a switching loss. SOLUTION: Between DC output terminals of a rectifier DB, a smoothing capacitor CO is connected through a parallel circuit of a capacitor C2 and a diode D1. Between both terminals of the smoothing capacitor C0, a series circuit of switching elements Q1, Q2 which are alternately turned on and off at high frequencies is connected via a parallel circuit of a capacitor C3 and a diode D2, A primary winding of a transformer T1 is connected to a connection between a high potential side DC output terminal of the rectifier DB and a connection between the switching elements Q1, Q2. A load circuit 1 with a discharge lamp FL is connected to a secondary winding of the transformer T1. The electrostatic capacity of the capacitor C3 is set to such a value, that a half cycle of the resonance voltage of the capacitor C3 near a peak of the AC supply voltage is substantially the same as an on-state period of the switching element Q1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、交流電源の電源電
圧を整流、平滑して得られた直流電圧を高周波電圧に変
換して負荷に供給する電源装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply device for converting a DC voltage obtained by rectifying and smoothing a power supply voltage of an AC power supply into a high-frequency voltage and supplying the high-frequency voltage to a load.

【0002】[0002]

【従来の技術】この種の電源装置として、本発明者らは
図1に示すような構成の回路を有する電源装置を提案し
ている。この電源装置は、交流電源ACの電源電圧を全
波整流する整流器DBと、整流器DBの直流出力端子間
にダイオードD1とコンデンサC2の並列回路を介して
接続された平滑用コンデンサC0と、平滑用コンデンサ
C0の両端間にダイオードD2とコンデンサC3の並列
回路を介して接続されたMOSFETよりなるスイッチ
ング素子Q1,Q2の直列回路と、整流器DBの高電位
側の直流出力端子とスイッチング素子Q1,Q2の接続
点との間に一次巻線が接続されたリーケージトランスよ
りなるトランスT1と、トランスT1の二次巻線の両端
間に接続された負荷回路1と、スイッチング素子Q1,
Q2を電源周波数よりも十分高い周波数で交互にオン/
オフさせる制御回路2とを備えている。ここで、負荷回
路1はトランスT1の二次巻線の両端間に両フィラメン
ト電極の電源側端子が接続された蛍光ランプよりなる放
電灯FLと、放電灯FLの両フィラメント電極の非電源
側端子間に接続された予熱用及び共振用のコンデンサC
1とで構成され、トランスT1の漏れインダクタンスと
コンデンサC1とにより共振回路が構成される(例え
ば、特開平10−285946号公報参照)。
2. Description of the Related Art As a power supply device of this kind, the present inventors have proposed a power supply device having a circuit having a configuration as shown in FIG. This power supply device includes a rectifier DB for full-wave rectification of a power supply voltage of an AC power supply AC, a smoothing capacitor C0 connected between a DC output terminal of the rectifier DB via a parallel circuit of a diode D1 and a capacitor C2, and a smoothing capacitor C0. A series circuit of switching elements Q1 and Q2 composed of MOSFETs connected between both ends of a capacitor C0 via a parallel circuit of a diode D2 and a capacitor C3, and a DC output terminal on the high potential side of the rectifier DB and the switching elements Q1 and Q2. A transformer T1 composed of a leakage transformer having a primary winding connected to a connection point, a load circuit 1 connected between both ends of a secondary winding of the transformer T1, a switching element Q1,
Q2 is turned on / off alternately at a frequency sufficiently higher than the power supply frequency.
And a control circuit 2 for turning off. Here, the load circuit 1 includes a discharge lamp FL composed of a fluorescent lamp in which the power supply terminals of both filament electrodes are connected between both ends of the secondary winding of the transformer T1, and a non-power supply terminal of both filament electrodes of the discharge lamp FL. Preheating and resonance capacitor C connected between
1 and a resonance circuit is configured by the leakage inductance of the transformer T1 and the capacitor C1 (for example, see Japanese Patent Application Laid-Open No. 10-285946).

【0003】本回路の定常状態における動作について図
8(a)〜(h)に示す波形図を参照して簡単に説明す
る。ここに、図8(a)(b)はスイッチング素子Q
1,Q2のドレイン−ソース間電圧VQ1,VQ2の波
形図、図8(c)はトランスT1の一次巻線に流れる電
流IT1の波形図、図8(d)(e)はスイッチング素
子Q1,Q2に流れる電流IQ1,IQ2の波形図、図
8(f)(g)はコンデンサC2,C3の両端電圧Vc
2,Vc3の波形図、図8(h)は交流電源ACからの
入力電流Iinの波形図である。
The operation of this circuit in a steady state will be briefly described with reference to waveform diagrams shown in FIGS. Here, FIGS. 8A and 8B show the switching element Q
8 (c) is a waveform diagram of the current IT1 flowing through the primary winding of the transformer T1, and FIGS. 8 (d) and (e) are switching devices Q1 and Q2. 8 (f) and 8 (g) show the waveforms of the currents IQ1 and IQ2 flowing through the capacitors C2 and C3.
2 and Vc3, and FIG. 8H is a waveform diagram of the input current Iin from the AC power supply AC.

【0004】定常状態では平滑用コンデンサC0は充電
されているので、スイッチング素子Q2がオン状態にな
ると、平滑用コンデンサC0→コンデンサC2→トラン
スT1の一次巻線→スイッチング素子Q2→平滑用コン
デンサC0の経路で平滑用コンデンサC0から放電電流
が流れ、コンデンサC2を充電しつつ、負荷回路1に電
力が供給される(図8の期間Ta)。その後、図8
(f)に示すようにコンデンサC2の両端電圧Vc2
が、平滑用コンデンサC0の両端電圧Vdcと整流器D
Bの出力電圧|Vs|との差の電圧(=Vdc−|Vs
|)まで充電されると、交流電源AC→整流器DB→ト
ランスT1の一次巻線→スイッチング素子Q2→整流器
DB→交流電源ACの経路で電流が流れて、交流電源A
Cから入力電流Iinが引き込まれる(図8の期間T
b)。
In the steady state, the smoothing capacitor C0 is charged, so when the switching element Q2 is turned on, the smoothing capacitor C0 → the capacitor C2 → the primary winding of the transformer T1 → the switching element Q2 → the smoothing capacitor C0. Discharge current flows from the smoothing capacitor C0 through the path, and power is supplied to the load circuit 1 while charging the capacitor C2 (period Ta in FIG. 8). Then, FIG.
As shown in (f), the voltage Vc2 across the capacitor C2 is obtained.
Is the voltage Vdc across the smoothing capacitor C0 and the rectifier D
B (= Vdc− | Vs)
|), A current flows through the path of AC power supply AC → rectifier DB → primary winding of transformer T1 → switching element Q2 → rectifier DB → AC power supply AC, and AC power supply A
The input current Iin is drawn from C (period T in FIG. 8).
b).

【0005】次にスイッチング素子Q2がオフ状態にな
ると、スイッチング素子Q2のオン時にトランスT1に
蓄積されたエネルギによって、交流電源AC→整流器D
B→トランスT1の一次巻線→スイッチング素子Q1の
寄生ダイオード(図示せず)→コンデンサC3→平滑用
コンデンサC0→整流器DB→交流電源ACの経路で電
流が流れ、交流電源ACから入力電流Iinを引き込み
つつ、平滑用コンデンサC0及びコンデンサC3を充電
する(図8の期間Tc)。この期間では図8(g)に示
すようにコンデンサC3の両端電圧Vc3が、トランス
T1の漏れインダクタンスとの共振作用によって増加す
る。
Next, when the switching element Q2 is turned off, the energy stored in the transformer T1 when the switching element Q2 is turned on uses the AC power supply AC → the rectifier D
B → the primary winding of the transformer T1 → parasitic diode (not shown) of the switching element Q1 → capacitor C3 → smoothing capacitor C0 → rectifier DB → current flows through the path of the AC power supply AC, and the input current Iin from the AC power supply AC. While being pulled in, the smoothing capacitor C0 and the capacitor C3 are charged (period Tc in FIG. 8). In this period, as shown in FIG. 8 (g), the voltage Vc3 across the capacitor C3 increases due to the resonance action with the leakage inductance of the transformer T1.

【0006】その後、スイッチング素子Q1がオン状態
になると、トランスT1の漏れインダクタンスとコンデ
ンサC1,C2,C3との共振作用によって、コンデン
サC2→コンデンサC3→スイッチング素子Q1→トラ
ンスT1の一次巻線→コンデンサC2の経路で共振電流
が流れ、コンデンサC2,C3の両端電圧Vc2,Vc
3は増加から減少に転じ、これらのエネルギーがトラン
スT1を介して負荷回路1に供給される(図8の期間T
d)。この時、トランスT1の一次巻線に流れる電流の
方向は、スイッチング素子Q2のオン時の電流方向とは
逆向きになるから負荷回路1に交番した高周波電圧を印
加することができる。
Thereafter, when the switching element Q1 is turned on, the leakage inductance of the transformer T1 and the resonance action of the capacitors C1, C2 and C3 cause the capacitor C2 → the capacitor C3 → the switching element Q1 → the primary winding of the transformer T1 → the capacitor. The resonance current flows through the path of C2, and the voltages Vc2 and Vc across the capacitors C2 and C3.
3 changes from increasing to decreasing, and these energies are supplied to the load circuit 1 via the transformer T1 (period T3 in FIG. 8).
d). At this time, the direction of the current flowing through the primary winding of the transformer T1 is opposite to the direction of the current when the switching element Q2 is turned on, so that an alternating high-frequency voltage can be applied to the load circuit 1.

【0007】次にスイッチング素子Q1がオフ状態にな
ると、スイッチング素子Q1のオン時にトランスT1の
一次巻線に蓄積されたエネルギが放出されて、トランス
T1の一次巻線→コンデンサC2→平滑用コンデンサC
0→スイッチング素子Q2の寄生ダイオード(図示せ
ず)→トランスT1の一次巻線の経路で電流が流れる
(図8の期間Te)。尚、これらの期間においてコンデ
ンサC2,C3の両端電圧Vc2,Vc3が零となった
場合は、コンデンサC2,C3にそれぞれ並列接続され
たダイオードD1,D2が導通して、電流が流れ続け
る。
Next, when the switching element Q1 is turned off, the energy stored in the primary winding of the transformer T1 is released when the switching element Q1 is turned on, and the primary winding of the transformer T1 → the capacitor C2 → the smoothing capacitor C
0 → a parasitic diode of the switching element Q2 (not shown) → a current flows through the path of the primary winding of the transformer T1 (period Te in FIG. 8). If the voltages Vc2 and Vc3 across the capacitors C2 and C3 become zero during these periods, the diodes D1 and D2 connected in parallel to the capacitors C2 and C3 conduct, and the current continues to flow.

【0008】この状態でトランスT1に蓄積されたエネ
ルギが放出されると、平滑用コンデンサC0から電流が
放電される状態に戻り(図8の期間Ta)、上述した一
連の動作を繰り返すことによって負荷回路1に交番した
高周波電力が供給される。また、図8(a)〜(h)よ
り明らかなように、スイッチング素子Q1,Q2がオン
オフを1回繰り返す間に、交流電源ACから入力電流I
inが引き込まれる期間が存在する。なお、スイッチン
グ素子Q1,Q2のスイッチング周波数は、スイッチン
グ素子Q1,Q2がオンオフする1周期の間で交流電源
ACの電源電圧Vsが略一定と見なせる程度の高い周波
数に設定されている。
When the energy stored in the transformer T1 is released in this state, the state returns to the state where the current is discharged from the smoothing capacitor C0 (period Ta in FIG. 8), and the above-described series of operations are repeated to load the load. Alternating high frequency power is supplied to the circuit 1. 8A to 8H, while the switching elements Q1 and Q2 are repeatedly turned on and off once, the input current I
There is a period during which in is pulled. The switching frequency of the switching elements Q1 and Q2 is set to a high frequency such that the power supply voltage Vs of the AC power supply AC can be regarded as substantially constant during one cycle in which the switching elements Q1 and Q2 are turned on and off.

【0009】上述の動作を行うことによって、本回路の
各部の動作波形は交流電源ACの電源電圧Vsの1周期
の間に図9(a)〜(f)に示すように変化する。ここ
に、図9(a)(b)はコンデンサC2,C3の両端電
圧Vc2,Vc3の波形図、図9(c)はトランスT1
の一次巻線に印加される電圧VT1の波形図、図9
(d)はトランスT1の一次巻線に流れる電流IT1の
波形図、図9(e)は交流電源ACからの入力電流Ii
nの波形図、図9(g)は放電灯FLに流れるランプ電
流Ilaの波形図である。
By performing the above operation, the operation waveform of each part of the circuit changes during one cycle of the power supply voltage Vs of the AC power supply AC as shown in FIGS. 9 (a) to 9 (f). FIGS. 9A and 9B are waveform diagrams of the voltages Vc2 and Vc3 across the capacitors C2 and C3, and FIG.
FIG. 9 is a waveform diagram of the voltage VT1 applied to the primary winding of FIG.
9D is a waveform diagram of the current IT1 flowing through the primary winding of the transformer T1, and FIG. 9E is an input current Ii from the AC power supply AC.
9 (g) is a waveform diagram of the lamp current Ila flowing through the discharge lamp FL.

【0010】図9(a)〜(f)に示すように、コンデ
ンサC2の両端電圧Vc2は、交流電源ACの電源電圧
Vsが高くなるほど低くなっているのに対して、コンデ
ンサC3の両端電圧Vc3は、交流電源ACの電源電圧
Vsに応じて変化する。トランスT1の一次巻線には、
コンデンサC2,C3の両端電圧Vc2,Vc3の和の
電圧が印加されるので、トランスT1の一次巻線に印加
される電圧VT1は図9(c)に示すように略一定の電
圧とすることができ、トランスT1の二次側に接続され
た負荷(放電灯FL)に流れる電流Ilaの波高率を小
さくすることができる。また、スイッチング素子Q1,
Q2の直列回路は、平滑用コンデンサC0の両端電圧V
dcにコンデンサC3の両端電圧Vc3を加算した電圧
により動作しているので、平滑用コンデンサC0の両端
電圧Vdcを低くすることができる。さらに、コンデン
サC3の両端電圧Vc3は共振的に増加するため、図8
(b)に示すように、スイッチング素子Q2がオフ状態
となる瞬間の電圧は、平滑用コンデンサC0の両端電圧
Vdcと略等しく、平滑用コンデンサC0の両端電圧V
dcを低くできる分だけスイッチング素子Q1,Q2の
スイッチング損失を低減することができる。
As shown in FIGS. 9A to 9F, the voltage Vc2 across the capacitor C2 decreases as the power supply voltage Vs of the AC power supply AC increases, whereas the voltage Vc3 across the capacitor C3 decreases. Changes according to the power supply voltage Vs of the AC power supply AC. In the primary winding of the transformer T1,
Since the voltage of the sum of the voltages Vc2 and Vc3 across the capacitors C2 and C3 is applied, the voltage VT1 applied to the primary winding of the transformer T1 should be substantially constant as shown in FIG. As a result, the crest factor of the current Ila flowing through the load (discharge lamp FL) connected to the secondary side of the transformer T1 can be reduced. Further, the switching elements Q1,
The series circuit of Q2 includes a voltage V across the smoothing capacitor C0.
Since the operation is performed using the voltage obtained by adding the voltage Vc3 across the capacitor C3 to dc, the voltage Vdc across the smoothing capacitor C0 can be reduced. Further, since the voltage Vc3 across the capacitor C3 increases in a resonant manner, the voltage Vc3 shown in FIG.
As shown in (b), the voltage at the moment when the switching element Q2 is turned off is substantially equal to the voltage Vdc across the smoothing capacitor C0, and the voltage Vdc across the smoothing capacitor C0.
The switching loss of switching elements Q1 and Q2 can be reduced by an amount that can reduce dc.

【0011】ところで、図1では図示を省略している
が、この種の高周波電力を負荷回路1に供給する電源装
置では、交流電源AC側に高周波成分が混入するのを防
止するために、交流電源ACと整流器DBとの間に高周
波成分を阻止するためのフィルタ回路を挿入することが
一般的に行われており、このようなフィルタ回路を設け
ることによって、交流電源ACからの入力電流Iin
は、図9(e)に示すような入力電流Iinの包絡線成
分のみが抽出され、交流電源ACの電源電圧Vsにほぼ
比例した入力電流が得られる。ここで、交流電源ACか
らの入力電流Iinの電流波形はコンデンサC2の静電
容量によって大きく変化する。例えば、コンデンサC2
の両端電圧Vc2の振幅が大きくなる時には、図10
(a)に示すように、交流電源ACからフィルタ回路に
入力電流Iinが流れている期間に極性が反転して大き
なノイズが発生する。また、コンデンサC2の両端電圧
Vc2の振幅が小さくなるときには、図10(c)に示
すように、交流電源ACからフィルタ回路に流れる入力
電流Iinに休止期間が発生する。いずれの場合でも交
流電源ACに対して高周波ノイズが混入するので、入力
電流Iinが図10(b)に示すような電流波形となる
ように、コンデンサC2の静電容量値を設定することに
より、入力電流Iinの高調波歪みを低減するととも
に、入力力率を向上させることもできる。
Although not shown in FIG. 1, in a power supply device for supplying this kind of high-frequency power to the load circuit 1, in order to prevent high-frequency components from being mixed into the AC power supply AC side, It is common practice to insert a filter circuit for blocking high-frequency components between the power supply AC and the rectifier DB. By providing such a filter circuit, the input current Iin from the AC power supply AC is provided.
Only the envelope component of the input current Iin as shown in FIG. 9E is extracted, and an input current substantially proportional to the power supply voltage Vs of the AC power supply AC is obtained. Here, the current waveform of the input current Iin from the AC power supply AC greatly changes depending on the capacitance of the capacitor C2. For example, the capacitor C2
When the amplitude of the voltage Vc2 between both ends increases,
As shown in (a), during the period when the input current Iin flows from the AC power supply AC to the filter circuit, the polarity is inverted and large noise is generated. When the amplitude of the voltage Vc2 across the capacitor C2 decreases, a pause occurs in the input current Iin flowing from the AC power supply AC to the filter circuit, as shown in FIG. 10C. In any case, high-frequency noise is mixed into the AC power supply AC. Therefore, by setting the capacitance value of the capacitor C2 so that the input current Iin has a current waveform as shown in FIG. 10B, The harmonic distortion of the input current Iin can be reduced, and the input power factor can be improved.

【0012】[0012]

【発明が解決しようとする課題】上記構成の電源装置で
は、平滑コンデンサC0の両端電圧とコンデンサC3の
両端電圧の和の電圧がスイッチング素子Q2に印加さ
れ、スイッチング素子Q2に印加される電圧は交流電源
ACの電源電圧のピーク値付近で最大となる。ここで、
コンデンサC3の静電容量値が小さい場合、コンデンサ
C3の両端電圧の振幅が大きくなるので、スイッチング
素子Q2に耐圧の大きい素子を用いる必要があり、コス
トアップとなるという問題があった。一方、コンデンサ
C3の静電容量値が大きい場合、コンデンサC3の両端
電圧の振幅が小さくなるので、コンデンサC3の両端電
圧が0Vとなる前にスイッチング素子Q1がオフしてし
まい、スイッチング素子Q1がオンからオフに切り替わ
る際にスイッチング素子Q2に印加される電圧が上昇し
ていた。その後、スイッチング素子Q1がオフからオン
に切り替わる際も、スイッチング素子Q1がオンからオ
フに切り替わる際の電圧がスイッチング素子Q2に印加
されるため、スイッチング損失が増加し回路効率が低下
するという問題があった。
In the power supply device having the above-described structure, the sum of the voltage across the smoothing capacitor C0 and the voltage across the capacitor C3 is applied to the switching element Q2, and the voltage applied to the switching element Q2 is an alternating current. It becomes maximum near the peak value of the power supply voltage of the power supply AC. here,
When the capacitance value of the capacitor C3 is small, the amplitude of the voltage between both ends of the capacitor C3 becomes large. Therefore, it is necessary to use an element having a high withstand voltage as the switching element Q2, and there is a problem that the cost is increased. On the other hand, when the capacitance value of the capacitor C3 is large, the amplitude of the voltage between both ends of the capacitor C3 becomes small. Therefore, the switching element Q1 is turned off before the voltage between both ends of the capacitor C3 becomes 0 V, and the switching element Q1 is turned on. The voltage applied to the switching element Q2 at the time of switching from to OFF was increased. Thereafter, even when the switching element Q1 switches from off to on, the voltage at which the switching element Q1 switches from on to off is applied to the switching element Q2, so that there is a problem that switching loss increases and circuit efficiency decreases. Was.

【0013】本発明は上記問題点に鑑みて為されたもの
であり、その目的とするところは、入力電流に含まれる
高調波が少なく、平滑用コンデンサの両端電圧を低くす
るとともに、負荷電流の波高率を小さくした電源装置に
おいて、スイッチング損失を増やすことなく、スイッチ
ング素子に耐圧の低いものを使用することができる電源
装置を提供することにある。
The present invention has been made in view of the above problems, and has as its object to reduce the harmonics contained in the input current, reduce the voltage across the smoothing capacitor, and reduce the load current. It is an object of the present invention to provide a power supply device having a small crest factor, in which a switching element having a low withstand voltage can be used without increasing switching loss.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明では、交流電源の電源電圧を整流す
る整流器と、整流器の整流電圧を平滑する平滑用コンデ
ンサと、平滑用コンデンサと並列に接続され高周波で交
互にオンオフされる第1及び第2のスイッチング手段の
直列回路と、第1及び第2のスイッチング手段に夫々逆
並列接続された第1及び第2の整流手段と、第1及び第
2のスイッチング手段の接続点と整流器の一方の直流出
力端子との間に一次巻線が接続されたトランスと、トラ
ンスの二次巻線に接続された負荷回路と、トランスの一
次巻線と整流器の一方の直流出力端子との接続点に一端
が接続されるとともに平滑用コンデンサの一方の端子に
他端が接続された第1のコンデンサ及び第3の整流手段
の並列回路と、第1のコンデンサ及び第3の整流手段の
並列回路と平滑用コンデンサとの接続点と第1及び第2
のスイッチング手段の直列回路との間に接続された第2
のコンデンサ及び第4の整流手段の並列回路とを備え、
交流電源の電源電圧のピーク値付近で第2のコンデンサ
に印加される共振電圧の半周期と、第1又は第2のスイ
ッチング手段のオン期間とが略等しくなるように、第2
のコンデンサの静電容量が設定されたことを特徴とし、
第1及び第2のスイッチング素子の内、一端が第2のコ
ンデンサに接続された一方のスイッチング素子がオンす
ると、他方のスイッチング素子の両端間に平滑用コンデ
ンサの両端電圧と第2のコンデンサの両端電圧との和の
電圧が印加されるのであるが、第2のコンデンサの共振
電圧の半周期と第1又は第2のスイッチング素子のオン
期間とが略等しくなるように、第2のコンデンサの静電
容量が設定されているので、共振電圧の半周期がオン期
間より短い場合に比べて、第2のコンデンサの共振電圧
の振幅を小さくすることができ、且つ、一方のスイッチ
ング素子がオフする際は第2のコンデンサに蓄積された
電荷が全て放電されているので、一方のスイッチング素
子がオンからオフ、又は、オフからオンに切り替わる時
点での第2のコンデンサの両端電圧が略0となり、他方
のスイッチング素子に印加される電圧を平滑用コンデン
サの両端電圧と略等しくすることができ、スイッチング
損失を増やすことなくスイッチング素子に印加される電
圧のピーク値を低減することができる。
According to one aspect of the present invention, there is provided a rectifier for rectifying a power supply voltage of an AC power supply, a smoothing capacitor for smoothing a rectified voltage of the rectifier, and a smoothing capacitor. A series circuit of first and second switching means connected in parallel and alternately turned on and off at a high frequency; first and second rectifiers connected in antiparallel to the first and second switching means, respectively; A transformer having a primary winding connected between a connection point of the first and second switching means and one DC output terminal of the rectifier; a load circuit connected to a secondary winding of the transformer; A parallel circuit of a first capacitor and a third rectifier having one end connected to a connection point between the winding and one DC output terminal of the rectifier and having the other end connected to one terminal of the smoothing capacitor; No. Capacitor and a third rectifying means of the parallel circuit and the connection point between the first and second and the smoothing capacitor
Connected between the switching means and the series circuit.
And a parallel circuit of fourth rectifier means.
The second period is set such that the half period of the resonance voltage applied to the second capacitor near the peak value of the power supply voltage of the AC power supply is substantially equal to the ON period of the first or second switching means.
The capacitance of the capacitor is set,
When one of the first and second switching elements whose one end is connected to the second capacitor is turned on, the voltage across the smoothing capacitor and the both ends of the second capacitor are applied across the other switching element. A voltage equal to the sum of the voltages is applied. The static voltage of the second capacitor is set so that the half period of the resonance voltage of the second capacitor is substantially equal to the ON period of the first or second switching element. Since the capacitance is set, the amplitude of the resonance voltage of the second capacitor can be made smaller than when the half cycle of the resonance voltage is shorter than the ON period, and when one of the switching elements is turned off. Since all the charges accumulated in the second capacitor are discharged, the second capacitor at the time when one of the switching elements switches from on to off or from off to on. The voltage applied to the other switching element can be made substantially equal to the voltage applied to the both ends of the smoothing capacitor, and the peak value of the voltage applied to the switching element can be reduced without increasing the switching loss. Can be reduced.

【0015】請求項2の発明では、交流電源の電源電圧
を整流する整流器と、整流器の整流電圧を平滑する平滑
用コンデンサと、平滑用コンデンサと並列に接続され高
周波で交互にオンオフされる第1及び第2のスイッチン
グ手段の直列回路と、第1及び第2のスイッチング手段
に夫々逆並列接続された第1及び第2の整流手段と、第
1及び第2のスイッチング手段の接続点と整流器の一方
の直流出力端子との間に一次巻線が接続されたトランス
と、トランスの二次巻線に接続された負荷回路と、整流
器の直流出力端子間に接続された第1のコンデンサと、
トランスの一次巻線と整流器の一方の直流出力端子との
接続点に一端が接続されるとともに平滑用コンデンサの
一方の端子に他端が接続された第3の整流手段と、第3
の整流手段と平滑用コンデンサとの接続点と第1及び第
2のスイッチング手段の直列回路との間に接続された第
2のコンデンサ及び第4の整流手段の並列回路とを備
え、交流電源の電源電圧のピーク値付近で第2のコンデ
ンサに印加される共振電圧の半周期と、第1又は第2の
スイッチング手段のオン期間とが略等しくなるように、
第2のコンデンサの静電容量が設定されたことを特徴と
し、第1及び第2のスイッチング素子の内、一端が第2
のコンデンサに接続された一方のスイッチング素子がオ
ンすると、他方のスイッチング素子の両端間に平滑用コ
ンデンサの両端電圧と第2のコンデンサの両端電圧との
和の電圧が印加されるのであるが、第2のコンデンサの
共振電圧の半周期と第1又は第2のスイッチング素子の
オン期間とが略等しくなるように、第2のコンデンサの
静電容量が設定されているので、共振電圧の半周期がオ
ン期間より短い場合に比べて、第2のコンデンサの共振
電圧の振幅を小さくすることができ、且つ、一方のスイ
ッチング素子がオフする際は第2のコンデンサに蓄積さ
れた電荷が全て放電されているので、一方のスイッチン
グ素子がオンからオフ、又は、オフからオンに切り替わ
る時点での第2のコンデンサの両端電圧が略0となり、
他方のスイッチング素子に印加される電圧を平滑用コン
デンサの両端電圧と略等しくすることができ、スイッチ
ング損失を増やすことなくスイッチング素子に印加され
る電圧のピーク値を低減することができる。
According to the second aspect of the present invention, a rectifier for rectifying a power supply voltage of an AC power supply, a smoothing capacitor for smoothing a rectified voltage of the rectifier, and a first capacitor connected in parallel with the smoothing capacitor and alternately turned on and off at a high frequency. And a series circuit of the second switching means, first and second rectification means connected in anti-parallel to the first and second switching means, respectively, and a connection point between the first and second switching means and the rectifier. A transformer having a primary winding connected to one of the DC output terminals, a load circuit connected to a secondary winding of the transformer, a first capacitor connected between the DC output terminals of the rectifier,
A third rectifier having one end connected to a connection point between the primary winding of the transformer and one DC output terminal of the rectifier and having the other end connected to one terminal of the smoothing capacitor;
And a parallel circuit of a second capacitor and a fourth rectifier connected between a connection point of the rectifier and the smoothing capacitor and a series circuit of the first and second switching means. The half period of the resonance voltage applied to the second capacitor near the peak value of the power supply voltage is substantially equal to the ON period of the first or second switching means.
The capacitance of the second capacitor is set, and one end of the first and second switching elements is connected to the second capacitor.
When one switching element connected to the capacitor is turned on, the sum of the voltage across the smoothing capacitor and the voltage across the second capacitor is applied across the other switching element. Since the capacitance of the second capacitor is set such that the half period of the resonance voltage of the second capacitor is substantially equal to the ON period of the first or second switching element, the half period of the resonance voltage is The amplitude of the resonance voltage of the second capacitor can be reduced as compared with the case where it is shorter than the ON period, and when one of the switching elements is turned off, all the electric charges accumulated in the second capacitor are discharged. Therefore, the voltage across the second capacitor when one of the switching elements switches from on to off or from off to on becomes substantially zero,
The voltage applied to the other switching element can be made substantially equal to the voltage across the smoothing capacitor, and the peak value of the voltage applied to the switching element can be reduced without increasing the switching loss.

【0016】請求項3の発明では、請求項1又は2の発
明において、上記第2のコンデンサの静電容量を可変と
する静電容量可変手段を設けたことを特徴とし、例えば
交流電源の電圧変動に応じてスイッチング素子のスイッ
チング周波数やオンデューティを変化させる場合のよう
にスイッチング素子のオン期間が変化したとしても、静
電容量可変手段がオン期間の変化に応じて、交流電源の
電源電圧のピーク値付近で第2のコンデンサに印加され
る共振電圧の半周期と、第1又は第2のスイッチング手
段のオン期間とが略等しくなるように、第2のコンデン
サの静電容量を変化させることができ、請求項1又は2
の発明と同様、スイッチング損失を増やすことなくスイ
ッチング素子に印加される電圧のピーク値を低減するこ
とができる。
According to a third aspect of the present invention, in the first or second aspect of the present invention, a capacitance changing means for changing the capacitance of the second capacitor is provided. Even if the on-period of the switching element changes as in the case of changing the switching frequency or on-duty of the switching element in accordance with the fluctuation, the capacitance variable means changes the power supply voltage of the AC power supply in accordance with the change of the on-period. Changing the capacitance of the second capacitor so that the half period of the resonance voltage applied to the second capacitor near the peak value is substantially equal to the ON period of the first or second switching means. Claim 1 or 2
As in the invention of the first aspect, the peak value of the voltage applied to the switching element can be reduced without increasing the switching loss.

【0017】[0017]

【発明の実施の形態】本発明の実施の形態を図面を参照
して説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0018】(実施形態1)図1は本実施形態の電源装
置の回路図である。この電源装置は、交流電源ACの電
源電圧を全波整流する整流器DBと、整流器DBの直流
出力端子間に第3の整流手段たるダイオードD1と第1
のコンデンサたるコンデンサC2の並列回路を介して接
続された平滑用コンデンサC0と、平滑用コンデンサC
0の両端間に第4の整流手段たるダイオードD2と第2
のコンデンサたるコンデンサC3の並列回路を介して接
続されたMOSFETよりなるスイッチング素子Q1,
Q2の直列回路と、整流器DBの高電位側の直流出力端
子とスイッチング素子Q1,Q2の接続点との間に一次
巻線が接続されたリーケージトランスよりなるトランス
T1と、トランスT1の二次巻線の両端間に接続された
負荷回路1と、スイッチング素子Q1,Q2を電源周波
数よりも十分高い周波数で交互にオン/オフさせる制御
回路2とを備えている。負荷回路1はトランスT1の二
次巻線の両端間に両フィラメント電極の電源側端子が接
続された蛍光ランプよりなる放電灯FLと、放電灯FL
の両フィラメント電極の非電源側端子間に接続された予
熱用及び共振用のコンデンサC1とで構成され、トラン
スT1の漏れインダクタンスとコンデンサC1とにより
共振回路が構成される。本回路では、上述した図1に示
す回路において交流電源ACの電源電圧のピーク値(整
流器DBの脈流電圧の山部)付近でのコンデンサC3の
共振電圧の半周期と、スイッチング素子Q1のオン期間
とが略等しくなるように、コンデンサC3の静電容量を
設定している。なお、本回路の基本的な動作は上述した
従来例の説明と同様であり、平滑用コンデンサC0の両
端電圧を高くすることなく、負荷回路2に流れる電流の
波高率を小さくすることができる。以下に従来例で説明
した回路と異なる部分を中心に説明を行う。
(Embodiment 1) FIG. 1 is a circuit diagram of a power supply device according to this embodiment. This power supply device includes a rectifier DB for full-wave rectification of a power supply voltage of an AC power supply AC, a diode D1 as a third rectifier between a DC output terminal of the rectifier DB, and a first rectifier.
And a smoothing capacitor C0 connected via a parallel circuit of a capacitor C2 as
A diode D2 as a fourth rectifier between the two terminals of
A switching element Q1, which is a MOSFET connected through a parallel circuit of a capacitor C3 as a
A transformer T1 including a leakage transformer having a primary winding connected between a series circuit of Q2, a DC output terminal on the high potential side of the rectifier DB, and a connection point of the switching elements Q1 and Q2, and a secondary winding of the transformer T1. It comprises a load circuit 1 connected between both ends of the line, and a control circuit 2 for turning on / off the switching elements Q1 and Q2 alternately at a frequency sufficiently higher than the power supply frequency. The load circuit 1 includes a discharge lamp FL composed of a fluorescent lamp having power supply terminals of both filament electrodes connected between both ends of the secondary winding of the transformer T1, and a discharge lamp FL.
And a capacitor C1 for preheating and resonance connected between the non-power supply side terminals of both filament electrodes, and a resonance circuit is formed by the leakage inductance of the transformer T1 and the capacitor C1. In this circuit, in the circuit shown in FIG. 1 described above, the half cycle of the resonance voltage of the capacitor C3 near the peak value of the power supply voltage of the AC power supply AC (the peak portion of the pulsating voltage of the rectifier DB), and the ON state of the switching element Q1 The capacitance of the capacitor C3 is set so that the period is substantially equal. The basic operation of this circuit is the same as that of the above-described conventional example, and the crest factor of the current flowing through the load circuit 2 can be reduced without increasing the voltage across the smoothing capacitor C0. The following description focuses on the differences from the circuit described in the conventional example.

【0019】図2(a)〜(c)に、交流電源電圧のピ
ーク値付近においてスイッチング素子Q2に印加される
電圧VQ2の高周波での電圧波形を示し、図3(a)〜
(c)に、交流電源電圧の1周期内でのコンデンサC3
の両端電圧Vc3の電圧波形を示す。ここで、コンデン
サC3の静電容量が小さい場合、図3(a)に示すよう
にコンデンサC3の両端電圧Vc3の振幅が大きくなる
ので、スイッチング素子Q2に印加される電圧VQ2の
ピーク値VQ2peakが高くなり、スイッチング素子Q2
に高耐圧の素子を用いる必要がある。尚、この時のコン
デンサC3の共振電圧の半周期は、図2(a)に示すよ
うにスイッチング素子Q1のオン期間Ton(すなわちス
イッチング素子Q2のオフ期間)よりも短くなってい
る。
FIGS. 2A to 2C show high-frequency voltage waveforms of the voltage VQ2 applied to the switching element Q2 near the peak value of the AC power supply voltage.
(C) shows a capacitor C3 in one cycle of the AC power supply voltage.
3 shows a voltage waveform of the voltage Vc3 across the terminals. Here, when the capacitance of the capacitor C3 is small, the amplitude of the voltage Vc3 across the capacitor C3 increases as shown in FIG. 3A, so that the peak value VQ2peak of the voltage VQ2 applied to the switching element Q2 increases. The switching element Q2
It is necessary to use a device with a high breakdown voltage. Note that the half cycle of the resonance voltage of the capacitor C3 at this time is shorter than the ON period Ton of the switching element Q1 (that is, the OFF period of the switching element Q2) as shown in FIG.

【0020】一方、コンデンサC3の静電容量が大きい
場合、図3(b)に示すようにコンデンサC3の両端電
圧Vc3の振幅は小さくなるが、交流電源電圧のピーク
値付近でコンデンサC3の両端電圧Vc3が0Vまで下
がらない領域が発生する。これは図2(b)に示すよう
にコンデンサC3の共振電圧の半周期が、スイッチング
素子Q1のオン期間Tonよりも長いために、コンデンサ
C3に蓄えられた電荷が全て放電される前にスイッチン
グ素子Q1がオフしてしまうからである。このため、ス
イッチング素子Q1がオン状態からオフ状態に切り替わ
る際や、オフ状態からオン状態に切り替わる際にスイッ
チング素子Q2に印加される電圧VQ2が平滑用コンデ
ンサC0の両端電圧Vdcよりも高くなり、スイッチン
グ損失が増加する。
On the other hand, when the capacitance of the capacitor C3 is large, the amplitude of the voltage Vc3 across the capacitor C3 decreases as shown in FIG. 3B, but the voltage across the capacitor C3 near the peak value of the AC power supply voltage. There is a region where Vc3 does not drop to 0V. This is because the half cycle of the resonance voltage of the capacitor C3 is longer than the ON period Ton of the switching element Q1, as shown in FIG. This is because Q1 is turned off. For this reason, when the switching element Q1 switches from the on state to the off state or when the switching element Q1 switches from the off state to the on state, the voltage VQ2 applied to the switching element Q2 becomes higher than the voltage Vdc across the smoothing capacitor C0. Loss increases.

【0021】そこで、本実施形態の回路では、交流電源
電圧のピーク値付近でのコンデンサC3の共振電圧の半
周期と、スイッチング素子Q1のオン期間Tonとが略等
しくなるように、コンデンサC3の静電容量を設定して
いるので、図3(c)に示すようにコンデンサC3の両
端電圧Vc3の振幅を、コンデンサC3の静電容量が小
さい場合(図3(a)参照)に比べて小さくし、且つ、
図2(c)に示すようにスイッチング素子Q1がオン状
態からオフ状態に切り替わる際や、オフ状態からオン状
態に切り替わる際にスイッチング素子Q2に印加される
電圧VQ2を平滑コンデンサC3の両端電圧Vdcと略
等しくすることができ、スイッチング損失を増やすこと
なく、スイッチング素子Q2に印加される電圧VQ2の
ピーク値VQ2peakを低減することができる。したがっ
て、スイッチング素子Q1,Q2に耐圧の低い素子を用
いることができ、回路のコストダウンを図ることができ
る。
Therefore, in the circuit of the present embodiment, the static period of the capacitor C3 is set so that the half period of the resonance voltage of the capacitor C3 near the peak value of the AC power supply voltage is substantially equal to the ON period Ton of the switching element Q1. Since the capacitance is set, the amplitude of the voltage Vc3 across the capacitor C3 is reduced as shown in FIG. 3C, as compared with the case where the capacitance of the capacitor C3 is small (see FIG. 3A). ,and,
As shown in FIG. 2C, the voltage VQ2 applied to the switching element Q2 when the switching element Q1 switches from the on state to the off state or when the switching element Q1 switches from the off state to the on state is equal to the voltage Vdc across the smoothing capacitor C3. It can be made substantially equal, and the peak value VQ2peak of the voltage VQ2 applied to the switching element Q2 can be reduced without increasing the switching loss. Therefore, a low withstand voltage element can be used for the switching elements Q1 and Q2, and the cost of the circuit can be reduced.

【0022】(実施形態2)図4に本実施形態の電源装
置の回路図を示す。本回路では、実施形態1の回路にお
いて、静電容量が固定されたコンデンサC3の代わりに
可変容量形のコンデンサC4を用いており、実施形態1
と同様、交流電源電圧のピーク値付近でのコンデンサC
4の共振電圧の半周期と、スイッチング素子Q1のオン
期間とが略等しくなるように、コンデンサC4の静電容
量を設定することによって、スイッチング損失を増やす
ことなく、スイッチング素子に印加される電圧を低減
し、スイッチング素子に耐圧の低い素子を使用できるよ
うにしている。ここに、可変容量型のコンデンサC4か
ら静電容量可変手段が構成される。
(Embodiment 2) FIG. 4 shows a circuit diagram of a power supply device of this embodiment. In this circuit, a variable capacitor C4 is used instead of the capacitor C3 having a fixed capacitance in the circuit of the first embodiment.
Similarly, the capacitor C near the peak value of the AC power supply voltage
By setting the capacitance of the capacitor C4 so that the half period of the resonance voltage of the switching element 4 and the on-period of the switching element Q1 are substantially equal, the voltage applied to the switching element can be reduced without increasing the switching loss. Therefore, a switching element having a low withstand voltage can be used. Here, the variable capacitance type capacitor C4 constitutes a variable capacitance means.

【0023】なお図4の回路ではコンデンサC4の静電
容量を所望の値に変化させることができるので、例えば
交流電源ACの電源電圧に応じてスイッチング素子Q
1,Q2のスイッチング周波数やオンデューティを変化
させて、負荷の出力変動を抑制する場合のように、スイ
ッチング素子Q1,Q2のオン期間が変化したとして
も、スイッチング素子Q1のオン期間に応じて、スイッ
チング素子Q1のオン期間がコンデンサC4の共振電圧
の半周期と略一致するように、コンデンサC4の静電容
量を変化させることにより、スイッチング損失を増やす
ことなくスイッチング素子Q2に印加される電圧を低減
し、スイッチング素子Q1,Q2により耐圧の低い素子
を使用することができる。
In the circuit of FIG. 4, the capacitance of the capacitor C4 can be changed to a desired value.
Even when the on-periods of the switching elements Q1 and Q2 change, as in the case of suppressing the output fluctuation of the load by changing the switching frequency and the on-duty of the switching elements Q1 and Q2, The voltage applied to the switching element Q2 is reduced without increasing the switching loss by changing the capacitance of the capacitor C4 such that the on-period of the switching element Q1 substantially matches the half cycle of the resonance voltage of the capacitor C4. However, an element having a low withstand voltage can be used by the switching elements Q1 and Q2.

【0024】ここで、図5に示すように、図1に示す回
路においてダイオードD2の両端間にコンデンサC3を
介してコンデンサC5と静電容量可変手段たるスイッチ
素子Q3との並列回路を接続しても良く、制御回路2が
スイッチ素子Q3をオンオフすることにより、コンデン
サC5をコンデンサC3と直列に接続するか、又は、切
り離すかを選択することができ、コンデンサC3,C5
の静電容量の合成値を二段階に切り換えることができ
る。
Here, as shown in FIG. 5, in the circuit shown in FIG. 1, a parallel circuit of a capacitor C5 and a switching element Q3 as a capacitance varying means is connected via a capacitor C3 between both ends of a diode D2. The control circuit 2 turns on and off the switch element Q3 to select whether to connect the capacitor C5 in series with the capacitor C3 or to disconnect the capacitor C3.
Can be switched in two stages.

【0025】また、図6に示すように、図1に示す回路
においてコンデンサC3と並列にコンデンサC6及び静
電容量可変手段たるスイッチ素子Q4の直列回路を接続
しても良く、制御回路2がスイッチ素子Q4をオンオフ
することにより、コンデンサC3と並列にコンデンサC
6を接続するか否かを選択することができ、コンデンサ
C3,C6の静電容量の合成値を二段階に切り換えるこ
とができる。
As shown in FIG. 6, in the circuit shown in FIG. 1, a series circuit of a capacitor C6 and a switching element Q4 serving as a capacitance varying means may be connected in parallel with the capacitor C3. By turning on and off the element Q4, the capacitor C3 is connected in parallel with the capacitor C3.
6 can be selected or not, and the combined value of the capacitances of the capacitors C3 and C6 can be switched in two stages.

【0026】(実施形態3)図7に本実施形態の電源装
置の回路図を示す。上述した図1に示す回路では、トラ
ンスT1の一次巻線及び整流器DBの直流出力端子の接
続点と、平滑用コンデンサC0の一端との間にコンデン
サC2及びダイオードD1の直列回路を接続している
が、本実施形態の回路では、図1に示す回路において整
流器DBの直流出力端子間に第1のコンデンサたるコン
デンサC2を接続し、トランスT1の一次巻線及び整流
器DBの直流出力端子の接続点に第3の整流手段たるダ
イオードD1のアノードを接続するとともに、ダイオー
ドD1のカソードを平滑用コンデンサC0の一端に接続
し、ダイオードD1及び平滑用コンデンサC0の接続点
とスイッチング素子Q1,Q2の直列回路との間に、第
2のコンデンサたるコンデンサC3及び第4の整流手段
たるダイオードD2の並列回路を接続している。本回路
では、コンデンサC2の両端電圧が、平滑用コンデンサ
C0の両端電圧Vdcと整流器DBの出力電圧|Vs|
とでクランプされた波形となる以外は図1に示す回路の
動作と同様であるので、その説明は省略する。本回路に
おいても、図1に示す回路と同様に平滑用コンデンサC
0の両端電圧を高くすることなく、負荷回路2に流れる
電流の波高率を下げることができる。
(Embodiment 3) FIG. 7 is a circuit diagram of a power supply device according to this embodiment. In the circuit shown in FIG. 1 described above, a series circuit of the capacitor C2 and the diode D1 is connected between the connection point between the primary winding of the transformer T1 and the DC output terminal of the rectifier DB and one end of the smoothing capacitor C0. However, in the circuit of the present embodiment, in the circuit shown in FIG. 1, a capacitor C2 as a first capacitor is connected between the DC output terminals of the rectifier DB, and a connection point between the primary winding of the transformer T1 and the DC output terminal of the rectifier DB. , A cathode of the diode D1 is connected to one end of a smoothing capacitor C0, and a connection point of the diode D1 and the smoothing capacitor C0 and a series circuit of the switching elements Q1 and Q2. And a parallel circuit of a capacitor C3 as a second capacitor and a diode D2 as a fourth rectifier. There. In this circuit, the voltage between both ends of the capacitor C2 is the voltage between both ends Vdc of the smoothing capacitor C0 and the output voltage | Vs | of the rectifier DB.
Since the operation is the same as that of the circuit shown in FIG. 1 except that the waveform is clamped by, the description thereof is omitted. In this circuit as well, as in the circuit shown in FIG.
The crest factor of the current flowing through the load circuit 2 can be reduced without increasing the voltage across the zero.

【0027】ここで、実施形態1と同様に、交流電源電
圧のピーク値付近でのコンデンサC3の共振電圧の半周
期と、スイッチング素子Q1のオン期間Tonとが略等し
くなるように、コンデンサC3の静電容量を設定してい
るので、コンデンサC3の両端電圧Vc3の振幅をコン
デンサC3の静電容量が小さい場合に比べて小さくし、
且つ、スイッチング素子Q1がオン状態からオフ状態に
切り替わる際や、オフ状態からオン状態に切り替わる際
にスイッチング素子Q2に印加される電圧VQ2を平滑
コンデンサC3の両端電圧Vdcと略等しくすることが
でき、スイッチング損失を増やすことなく、スイッチン
グ素子Q2に印加される電圧VQ2のピーク値VQ2pe
akを低減することができる。したがって、スイッチング
素子Q1,Q2に耐圧の低い素子を用いることができ、
回路のコストダウンを図ることができる。尚、本実施形
態の構成を実施形態2の電源装置に適用しても良いのは
勿論のことであり、本実施形態の回路と同様の作用効果
を得ることができる。
Here, similarly to the first embodiment, the capacitor C3 is set so that the half period of the resonance voltage of the capacitor C3 near the peak value of the AC power supply voltage is substantially equal to the on-period Ton of the switching element Q1. Since the capacitance is set, the amplitude of the voltage Vc3 across the capacitor C3 is made smaller than when the capacitance of the capacitor C3 is small,
Further, when the switching element Q1 switches from the on state to the off state or when the switching element Q1 switches from the off state to the on state, the voltage VQ2 applied to the switching element Q2 can be made substantially equal to the voltage Vdc across the smoothing capacitor C3. The peak value VQ2pe of the voltage VQ2 applied to the switching element Q2 without increasing the switching loss
ak can be reduced. Therefore, low withstand voltage elements can be used for the switching elements Q1 and Q2,
Circuit cost can be reduced. It is needless to say that the configuration of the present embodiment may be applied to the power supply device of the second embodiment, and the same operation and effect as the circuit of the present embodiment can be obtained.

【0028】ところで、上述の各実施形態では、第1及
び第2のスイッチング手段をMOSFETよりなるスイ
ッチング素子Q1,Q2により構成しているので、MO
SFETの寄生ダイオード(図示せず)により第1及び
第2の整流手段を兼用し、回路部品の数を減らしてコス
トダウンを図ることができる。尚、第1及び第2のスイ
ッチング手段をMOSFETに限定する趣旨のものでは
なく、第1及び第2のスイッチング手段にバイポーラト
ランジスタを用い、バイポーラトランジスタと逆並列に
第1及び第2の整流手段たるダイオードを接続しても良
い。
By the way, in each of the above embodiments, the first and second switching means are constituted by the switching elements Q1 and Q2 composed of MOSFETs.
The parasitic diode (not shown) of the SFET also serves as the first and second rectifiers, so that the number of circuit components can be reduced and the cost can be reduced. Note that the first and second switching means are not intended to be limited to MOSFETs. Instead, bipolar transistors are used as the first and second switching means, and the first and second rectifiers are antiparallel to the bipolar transistors. A diode may be connected.

【0029】また上述の各実施形態では、整流器DBの
直流出力端子間にトランスT1の一次巻線を介してスイ
ッチング素子Q2を接続しているが、整流器DBの直流
出力端子間にトランスT1の一次巻線を介してスイッチ
ング素子Q1を接続しても良く、上述と同様の作用効果
を得ることができる。また各実施形態では負荷回路2を
放電灯FLから構成しているが、負荷を放電灯FLに限
定する趣旨のものではなく、放電灯FL以外の負荷でも
良い。
In each of the above embodiments, the switching element Q2 is connected between the DC output terminals of the rectifier DB via the primary winding of the transformer T1, but the primary of the transformer T1 is connected between the DC output terminals of the rectifier DB. The switching element Q1 may be connected via a winding, and the same operation and effect as described above can be obtained. Further, in each embodiment, the load circuit 2 is constituted by the discharge lamp FL. However, the load is not limited to the discharge lamp FL, but may be a load other than the discharge lamp FL.

【0030】[0030]

【発明の効果】上述のように請求項1の発明は、交流電
源の電源電圧を整流する整流器と、整流器の整流電圧を
平滑する平滑用コンデンサと、平滑用コンデンサと並列
に接続され高周波で交互にオンオフされる第1及び第2
のスイッチング手段の直列回路と、第1及び第2のスイ
ッチング手段に夫々逆並列接続された第1及び第2の整
流手段と、第1及び第2のスイッチング手段の接続点と
整流器の一方の直流出力端子との間に一次巻線が接続さ
れたトランスと、トランスの二次巻線に接続された負荷
回路と、トランスの一次巻線と整流器の一方の直流出力
端子との接続点に一端が接続されるとともに平滑用コン
デンサの一方の端子に他端が接続された第1のコンデン
サ及び第3の整流手段の並列回路と、第1のコンデンサ
及び第3の整流手段の並列回路と平滑用コンデンサとの
接続点と第1及び第2のスイッチング手段の直列回路と
の間に接続された第2のコンデンサ及び第4の整流手段
の並列回路とを備え、交流電源の電源電圧のピーク値付
近で第2のコンデンサに印加される共振電圧の半周期
と、第1又は第2のスイッチング手段のオン期間とが略
等しくなるように、第2のコンデンサの静電容量が設定
されたことを特徴とし、第1及び第2のスイッチング素
子の内、一端が第2のコンデンサに接続された一方のス
イッチング素子がオンすると、他方のスイッチング素子
の両端間に平滑用コンデンサの両端電圧と第2のコンデ
ンサの両端電圧との和の電圧が印加されるのであるが、
第2のコンデンサの共振電圧の半周期と第1又は第2の
スイッチング素子のオン期間とが略等しくなるように、
第2のコンデンサの静電容量が設定されているので、共
振電圧の半周期がオン期間より短い場合に比べて、第2
のコンデンサの共振電圧の振幅を小さくすることがで
き、且つ、一方のスイッチング素子がオフする際は第2
のコンデンサに蓄積された電荷が全て放電されているの
で、一方のスイッチング素子がオンからオフ、又は、オ
フからオンに切り替わる時点での第2のコンデンサの両
端電圧が略0となり、他方のスイッチング素子に印加さ
れる電圧を平滑用コンデンサの両端電圧と略等しくする
ことができ、スイッチング損失を増やすことなくスイッ
チング素子に印加される電圧のピーク値を低減できると
いう効果があり、しかもスイッチング素子に印加される
電圧のピーク値を低減できるので、スイッチング素子に
より耐圧の低い素子を使用することができるので、コス
トダウンを図ることができるという効果がある。
As described above, the first aspect of the present invention provides a rectifier for rectifying a power supply voltage of an AC power supply, a smoothing capacitor for smoothing the rectified voltage of the rectifier, and a high frequency alternately connected in parallel with the smoothing capacitor. First and second turned on and off
Series circuit of the switching means, first and second rectification means connected in anti-parallel to the first and second switching means, respectively, and a connection point between the first and second switching means and one DC of the rectifier. One end is connected to the connection point between the transformer whose primary winding is connected to the output terminal, the load circuit connected to the secondary winding of the transformer, and one DC output terminal of the rectifier and the primary winding of the transformer. A parallel circuit of a first capacitor and a third rectifier connected together and the other end connected to one terminal of the smoothing capacitor, a parallel circuit of the first capacitor and the third rectifier and a smoothing capacitor And a parallel circuit of a second capacitor and a fourth rectifier connected between a connection point of the first and second switching means and a series circuit of the first and second switching means. The second conde The capacitance of the second capacitor is set such that a half cycle of the resonance voltage applied to the first and second switching means is substantially equal to an on-period of the first or second switching means. When one of the second switching elements, one of which is connected to the second capacitor, is turned on, the voltage across the smoothing capacitor and the voltage across the second capacitor are applied across the other switching element. The voltage of the sum of
The half period of the resonance voltage of the second capacitor is substantially equal to the ON period of the first or second switching element.
Since the capacitance of the second capacitor is set, the second cycle of the resonance voltage is smaller than that in the case where the half cycle of the resonance voltage is shorter than the ON period.
The amplitude of the resonance voltage of the capacitor can be reduced, and when one of the switching elements is turned off, the second
Since all the charges accumulated in the capacitor are discharged, the voltage across the second capacitor when one of the switching elements switches from on to off or from off to on becomes substantially zero, and the other switching element The voltage applied to the switching element can be made substantially equal to the voltage across the smoothing capacitor, and the peak value of the voltage applied to the switching element can be reduced without increasing the switching loss. Since the peak value of the applied voltage can be reduced, an element having a low withstand voltage can be used as the switching element, so that there is an effect that the cost can be reduced.

【0031】請求項2の発明は、交流電源の電源電圧を
整流する整流器と、整流器の整流電圧を平滑する平滑用
コンデンサと、平滑用コンデンサと並列に接続され高周
波で交互にオンオフされる第1及び第2のスイッチング
手段の直列回路と、第1及び第2のスイッチング手段に
夫々逆並列接続された第1及び第2の整流手段と、第1
及び第2のスイッチング手段の接続点と整流器の一方の
直流出力端子との間に一次巻線が接続されたトランス
と、トランスの二次巻線に接続された負荷回路と、整流
器の直流出力端子間に接続された第1のコンデンサと、
トランスの一次巻線と整流器の一方の直流出力端子との
接続点に一端が接続されるとともに平滑用コンデンサの
一方の端子に他端が接続された第3の整流手段と、第3
の整流手段と平滑用コンデンサとの接続点と第1及び第
2のスイッチング手段の直列回路との間に接続された第
2のコンデンサ及び第4の整流手段の並列回路とを備
え、交流電源の電源電圧のピーク値付近で第2のコンデ
ンサに印加される共振電圧の半周期と、第1又は第2の
スイッチング手段のオン期間とが略等しくなるように、
第2のコンデンサの静電容量が設定されたことを特徴と
し、第1及び第2のスイッチング素子の内、一端が第2
のコンデンサに接続された一方のスイッチング素子がオ
ンすると、他方のスイッチング素子の両端間に平滑用コ
ンデンサの両端電圧と第2のコンデンサの両端電圧との
和の電圧が印加されるのであるが、第2のコンデンサの
共振電圧の半周期と第1又は第2のスイッチング素子の
オン期間とが略等しくなるように、第2のコンデンサの
静電容量が設定されているので、共振電圧の半周期がオ
ン期間より短い場合に比べて、第2のコンデンサの共振
電圧の振幅を小さくすることができ、且つ、一方のスイ
ッチング素子がオフする際は第2のコンデンサに蓄積さ
れた電荷が全て放電されているので、一方のスイッチン
グ素子がオンからオフ、又は、オフからオンに切り替わ
る時点での第2のコンデンサの両端電圧が略0となり、
他方のスイッチング素子に印加される電圧を平滑用コン
デンサの両端電圧と略等しくすることができ、スイッチ
ング損失を増やすことなくスイッチング素子に印加され
る電圧のピーク値を低減できるという効果があり、しか
もスイッチング素子に印加される電圧のピーク値を低減
できるので、スイッチング素子により耐圧の低い素子を
使用することができるので、コストダウンを図ることが
できるという効果がある。
According to a second aspect of the present invention, there is provided a rectifier for rectifying a power supply voltage of an AC power supply, a smoothing capacitor for smoothing the rectified voltage of the rectifier, and a first capacitor connected in parallel with the smoothing capacitor and alternately turned on and off at a high frequency. A first and second rectifying means connected in anti-parallel to the first and second switching means, respectively;
A transformer having a primary winding connected between a connection point of the second switching means and one DC output terminal of the rectifier, a load circuit connected to a secondary winding of the transformer, and a DC output terminal of the rectifier. A first capacitor connected therebetween;
A third rectifier having one end connected to a connection point between the primary winding of the transformer and one DC output terminal of the rectifier and having the other end connected to one terminal of the smoothing capacitor;
And a parallel circuit of a second capacitor and a fourth rectifier connected between a connection point of the rectifier and the smoothing capacitor and a series circuit of the first and second switching means. The half period of the resonance voltage applied to the second capacitor near the peak value of the power supply voltage is substantially equal to the ON period of the first or second switching means.
The capacitance of the second capacitor is set, and one end of the first and second switching elements is connected to the second capacitor.
When one switching element connected to the capacitor is turned on, the sum of the voltage across the smoothing capacitor and the voltage across the second capacitor is applied across the other switching element. Since the capacitance of the second capacitor is set such that the half period of the resonance voltage of the second capacitor is substantially equal to the ON period of the first or second switching element, the half period of the resonance voltage is The amplitude of the resonance voltage of the second capacitor can be reduced as compared with the case where it is shorter than the ON period, and when one of the switching elements is turned off, all the electric charges accumulated in the second capacitor are discharged. Therefore, the voltage across the second capacitor when one of the switching elements switches from on to off or from off to on becomes substantially zero,
The voltage applied to the other switching element can be made substantially equal to the voltage across the smoothing capacitor, which has the effect of reducing the peak value of the voltage applied to the switching element without increasing the switching loss. Since the peak value of the voltage applied to the element can be reduced, an element having a low withstand voltage can be used as the switching element, so that the cost can be reduced.

【0032】請求項3の発明は、請求項1又は2の発明
において、上記第2のコンデンサの静電容量を可変とす
る静電容量可変手段を設けたことを特徴とし、例えば交
流電源の電圧変動に応じてスイッチング素子のスイッチ
ング周波数やオンデューティを変化させる場合のように
スイッチング素子のオン期間が変化したとしても、静電
容量可変手段がオン期間の変化に応じて、交流電源の電
源電圧のピーク値付近で第2のコンデンサに印加される
共振電圧の半周期と、第1又は第2のスイッチング手段
のオン期間とが略等しくなるように、第2のコンデンサ
の静電容量を変化させることができ、請求項1又は2の
発明と同様、スイッチング損失を増やすことなくスイッ
チング素子に印加される電圧のピーク値を低減できると
いう効果があり、しかもスイッチング素子に印加される
電圧のピーク値を低減できるので、スイッチング素子に
より耐圧の低い素子を使用することができるので、コス
トダウンを図ることができるという効果がある。
According to a third aspect of the present invention, in the first or second aspect of the present invention, a capacitance changing means for changing the capacitance of the second capacitor is provided. Even if the on-period of the switching element changes as in the case of changing the switching frequency or on-duty of the switching element in accordance with the fluctuation, the capacitance variable means changes the power supply voltage of the AC power supply in accordance with the change of the on-period. Changing the capacitance of the second capacitor so that the half period of the resonance voltage applied to the second capacitor near the peak value is substantially equal to the ON period of the first or second switching means. As in the first or second aspect of the invention, there is an effect that the peak value of the voltage applied to the switching element can be reduced without increasing the switching loss. Can be reduced to a peak value of the voltage applied to the duck switching element, it is possible to use a low voltage elements by the switching element, there is an effect that it is possible to reduce the cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態1の電源装置の回路図である。FIG. 1 is a circuit diagram of a power supply device according to a first embodiment.

【図2】(a)〜(c)は同上の動作を説明するための
波形図である。
2 (a) to 2 (c) are waveform diagrams for explaining the operation of the above.

【図3】(a)〜(c)は同上の動作を説明するための
波形図である。
FIGS. 3 (a) to 3 (c) are waveform diagrams for explaining the operation of the above.

【図4】同上の別の電源装置の回路図である。FIG. 4 is a circuit diagram of another power supply device according to the first embodiment;

【図5】実施形態2の電源装置の回路図である。FIG. 5 is a circuit diagram of a power supply device according to a second embodiment.

【図6】同上の別の電源装置の回路図である。FIG. 6 is a circuit diagram of another power supply device according to the first embodiment;

【図7】実施形態3の電源装置の回路図である。FIG. 7 is a circuit diagram of a power supply device according to a third embodiment.

【図8】(a)〜(h)は従来の電源装置の各部の波形
図である。
8 (a) to 8 (h) are waveform diagrams of respective parts of a conventional power supply device.

【図9】(a)〜(f)は同上の電源装置の各部の波形
図である。
FIGS. 9A to 9F are waveform diagrams of respective parts of the power supply device according to the first embodiment.

【図10】(a)〜(c)は同上の電源装置の動作を説
明するための波形図である。
FIGS. 10A to 10C are waveform diagrams illustrating the operation of the above power supply device.

【符号の説明】[Explanation of symbols]

1 負荷回路 C0 平滑用コンデンサ C2,C3 コンデンサ D1,D2 ダイオード DB 整流器 FL 放電灯 Q1,Q2 スイッチング素子 T1 トランス 1 Load circuit C0 Smoothing capacitor C2, C3 Capacitor D1, D2 Diode DB Rectifier FL Discharge lamp Q1, Q2 Switching element T1 Transformer

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】交流電源の電源電圧を整流する整流器と、
整流器の整流電圧を平滑する平滑用コンデンサと、平滑
用コンデンサと並列に接続され高周波で交互にオンオフ
される第1及び第2のスイッチング手段の直列回路と、
第1及び第2のスイッチング手段に夫々逆並列接続され
た第1及び第2の整流手段と、第1及び第2のスイッチ
ング手段の接続点と整流器の一方の直流出力端子との間
に一次巻線が接続されたトランスと、トランスの二次巻
線に接続された負荷回路と、トランスの一次巻線と整流
器の一方の直流出力端子との接続点に一端が接続される
とともに平滑用コンデンサの一方の端子に他端が接続さ
れた第1のコンデンサ及び第3の整流手段の並列回路
と、第1のコンデンサ及び第3の整流手段の並列回路と
平滑用コンデンサとの接続点と第1及び第2のスイッチ
ング手段の直列回路との間に接続された第2のコンデン
サ及び第4の整流手段の並列回路とを備え、交流電源の
電源電圧のピーク値付近で第2のコンデンサに印加され
る共振電圧の半周期と、第1又は第2のスイッチング手
段のオン期間とが略等しくなるように、第2のコンデン
サの静電容量が設定されたことを特徴とする電源装置。
A rectifier for rectifying a power supply voltage of an AC power supply;
A smoothing capacitor for smoothing the rectified voltage of the rectifier, a series circuit of first and second switching means connected in parallel with the smoothing capacitor and alternately turned on and off at a high frequency;
First and second rectifiers connected in anti-parallel to the first and second switching means, respectively, and a primary winding between a connection point of the first and second switching means and one of the DC output terminals of the rectifier. One end is connected to the connection point between the transformer connected to the wire, the load circuit connected to the secondary winding of the transformer, and the primary winding of the transformer and one of the DC output terminals of the rectifier, and the smoothing capacitor is connected. A first capacitor and a parallel circuit of the third rectifier, the other end of which is connected to one terminal, and a connection point between the parallel circuit of the first capacitor and the third rectifier and the smoothing capacitor. A second capacitor connected in series with the series circuit of the second switching means and a parallel circuit of the fourth rectifying means, which is applied to the second capacitor near a peak value of the power supply voltage of the AC power supply. Half period of resonance voltage As the on period of the first or second switching means are substantially equal, the power supply and wherein the capacitance of the second capacitor is set.
【請求項2】交流電源の電源電圧を整流する整流器と、
整流器の整流電圧を平滑する平滑用コンデンサと、平滑
用コンデンサと並列に接続され高周波で交互にオンオフ
される第1及び第2のスイッチング手段の直列回路と、
第1及び第2のスイッチング手段に夫々逆並列接続され
た第1及び第2の整流手段と、第1及び第2のスイッチ
ング手段の接続点と整流器の一方の直流出力端子との間
に一次巻線が接続されたトランスと、トランスの二次巻
線に接続された負荷回路と、整流器の直流出力端子間に
接続された第1のコンデンサと、トランスの一次巻線と
整流器の一方の直流出力端子との接続点に一端が接続さ
れるとともに平滑用コンデンサの一方の端子に他端が接
続された第3の整流手段と、第3の整流手段と平滑用コ
ンデンサとの接続点と第1及び第2のスイッチング手段
の直列回路との間に接続された第2のコンデンサ及び第
4の整流手段の並列回路とを備え、交流電源の電源電圧
のピーク値付近で第2のコンデンサに印加される共振電
圧の半周期と、第1又は第2のスイッチング手段のオン
期間とが略等しくなるように、第2のコンデンサの静電
容量が設定されたことを特徴とする電源装置。
2. A rectifier for rectifying a power supply voltage of an AC power supply,
A smoothing capacitor for smoothing the rectified voltage of the rectifier, a series circuit of first and second switching means connected in parallel with the smoothing capacitor and alternately turned on and off at a high frequency;
First and second rectifiers connected in anti-parallel to the first and second switching means, respectively, and a primary winding between a connection point of the first and second switching means and one of the DC output terminals of the rectifier. A transformer connected to a wire, a load circuit connected to a secondary winding of the transformer, a first capacitor connected between the DC output terminals of the rectifier, a DC winding of the primary winding of the transformer and one of the rectifiers. A third rectifier having one end connected to a connection point with the terminal and the other end connected to one terminal of the smoothing capacitor; a connection point between the third rectifier and the smoothing capacitor; A second capacitor connected in series with the series circuit of the second switching means and a parallel circuit of the fourth rectifying means, which is applied to the second capacitor near a peak value of the power supply voltage of the AC power supply. The half cycle of the resonance voltage Or so that the ON period of the second switching means are substantially equal, the power supply and wherein the capacitance of the second capacitor is set.
【請求項3】上記第2のコンデンサの静電容量を可変と
する静電容量可変手段を設けたことを特徴とする請求項
1又は2記載の電源装置。
3. The power supply device according to claim 1, further comprising capacitance changing means for changing the capacitance of said second capacitor.
JP04541499A 1999-02-23 1999-02-23 Power supply Expired - Fee Related JP3617361B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04541499A JP3617361B2 (en) 1999-02-23 1999-02-23 Power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04541499A JP3617361B2 (en) 1999-02-23 1999-02-23 Power supply

Publications (2)

Publication Number Publication Date
JP2000245160A true JP2000245160A (en) 2000-09-08
JP3617361B2 JP3617361B2 (en) 2005-02-02

Family

ID=12718613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04541499A Expired - Fee Related JP3617361B2 (en) 1999-02-23 1999-02-23 Power supply

Country Status (1)

Country Link
JP (1) JP3617361B2 (en)

Also Published As

Publication number Publication date
JP3617361B2 (en) 2005-02-02

Similar Documents

Publication Publication Date Title
US20020011801A1 (en) Power feedback power factor correction scheme for multiple lamp operation
Qian et al. Charge pump power-factor-correction technologies. I. Concept and principle
JPH10215580A (en) Power supply
US6018221A (en) Lighting circuit and lighting device
US20060176034A1 (en) Multi-resonant dc-dc converter
JP3617361B2 (en) Power supply
KR20030023372A (en) Power supply circuit of electronic ballast
JPH02202365A (en) Power source equipment
JP3931591B2 (en) Power supply
JPH0678537A (en) Switching power supply equipment
JPH06284723A (en) Power-supply device
JP3427238B2 (en) Inverter device
JP4306234B2 (en) Switching power supply
JP3400592B2 (en) Power supply
JP3332295B2 (en) Power supply
JP3654067B2 (en) Power supply
JP3723947B2 (en) High power factor switching power supply
JP3042263B2 (en) Power converter
JP3291507B2 (en) Inverter device for discharge lamp
JP2731093B2 (en) Power supply
JP3275215B2 (en) Inverter device
JPH06197556A (en) Power conversion device
Navaneetha et al. A THREE PHASE AC TO DC CONVERTER WITH FLYING CAPACITOR
JP2003111434A (en) Power source apparatus
JPH08182332A (en) Switching power source

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees