JP2000236680A - Pulse power device - Google Patents

Pulse power device

Info

Publication number
JP2000236680A
JP2000236680A JP11035124A JP3512499A JP2000236680A JP 2000236680 A JP2000236680 A JP 2000236680A JP 11035124 A JP11035124 A JP 11035124A JP 3512499 A JP3512499 A JP 3512499A JP 2000236680 A JP2000236680 A JP 2000236680A
Authority
JP
Japan
Prior art keywords
pulse
circuit
transformer
winding
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11035124A
Other languages
Japanese (ja)
Other versions
JP3985379B2 (en
Inventor
Takehisa Koganezawa
竹久 小金澤
Eiji Sasamoto
栄二 笹本
Masao Azuma
征男 東
Masayuki Tani
政幸 谷
Tadashi Shibuya
忠士 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP03512499A priority Critical patent/JP3985379B2/en
Publication of JP2000236680A publication Critical patent/JP2000236680A/en
Application granted granted Critical
Publication of JP3985379B2 publication Critical patent/JP3985379B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To enable stable load operation for preventing polarized magnetization and saturation of a transformer, without inserting a diode circuit into the secondary winding of the transformer. SOLUTION: A tertiary winding is formed in a pulse transformer PT having a gap, and this tertiary winding is provided with a diode circuit D2 which is in a blocking direction with respect to a pulse main current, becomes energized at discharging of magnetizing energy, and absorbs the magnetizing energy. This device also includes connecting a reactor circuit in series with the secondary winding of the transformer and to prevent the magnetizing energy from being discharged to a load side. It also includes providing a switching circuit which short-circuits the tertiary winding with a low impedance, excluding intervals where the transformer generates pulse main currents, and to discharge the residual energy of the secondary winding-side capacitor through the tertiary winding.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電力用半導体スイ
ッチを用いたパルス発生回路と磁気パルス圧縮回路を組
み合わせ、高い繰り返しで狭幅の大電流パルスを発生す
るパルス電源装置に係り、特にパルストランスの磁気飽
和・偏磁の防止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pulse power supply device which combines a pulse generation circuit using a power semiconductor switch and a magnetic pulse compression circuit to generate a large current pulse of a narrow width at high repetition, and more particularly to a pulse transformer. The prevention of magnetic saturation and magnetic polarization.

【0002】[0002]

【従来の技術】従来のパルス電源装置例を図8に示す。
パルス発生回路1は、電力用の初段コンデンサC0を設
け、このコンデンサC0を高圧充電器2により初期充電
しておき、半導体スイッチSW0のオン制御でコンデン
サC0から可飽和リアクトルSIを通してパルストラ
ンスPTにパルス電流Iを供給する。可飽和リアクト
ルSI0は、半導体スイッチSW0の完全なオン後に飽和
動作してパルス電流I0を発生させることでスイッチS
0の責務を軽減する。
2. Description of the Related Art FIG. 8 shows an example of a conventional pulse power supply device.
Pulse generating circuit 1, the provided first stage capacitor C 0 of the power, leave initial charging the capacitor C 0 by the high-pressure charger 2, through saturable reactors SI 0 from the capacitor C 0 ON control of the semiconductor switch SW 0 supplies a pulse current I 0 to the pulse transformer PT. The saturable reactor SI 0 performs a saturation operation after the semiconductor switch SW 0 is completely turned on to generate a pulse current I 0 , whereby the switch S
To reduce the responsibilities of W 0.

【0003】パルストランスPTの2次側には2段の磁
気パルス圧縮回路31、32が縦続接続され、初段の磁気
パルス発生回路31ではパルストランスPTで昇圧した
パルス電流I1でコンデンサC1が高圧充電され、このコ
ンデンサC1の充電電圧で可飽和リアクトルSI1が磁気
スイッチ動作することにより磁気パルス圧縮した狭幅の
パルス電流I2を図示の極性で次段の磁気パルス圧縮回
路32に供給する。同様に、可飽和リアクトルSI2の磁
気スイッチ動作により、磁気パルス圧縮回路32でパル
ス幅の磁気パルス圧縮を行い、パルス電流I3を図示の
極性で出力する。
[0003] Pulse magnetic pulse compression circuit 3 1 2-stage, 3 2 are cascade-connected to the secondary side of the transformer PT, a capacitor with the pulse current I 1 that is pressurized by the first stage of the magnetic pulse generator 3 1 the pulse transformer PT C 1 is a high pressure charge, the next stage of the magnetic pulse compression circuit shown polarity of the pulse current I 2 narrow that magnetic pulse compression by saturable reactor SI 1 at the charging voltage of the capacitor C 1 is operated magnetic switch 3 which supplies 2. Similarly, the magnetic switch operation of the saturable reactor SI 2, with magnetic pulse compression pulse width magnetic pulse compression circuit 3 2, and outputs the pulse current I 3 in the shown polarity.

【0004】磁気パルス圧縮回路32のパルス出力は、
レーザヘッドのチャンバなどの負荷4に狭幅・高電圧の
パルス電流を供給する。負荷4は、主放電電極ELMと予
備電離電極ELAの並列回路にピーキングコンデンサCP
が設けられ、パルス電流でピーキングコンデンサCP
一定電圧レベルまで充電されたとき、コンデンサCP
を通した予備電離電極ELAによる放電で管内ガスの予備
電離を行い、この予備電離により主放電電極ELMに主放
電を得る。
[0004] pulse output of the magnetic pulse compression circuit 3 2,
A narrow and high voltage pulse current is supplied to a load 4 such as a chamber of a laser head. Load 4, the main discharge electrodes E peaking capacitor C P in parallel circuit of the LM and the preionization electrode E LA
Is provided, and when the peaking capacitor C P is charged to a certain voltage level by the pulse current, the capacitor C P
Was subjected to pre-ionization of the tube gas discharge by preionization electrode E LA through, obtain the main discharge in the main discharge electrodes E LM This preionization.

【0005】ここで、可飽和リアクトルSI0、SI1
SI2にはそれぞれ磁気リセット巻線と磁気リセット回
路MR0、MR2及びMR3を設け、可飽和リアクトルの
飽和動作後に直流リセット電流を供給することでそれら
を逆極性に励磁し飽和させておく。また、磁気リセット
回路MR1は、パルストランスPTのリセット巻線に直
流バイアス電流を供給することで鉄心の磁気飽和や偏磁
を防止する。これら磁気リセット回路は、1つのリセッ
ト電源から一括してリセット電流を供給する場合もあ
る。
Here, the saturable reactors SI 0 , SI 1 ,
SI 2 is provided with a magnetic reset winding and magnetic reset circuits MR 0 , MR 2 and MR 3 , respectively, and supplies a DC reset current after the saturation operation of the saturable reactor to excite them to the opposite polarity and saturate them. . The magnetic reset circuit MR 1 prevents magnetic saturation and magnetic bias of the core by supplying a DC bias current to the reset coil of the pulse transformer PT. These magnetic reset circuits may supply a reset current collectively from one reset power supply.

【0006】このような構成のパルス電源装置におい
て、負荷4の放電は、与えられたパルスエネルギーを全
て消費することなく、消費しきれない一部のエネルギー
がパルス発生回路1側に戻ってくる。この戻ってくるエ
ネルギーのことをキックバックエネルギーと称してい
る。このキックバックエネルギーは、パルス発生回路か
らの反射エネルギーとして負荷放電後にピーキングコン
デンサCPの再充電電圧(残留電荷)として現れる。
In the pulse power supply device having such a configuration, the discharge of the load 4 does not consume all of the applied pulse energy, and a part of the energy that cannot be consumed returns to the pulse generation circuit 1 side. This returning energy is called kickback energy. The kickback energy appears as recharging voltage of the peaking capacitor C P after load discharge as reflected energy from the pulse generating circuit (residual charge).

【0007】ピーキングコンデンサCPの再充電電圧が
逆極性になる場合、負荷4の状態に影響を与え、負荷が
レーザヘッドになる場合には次回放電時の出力エネルギ
ーが不安定になることがある。
[0007] If the recharge voltage of the peaking capacitor C P is reversed polarity, influence the state of the load 4, when the load becomes the laser head is sometimes output energy of the next discharge becomes unstable .

【0008】このピーキングコンデンサCPの逆極性の
再充電電圧を無くすため、磁気パルス圧縮回路32の出
力段にダイオードD0を設けたり、負荷4に並列にリア
クトルLHを設け、ピーキングコンデンサCPの再充電電
圧の発生を抑制する。
[0008] To eliminate the recharge voltage of opposite polarity of the peaking capacitor C P, and may be provided diode D 0 in the output stage of the magnetic pulse compression circuit 3 2, a reactor L H provided in parallel with the load 4, the peaking capacitor C Suppresses the generation of P recharge voltage.

【0009】このダイオードD0やリアクトルLHの介在
は、磁気リセット電流に対してパルストランスPTの2
次側を直流的に短絡させることになり、磁気リセット回
路MR1〜MR3によるパルストランスPTや可飽和リア
クトルSI1,SI2の磁気リセットに不都合が生じる。
The intervention of the diode D 0 and the reactor L H causes the magnetic reset current to interfere with the pulse transformer PT.
It becomes the following side shorting galvanically, inconvenience to the magnetic resetting of the magnetic reset circuit MR 1 pulse transformer PT and saturable reactors SI 1 by ~MR 3, SI 2 generated.

【0010】すなわち、パルストランスPTや可飽和リ
アクトルSI1、SI2へのリセット電圧印加に対してピ
ーキングコンデンサCPの残留電荷を消滅させるための
ダイオードD0は導通方向になるし、リアクトルLHでは
短絡状態になるため、パルストランスPT等のリセット
電圧印加に対して、その2次側がほとんど短絡状態にな
り、リセット電圧を確立できない。特に、パルストラン
スPTには、磁気リセット回路MR1でリセット電流を
供給して非飽和状態に戻そうとするが、2次側のダイオ
ードD0等の介在により十分なリセットがなされず、そ
の磁性体が徐々に偏磁され、やがて飽和してしまうこと
がある。
That is, when the reset voltage is applied to the pulse transformer PT and the saturable reactors SI 1 and SI 2 , the diode D 0 for extinguishing the residual charge of the peaking capacitor C P becomes conductive, and the reactor L H In this case, a short-circuit state occurs, so that the secondary side thereof is almost short-circuited with respect to application of a reset voltage such as a pulse transformer PT, and a reset voltage cannot be established. In particular, the pulse transformer PT is tends to return by supplying reset current in the magnetic reset circuit MR 1 desaturate, sufficient reset is not performed by the interposition of such a diode D 0 of the secondary side, the magnetic The body is gradually demagnetized and may eventually saturate.

【0011】そこで、パルストランスPTの2次側にダ
イオード回路D1を設け、このダイオード回路D1の極性
をパルストランスPTの磁気リセット電流に対して阻止
方向にすることにより、パルストランスの磁気リセット
を確実にし、ひいてはパルストランスの偏磁と飽和を防
止すると共に、可飽和リアクトルSI1、SI2の磁気リ
セットを確実にする。
[0011] Therefore, the diode circuit D 1 is provided on the secondary side of the pulse transformer PT, by the polarity of the diode circuit D 1 in the reverse direction to the magnetic reset current of the pulse transformer PT, the pulse transformer magnetic reset As a result, demagnetization and saturation of the pulse transformer are prevented, and the magnetic reset of the saturable reactors SI 1 and SI 2 is ensured.

【0012】なお、ダイオードD0やダイオード回路D1
の接続方向は、負荷の構成の違いや磁気パルス圧縮回路
の構成の違いにより適宜変更される。また、パルストラ
ンスPTに代えて可飽和トランスを設け、その2次側に
ダイオード回路D1を設ける場合もある。
The diode D 0 and the diode circuit D 1
Is appropriately changed depending on the difference in the configuration of the load and the difference in the configuration of the magnetic pulse compression circuit. In place of the pulse transformer PT is provided a saturable transformer, there is also a case of providing a diode circuit D 1 on the secondary side.

【0013】[0013]

【発明が解決しようとする課題】従来装置は、パルスト
ランスPTの2次側にダイオード回路D1を設けること
により、パルストランスPTの偏磁と飽和を防止し、可
飽和リアクトルSI1、SI2の磁気リセットを短時間で
確実にすることができる。
[SUMMARY OF THE INVENTION Conventionally device, by providing the diode circuit D 1 on the secondary side of the pulse transformer PT, to prevent saturation magnetic deviation of the pulse transformer PT, saturable reactors SI 1, SI 2 Can be reliably performed in a short time.

【0014】ここで、ダイオード回路D1は、コンデン
サC1に印加される高い電圧(数kV〜数百V)にも破
損しない耐圧をもつ必要がある。このため、ダイオード
回路D1の実際の構成は、多数のダイオード素子を直列
接続したものにされる。
Here, the diode circuit D 1 needs to have a withstand voltage that will not be damaged by a high voltage (several kV to several hundred V) applied to the capacitor C 1 . Therefore, the actual configuration of the diode circuit D 1 is the number of diode elements in those series.

【0015】この構成のダイオード回路D1では、大容
量のものが必要になるし、順方向電圧が高くなり、等価
的にパルストランスPTの巻線比を低下させるし、回路
損失が大きくなる。また、ダイオード回路D1の回路が
電流I1のループインダクタンスを増し、磁気パルス圧
縮効果に影響を及ぼす。
[0015] In the diode circuit D 1 of the this configuration, to require those large, high forward voltage, to reduce the turns ratio of the equivalent to the pulse transformer PT, circuit loss is large. Further, the circuit of the diode circuit D 1 increases the loop inductance of the current I 1 and affects the magnetic pulse compression effect.

【0016】さらに、コンデンサC1からダイオード回
路D1をみたときのインピーダンスは、ダイオード回路
1の電流阻止方向では無限大となるため、負荷側から
のキックバックエネルギーでコンデンサC1が逆極性に
充電されたときにコンデンサC1からの反射エネルギー
として再び負荷側に電荷移動がおき、負荷の次回の放電
動作が不安定になる場合がある。
Further, since the impedance when the diode circuit D 1 is viewed from the capacitor C 1 is infinite in the current blocking direction of the diode circuit D 1 , the capacitor C 1 has the opposite polarity due to kickback energy from the load side. Place again charge transfer to the load side as reflected energy from the capacitor C 1 when it is charged, there is a case where the next discharge operation of the load becomes unstable.

【0017】このような不都合を解消する方式として、
パルストランスPTをギャップ付きトランスとし、ダイ
オード回路D1及び磁気リセット回路MR1を省いた方式
が考えられる。このギャップ付きトランスを採用する場
合、ダイオードD0やリアクトルLHによって負荷短絡状
態が発生する場合にもパルストランスPTの残留磁束が
零に戻り、偏磁や磁気飽和を防止できる。
As a method for solving such inconvenience,
A pulse transformer PT and Gapped transformer scheme omitting the diode circuit D 1 and the magnetic reset circuit MR 1 is considered. When adopting this gapped transformer residual magnetic flux of the diode D 0 and reactors L H by a pulse transformer PT even when the load short-circuit condition occurs, the return to zero, thereby preventing the DC magnetic deviation or magnetic saturation.

【0018】しかし、ギャップ付きパルストランスを採
用したものでは、パルストランスPTは、そのコアがパ
ルス主電流で磁化された後に磁束が初期値に戻ることで
磁化エネルギーの放出を行う。この磁化エネルギーの放
出にはコアの磁束変化でコンデンサC1側に電流が発生
し、この電流はコンデンサC1を電流I1とは逆向きで充
電する極性になり、コンデンサC1から負荷側にエネル
ギー移行を起こして負荷の次回の放電動作を不安定にす
る。
However, in the case of employing a pulse transformer with a gap, the pulse transformer PT emits magnetization energy by returning the magnetic flux to an initial value after the core is magnetized by the pulse main current. The current is generated in the capacitor C 1 side magnetic flux change in the core to release the magnetic energy, the current is the polarity of charging the capacitor C 1 in the opposite direction to the current I 1, the capacitor C 1 to the load side An energy transfer is caused to make the next discharge operation of the load unstable.

【0019】本発明の目的は、トランスの2次巻線にダ
イオード回路D1を介挿することなく、トランスの偏磁
・飽和を防止しながら負荷に安定動作を得ることができ
るパルス電源装置を提供することにある。
An object of the present invention, without interposing diode circuit D 1 to the secondary winding of the transformer, a pulse power supply device capable of obtaining a stable operation of the load while preventing transformer magnetic bias-saturated To provide.

【0020】[0020]

【課題を解決するための手段】本発明は、前記課題を解
決するため、ギャップ付きパルストランスに3次巻線を
設け、この3次巻線にはトランスがパルス主電流を発生
するときに阻止方向になり、パルス主電流が流れた後の
トランスからの磁化エネルギーの放出時に導通して該磁
化エネルギーを吸収するダイオード回路を設けたもので
ある。
According to the present invention, in order to solve the above-mentioned problems, a tertiary winding is provided on a pulse transformer with a gap, and the tertiary winding is blocked when the transformer generates a pulse main current. And a diode circuit that conducts when the magnetic energy is released from the transformer after the main pulse current flows and absorbs the magnetic energy.

【0021】また、トランスの2次巻線に流すパルス主
電流経路に直列にリアクトル回路を設けることで磁化エ
ネルギーの放出時に2次巻線側のインピーダンスを高
め、磁化エネルギーが負荷側に放出されるのを阻止し、
ダイオード回路側への放出を促進させるようにしたもの
である。
Further, by providing a reactor circuit in series with the main pulse current path flowing through the secondary winding of the transformer, the impedance of the secondary winding is increased when the magnetizing energy is released, and the magnetizing energy is released to the load side. To prevent
This is to promote emission to the diode circuit side.

【0022】また、パルストランスがパルス主電流を発
生する期間を除いて該3次巻線を低インピーダンスで短
絡するスイッチ回路を設け、2次巻線側のコンデンサに
パルス主電流と同じ充電極性の残留エネルギーが残ると
きにこのエネルギーを3次巻線を通して放出するように
したものである。
A switch circuit for short-circuiting the tertiary winding with low impedance except during a period in which the pulse transformer generates a pulse main current is provided, and a capacitor having the same charge polarity as the pulse main current is connected to a capacitor on the secondary winding side. When residual energy remains, this energy is released through the tertiary winding.

【0023】したがって、本発明は以下の構成を特徴と
する。
Therefore, the present invention has the following features.

【0024】(第1の発明)パルストランスの1次巻線
にパルス主電流を供給し、前記パルストランスの2次巻
線に得るパルス主電流を磁気パルス圧縮して負荷に供給
するパルス電源装置において、前記パルストランスは、
3次巻線を設け、かつ前記パルス主電流を2次巻線に供
給してコアが磁化された後の磁化エネルギーの放出で偏
磁を防止できるギャップ付きとし、前記パルストランス
の3次巻線に発生する前記パルス主電流の極性に対して
は阻止方向になり、前記磁化エネルギーの放出に対して
は導通して該磁化エネルギーを吸収するダイオード回路
を設けたことを特徴とする。
(First invention) A pulse power supply device for supplying a pulse main current to a primary winding of a pulse transformer, compressing a pulse main current obtained for a secondary winding of the pulse transformer with a magnetic pulse, and supplying the compressed pulse current to a load. In the pulse transformer,
A tertiary winding provided with a gap for supplying the pulse main current to the secondary winding to prevent magnetization by releasing magnetization energy after the core is magnetized; A diode circuit is provided which is in a blocking direction with respect to the polarity of the pulse main current generated in the above and conducts with respect to the emission of the magnetization energy to absorb the magnetization energy.

【0025】(第2の発明)前記パルストランスの2次
巻線に直列に設けられ、前記磁化エネルギーの放出時に
2次巻線側のインピーダンスを高めるリアクトル回路を
設けたことを特徴とする。
(Second Invention) A reactor circuit is provided in series with the secondary winding of the pulse transformer, and a reactor circuit for increasing the impedance on the secondary winding side when the magnetization energy is emitted is provided.

【0026】(第3の発明)前記パルストランスから2
次巻線側にパルス主電流を供給する期間を除いて前記3
次巻線を低インピーダンスで短絡するスイッチ回路を設
けたことを特徴とする。
(Third Invention) The pulse transformer is used to
Except for the period during which the pulse main current is supplied to the next winding side,
A switch circuit for short-circuiting the next winding with low impedance is provided.

【0027】[0027]

【発明の実施の形態】図1は、本発明の実施形態を示す
回路図である。同図が図8と異なる部分は、ダイオード
回路D1を除去し、パルストランスPTはギャップ付き
のものにすると共に3次巻線を設け、この3次巻線には
パルストランスがパルス主電流を発生した後の磁化エネ
ルギーの放出時に導通して該磁化エネルギーを吸収する
ダイオード回路D2を設けた点にある。
FIG. 1 is a circuit diagram showing an embodiment of the present invention. Portions figure differs from FIG. 8, to remove the diode circuit D 1, the pulse transformer PT is provided with a third winding while those with gaps, a pulsed main current pulse transformer for this third winding lies in providing a diode circuit D 2 for absorbing the magnetization energy conducting upon release of the magnetization energy after generation.

【0028】ダイオード回路D2は、例えば、複数のダ
イオードを直列接続し、その配線インダクタンスをリア
クトル分とする構成、またはダイオードに小インダクタ
ンスになるリアクトルを直列接続した構成、さらには電
流制限用抵抗を直列接続した構成にされる。
The diode circuit D 2 has, for example, a configuration in which a plurality of diodes are connected in series and the wiring inductance thereof is used for the reactor, a configuration in which a reactor having a small inductance is connected to the diode in series, and a current limiting resistor is further provided. It is configured to be connected in series.

【0029】パルストランスPTの1次、2次、3次巻
線の極性は「・」で示すようにし、1次巻線にパルス主
電流I0が流れたときにはダイオード回路D2が阻止方向
になるようその極性が決められる。
The polarity of the primary, secondary, and tertiary windings of the pulse transformer PT is indicated by “•”. When the pulse main current I 0 flows through the primary winding, the diode circuit D 2 moves in the blocking direction. The polarity is decided so that it becomes.

【0030】この構成によれば、パルストランスPTの
パルス主電流は、全て2次巻線に移行し、負荷4にパル
ス電流を供給する。この後、パルストランスPTが磁化
エネルギーを放出するとき、この電流はパルス主電流と
は逆極性になり、3次巻線のダイオード回路D2が導通
する。この導通では、ダイオード回路D2は、等価的に
はダイオードの沿層電圧と配線インダクタンス等のみに
なる低インピーダンスを呈し、パルストランスPTから
の磁化エネルギーは殆どが3次巻線側に放出され、ダイ
オード回路D2のダイオード等で消費される。
According to this configuration, all the pulse main current of the pulse transformer PT shifts to the secondary winding, and supplies the pulse current to the load 4. Thereafter, when the pulse transformer PT emits magnetization energy, the current is reversed polarity to the pulse main current, the tertiary winding of the diode circuit D 2 conducts. In this conduction, the diode circuit D 2 equivalently exhibits a low impedance such that only the layer voltage of the diode and the wiring inductance are provided, and most of the magnetization energy from the pulse transformer PT is discharged to the tertiary winding side, It dissipated in the diode diode circuit D 2 and the like.

【0031】以上のことから、本実施形態では、パルス
トランスPTは、ギャップ付きにすることで、ダイオー
ドD0やリアクトルLHによって負荷短絡状態が発生する
場合にも残留磁束が零に戻り、偏磁や磁気飽和を防止で
きる。
[0031] From the foregoing, in this embodiment, the pulse transformer PT is by the gapped, the residual magnetic flux even when the diode D 0 and reactors L H load short-circuit condition occurs, the return to zero, polarized Magnetic and magnetic saturation can be prevented.

【0032】しかも、パルストランスPTからの磁化エ
ネルギーの放出には、2次巻線側のコンデンサC1に流
れる電流を減らし、コンデンサC1が電流I1とは逆向き
で充電されるのを抑制できる。つまり、パルストランス
PTからの磁化エネルギーの放出時にはコンデンサC1
から負荷へのエネルギー移行を極めて小さくし、負荷の
次回の放電動作を安定化することができる。
In addition, to release the magnetizing energy from the pulse transformer PT, the current flowing through the capacitor C 1 on the secondary winding side is reduced, and the capacitor C 1 is prevented from being charged in the opposite direction to the current I 1. it can. In other words, when the magnetization energy is released from the pulse transformer PT, the capacitor C 1
Energy transfer from the load to the load can be extremely small, and the next discharge operation of the load can be stabilized.

【0033】なお、パルストランスPTの1次、2次、
3次の巻線数n1,n2,n3は、適宜設計されるが、n3
≦n1ではダイオード回路D2の耐圧を小さくできる。ま
た、n3≧n2ではダイオード回路D2の電流容量を小さ
くでき、パルストランスPTからみた配線インダクタン
スを2次巻線側よりも小さくでき、3次巻線側での磁化
エネルギーの吸収度合いをより高くすることができる。
Note that the primary, secondary, and
Number tertiary winding n 1, n 2, n 3 is appropriately designed, n 3
Breakdown voltage of ≦ n 1 in the diode circuit D 2 to be reduced. When n 3 ≧ n 2 , the current capacity of the diode circuit D 2 can be reduced, the wiring inductance viewed from the pulse transformer PT can be made smaller than that of the secondary winding, and the degree of magnetization energy absorption on the tertiary winding can be reduced. Can be higher.

【0034】図2は、本発明の他の実施形態を示す回路
図である。同図が図1と異なる部分は、パルストランス
の2次巻線に直列にリアクトルLSを設けた点にある。
FIG. 2 is a circuit diagram showing another embodiment of the present invention. 1 differs from FIG. 1 in that a reactor L S is provided in series with the secondary winding of the pulse transformer.

【0035】このリアクトルLSは、パルストランスP
Tからの磁化エネルギーの放出時に2次巻線側のインピ
ーダンスを高め、磁化エネルギーが負荷側に放出される
のを阻止し、ダイオード回路D2側への放出を促進させ
るためのものである。
This reactor L S has a pulse transformer P
Increasing the impedance of the secondary winding side when the release of the magnetization energy from T, to prevent the magnetization energy is released to the load side, it is intended to promote the release of the diode circuit D 2 side.

【0036】従来、パルストランスPTは、その入出力
に狭幅のパルス電流を得るため、2次巻線に直列に介挿
されるインダクタンス分を小さくする工夫をしている。
図3は、パルストランスPTの入出力回路を等価的に示
し、3次巻線を設けない場合には1次と2次巻線に介挿
されるインダクタンスL1、L2とコンデンサ容量C1
2によってパルス電流の振動周期τが決まり、これは
以下の式になる。
Conventionally, the pulse transformer PT is designed to reduce the inductance inserted in series with the secondary winding in order to obtain a narrow pulse current at the input and output.
FIG. 3 equivalently shows an input / output circuit of the pulse transformer PT. When the tertiary winding is not provided, the inductances L 1 and L 2 inserted in the primary and secondary windings and the capacitor C 1 ,
The oscillation period τ of the pulse current is determined by C 2 , which is given by the following equation.

【0037】[0037]

【数1】 (Equation 1)

【0038】この式において、インダクタンスL2は、
パルストランスPTの1次側に換算すると、パルストラ
ンスの巻数n1,n2から1/(n2/n12倍したイン
ダクタンス分になり、巻数比(n2/n1)が大きいほど
パルス電流の振動周期への影響が小さくなる。つまり、
パルストランスPTの2次巻線に介挿されるインダクタ
ンス分はパルス電流の振動周期τにあまり大きな影響を
与えない。
In this equation, the inductance L 2 is
When converted into the primary side of the pulse transformer PT, the inductance becomes 1 / (n 2 / n 1 ) 2 times the number of turns n 1 and n 2 of the pulse transformer, and as the turns ratio (n 2 / n 1 ) increases, The influence of the pulse current on the oscillation cycle is reduced. That is,
The inductance inserted in the secondary winding of the pulse transformer PT does not significantly affect the oscillation period τ of the pulse current.

【0039】そこで、本実施形態では、パルストランス
PTの2次巻線に直列にリアクトルLSを介挿し、2次
巻線側のインピーダンスを高める。
Therefore, in the present embodiment, the reactor L S is inserted in series with the secondary winding of the pulse transformer PT to increase the impedance on the secondary winding side.

【0040】これにより、パルストランスPTからの磁
化エネルギーの放出時(3次巻線のダイオード回路D2
が導通する極性)では、2次巻線のインピーダンスが3
次巻線のインピーダンスよりも十分に高くなるように
し、磁化エネルギーが負荷側に放出されるのを阻止し、
ダイオード回路D2側への放出を促進させ、負荷の次回
の放電動作を一層安定化する。
Thus, when the magnetization energy is released from the pulse transformer PT (the tertiary winding diode circuit D 2
), The impedance of the secondary winding is 3
Make it sufficiently higher than the impedance of the next winding, prevent the magnetization energy from being released to the load side,
To promote the release of the diode circuit D 2 side, further stabilize the next discharge operation of the load.

【0041】なお、リアクトルLSは、パルストランス
PTの1次、2次の巻数比(n1/n2)が小さい場合に
パルス主電流の振動周期に影響があるため、このパルス
主電流への影響を考慮してそのインダクタンスが決定さ
れる。このパルス主電流に対するリアクトルLSのイン
ダクタンス分の影響について、リアクトルLSに並列に
ダイオードを設け、パルストランスPTからのパルス主
電流に対しては該ダイオードが導通することでリアクト
ルLSをバイパスさせ、磁化エネルギーの放出時には該
ダイオードが阻止方向になってリアクトルLSを介挿さ
せることもできる。
The reactor L S affects the oscillation cycle of the pulse main current when the primary / secondary turns ratio (n 1 / n 2 ) of the pulse transformer PT is small. The inductance is determined in consideration of the influence of. Effect of inductance of the pulse main reactor for current L S, the diode in the reactor L S in parallel provided to bypass the reactor L S by the diode is conductive for a pulse main current from the pulse transformer PT When the magnetizing energy is released, the diode may be in the blocking direction and the reactor L S may be inserted.

【0042】図4は、本発明の他の実施形態を示す回路
図である。同図が図1と異なる部分は、ダイオード回路
2にスイッチ回路を付加した点にある。
FIG. 4 is a circuit diagram showing another embodiment of the present invention. Portions figure differs from that of Figure 1 is in the diode circuit D 2 to the point obtained by adding a switch circuit.

【0043】このスイッチ回路は、ダイオード回路D2
に並列に半導体スイッチ(トランジスタなど)SW1
設け、ダイオード回路D2が阻止動作する極性の電流に
対してスイッチ動作で3次巻線の両端を短絡できるよう
にする。また、スイッチ回路は、半導体スイッチSW1
をスイッチ動作させるためのゲート回路G1を設ける。
This switch circuit comprises a diode circuit D 2
A semiconductor switch (transistor, etc.) SW 1 in parallel is provided, diode circuit D 2 to be able to short-circuit both ends of the tertiary winding by the switch operation with respect to the polarity of the current operating arrested. The switch circuit is composed of a semiconductor switch SW 1
The provision of the gate circuit G 1 for causing the switching operation.

【0044】ゲート回路G1に印加するゲート信号は、
パルストランスPTからのパルス主電流が流れる期間に
は半導体スイッチSW1をオフ状態にし、それ以後はオ
ン状態にする。
The gate signal applied to the gate circuit G 1 is:
While the pulse main current flows from the pulse transformer PT is a semiconductor switch SW 1 to the OFF state, subsequent to the ON state.

【0045】このようなスイッチ回路を設けることによ
り、パルストランスPTの2次巻線側のコンデンサC1
にパルス主電流と同じ極性の残留エネルギーが残るとき
に、このエネルギーを3次巻線を通して放出させ、コン
デンサC1から負荷側にエネルギーが再移行するのを防
止する。
By providing such a switch circuit, the capacitor C 1 on the secondary winding side of the pulse transformer PT is provided.
To when the same polarity residual energy of the pulse main current remains, this energy is released through the third winding to prevent the re-transition energy to the load side from the capacitor C 1.

【0046】図5は、スイッチ回路の動作タイミングを
示す。パルストランスPTからのパルス主電流は、時刻
1に半導体スイッチSW0がオンされることで、電圧V
C0に初期充電されたコンデンサC0からの放電で電流I0
として発生する。これに伴い、2次巻線には振動電流I
1が発生し、コンデンサC1(電圧VC1)を充電する。そ
して、可飽和リアクトルSI1が磁気スイッチ動作する
時刻t2では、コンデンサC1から負荷側へ放電する。
FIG. 5 shows the operation timing of the switch circuit. Pulsed main current from the pulse transformer PT, by the time t 1 the semiconductor switch SW 0 is turned on, the voltage V
The current I 0 is generated by discharging the capacitor C 0 initially charged to C 0.
Occurs as Accordingly, the oscillating current I is applied to the secondary winding.
1 occurs and charges the capacitor C 1 (voltage V C1 ). Then, the saturable reactor SI 1 is at time t 2 operates magnetic switch and discharged from the capacitor C 1 to the load side.

【0047】このような動作に対して、半導体スイッチ
SW1は、少なくともパルス主電流が発生する時刻t1
らコンデンサC1が放電終了する時刻t2までの期間では
オフさせておき、この期間を除いた期間にはオンさせて
おく。
In response to such an operation, the semiconductor switch SW 1 is turned off at least during the period from the time t 1 at which the pulse main current is generated to the time t 2 at which the discharge of the capacitor C 1 is completed. Turn it on during the excluded period.

【0048】図1又は図2では、3次巻線とダイオード
回路D2を設けることで、パルストランスPTからの磁
化エネルギーの放出時に3次巻線を低インピーダンスに
し、2次巻線(負荷)側への残留エネルギーの再投入を
防止している。しかし、パルストランスPTからのパル
ス主電流方向に対しては、3次巻線のダイオード回路D
2が阻止方向になり、3次巻線側が高インピーダンスに
なる。
In FIG. 1 or FIG. 2, by providing the tertiary winding and the diode circuit D 2 , the impedance of the tertiary winding is reduced when the magnetizing energy is released from the pulse transformer PT, and the secondary winding (load) is provided. To prevent re-input of residual energy to the side. However, in the direction of the pulse main current from the pulse transformer PT, the diode circuit D of the tertiary winding is used.
2 becomes the blocking direction, and the tertiary winding becomes high impedance.

【0049】このため、図5に示すように、負荷からの
キックバックエネルギーでコンデンサC1が充電時と同
じ極性に再充電されたとき、この充電電荷を3次巻線側
に移行させることができず、負荷側に再移行して負荷の
不安定動作を起こす恐れがある。
[0049] Therefore, as shown in FIG. 5, when the capacitor C 1 in kickback energy from the load is recharged to the same polarity as the charging, it is shifted the charges to 3 winding side Otherwise, the load may re-migrate to the load side, causing unstable operation of the load.

【0050】そこで、本実施形態では、パルス主電流が
流れる期間にはスイッチSW1をオフさせてパルス主電
流が3次側に流れるのを阻止しておき、コンデンサC1
の放電時にスイッチSW1をオンさせて3次巻線側を低
インピーダンスにしておき、コンデンサC1が再充電さ
れた場合にその残留エネルギーを3次巻線側に移行させ
て吸収し、負荷の不安定動作を防止する。
[0050] Therefore, in this embodiment, while the pulse main current flows advance prevents the flow turns off the switch SW 1 to the pulse main current tertiary, capacitor C 1
Of the 3 winding side by turning on the switch SW 1 at the time of discharge leave a low impedance, to absorb the remaining energy is shifted to the 3 winding side when the capacitor C 1 has been recharged, the load Prevent unstable operation.

【0051】なお、半導体スイッチSW1には直列に電
流制限用の抵抗やリアクトルを設けることもできる。逆
に、図6に3次側の変形例を示すように、半導体スイッ
チSW1の回路接続にダイオード回路D2を迂回させる構
成とすることができる。この構成では、ダイオード回路
2に含まれる配線インダクタンスLFを介することな
く、十分に低いインピーダンスで残留エネルギーを吸収
できる。なお、ダイオードD3は半導体スイッチSW1
直列に設け、逆電圧から半導体スイッチSW1を保護す
るものである。
[0051] In addition, it is also possible to provide a resistor or a reactor for current limiting in series to the semiconductor switch SW 1. Conversely, it can be configured to divert shown a modification of Figure 6 tertiary, the diode circuit D 2 to the circuit connection of the semiconductor switch SW 1. In this configuration, not via the wiring inductance L F included in the diode circuit D 2, can absorb residual energy at a sufficiently low impedance. The diode D 3 is provided in series with the semiconductor switch SW 1, it is to protect the semiconductor switch SW 1 from a reverse voltage.

【0052】以上までの各実施形態において、パルスト
ランスPTの回路部分以外の構成については、従来から
種々のものがあり、これら変形した回路に本実施形態を
適用して同等の作用効果を得ることができる。
In each of the above embodiments, there are conventionally various configurations other than the circuit portion of the pulse transformer PT, and the same effects can be obtained by applying this embodiment to these modified circuits. Can be.

【0053】例えば、図7の(a)に示すように、パル
ストランスPTの2次巻線には可飽和トランスSTを設
け、この可飽和トランスSTの2次巻線からコンデンサ
C1をピーキングコンデンサCPに直列接続した直列形
のパルス電源装置に対して、3次巻線とダイオード回路
2を設ける。このときのコンデンサC1は、可飽和トラ
ンスSTのトランス動作でダイオードD4を通して充電
され、可飽和トランスSTの磁気スイッチ動作で放電す
ることでピーキングコンデンサCP側にパルス電流を供
給する。
For example, as shown in FIG. 7A, a saturable transformer ST is provided in the secondary winding of the pulse transformer PT, and a capacitor C1 is connected to the peaking capacitor C from the secondary winding of the saturable transformer ST. the series type of the pulse power supply connected in series to the P, provided third winding and diode circuit D 2. Capacitor C 1 in this case, is charged through the diode D 4 in trans operation of the saturable transformer ST, supplies a pulse current to the peaking capacitor C P side by discharging the magnetic switch operation of the saturable transformer ST.

【0054】また、図7の(b)では、(a)の回路構
成で可飽和トランスSTの1次、2次の巻数比が1の場
合に可飽和トランスSTに代えて可飽和リアクトルSI
3とする場合であり、動作的には直列形になる。
In FIG. 7B, when the primary and secondary turns ratio of the saturable transformer ST is 1 in the circuit configuration of FIG. 7A, the saturable reactor SI is used instead of the saturable transformer ST.
This is the case when the operation is set to 3 , and the operation is in series.

【0055】[0055]

【発明の効果】以上のとおり、本発明によれば、ギャッ
プ付きパルストランスに3次巻線を設け、この3次巻線
にはトランスがパルス主電流を発生するときに阻止方向
になり、磁化エネルギーの放出時に導通して磁化エネル
ギーを吸収するダイオード回路を設けたため、トランス
の偏磁・飽和を防止しながら負荷に安定動作を得ること
ができる。
As described above, according to the present invention, a tertiary winding is provided in a pulse transformer with a gap, and the tertiary winding is in a blocking direction when the transformer generates a pulse main current, and has a magnetization direction. Since a diode circuit that conducts when energy is released and absorbs magnetizing energy is provided, a stable operation of the load can be obtained while preventing the transformer from being demagnetized and saturated.

【0056】また、パルストランスの2次巻線に流すパ
ルス主電流経路に直列にリアクトル回路を設けたため、
磁化エネルギーの放出時に2次巻線側のインピーダンス
を高め、磁化エネルギーが負荷側に放出されるのを阻止
し、ダイオード回路側への放出を促進でき、負荷動作を
一層安定化できる。
Also, since a reactor circuit is provided in series with the main pulse current path flowing through the secondary winding of the pulse transformer,
When the magnetizing energy is released, the impedance on the secondary winding side is increased, the magnetizing energy is prevented from being released to the load side, the release to the diode circuit side can be promoted, and the load operation can be further stabilized.

【0057】また、パルストランスがパルス主電流を発
生する期間を除いて該3次巻線を低インピーダンスで短
絡するスイッチ回路を設けたため、2次巻線側のコンデ
ンサにパルス主電流と同じ充電極性の残留エネルギーが
残るときにこのエネルギーを3次巻線を通して放出する
ことができ、負荷動作を一層安定化できる。
In addition, since a switch circuit for short-circuiting the tertiary winding with low impedance is provided except during a period in which the pulse transformer generates a pulse main current, the capacitor on the secondary winding side has the same charge polarity as the pulse main current. When the residual energy remains, this energy can be released through the tertiary winding, and the load operation can be further stabilized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態を示すパルス電源装置の回路
図。
FIG. 1 is a circuit diagram of a pulse power supply device showing an embodiment of the present invention.

【図2】本発明の他の実施形態を示すパルス電源装置の
回路図。
FIG. 2 is a circuit diagram of a pulse power supply device according to another embodiment of the present invention.

【図3】パルストランスの入出力回路図。FIG. 3 is an input / output circuit diagram of a pulse transformer.

【図4】本発明の他の実施形態を示すパルス電源装置の
回路図。
FIG. 4 is a circuit diagram of a pulse power supply device according to another embodiment of the present invention.

【図5】図4の回路におけるスイッチ回路の動作タイミ
ング。
FIG. 5 is an operation timing of a switch circuit in the circuit of FIG. 4;

【図6】図4の回路におけるスイッチ回路の変形例。FIG. 6 is a modification example of the switch circuit in the circuit of FIG. 4;

【図7】本発明を適用したパルス電源装置の2次側の変
形例。
FIG. 7 is a modified example of the secondary side of the pulse power supply device to which the present invention is applied.

【図8】従来のパルス電源装置の回路例。FIG. 8 is a circuit example of a conventional pulse power supply device.

【符号の説明】[Explanation of symbols]

1…パルス発生回路 2…高圧充電器 31、32…磁気パルス圧縮回路 4…負荷 PT…パルストランス SW0、SW1…半導体スイッチ SI0、SI1、SI2、SI3…可飽和リアクトル LS…リアクトル C0、C1、C2…コンデンサ CP…ピーキングコンデンサ MR0、MR1、MR2、MR3…磁気リセット回路 D2…ダイオード回路 G1…ゲート回路 D3…ダイオード ST…可飽和トランス1 ... pulse generating circuit 2 ... high voltage charger 3 1, 3 2 ... magnetic pulse compression circuit 4 ... load PT ... pulse transformer SW 0, SW 1 ... semiconductor switch SI 0, SI 1, SI 2, SI 3 ... saturable reactor L S ... reactor C 0, C 1, C 2 ... capacitor C P ... peaking capacitor MR 0, MR 1, MR 2 , MR 3 ... magnetic reset circuit D 2 ... diode circuit G 1 ... gate circuit D 3 ... diodes ST ... Saturable transformer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 征男 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 (72)発明者 谷 政幸 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 (72)発明者 渋谷 忠士 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 Fターム(参考) 5F071 GG05 JJ05 5H790 BA02 BB03 BB08 CC01 DD04 EA01 EA02 EA03 EA07  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor: Seio Higashi 2-1-1-17 Osaki, Shinagawa-ku, Tokyo Inside the company Meidensha Corporation (72) Inventor Masayuki Tani 2-1-1, Osaki, Shinagawa-ku, Tokyo Stock Association Inside the company Meidensha (72) Inventor Tadashi Shibuya 2-1-1-17 Osaki, Shinagawa-ku, Tokyo F-term in the company Meidensha 5F071 GG05 JJ05 5H790 BA02 BB03 BB08 CC01 DD04 EA01 EA07 EA03 EA07

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 パルストランスの1次巻線にパルス主電
流を供給し、前記パルストランスの2次巻線に得るパル
ス主電流を磁気パルス圧縮して負荷に供給するパルス電
源装置において、 前記パルストランスは、3次巻線を設け、かつ前記パル
ス主電流を2次巻線に供給してコアが磁化された後の磁
化エネルギーの放出で偏磁を防止できるギャップ付きと
し、 前記パルストランスの3次巻線に発生する前記パルス主
電流の極性に対しては阻止方向になり、前記磁化エネル
ギーの放出に対しては導通して該磁化エネルギーを吸収
するダイオード回路を設けたことを特徴とするパルス電
源装置。
1. A pulse power supply device for supplying a pulse main current to a primary winding of a pulse transformer, compressing a pulse main current obtained in a secondary winding of the pulse transformer with a magnetic pulse, and supplying the compressed pulse current to a load. The pulse transformer is provided with a tertiary winding, and provided with a gap capable of supplying the pulse main current to the secondary winding and preventing demagnetization by releasing magnetization energy after the core is magnetized. A pulse circuit provided with a diode circuit that is in a blocking direction with respect to the polarity of the pulse main current generated in the next winding and conducts with respect to emission of the magnetization energy to absorb the magnetization energy. Power supply.
【請求項2】 前記パルストランスの2次巻線に直列に
設けられ、前記磁化エネルギーの放出時に2次巻線側の
インピーダンスを高めるリアクトル回路を設けたことを
特徴とする請求項1に記載のパルス電源装置。
2. The reactor according to claim 1, wherein a reactor circuit is provided in series with a secondary winding of the pulse transformer and increases an impedance of the secondary winding when the magnetization energy is released. Pulse power supply.
【請求項3】 前記パルストランスから2次巻線側にパ
ルス主電流を供給する期間を除いて前記3次巻線を低イ
ンピーダンスで短絡するスイッチ回路を設けたことを特
徴とする請求項1または2に記載のパルス電源装置。
3. A switch circuit for short-circuiting the tertiary winding with low impedance except during a period in which a pulse main current is supplied from the pulse transformer to the secondary winding side. 3. The pulse power supply device according to 2.
JP03512499A 1999-02-15 1999-02-15 Pulse power supply Expired - Lifetime JP3985379B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03512499A JP3985379B2 (en) 1999-02-15 1999-02-15 Pulse power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03512499A JP3985379B2 (en) 1999-02-15 1999-02-15 Pulse power supply

Publications (2)

Publication Number Publication Date
JP2000236680A true JP2000236680A (en) 2000-08-29
JP3985379B2 JP3985379B2 (en) 2007-10-03

Family

ID=12433197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03512499A Expired - Lifetime JP3985379B2 (en) 1999-02-15 1999-02-15 Pulse power supply

Country Status (1)

Country Link
JP (1) JP3985379B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073947A (en) * 2008-09-19 2010-04-02 Gigaphoton Inc Power supply device for pulse laser
JP2010073948A (en) * 2008-09-19 2010-04-02 Gigaphoton Inc Power supply device for pulse laser
WO2016152738A1 (en) * 2015-03-25 2016-09-29 国立大学法人長岡技術科学大学 High-voltage pulse generating device and gas laser device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073947A (en) * 2008-09-19 2010-04-02 Gigaphoton Inc Power supply device for pulse laser
JP2010073948A (en) * 2008-09-19 2010-04-02 Gigaphoton Inc Power supply device for pulse laser
WO2016152738A1 (en) * 2015-03-25 2016-09-29 国立大学法人長岡技術科学大学 High-voltage pulse generating device and gas laser device
JPWO2016152738A1 (en) * 2015-03-25 2018-01-11 国立大学法人長岡技術科学大学 High voltage pulse generator and gas laser device

Also Published As

Publication number Publication date
JP3985379B2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
US6226307B1 (en) Magnetic switch controlled power supply isolator and thyristor commutating circuit
JP3185102B2 (en) Method and apparatus for removing reflected energy due to stage mismatch in nonlinear magnetic compression module
CA2186899C (en) Pulse power generating circuit with energy recovery
US5138622A (en) Apparatus and method for generating high-power, high-voltage pulses, particularly for te gas lasers
US6389049B2 (en) Discharge circuit for pulsed laser and pulsed power source
US7072370B2 (en) Arrangement for generating pulsed currents with a high repetition rate and high current strength for gas discharge pumped radiation sources
JP2000236680A (en) Pulse power device
JP3803482B2 (en) Pulse power supply
JP2004087645A (en) Pulse power supply device
JP2000050653A (en) Pulse power unit
JP4038927B2 (en) Pulse power supply
JP2000224850A (en) Pulse power device
JPH07245549A (en) High voltage pulse generator
US6329803B1 (en) Magnetically assisted switch circuit
JP4013634B2 (en) Pulse power supply
JP3603531B2 (en) Pulse power supply
JPH07122979A (en) Pulse power source
JPH08107245A (en) Pulse power source
US6198646B1 (en) Commutation circuit for arresting and dissipating energy reflected from a magnetic pulse compression network
JP2000031569A (en) Saturable reactor and power supply equipment for pulse laser using the reactor
JP2001274492A (en) Pulsed laser power supply
JPH0983052A (en) Pulse power supply
JP4060144B2 (en) RESET CURRENT CIRCUIT, MAGNETIC COMPRESSION CIRCUIT, AND GAS LASER DEVICE HAVING THE MAGNETIC COMPRESSION CIRCUIT
EP0550757B1 (en) Pulse generator and dust collector using same
JP2624076B2 (en) EDM power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

EXPY Cancellation because of completion of term