JP2000236674A - 電源装置、放電灯点灯装置および照明装置 - Google Patents
電源装置、放電灯点灯装置および照明装置Info
- Publication number
- JP2000236674A JP2000236674A JP11036566A JP3656699A JP2000236674A JP 2000236674 A JP2000236674 A JP 2000236674A JP 11036566 A JP11036566 A JP 11036566A JP 3656699 A JP3656699 A JP 3656699A JP 2000236674 A JP2000236674 A JP 2000236674A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- type fet
- power supply
- effect transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】コンプリメンタリー形であるＰ形ＦＥＴとＮ形
ＦＥＴとではその構造上、同じゲート電圧で駆動した場
合、Ｐ形ＦＥＴの方がＮ形ＦＥＴよりオン抵抗が大き
い。したがって、上記従来技術においては、動作中Ｐ形
ＦＥＴの方が発熱量が多く過渡に温度上昇することにな
る。本発明は、Ｐ形ＦＥＴおよびＮ形ＦＥＴのオン抵抗
の均等化を図り、もってこれらスイッチング装置間での
寿命、放熱手段等のアンバランスを解消ないしは低減す
る。 【解決手段】駆動手段９が各ＦＥＴ７、８のゲート・ソ
ース間に駆動電圧を印加し、ＦＥＴを交互にオンオフす
る。この駆動電圧はＰ形ＦＥＴの方がＮ形ＦＥＴよりも
大きく設定されている。したがって、Ｐ形ＦＥＴのオン
抵抗はゲート・ソース間の増大に伴って低下し、Ｎ形Ｆ
ＥＴのオン抵抗に近づく。この結果、両ＦＥＴの発熱量
も接近するようになり、放熱対策、寿命のバランスが図
られる。
ＦＥＴとではその構造上、同じゲート電圧で駆動した場
合、Ｐ形ＦＥＴの方がＮ形ＦＥＴよりオン抵抗が大き
い。したがって、上記従来技術においては、動作中Ｐ形
ＦＥＴの方が発熱量が多く過渡に温度上昇することにな
る。本発明は、Ｐ形ＦＥＴおよびＮ形ＦＥＴのオン抵抗
の均等化を図り、もってこれらスイッチング装置間での
寿命、放熱手段等のアンバランスを解消ないしは低減す
る。 【解決手段】駆動手段９が各ＦＥＴ７、８のゲート・ソ
ース間に駆動電圧を印加し、ＦＥＴを交互にオンオフす
る。この駆動電圧はＰ形ＦＥＴの方がＮ形ＦＥＴよりも
大きく設定されている。したがって、Ｐ形ＦＥＴのオン
抵抗はゲート・ソース間の増大に伴って低下し、Ｎ形Ｆ
ＥＴのオン抵抗に近づく。この結果、両ＦＥＴの発熱量
も接近するようになり、放熱対策、寿命のバランスが図
られる。
Description
【０００１】
【発明の属する技術分野】この発明は、コンプリメンタ
リー形であるＮチャンネル形電界効果トランジスタ（以
下、Ｎ形ＦＥＴと称する。）およびＰチャンネル形電界
効果トランジスタ（以下、Ｐ形ＦＥＴと称する。）を含
んでなるスイッチング装置を主として構成される電源装
置、放電灯点灯装置および照明装置に関する。
リー形であるＮチャンネル形電界効果トランジスタ（以
下、Ｎ形ＦＥＴと称する。）およびＰチャンネル形電界
効果トランジスタ（以下、Ｐ形ＦＥＴと称する。）を含
んでなるスイッチング装置を主として構成される電源装
置、放電灯点灯装置および照明装置に関する。
【従来の技術】従来、この種装置として特開平５−２４
２９８６号公報の第５図に記載のものが知られている。
このものは、互いに直列的に接続されたＮ形ＦＥＴおよ
びＰ形ＦＥＴを交互にオンオフし、これらＦＥＴにて得
られたスイッチング出力で放電灯を高周波点灯しようと
するものである。
２９８６号公報の第５図に記載のものが知られている。
このものは、互いに直列的に接続されたＮ形ＦＥＴおよ
びＰ形ＦＥＴを交互にオンオフし、これらＦＥＴにて得
られたスイッチング出力で放電灯を高周波点灯しようと
するものである。
【０００２】この従来技術においては、放電灯と直列に
設けられたバラストチョークに帰還巻線を設け、帰還巻
線の出力電圧によって一対のスイッチング装置（Ｐ形、
Ｎ形ＦＥＴ）を交互にオンオフさせるようになってい
る。各ＦＥＴのゲート・ソース間に過大な駆動電圧が印
加しないよう一定化するために、それぞれのＦＥＴに対
して定電圧素子が設けられている。
設けられたバラストチョークに帰還巻線を設け、帰還巻
線の出力電圧によって一対のスイッチング装置（Ｐ形、
Ｎ形ＦＥＴ）を交互にオンオフさせるようになってい
る。各ＦＥＴのゲート・ソース間に過大な駆動電圧が印
加しないよう一定化するために、それぞれのＦＥＴに対
して定電圧素子が設けられている。
【発明が解決しようとする課題】コンプリメンタリー形
であるＰ形ＦＥＴとＮ形ＦＥＴとではその構造上、同じ
ゲート電圧で駆動した場合、Ｐ形ＦＥＴの方がＮ形ＦＥ
Ｔよりオン抵抗が大きいことが知られており、スイッチ
ング素子メーカー発行の特性図にも示されている。した
がって、上記従来技術においては、動作中Ｐ形ＦＥＴの
方が発熱量が多く過渡に温度上昇することになる。この
ため、Ｐ形ＦＥＴの方が早期に寿命になる、相対的に大
きな放熱手段を要する等のアンバランスを生じることに
なる。また、各ＦＥＴおよび他の部品を半田付けする場
合、Ｐ形ＦＥＴの半田およびＰ形ＦＥＴ近傍に位置する
半田の熱ストレスは相対的に大きくなり、接続不良を引
起こす虞がある。本発明は、Ｐ形ＦＥＴおよびＮ形ＦＥ
Ｔのオン抵抗の均等化を図り、もってこれらスイッチン
グ装置間での寿命、放熱手段等のアンバランス、接続不
良の発生を解消ないしは低減できる電源装置、放電灯点
灯装置および照明装置を提供することを目的とする。
であるＰ形ＦＥＴとＮ形ＦＥＴとではその構造上、同じ
ゲート電圧で駆動した場合、Ｐ形ＦＥＴの方がＮ形ＦＥ
Ｔよりオン抵抗が大きいことが知られており、スイッチ
ング素子メーカー発行の特性図にも示されている。した
がって、上記従来技術においては、動作中Ｐ形ＦＥＴの
方が発熱量が多く過渡に温度上昇することになる。この
ため、Ｐ形ＦＥＴの方が早期に寿命になる、相対的に大
きな放熱手段を要する等のアンバランスを生じることに
なる。また、各ＦＥＴおよび他の部品を半田付けする場
合、Ｐ形ＦＥＴの半田およびＰ形ＦＥＴ近傍に位置する
半田の熱ストレスは相対的に大きくなり、接続不良を引
起こす虞がある。本発明は、Ｐ形ＦＥＴおよびＮ形ＦＥ
Ｔのオン抵抗の均等化を図り、もってこれらスイッチン
グ装置間での寿命、放熱手段等のアンバランス、接続不
良の発生を解消ないしは低減できる電源装置、放電灯点
灯装置および照明装置を提供することを目的とする。
【課題を解決するための手段】請求項１記載の電源装置
は、直流電源装置と；コンプリメンタリー形であるＮ形
ＦＥＴおよびＰ形ＦＥＴを含み、直流電源装置の直流電
圧を入力し、交互にオンオフされて直流電圧をスイッチ
ングするスイッチング装置と；Ｐ形ＦＥＴのゲート・ソ
ース間に印加する電圧をＮ形ＦＥＴのゲート・ソースに
印加する電圧より大きくしてスイッチング装置を交互に
オンオフする駆動手段と;を具備していることを特徴と
する。
は、直流電源装置と；コンプリメンタリー形であるＮ形
ＦＥＴおよびＰ形ＦＥＴを含み、直流電源装置の直流電
圧を入力し、交互にオンオフされて直流電圧をスイッチ
ングするスイッチング装置と；Ｐ形ＦＥＴのゲート・ソ
ース間に印加する電圧をＮ形ＦＥＴのゲート・ソースに
印加する電圧より大きくしてスイッチング装置を交互に
オンオフする駆動手段と;を具備していることを特徴と
する。
【０００３】本発明および以下の発明において、特に限
定しない限り、各構成、用語等はつぎのように定義され
る。スイッチング装置は、入力直流電源装置に対して互
いに並列的に接続される形式のもの、互いに直列的に接
続される形式のもののいずれでもよく、２対以上設けら
れるものでもよい。駆動手段は、少なくともＮ形ＦＥＴ
およびＰ形ＦＥＴを交互にオンし、かつ、Ｐ形ＦＥＴの
ゲート・ソース間電圧を相対的に大きくすることを要す
る。しかし、駆動手段が、いわゆる他励式であるか自励
式であるかは問わない。そして、他励式の場合、たとえ
ば駆動信号を出力する発振器の出力自体をＰ形ＦＥＴと
Ｎ形ＦＥＴとで異ならせてもよい。また、発振器の出力
の内のＮ形ＦＥＴ用出力を低下させる手段を設けてもよ
い。自励式の場合、帰還手段は、各スイッチング装置に
対して共通であっても、格別に設けられたものであって
もよい。このような帰還手段としては、変圧器、変流
器、フォトカプラを用いたもの等を使用できる。帰還手
段が共通の場合、帰還手段に非対称化手段を設けること
によってＰ形ＦＥＴのゲート・ソース間電圧をＮ形ＦＥ
Ｔのそれより大きくすることができる。帰還手段が各Ｆ
ＥＴに対して格別に設けられている場合は、非対称化手
段を設けてもよいし、帰還手段の出力自体を異ならせて
もよい。非対称化手段としては、各ＦＥＴのゲート・ソ
ース間に定電圧素子を設け、Ｎ形ＦＥＴとＰ形ＦＥＴと
で定電圧素子の定電圧値を異ならせるのが簡単な方法で
ある。定電圧素子は、代表的にはツェナーダイオードで
あるが、バリスタ等他の素子を用いることも可能であ
る。定電圧素子の定電圧値は、各ＦＥＴがオンできる程
度に選定される。そして、各ＦＥＴに対応する定電圧素
子の電圧値が異なる程度は、各ＦＥＴのオン抵抗が接近
し、好ましくは等しくなる程度である。なお、定電圧素
子にインピーダンス素子を付加してもよい。また、各Ｆ
ＥＴに定電圧素子を設けるとは、それぞれの駆動電圧を
一定化できることを意味し、回路接続的に各ＦＥＴに対
応して設けられているか否かは問わない。
定しない限り、各構成、用語等はつぎのように定義され
る。スイッチング装置は、入力直流電源装置に対して互
いに並列的に接続される形式のもの、互いに直列的に接
続される形式のもののいずれでもよく、２対以上設けら
れるものでもよい。駆動手段は、少なくともＮ形ＦＥＴ
およびＰ形ＦＥＴを交互にオンし、かつ、Ｐ形ＦＥＴの
ゲート・ソース間電圧を相対的に大きくすることを要す
る。しかし、駆動手段が、いわゆる他励式であるか自励
式であるかは問わない。そして、他励式の場合、たとえ
ば駆動信号を出力する発振器の出力自体をＰ形ＦＥＴと
Ｎ形ＦＥＴとで異ならせてもよい。また、発振器の出力
の内のＮ形ＦＥＴ用出力を低下させる手段を設けてもよ
い。自励式の場合、帰還手段は、各スイッチング装置に
対して共通であっても、格別に設けられたものであって
もよい。このような帰還手段としては、変圧器、変流
器、フォトカプラを用いたもの等を使用できる。帰還手
段が共通の場合、帰還手段に非対称化手段を設けること
によってＰ形ＦＥＴのゲート・ソース間電圧をＮ形ＦＥ
Ｔのそれより大きくすることができる。帰還手段が各Ｆ
ＥＴに対して格別に設けられている場合は、非対称化手
段を設けてもよいし、帰還手段の出力自体を異ならせて
もよい。非対称化手段としては、各ＦＥＴのゲート・ソ
ース間に定電圧素子を設け、Ｎ形ＦＥＴとＰ形ＦＥＴと
で定電圧素子の定電圧値を異ならせるのが簡単な方法で
ある。定電圧素子は、代表的にはツェナーダイオードで
あるが、バリスタ等他の素子を用いることも可能であ
る。定電圧素子の定電圧値は、各ＦＥＴがオンできる程
度に選定される。そして、各ＦＥＴに対応する定電圧素
子の電圧値が異なる程度は、各ＦＥＴのオン抵抗が接近
し、好ましくは等しくなる程度である。なお、定電圧素
子にインピーダンス素子を付加してもよい。また、各Ｆ
ＥＴに定電圧素子を設けるとは、それぞれの駆動電圧を
一定化できることを意味し、回路接続的に各ＦＥＴに対
応して設けられているか否かは問わない。
【０００４】また、一対スイッチング装置のスイッチン
グ周波数は特に限定されないが、可聴周波数以上である
という点で、２０ＫＨz以上が好ましい。
グ周波数は特に限定されないが、可聴周波数以上である
という点で、２０ＫＨz以上が好ましい。
【０００５】請求項１記載の発明は、駆動手段が各ＦＥ
Ｔのゲート・ソース間に駆動電圧を印加し、ＦＥＴを交
互にオンオフする。この駆動電圧はＰ形ＦＥＴの方がＮ
形ＦＥＴよりも大きく設定されている。したがって、Ｐ
形ＦＥＴのオン抵抗はゲート・ソース間の増大に伴って
低下し、Ｎ形ＦＥＴのオン抵抗に近づく、好ましくは等
しくなる。この結果、両ＦＥＴの発熱量も接近するよう
になり、放熱対策、寿命のバランスが図られる。また、
接続に半田を用いる場合でもＰ形ＦＥＴおよびＰ形ＦＥ
Ｔ近傍の半田の熱ストレスを大きくすることがなく、接
続不良を引起こし難い。
Ｔのゲート・ソース間に駆動電圧を印加し、ＦＥＴを交
互にオンオフする。この駆動電圧はＰ形ＦＥＴの方がＮ
形ＦＥＴよりも大きく設定されている。したがって、Ｐ
形ＦＥＴのオン抵抗はゲート・ソース間の増大に伴って
低下し、Ｎ形ＦＥＴのオン抵抗に近づく、好ましくは等
しくなる。この結果、両ＦＥＴの発熱量も接近するよう
になり、放熱対策、寿命のバランスが図られる。また、
接続に半田を用いる場合でもＰ形ＦＥＴおよびＰ形ＦＥ
Ｔ近傍の半田の熱ストレスを大きくすることがなく、接
続不良を引起こし難い。
【０００６】請求項２記載の電源装置は、直流電源装置
と；コンプリメンタリー形であるＮ形ＦＥＴおよびＰ形
ＦＥＴを含み、直流電源装置の直流電圧を入力し、交互
にオンオフされて直流電圧をスイッチングするスイッチ
ング装置と；スイッチング出力に基づき交流電圧を出力
する負荷回路と；負荷回路に設けられ、交流電圧を発生
して各ＦＥＴにオンオフの駆動電圧として印加する帰還
手段と;帰還手段に設けられ、Ｐ形ＦＥＴのゲート・ソ
ース間電圧をＮ形ＦＥＴのゲート・ソース間電圧より大
きくする非対称化手段と；を具備していることを特徴と
する。負荷回路は、たとえば放電灯に電力を供給して点
灯するもので、必要に応じて放電灯を安定点灯するため
の限流インピーダンス素子、フィラメント予熱回路等を
含むものである。このような負荷回路自体は各種のもの
が周知であり、また、当業者が適宜構成し得るものであ
るから、本発明においては、これらのものを適宜採用し
得る。
と；コンプリメンタリー形であるＮ形ＦＥＴおよびＰ形
ＦＥＴを含み、直流電源装置の直流電圧を入力し、交互
にオンオフされて直流電圧をスイッチングするスイッチ
ング装置と；スイッチング出力に基づき交流電圧を出力
する負荷回路と；負荷回路に設けられ、交流電圧を発生
して各ＦＥＴにオンオフの駆動電圧として印加する帰還
手段と;帰還手段に設けられ、Ｐ形ＦＥＴのゲート・ソ
ース間電圧をＮ形ＦＥＴのゲート・ソース間電圧より大
きくする非対称化手段と；を具備していることを特徴と
する。負荷回路は、たとえば放電灯に電力を供給して点
灯するもので、必要に応じて放電灯を安定点灯するため
の限流インピーダンス素子、フィラメント予熱回路等を
含むものである。このような負荷回路自体は各種のもの
が周知であり、また、当業者が適宜構成し得るものであ
るから、本発明においては、これらのものを適宜採用し
得る。
【０００７】請求項３記載の電源装置は、請求項１また
は２記載の発明において、Ｐ形ＦＥＴのゲート・ソース
間電圧をＮ形ＦＥＴのゲート・ソース間電圧より大きく
する程度が、Ｐ形ＦＥＴおよびＮ形ＦＥＴのオン抵抗が
略等しくなる程度であることを特徴とする。
は２記載の発明において、Ｐ形ＦＥＴのゲート・ソース
間電圧をＮ形ＦＥＴのゲート・ソース間電圧より大きく
する程度が、Ｐ形ＦＥＴおよびＮ形ＦＥＴのオン抵抗が
略等しくなる程度であることを特徴とする。
【０００８】請求項３記載の発明は、各ＦＥＴのオン抵
抗が略等しいから各ＦＥＴに関する条件が略等しくな
る。請求項４記載の発明は、請求項１ないし３のいずれ
か一記載の電源装置と；電源装置の出力にて付勢される
放電灯と；を具備していることを特徴とする。
抗が略等しいから各ＦＥＴに関する条件が略等しくな
る。請求項４記載の発明は、請求項１ないし３のいずれ
か一記載の電源装置と；電源装置の出力にて付勢される
放電灯と；を具備していることを特徴とする。
【０００９】なお、放電灯としては、熱陰極形けい光ラ
ンプ、冷陰極形けい光ランプに代表される低圧水銀蒸気
放電灯または希ガス放電灯、高輝度放電灯等どのような
ものであってもよい。
ンプ、冷陰極形けい光ランプに代表される低圧水銀蒸気
放電灯または希ガス放電灯、高輝度放電灯等どのような
ものであってもよい。
【００１０】請求項５記載の発明は、照明器具本体と;
請求項４記載の放電灯点灯装置と；を具備していること
を特徴とする。
請求項４記載の放電灯点灯装置と；を具備していること
を特徴とする。
【００１１】請求項４および５の発明の作用は、基本的
には請求項１ないし３のいずれか一記載の発明と同様で
ある。
には請求項１ないし３のいずれか一記載の発明と同様で
ある。
【００１２】請求項５の発明において、照明器具本体は
屋内用、屋外用を問わないし、一般照明用の他、表示
用、ＯＡ機器用等であってもよい。また、反射体や遮光
体等の制光体を有していてもいなくてもよいものであ
る。さらに、放電灯点灯装置は、照明器具本体に収納さ
れていてもいなくてもよい。
屋内用、屋外用を問わないし、一般照明用の他、表示
用、ＯＡ機器用等であってもよい。また、反射体や遮光
体等の制光体を有していてもいなくてもよいものであ
る。さらに、放電灯点灯装置は、照明器具本体に収納さ
れていてもいなくてもよい。
【００１３】
【発明の実施の形態】つぎに、本発明の一実施形態を説
明する。
明する。
【００１４】図１は本発明の一実施形態を示す回路図、
図２は図１の実施形態の作用を示す電圧波形図である。
１は直流電源装置である。この直流電源装置１は、交流
電源２に接続される高周波カットフィルタ３を有する。
また、高周波カットフィルタ３を介して交流電圧を入力
される整流装置４、この整流装置４の出力端間に設けら
れた平滑コンデンサ５、限流用の抵抗６を有する。７、
８は互いに直列的に接続された一対のスイッチング装置
であり、直流電源装置１の出力端間に設けられている。
７はＮ形ＦＥＴ、８はＰ形ＦＥＴであって、それぞれの
ソース同士が接続されている。また、各ＦＥＴ７、８の
ゲートも互いに接続されている。９は駆動手段で、各Ｆ
ＥＴ７、８のゲート・ソース間に図２に示すような電圧
を印加してＦＥＴ７、８を交互にオンオフする。１０は
負荷回路である。この負荷回路１０は、Ｐ形ＦＥＴ８に
対して並列的に設けられている。本実施形態の作用を説
明する。一対のスイッチング装置７、８は前記直流電源
装置１からの直流電圧を入力され、かつ、駆動手段９の
出力信号によりたとえば数十ＫＨｚでスイッチングす
る。駆動手段９の出力は、図２に示されるように、Ｐ形
ＦＥＴ８のゲート・ソース間に印加する電圧をＮ形ＦＥ
Ｔ８のゲート・ソース間に印加する電圧よりも大きくし
ている。これによって、Ｐ形ＦＥＴ８のオン抵抗はゲー
ト・ソース間に印加される電圧の増加に応じて低下す
る。なお、駆動手段９の出力電圧波形は矩形波でなく、
正弦波、台形波等であってもよい。ＦＥＴ７、８の同時
オンの状態を確実に避けるためには正負の電圧切換わり
に休止期間があったり、電圧の立上り、立下がりにたと
えば正弦波のようにある程度の傾きを設けたりすること
が有効である。本発明の第２の実施形態を説明する。図
３は第２の実施形態を示す回路図である。図１と同じま
たは対応する部分には同じ符号を付して説明を省略す
る。本実施形態は負荷回路１１が、放電灯１２を含むも
のであり、また、駆動手段１３が詳細は後述するがいわ
ゆる自励形である。まず、負荷回路１１は、前記放電灯
１２、直流カットコンデンサ１４および限流インダクタ
１５の直列回路と、前記放電灯１２の非電源側フィラメ
ント間に設けられたフィラメント予熱および始動用のコ
ンデンサ１６とを含んでいる。本実施形態の負荷回路１
１は、前記限流用のインダクタ１５およびフィラメント
加熱用コンデンサ１６が直列共振するように定数設定さ
れており、したがって、共振電圧を放電灯１２に印加す
る。放電灯１２の点灯前と点灯後とでは、放電灯１２の
抵抗成分の有無に応じて共振特性が変化する。放電灯１
２の点灯前の方が、共振の尖鋭度は大きくなるように設
計されている。前記駆動手段１３は、前記限流インダク
タ１５に磁気結合した帰還手段１７としての出力巻線の
出力を電源とする。帰還手段１７の両端間にはインダク
タ１８およびコンデンサ１９の直列共振回路が設けら
れ、コンデンサ１９の両端電圧がコンデンサ２０を介し
て各スイッチング装置７、８のゲート・ソース間に印加
するようになっている。また、各共通接続されたゲート
・ソース間に互いのアノードを共通接続した一対の定電
圧素子２１、２２が設けられている。そして、本実施形
態では、前記各定電圧素子２１、２２の定電圧値を異な
らせている。すなわち、定電圧素子２２の定電圧値を定
電圧素子２１のそれより大きくしてある。したがって、
Ｐ形ＦＥＴ８の駆動電圧はＮ形ＦＥＴ７の駆動電圧より
大きい。なお、２３、２４、２５は始動回路を形成する
抵抗である。また、２６はスナバー用、スイッチング改
善用および両方の作用を司るコンデンサである。
図２は図１の実施形態の作用を示す電圧波形図である。
１は直流電源装置である。この直流電源装置１は、交流
電源２に接続される高周波カットフィルタ３を有する。
また、高周波カットフィルタ３を介して交流電圧を入力
される整流装置４、この整流装置４の出力端間に設けら
れた平滑コンデンサ５、限流用の抵抗６を有する。７、
８は互いに直列的に接続された一対のスイッチング装置
であり、直流電源装置１の出力端間に設けられている。
７はＮ形ＦＥＴ、８はＰ形ＦＥＴであって、それぞれの
ソース同士が接続されている。また、各ＦＥＴ７、８の
ゲートも互いに接続されている。９は駆動手段で、各Ｆ
ＥＴ７、８のゲート・ソース間に図２に示すような電圧
を印加してＦＥＴ７、８を交互にオンオフする。１０は
負荷回路である。この負荷回路１０は、Ｐ形ＦＥＴ８に
対して並列的に設けられている。本実施形態の作用を説
明する。一対のスイッチング装置７、８は前記直流電源
装置１からの直流電圧を入力され、かつ、駆動手段９の
出力信号によりたとえば数十ＫＨｚでスイッチングす
る。駆動手段９の出力は、図２に示されるように、Ｐ形
ＦＥＴ８のゲート・ソース間に印加する電圧をＮ形ＦＥ
Ｔ８のゲート・ソース間に印加する電圧よりも大きくし
ている。これによって、Ｐ形ＦＥＴ８のオン抵抗はゲー
ト・ソース間に印加される電圧の増加に応じて低下す
る。なお、駆動手段９の出力電圧波形は矩形波でなく、
正弦波、台形波等であってもよい。ＦＥＴ７、８の同時
オンの状態を確実に避けるためには正負の電圧切換わり
に休止期間があったり、電圧の立上り、立下がりにたと
えば正弦波のようにある程度の傾きを設けたりすること
が有効である。本発明の第２の実施形態を説明する。図
３は第２の実施形態を示す回路図である。図１と同じま
たは対応する部分には同じ符号を付して説明を省略す
る。本実施形態は負荷回路１１が、放電灯１２を含むも
のであり、また、駆動手段１３が詳細は後述するがいわ
ゆる自励形である。まず、負荷回路１１は、前記放電灯
１２、直流カットコンデンサ１４および限流インダクタ
１５の直列回路と、前記放電灯１２の非電源側フィラメ
ント間に設けられたフィラメント予熱および始動用のコ
ンデンサ１６とを含んでいる。本実施形態の負荷回路１
１は、前記限流用のインダクタ１５およびフィラメント
加熱用コンデンサ１６が直列共振するように定数設定さ
れており、したがって、共振電圧を放電灯１２に印加す
る。放電灯１２の点灯前と点灯後とでは、放電灯１２の
抵抗成分の有無に応じて共振特性が変化する。放電灯１
２の点灯前の方が、共振の尖鋭度は大きくなるように設
計されている。前記駆動手段１３は、前記限流インダク
タ１５に磁気結合した帰還手段１７としての出力巻線の
出力を電源とする。帰還手段１７の両端間にはインダク
タ１８およびコンデンサ１９の直列共振回路が設けら
れ、コンデンサ１９の両端電圧がコンデンサ２０を介し
て各スイッチング装置７、８のゲート・ソース間に印加
するようになっている。また、各共通接続されたゲート
・ソース間に互いのアノードを共通接続した一対の定電
圧素子２１、２２が設けられている。そして、本実施形
態では、前記各定電圧素子２１、２２の定電圧値を異な
らせている。すなわち、定電圧素子２２の定電圧値を定
電圧素子２１のそれより大きくしてある。したがって、
Ｐ形ＦＥＴ８の駆動電圧はＮ形ＦＥＴ７の駆動電圧より
大きい。なお、２３、２４、２５は始動回路を形成する
抵抗である。また、２６はスナバー用、スイッチング改
善用および両方の作用を司るコンデンサである。
【００１５】つぎに、本実施形態の作用を説明する。図
示しないスイッチにより交流電源２が投入されると、直
流電源装置１は、平滑コンデンサ５の両端に所定の直流
電圧を発生する。平滑コンデンサ５の両端電圧が十分立
上がる過程または十分立上がった後において、抵抗２
３、２４、２５、帰還手段１７の閉回路に直流電源装置
１の出力電圧が印加される。これにより、実質抵抗２４
の両端電圧が各ＦＥＴ７、８のゲート・ソース間に印加
し、順方向となるＮ形ＦＥＴ７のスレッシュホールド電
圧に達すると、Ｎ形ＦＥＴ７がオンする。
示しないスイッチにより交流電源２が投入されると、直
流電源装置１は、平滑コンデンサ５の両端に所定の直流
電圧を発生する。平滑コンデンサ５の両端電圧が十分立
上がる過程または十分立上がった後において、抵抗２
３、２４、２５、帰還手段１７の閉回路に直流電源装置
１の出力電圧が印加される。これにより、実質抵抗２４
の両端電圧が各ＦＥＴ７、８のゲート・ソース間に印加
し、順方向となるＮ形ＦＥＴ７のスレッシュホールド電
圧に達すると、Ｎ形ＦＥＴ７がオンする。
【００１６】Ｎ形ＦＥＴ７がオンすると、直流電源装置
１からＮ形ＦＥＴ７のドレイン・ソースを介して、負荷
回路１１に電流が流れる。そして、負荷回路１１に流れ
る電流は、限流用のインダクタ１５およびフィラメント
加熱用のコンデンサ１６により共振電流となる。また、
限流インダクタ１５の電圧に応じて帰還手段１７は電圧
を出力し、Ｎ形ＦＥＴ７を順バイアスし、Ｐ形ＦＥＴ８
を逆バイアスする。この期間において、Ｎ形ＦＥＴ７の
ゲート・ソース間には略定電圧素子２１の電圧値＋定電
圧素子２２の順方向降下電圧が印加される。
１からＮ形ＦＥＴ７のドレイン・ソースを介して、負荷
回路１１に電流が流れる。そして、負荷回路１１に流れ
る電流は、限流用のインダクタ１５およびフィラメント
加熱用のコンデンサ１６により共振電流となる。また、
限流インダクタ１５の電圧に応じて帰還手段１７は電圧
を出力し、Ｎ形ＦＥＴ７を順バイアスし、Ｐ形ＦＥＴ８
を逆バイアスする。この期間において、Ｎ形ＦＥＴ７の
ゲート・ソース間には略定電圧素子２１の電圧値＋定電
圧素子２２の順方向降下電圧が印加される。
【００１７】つぎに、限流用のインダクタ１５およびフ
ィラメント加熱用のコンデンサ１６による共振電圧が反
転すると、帰還手段１７の出力電圧の極性も反転し、Ｎ
形ＦＥＴ７に対して逆バイアス、Ｐ形ＦＥＴ８に対して
順バイアスとなる。したがって、Ｎ形ＦＥＴ７がオフ
し、Ｐ形ＦＥＴ８がオンする。Ｐ形ＦＥＴ８がオンする
と、負荷回路１１にはＰ形ＦＥＴ８を介して前回とは逆
向きの共振電流が流れる。この期間において、Ｐ形ＦＥ
Ｔ８のゲート・ソース間には略定電圧素子２２の電圧値
＋定電圧素子２１の順方向降下電圧が印加される。定電
圧素子２２の電圧値は定電圧素子２１の電圧値より大き
いため、Ｐ形ＦＥＴ８のゲート・ソース間電圧はＮ形Ｆ
ＥＴ７のゲート・ソース間電圧よりも大きくなる。した
がって、Ｐ形ＦＥＴ８のオン抵抗はＮ形ＦＥＴ７と同じ
大きさのゲート・ソース間電圧を印加されるときより小
さくなり、Ｎ形ＦＥＴ７のオン抵抗に近づく。
ィラメント加熱用のコンデンサ１６による共振電圧が反
転すると、帰還手段１７の出力電圧の極性も反転し、Ｎ
形ＦＥＴ７に対して逆バイアス、Ｐ形ＦＥＴ８に対して
順バイアスとなる。したがって、Ｎ形ＦＥＴ７がオフ
し、Ｐ形ＦＥＴ８がオンする。Ｐ形ＦＥＴ８がオンする
と、負荷回路１１にはＰ形ＦＥＴ８を介して前回とは逆
向きの共振電流が流れる。この期間において、Ｐ形ＦＥ
Ｔ８のゲート・ソース間には略定電圧素子２２の電圧値
＋定電圧素子２１の順方向降下電圧が印加される。定電
圧素子２２の電圧値は定電圧素子２１の電圧値より大き
いため、Ｐ形ＦＥＴ８のゲート・ソース間電圧はＮ形Ｆ
ＥＴ７のゲート・ソース間電圧よりも大きくなる。した
がって、Ｐ形ＦＥＴ８のオン抵抗はＮ形ＦＥＴ７と同じ
大きさのゲート・ソース間電圧を印加されるときより小
さくなり、Ｎ形ＦＥＴ７のオン抵抗に近づく。
【００１８】以後、各ＦＥＴ７、８は交互にオンオフ
し、これに応じて負荷回路１１は放電灯１２に高周波電
圧を供給する。放電灯１２は、フィラメントを予熱され
た後、始動、点灯する。
し、これに応じて負荷回路１１は放電灯１２に高周波電
圧を供給する。放電灯１２は、フィラメントを予熱され
た後、始動、点灯する。
【００１９】また、本実施形態は、Ｎ形、Ｐ形のＦＥＴ
を組合わせて用いることにより、駆動手段１３を一対の
スイッチング装置７、８に対して共通化でき、また、帰
還手段として限流用のインダクタ１５を利用しているの
で、装置全体の一層の小形化を図れる。
を組合わせて用いることにより、駆動手段１３を一対の
スイッチング装置７、８に対して共通化でき、また、帰
還手段として限流用のインダクタ１５を利用しているの
で、装置全体の一層の小形化を図れる。
【００２０】つぎに、本発明の照明装置の一実施形態を
説明する。図４は本発明の照明装置の一実施形態を示す
簡略化した正面図である。本実施形態は、いわゆる電球
形けい光ランプに適用したものである。４０は照明器具
本体であり、口金部４１、カバー４２およびグローブ４
３を有する。口金部４１は周知のエジソンタイプのもの
であり、カバー４２は樹脂等で型成形され一般には非透
光性である。また、グローブ４３は透明性、乳白等の拡
散性材料にて形成されている。４４は放電灯で、Ｕ字形
に折曲形成３個のガラスバルブを接続して１個の放電空
間を形成している。４５は放電灯点灯装置で、配線板４
６に電子部品４７を装着して構成されており、前記カバ
ー４２に収容されている。この放電灯点灯装置４５と前
記放電灯４４、口金部４１とは図示を省略したが、電線
等の周知の手段により電気接続されている。本実施形態
のように、いわゆる電球形けい光ランプであって、特に
小形化を要求される場合には、放電灯点灯装置４５とし
ては図３に示したような部品点数を減らして小形化を図
れる実施形態のものが好ましい。
説明する。図４は本発明の照明装置の一実施形態を示す
簡略化した正面図である。本実施形態は、いわゆる電球
形けい光ランプに適用したものである。４０は照明器具
本体であり、口金部４１、カバー４２およびグローブ４
３を有する。口金部４１は周知のエジソンタイプのもの
であり、カバー４２は樹脂等で型成形され一般には非透
光性である。また、グローブ４３は透明性、乳白等の拡
散性材料にて形成されている。４４は放電灯で、Ｕ字形
に折曲形成３個のガラスバルブを接続して１個の放電空
間を形成している。４５は放電灯点灯装置で、配線板４
６に電子部品４７を装着して構成されており、前記カバ
ー４２に収容されている。この放電灯点灯装置４５と前
記放電灯４４、口金部４１とは図示を省略したが、電線
等の周知の手段により電気接続されている。本実施形態
のように、いわゆる電球形けい光ランプであって、特に
小形化を要求される場合には、放電灯点灯装置４５とし
ては図３に示したような部品点数を減らして小形化を図
れる実施形態のものが好ましい。
【発明の効果】請求項１ないし５記載の発明は、コンプ
リメンタリーであるＮ形ＦＥＴおよびＰ形ＦＥＴを有し
てなるスイッチング装置のＰ形ＦＥＴの方のゲート・ソ
ース間電圧を相対的に大きくしたから、Ｐ形ＦＥＴのオ
ン抵抗を低下し、Ｎ形ＦＥＴのオン抵抗に近づけること
ができる。この結果、両ＦＥＴの発熱量を接近できて、
放熱対策、寿命のバランスを図れる。また、接続に半田
を用いる場合でもＰ形ＦＥＴおよびＰ形ＦＥＴ近傍の半
田の熱ストレスを大きくすることがない。
リメンタリーであるＮ形ＦＥＴおよびＰ形ＦＥＴを有し
てなるスイッチング装置のＰ形ＦＥＴの方のゲート・ソ
ース間電圧を相対的に大きくしたから、Ｐ形ＦＥＴのオ
ン抵抗を低下し、Ｎ形ＦＥＴのオン抵抗に近づけること
ができる。この結果、両ＦＥＴの発熱量を接近できて、
放熱対策、寿命のバランスを図れる。また、接続に半田
を用いる場合でもＰ形ＦＥＴおよびＰ形ＦＥＴ近傍の半
田の熱ストレスを大きくすることがない。
【図１】本発明の一実施形態を示す回路図
【図２】本発明の一実施形態の作用を示す電圧波形図
【図３】本発明の第２の実施形態を示す回路図
【図４】本発明の照明装置の一実施形態を示す簡略化し
た正面図
た正面図
１…直流電源装置、７、８…スイッチング装置、９、１
３…駆動手段、１０、１１…負荷回路、１２…放電灯、
１７…帰還手段。
３…駆動手段、１０、１１…負荷回路、１２…放電灯、
１７…帰還手段。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 3K072 AA02 AA06 BA03 BB01 BC01 BC03 DB03 DD04 GA02 GB12 GC02 GC04 HB03 5H007 AA03 AA06 AA17 BB03 CA02 CB03 CB04 CB17 CB22 CC07 DB03 EA09
Claims (5)
- 【請求項１】直流電源装置と；コンプリメンタリー形で
あるＮチャンネル形電界効果トランジスタおよびＰチャ
ンネル形電界効果トランジスタを含み、直流電源装置の
直流電圧を入力し、交互にオンオフされて直流電圧をス
イッチングするスイッチング装置と；Ｐチャンネル形電
界効果トランジスタのゲート・ソース間に印加する電圧
をＮチャンネル形電界効果トランジスタのゲート・ソー
スに印加する電圧より大きくしてスイッチング装置を交
互にオンオフする駆動手段と;を具備していることを特
徴とする電源装置。 - 【請求項２】直流電源装置と；コンプリメンタリー形で
あるＮチャンネル形電界効果トランジスタおよびＰチャ
ンネル形電界効果トランジスタを含み、直流電源装置の
直流電圧を入力し、交互にオンオフされて直流電圧をス
イッチングするスイッチング装置と；スイッチング出力
に基づき交流電圧を出力する負荷回路と；負荷回路に設
けられ、交流電圧を発生して各電界効果トランジスタに
オンオフの駆動電圧として印加する帰還手段と;帰還手
段に設けられ、Ｐチャンネル形電界効果トランジスタの
ゲート・ソース間電圧をＮチャンネル形電界効果トラン
ジスタのゲート・ソース間電圧より大きくする非対称化
手段と；を具備していることを特徴とする電源装置。 - 【請求項３】Ｐチャンネル形電界効果トランジスタのゲ
ート・ソース間電圧をＮチャンネル形電界効果トランジ
スタのゲート・ソース間電圧より大きくする程度は、Ｐ
チャンネル形電界効果トランジスタおよびＮチャンネル
形電界効果トランジスタのオン抵抗が略等しくなる程度
であることを特徴とする請求項１または２記載の電源装
置。 - 【請求項４】請求項１ないし３のいずれか一記載の電源
装置と；電源装置の出力にて付勢される放電灯と；を具
備していることを特徴とする放電灯点灯装置。 - 【請求項５】照明器具本体と; 請求項４記載の放電
灯点灯装置と；を具備していることを特徴とする照明装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036566A JP2000236674A (ja) | 1999-02-15 | 1999-02-15 | 電源装置、放電灯点灯装置および照明装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11036566A JP2000236674A (ja) | 1999-02-15 | 1999-02-15 | 電源装置、放電灯点灯装置および照明装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236674A true JP2000236674A (ja) | 2000-08-29 |
Family
ID=12473324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11036566A Pending JP2000236674A (ja) | 1999-02-15 | 1999-02-15 | 電源装置、放電灯点灯装置および照明装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236674A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003011003A1 (fr) * | 2001-07-25 | 2003-02-06 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'éclairage à lampe à décharge |
| WO2003019991A1 (fr) * | 2001-08-24 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'eclairage pour lampe a decharge |
-
1999
- 1999-02-15 JP JP11036566A patent/JP2000236674A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003011003A1 (fr) * | 2001-07-25 | 2003-02-06 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'éclairage à lampe à décharge |
| JP4863598B2 (ja) * | 2001-07-25 | 2012-01-25 | 三菱電機株式会社 | 放電灯点灯装置 |
| WO2003019991A1 (fr) * | 2001-08-24 | 2003-03-06 | Mitsubishi Denki Kabushiki Kaisha | Dispositif d'eclairage pour lampe a decharge |
| JP5147155B2 (ja) * | 2001-08-24 | 2013-02-20 | 三菱電機株式会社 | 放電灯点灯装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5759178B2 (ja) | 蛍光ランプ及び発光ダイオード用の複合安定器及びこれを駆動する方法 | |
| US20060138968A1 (en) | Ballast with filament heating control circuit | |
| US20090273299A1 (en) | Apparatus and Method for Controlling the Filament Voltage in an Electronic Dimming Ballast | |
| US20070176564A1 (en) | Voltage fed inverter for fluorescent lamps | |
| US6815908B2 (en) | Dimmable self-oscillating electronic ballast for fluorescent lamp | |
| US7816872B2 (en) | Dimmable instant start ballast | |
| JPH0855690A (ja) | １つ又は複数の低圧放電ランプの点灯回路装置 | |
| JP4216934B2 (ja) | ランプ作動回路 | |
| US20080278085A1 (en) | Program Start Ballast | |
| JP2008282812A (ja) | フィラメント加熱および点灯の制御が行われる安定器 | |
| US6933684B2 (en) | Electronic ballast using cut and save technology | |
| JP2000236674A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP2000236676A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| JP2000236675A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| KR100895022B1 (ko) | 휘도 조절 장치 | |
| JP4362856B2 (ja) | 放電灯点灯装置および照明装置 | |
| JP2000077195A (ja) | 電球形蛍光ランプおよび照明器具 | |
| JP2656520B2 (ja) | 放電灯点灯装置 | |
| JP4399650B2 (ja) | 高圧放電ランプ点灯装置 | |
| JP2001160496A (ja) | 放電灯点灯装置 | |
| US20070029947A1 (en) | Inverter driving circuit | |
| JP2001103767A (ja) | 電源装置、放電灯点灯装置および照明装置 | |
| KR101463566B1 (ko) | 램프 병렬 구동 장치 | |
| KR200242727Y1 (ko) | 2등형광등의점등장치 | |
| KR100597205B1 (ko) | 인버터의 저전압 점등 안정화회로 |