JP2000235837A - Display panel and image display device using same - Google Patents

Display panel and image display device using same

Info

Publication number
JP2000235837A
JP2000235837A JP11036507A JP3650799A JP2000235837A JP 2000235837 A JP2000235837 A JP 2000235837A JP 11036507 A JP11036507 A JP 11036507A JP 3650799 A JP3650799 A JP 3650799A JP 2000235837 A JP2000235837 A JP 2000235837A
Authority
JP
Japan
Prior art keywords
display panel
potential
face plate
conductive layer
panel according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11036507A
Other languages
Japanese (ja)
Inventor
Akihiko Yamano
明彦 山野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11036507A priority Critical patent/JP2000235837A/en
Publication of JP2000235837A publication Critical patent/JP2000235837A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent degradation in light transmittance of a face plate without increasing the thickness of the face plate. SOLUTION: This display panel includes a cathode ray target 1009 for applying a high voltage formed on an inner surface side of a face plate 1006. An image is formed on the face plate by colliding an electron emitted from an electron source on the cathode ray target 1009. In this case, a potential prescribing conductive layer 1014 provided on an outer surface side of the face plate 1006 and the cathode ray target 1009 are connected with each other through a high resistant conductive film 1019. The potential prescribing conductive layer 1014 is taken as almost the same in potential as the cathode ray target 1009, by applying a high voltage between the conductive film 1019 and the cathode ray target 1009, and a current valve flowing through the potential prescribing conductive layer 1014 is restricted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フェースプレート
の外表面に帯電防止膜を形成した表示パネルとそれを用
いた画像表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display panel having an antistatic film formed on an outer surface of a face plate and an image display device using the same.

【0002】[0002]

【従来の技術】CRTを始めとする陰極線管による画像
表面装置において、表示画面をより大画面化する研究が
行われている。それに伴い、表示部分の薄型化、軽量
化、低コスト化が重要な課題となっている。
2. Description of the Related Art In image surface devices using a cathode ray tube such as a CRT, research for increasing the display screen has been conducted. Accordingly, reduction in thickness, weight, and cost of the display portion have become important issues.

【0003】これら課題に対して、本願発明者らは種々
の材料、製法、構造を有する表面伝導型放出素子を多数
配列したマルチ電子源、並びに、このマルチ電子源を応
用した画像表示装置について研究を行ってきた。
In response to these problems, the present inventors have studied a multi-electron source in which a number of surface conduction electron-emitting devices having various materials, manufacturing methods, and structures are arranged, and an image display device using the multi-electron source. I went.

【0004】本願発明者らは、例えば図19に示す電気
的な配線方法によるマルチ電子源の応用を試みてきた。
即ち、表面伝導型放出素子を2次元的に多数個配列し、
これらの素子を図示のように単純マトリクス状に配線し
たマルチ電子源である。
The inventors of the present application have attempted to apply a multi-electron source by, for example, an electrical wiring method shown in FIG.
That is, a large number of surface conduction emission devices are two-dimensionally arranged,
A multi-electron source in which these elements are wired in a simple matrix as shown.

【0005】図中、4001は表面伝導型放出素子を模
式的に示したもの、4002は行方向配線(行配線)、
4003は列方向配線(列配線)である。なお、図示の
便宜上、ここでは6×6のマトリクスで示しているが、
マトリクスの規模はむろんこれに限ったわけではなく、
所望の画像表示を行うのに足りるだけの素子を配列し配
線するものである。
[0005] In the figure, 4001 schematically shows a surface conduction electron-emitting device, 4002 shows a row direction wiring (row wiring),
4003 is a column direction wiring (column wiring). In addition, for convenience of illustration, although shown here as a 6 × 6 matrix,
Of course, the size of the matrix is not limited to this,
Elements that are sufficient for displaying a desired image are arranged and wired.

【0006】図20は、図19の配線のマルチ電子源を
用いた陰極線表示パネルの構造を示す概観図であり、マ
ルチ電子源4004を備えた外容器底4005と外容器
枠4007と、蛍光体層4008、及びメタルバック4
009を備えたフェースプレート4006を備えた構造
を有している。また、フェースプレート4006のメタ
ルバック4009には、高電圧端子4011を通じて高
電圧電源4010により高電圧が印加されている。
FIG. 20 is a schematic view showing a structure of a cathode ray display panel using the multi-electron source of the wiring shown in FIG. 19, wherein an outer container bottom 4005 provided with a multi-electron source 4004, an outer container frame 4007, and a phosphor are provided. Layer 4008 and metal back 4
It has a structure provided with a face plate 4006 provided with 009. A high voltage is applied to the metal back 4009 of the face plate 4006 by a high voltage power supply 4010 through a high voltage terminal 4011.

【0007】このような表面伝導型放出素子を単純マト
リクス配線したマルチ電子源においては、所望の電子ビ
ームを出力させるため、行配線4002及び列配線40
03に適宜の電気信号を印加する。例えば、マトリクス
の中の任意の1行の表面伝導型放出素子を駆動するに
は、選択する行の行配線4002には選択電圧Vsを印
加し、これと同時に非選択の行の行配線4002には非
選択電圧Vnsを印加する。これと同期して列配線400
3に電子ビームを出力させるための、画像信号に応じた
駆動電圧Veを印加する。この方法によれば、選択する
行の表面伝導型放出素子には電圧(Ve−Vs)が印加さ
れ、また非選択行の表面伝導型放出素子には電圧(Ve
−Vns)が印加される。これら電圧値Ve,Vs,Vnsを
適宜の大きさの電圧に設定すれば、選択された行の表面
伝導型放出素子だけから所望の強度の電子ビームが出力
され、また列配線の各々に、表示する画像信号に応じた
駆動電圧Veを印加すれば、選択された行の素子の各々
から、画像信号に応じた異なる強度の電子ビームが出力
される。また、表面伝導型放出素子の応答速度は高速で
あるため、駆動電圧Veを印加する時間の長さを変えれ
ば、各素子から電子ビームが出力される時間の長さも変
えることができる。
In such a multi-electron source in which the surface conduction electron-emitting devices are wired in a simple matrix, a row wiring 4002 and a column wiring 40 are required to output a desired electron beam.
03, an appropriate electric signal is applied. For example, in order to drive any one of the surface conduction electron-emitting devices in the matrix, the selection voltage Vs is applied to the row wiring 4002 of the selected row, and at the same time, the row wiring 4002 of the non-selected row is applied Applies a non-selection voltage Vns. In synchronization with this, the column wiring 400
3 is applied with a drive voltage Ve corresponding to an image signal for outputting an electron beam. According to this method, the voltage (Ve−Vs) is applied to the surface conduction type emission elements in the selected row, and the voltage (Ve−Ve) is applied to the surface conduction type emission elements in the non-selected row.
-Vns). If these voltage values Ve, Vs, Vns are set to voltages of appropriate magnitudes, an electron beam of a desired intensity is output only from the surface conduction electron-emitting device of the selected row, and a display is provided on each of the column wirings. When the drive voltage Ve according to the image signal to be applied is applied, electron beams having different intensities according to the image signal are output from each of the elements in the selected row. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the drive voltage Ve is changed, the length of time for outputting an electron beam from each device can also be changed.

【0008】このような電圧の印加によりマルチ電子源
4004から出力された電子ビームは、高電圧が印加さ
れているメタルバック4009に照射され、ターゲット
である蛍光体を励起して発光させる。従って、例えば画
像情報に応じた電圧信号を適宜印加すれば画像表示装置
となる。
The electron beam output from the multi-electron source 4004 by the application of such a voltage is applied to a metal back 4009 to which a high voltage is applied, and excites a target phosphor to emit light. Therefore, for example, if a voltage signal corresponding to image information is appropriately applied, an image display device can be obtained.

【0009】[0009]

【発明が解決しようとする課題】このような構成の画像
表示装置においては、フェースプレート4006、外容
器底4005、外容器枠4007は、この画像表示装置
のコスト、外容器の組み立て易さ等から、青板ガラス
(或はソーダライムガラスと標記する)が好ましく用い
られる。そして上述したように、フェースプレート40
06の内面に高電圧が印加されると、画像表示装置の周
囲のGND電位との間で作られる電界によりフェースプ
レート4006の内面から外表面に向かって微少な電流
が流れる。これはフェースプレート4006の青板ガラ
ス内のNaが陽イオン化して移動することによる電流で
ある。このようにNa陽イオンが移動してフェースプレ
ート4006外表面に達すると、Na陽イオンの析出に
よりガラス表面の形状が変化して粗面となったり、或は
析出したNa陽イオンが空気中の水分等と反応して水酸
化物に変化し表面が白濁するなどの現象が起り、フェー
スプレート4006における光透過率が劣化したり、コ
ントラストが劣化するなどして、表示される画像の質が
著しく低下することになる。またNa陽イオンの移動に
より絶縁耐圧が劣化するといった問題が生じる。
In the image display device having such a configuration, the face plate 4006, the outer container bottom 4005, and the outer container frame 4007 are formed by the cost of the image display device, the ease of assembling the outer container, and the like. And blue plate glass (or soda lime glass) are preferably used. And, as described above, the face plate 40
When a high voltage is applied to the inner surface of the face plate 2006, a minute current flows from the inner surface to the outer surface of the face plate 4006 due to an electric field generated between the inner surface of the image display device and the GND potential. This is a current due to the cationization and movement of Na in the blue plate glass of the face plate 4006. When the Na cations move and reach the outer surface of the face plate 4006 in this manner, the shape of the glass surface changes due to the precipitation of the Na cations, and the glass surface becomes rough, or the precipitated Na cations form in the air. Phenomena such as reaction with moisture and the like to change to hydroxide and the surface to become cloudy occur, and the light transmittance of the face plate 4006 is deteriorated, and the contrast is deteriorated. Will decrease. In addition, there is a problem that the withstand voltage is deteriorated due to the movement of the Na cation.

【0010】また更に、フェースプレート4006の外
表面電位が上昇し、塵埃の付着により画質が低下した
り、外表面電位の影響で、内表面電位が変化して画質が
劣化したり、或は近付いた観察者に放電するなどの問題
も生じる。
Further, the outer surface potential of the face plate 4006 rises, and the image quality deteriorates due to the attachment of dust, or the inner surface potential changes due to the influence of the outer surface potential, and the image quality deteriorates or approaches. Also, problems such as discharge to the observer occur.

【0011】これに対してフェースプレート4006表
面に透明な帯電防止膜4012を形成し、この帯電防止
膜4012を接地することによりフェースプレート40
06の表面電位の上昇を無くし、上述した問題が発生し
ないようにする方法もある。しかし図21に示すよう
に、ガラスのフェースプレート4006表面に帯電防止
膜4012を形成して、その電位を接地電位とすると、
フェースプレート裏面の陰極線ターゲット、即ちメタル
バック4009に高電圧Vaを印加した際、フェースプ
レート4006の表裏間に高電圧Vaが印加されること
になる。ここでフェースプレート4006がNa陽イオ
ンを多量に含む青板ガラスであると、上述の帯電防止膜
4012を設けない場合と同様に、長期間高電圧Vaが
印加された場合には、ガラス内部のNa陽イオンが移動
して接地電極側、即ち帯電防止膜4012側に析出する
ことになる。
On the other hand, a transparent antistatic film 4012 is formed on the surface of the face plate 4006, and the antistatic film
There is also a method for eliminating the rise in the surface potential of the substrate 06 so that the above-mentioned problem does not occur. However, as shown in FIG. 21, when an antistatic film 4012 is formed on the surface of a glass face plate 4006 and its potential is set to the ground potential,
When the high voltage Va is applied to the cathode ray target on the back surface of the face plate, that is, the metal back 4009, the high voltage Va is applied between the front and back of the face plate 4006. When the face plate 4006 is a soda lime glass containing a large amount of Na cation, similarly to the case where the antistatic film 4012 is not provided, when the high voltage Va is applied for a long time, The cations move and are deposited on the ground electrode side, that is, on the antistatic film 4012 side.

【0012】これを避けるためには、フェースプレート
4006のガラス厚を数センチメートルとして電界強度
を低減してNa陽イオンの移動速度を低下させるか、或
はNa陽イオンの含有量の非常に少ないガラスを用いる
必要があった。しかし前者では軽量化が非常に困難とな
り、後者では低コスト化が非常に困難となる。
In order to avoid this, the glass thickness of the face plate 4006 is set to several centimeters to reduce the electric field strength to reduce the moving speed of Na cations, or the content of Na cations is very small. Glass had to be used. However, the former makes it very difficult to reduce the weight, and the latter makes it very difficult to reduce the cost.

【0013】また図22(a)のように、ガラスと比較
して比重の軽い樹脂製の保護板4013をガラスフェー
スプレート4006の表面に装着して、フェースプレー
ト4006の両端に発生する電位を下げる方法もある。
なお図では便宜上、蛍光体層は省略してある。ここでフ
ェースプレート4006と保護板4013の抵抗と静電
容量をそれぞれ、Rg,Rp,Cg,Cpとすると、図22
(a)の等価回路は図22(b)に示したようになる。
この図22(b)で示した等価回路では、保護板401
3とフェースプレート4006との間は電気的に問題な
く接続される、即ち、両者は均一に接触していて、界面
の電位は場所によらず一定であるとしている。また実際
には、ある一定の空隙、或は接着層が界面に存在するこ
ともあるが、その容量成分や抵抗成分を考慮しても同様
の等価回路に簡略化されるために、それらを保護板40
13のパラメータに含めて図22(b)の様に仮定し
た。ここでフェースプレート4006と保護板4013
の中間の電位Vf-pの変化は図22(c)に示したよう
になる。即ち、高電圧の印加初期は、フェースプレート
4006と保護板4013の誘電率εg,εp、及び厚さ
Tg,Tpで決まる電位Vi、即ち Vi=Va×{Cp/(Cp+Cg)} =Va×1/{1+(εp×Tg)/(εg×Tp)} (1) となり、時間とともに各体積抵抗値ρg,ρpで決まる電
位Vf、即ち Vf=Va×{Rg/(Rp+Rg)} =Va×ρg×Tg/(ρp×Tp+ρg×Tg) (2) へと変化する。このときの時定数τは、 τ={ρg×Tg×ρp×Tp/(ρp×Tp+ρg×Tg)}
×(εp/Tp)+(εg/Tg) である。
Further, as shown in FIG. 22A, a protective plate 4013 made of a resin having a lower specific gravity than glass is attached to the surface of the glass face plate 4006 to lower the potential generated at both ends of the face plate 4006. There are ways.
In the drawing, the phosphor layer is omitted for convenience. Here, assuming that the resistance and the capacitance of the face plate 4006 and the protection plate 4013 are Rg, Rp, Cg, and Cp, respectively, FIG.
The equivalent circuit of (a) is as shown in FIG.
In the equivalent circuit shown in FIG.
3 and the face plate 4006 are electrically connected without any problem, that is, they are in uniform contact, and the potential of the interface is constant regardless of the location. Actually, a certain gap or an adhesive layer may be present at the interface.However, even if the capacitance component and the resistance component are taken into consideration, they can be simplified to a similar equivalent circuit. Board 40
It was assumed as shown in FIG. Here, the face plate 4006 and the protection plate 4013
The change of the potential Vf-p in the middle of the above is as shown in FIG. That is, at the initial stage of the application of the high voltage, the potential Vi determined by the dielectric constants εg and εp of the face plate 4006 and the protection plate 4013 and the thicknesses Tg and Tp, ie, Vi = Va × {Cp / (Cp + Cg)} = Va × 1 / {1+ (εp × Tg) / (εg × Tp)} (1), and the potential Vf determined by each volume resistance value ρg, ρp with time, that is, Vf = Va × {Rg / (Rp + Rg)} = Va × ρg × Tg / (ρp × Tp + ρg × Tg) (2) The time constant τ at this time is τ = {ρg × Tg × ρp × Tp / (ρp × Tp + ρg × Tg)}
× (εp / Tp) + (εg / Tg).

【0014】ここで、フェースプレート4006として
ソーダライムガラス、保護板4013としてアクリル或
はポリカーボネートを用いると、体積抵抗率ρg,ρpは
それぞれ10の(12〜14)乗,10の(15〜17)乗[Ω・c
m],誘電率εg,εpのそれぞれは“7”〜“8”,
“2”〜“3”である。また各板厚を同じ(Tg=Tp)
にすると、Vf-pは初期値Vi=(Vaの0.6〜0.7
倍の電位)から始まり、徐々にVf≒0に変化する。し
かしその時、定数τは非常に大きな値であり、実質的に
初期値Viからほとんど変化しない。
Here, when soda lime glass is used for the face plate 4006 and acrylic or polycarbonate is used for the protective plate 4013, the volume resistivity ρg and ρp are respectively 10 (12 to 14) powers and 10 (15 to 17). To the power [Ω · c
m], the dielectric constants εg and εp are respectively “7” to “8”,
"2" to "3". The same thickness of each plate (Tg = Tp)
Then, Vf-p becomes the initial value Vi = (0.6 to 0.7 of Va)
(Double potential) and gradually changes to Vf ≒ 0. However, at that time, the constant τ is a very large value, and does not substantially change from the initial value Vi.

【0015】室温で数万時間、画像表示装置を駆動して
もソーダライムガラス内のNa陽イオンの移動による画
質劣化が起らないようにするには、ソーダライムガラス
に印加する電界を約100[V/mm]以下とする必要
がある。加速電圧Vaを数kVから10kVとすると、
ソーダライムガラスへの印加電圧の初期値Viを下げる
必要があり、このためにはガラスフェースプレート40
06の板厚Tgを非常に薄くするか、保護板4013の
板厚Tpを厚くする必要がある。しかし、ガラス板厚は
耐大気圧保持のために2mm程度以下に薄くすることは
強度の面から非常に困難である。また保護板厚TpをTp
>>Tgと厚くするには、例えば2mm厚のガラスフェ
ースプレートに対しては樹脂製の保護板を400mmに
する必要があり、薄型化が困難となり、また重量が著し
く増加することになる。また保護板の光透過率を考えて
も現実的ではなくなる。
In order to prevent the image quality from deteriorating due to the movement of Na cations in the soda lime glass even when the image display device is driven for tens of thousands of hours at room temperature, the electric field applied to the soda lime glass should be about 100. [V / mm] or less. When the acceleration voltage Va is changed from several kV to 10 kV,
It is necessary to lower the initial value Vi of the voltage applied to the soda lime glass.
It is necessary to make the plate thickness Tg of No. 06 very thin or the plate thickness Tp of the protection plate 4013 thick. However, it is very difficult to reduce the thickness of the glass plate to about 2 mm or less in order to maintain atmospheric pressure resistance in terms of strength. Also, the protection plate thickness Tp is
>> In order to increase the thickness to Tg, for example, for a glass face plate having a thickness of 2 mm, a protective plate made of resin needs to be 400 mm, which makes it difficult to reduce the thickness and significantly increases the weight. Further, it is not practical even if the light transmittance of the protection plate is considered.

【0016】また高電圧を用いて駆動しているため動作
中のパネルの破損等によって電極が露出した場合、この
露出した電極に人間が接触した際の感電時の対策が必要
である。これらの課題により、これまで薄型、軽量、低
コストな大画面の陰極線管の実現が非常に困難であっ
た。
In addition, when the electrodes are exposed due to breakage of the panel during operation because of driving using a high voltage, it is necessary to take measures against electric shock when a person comes into contact with the exposed electrodes. Due to these problems, it has been very difficult to realize a thin, lightweight, low-cost cathode ray tube with a large screen.

【0017】本発明は上記従来例に鑑みてなされたもの
で、フェースプレートの厚みを増大させることなく、フ
ェースプレートにおける光透過率の低下を防止した表示
パネル及びそれを用いた画像表示装置を提供することを
目的とする。
The present invention has been made in view of the above conventional example, and provides a display panel which prevents a decrease in light transmittance of a face plate without increasing the thickness of the face plate, and an image display device using the same. The purpose is to do.

【0018】また本発明の目的は、使用者への感電を防
止できる表示パネル及びそれを用いた画像表示装置を提
供することにある。
It is another object of the present invention to provide a display panel capable of preventing electric shock to a user and an image display device using the same.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するため
に本発明の表示パネルは以下のような構成を備える。即
ち、内面側に高電圧を印加する陰極線ターゲットを形成
したフェースプレートを有し、電子源から放出された電
子が前記陰極線ターゲットに衝突することにより前記フ
ェースプレートに画像を形成する表示パネルであって、
前記フェースプレートの外面側に設けられた電位規定導
電層と、前記電位規定導電層の電位を前記陰極線ターゲ
ットに印加する高電圧と略同電位とし、前記電位規定導
電層を流れる電流値を制限する電流制限手段と、を有す
ることを特徴とする。
In order to achieve the above object, a display panel according to the present invention has the following arrangement. That is, a display panel having a face plate on which a cathode ray target for applying a high voltage is formed on an inner surface side, wherein an electron emitted from an electron source collides with the cathode ray target to form an image on the face plate. ,
A potential regulating conductive layer provided on the outer surface side of the face plate, and the potential of the potential regulating conductive layer is set to substantially the same potential as a high voltage applied to the cathode ray target to limit a current value flowing through the potential regulating conductive layer. Current limiting means.

【0020】上記目的を達成するために本発明の表示パ
ネルは以下のような構成を備える。即ち、請求項1〜1
6のいずれか1項に記載の表示パネルと、前記陰極線タ
ーゲットに高電圧を印加する高電圧源と、画像信号を入
力する入力手段と、前記入力手段により入力された画像
信号に応じて前記表示パネルの電子源に通電して駆動す
る駆動手段と、を有することを特徴とする。
In order to achieve the above object, the display panel of the present invention has the following configuration. That is, claims 1 to 1
7. The display panel according to claim 6, a high voltage source for applying a high voltage to the cathode ray target, input means for inputting an image signal, and the display according to the image signal input by the input means. And driving means for driving the panel by supplying electricity to the electron source of the panel.

【0021】[0021]

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する前に、本実施の形
態に係る特徴的事項について説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing a preferred embodiment of the present invention in detail with reference to the accompanying drawings, features of the present embodiment will be described.

【0022】本実施の形態に係る陰極線表示装置は、内
面に高電圧Vaを印加する陰極線ターゲットを形成して
いるガラスフェースプレート(図1の1006)の外面
に電位規定導電層(図1の1014)を備え、この電位
規定導電層の電位を陰極線ターゲットに印加する電圧V
aと同じ或は電圧Vaに近い電位に規定し、ガラスフェ
ースプレートに印加される電圧を“0”或は“0”に近
い電位とし、電位規定導電層を介して取り出せる電流を
制限する電流制限手段を設けたものである。
The cathode ray display device according to the present embodiment has a potential regulating conductive layer (1014 in FIG. 1) formed on the outer surface of a glass face plate (1006 in FIG. 1) on which a cathode target for applying a high voltage Va is formed on the inner surface. ), And applying the voltage of the potential regulating conductive layer to the cathode ray target at a voltage V
A current limit that regulates the voltage applied to the glass face plate to “0” or a potential close to “0” by limiting the voltage applied to the glass face plate to the same as or a potential close to the voltage Va. Means are provided.

【0023】さらに本実施の形態の陰極線表示装置は、
上記ガラスフェースプレート上に透明部材による保護
板、例えば保護板を積層して、観察者が高電圧の印加さ
れた電位規定層に接触するのを防止する。
Further, the cathode ray display device of the present embodiment
A protective plate made of a transparent member, for example, a protective plate is laminated on the glass face plate to prevent an observer from coming into contact with the potential regulating layer to which a high voltage is applied.

【0024】また、本実施の形態に係る陰極線表示装置
は、上記保護板の表面に帯電防止膜を備え、塵埃の付着
や観察者への放電を防止する。
Further, the cathode ray display device according to the present embodiment is provided with an antistatic film on the surface of the protective plate to prevent dust from adhering and discharging to an observer.

【0025】また本実施の形態の陰極線表示装置は、上
記電位規定導電層が陰極線ターゲットと抵抗値rの導電
体で接続され、抵抗値rが透明保護板表面の帯電防止膜
と電位規定導電層間の抵抗値R1より十分小さく、Va
/R2が1mAとなるR2より大きくしたものである。
Further, in the cathode ray display device of the present embodiment, the potential regulating conductive layer is connected to the cathode ray target by a conductor having a resistance value r, and the resistance value r is determined between the antistatic film on the surface of the transparent protective plate and the potential regulating conductive layer. Is sufficiently smaller than the resistance value R1 of Va.
/ R2 is larger than R2 at which 1 mA is obtained.

【0026】或は、上記電位規定導電層を透明導電層と
している。或は、上記電位規定導電層を特定の開口率を
持つ微小ピンホールを多数備えた黒色導電体としても良
い。或は、上記電位規定導電層を透明保護板の裏面に設
けられた透明導電性膜としてもよい。或は、上記電位規
定導電層をガラスフェースプレート表面に設けられた透
明導電性膜としてもよい。或は、上記電位規定導電層を
導電性を付与した透明接着剤層としてもよい。
Alternatively, the potential regulating conductive layer is a transparent conductive layer. Alternatively, the potential regulating conductive layer may be a black conductor having a large number of minute pinholes having a specific aperture ratio. Alternatively, the potential regulating conductive layer may be a transparent conductive film provided on the back surface of the transparent protective plate. Alternatively, the potential regulating conductive layer may be a transparent conductive film provided on the surface of the glass face plate. Alternatively, the potential regulating conductive layer may be a transparent adhesive layer provided with conductivity.

【0027】また本実施の形態に係る陰極線表示装置
は、上記保護板表面に、外光反射防止のための多層膜を
形成してある、或は防眩効果を持たせてあるものであ
る。
Further, in the cathode ray display device according to the present embodiment, a multilayer film for preventing reflection of external light is formed on the surface of the protective plate, or an antiglare effect is provided.

【0028】また、樹脂製の透明保護板はソーダライム
ガラスに比べて、耐圧が十分に高く、またNaを含まな
いために、薄い板厚として高電位を印加しても上記問題
が発生しない。従って重量および厚さの著しい増加はな
い。また板状としても良い。
The transparent protective plate made of resin has a sufficiently high withstand voltage as compared with soda lime glass and does not contain Na, so that the above problem does not occur even if a high potential is applied as a thin plate. Thus there is no significant increase in weight and thickness. It may be plate-shaped.

【0029】また、この電位規定層は陰極線管システム
から放出される漏洩電磁波を遮蔽し、人体や他の機器へ
の影響を防止する効果を持たせることもできる。
Further, this potential regulating layer can also have the effect of shielding leakage electromagnetic waves emitted from the cathode ray tube system and preventing the influence on the human body and other devices.

【0030】また、保護板ははガラスフェースプレート
破壊時の粉砕片飛散防止の防爆効果を兼ね備えることが
できる。また、保護板は外光反射によるコントラスト劣
化を低減する効果を兼ね備えることができる。
The protective plate can also have an explosion-proof effect of preventing crushed fragments from scattering when the glass face plate is broken. Further, the protective plate can also have an effect of reducing contrast deterioration due to external light reflection.

【0031】また、電流制限手段により、万一、上記電
位規定導電層に人体が接触するような状況でも、人体に
流し込める電流を制限し、その被害を最小限にするもの
である。
In addition, even if the human body comes into contact with the potential regulating conductive layer, the current limiting means limits the current that can flow into the human body and minimizes the damage.

【0032】また電流制限手段として、電位規定導電層
の引き出し線を設け、抵抗素子を介してアルミバック等
の陰極線ターゲットに印加される高電圧電源の高電圧端
子と接続する方式や、引き出し線の代わりに抵抗値rの
バイヤーホール等の導体で陰極線ターゲットと直接、電
気的に接続する方式、該電位規定導電層に連続して抵抗
値rとなる様な導電膜を介した後に引き出し線を設け、
陰極線ターゲットと接続する方式等がある。
As a current limiting means, a lead line of a potential regulating conductive layer is provided and connected to a high voltage terminal of a high voltage power supply applied to a cathode line target such as an aluminum back via a resistance element. Instead, a method of directly and electrically connecting to the cathode ray target with a conductor such as a buyer hole having a resistance value r is provided. A lead wire is provided after a conductive film having a resistance value r is continuously provided on the potential regulating conductive layer. ,
There is a method of connecting to a cathode ray target, and the like.

【0033】以下、添付図面を参照して詳しく説明す
る。
The details will be described below with reference to the accompanying drawings.

【0034】[実施の形態1]図1は、本発明の実施の
形態の画像表示装置の構成を示す断面図である。
[First Embodiment] FIG. 1 is a sectional view showing a configuration of an image display device according to an embodiment of the present invention.

【0035】図において、1001はマトリクス状に電
子放出素子が配設された基板を示している。フェースプ
レート1006はソーダライムガラス製で、厚さ3mm
であり、その内面には約20μm厚の蛍光体層1008
が形成されている。更に、この蛍光体層1008を覆う
ように約1000Å厚のアルミメタルバック層1009
が形成されている。そして高電圧端子1011は、この
アルミメタルバック1009に接続されている。また、
フェースプレート1006の表面には、ITO製の透明
導電膜である電位規定層1014が蒸着されている。こ
の電位規定層1014と引出し線1015の間の導電性
膜1019として、酸化ルテニウムの粒子にガラス材料
を混合し、最大10の9乗[Ω/平方cm]の膜抵抗を
持った厚膜抵抗体を形成している。この時、電位規定層
1014と引き出し線1015との間の抵抗値は、最大
10の9乗[Ω]であった。尚、本実施の形態では電流
制限用に酸化ルテニウムの粒子とガラス材料からなる厚
膜抵抗体を用いたが、このような電流制限材としてはこ
の材料に限ったものではなく、目的の電流制限を実現す
る抵抗値を有するものであれば良く、例えば、Ta-Si
-O,TA−Ti-Nt等をスパッタで成膜したもの等一般
に高抵抗な抵抗材料として利用されているものでよい。
In the figure, reference numeral 1001 denotes a substrate on which electron-emitting devices are arranged in a matrix. The face plate 1006 is made of soda lime glass and has a thickness of 3 mm.
And a phosphor layer 1008 having a thickness of about 20 μm on its inner surface.
Are formed. Further, an aluminum metal back layer 1009 having a thickness of about 1000 mm is formed so as to cover the phosphor layer 1008.
Are formed. The high voltage terminal 1011 is connected to the aluminum metal back 1009. Also,
On the surface of the face plate 1006, a potential regulating layer 1014, which is a transparent conductive film made of ITO, is deposited. As a conductive film 1019 between the potential regulating layer 1014 and the lead wire 1015, a thick film resistor having a film resistance of up to 10 9 [Ω / square cm] by mixing a glass material with ruthenium oxide particles. Is formed. At this time, the resistance between the potential regulating layer 1014 and the lead wire 1015 was a maximum of 10 9 [Ω]. In this embodiment, a thick-film resistor made of ruthenium oxide particles and a glass material is used for current limiting. However, such a current limiting material is not limited to this material. Any resistance may be used as long as it has a resistance value such as Ta-Si.
A material generally used as a high-resistance material, such as a film formed by sputtering -O, TA-Ti-Nt, or the like, may be used.

【0036】そして、この導電性膜1019は、引き出
し線1015により高電圧端子1011と接続されてい
る。高電圧端子1011は、更に高電圧電源1010に
接続され、アルミメタルバック1009と電位規定層1
014に高電位(例えば10kV)を印加できる。
The conductive film 1019 is connected to the high voltage terminal 1011 by a lead 1015. The high voltage terminal 1011 is further connected to a high voltage power supply 1010, and the aluminum metal back 1009 and the potential regulating layer 1
014 can be applied with a high potential (for example, 10 kV).

【0037】1013はアクリル(PMMA)製で3m
m厚の保護板で、その表面にITO製透明導電膜である
帯電防止膜1012が蒸着されている。前述の透明な電
位規定層1014及び帯電防止膜1012は、このよう
な蒸着されたITOフィルムに限られるものではなく、
例えば酸化錫、酸化インジウムの蒸着膜、或はそれらを
含む溶液を塗布後、加熱して成膜してもよい。
1013 is made of acrylic (PMMA) and has a length of 3 m.
An antistatic film 1012 which is a transparent conductive film made of ITO is deposited on the surface of a protective plate having a thickness of m. The aforementioned transparent potential regulating layer 1014 and antistatic film 1012 are not limited to such a deposited ITO film,
For example, a deposited film of tin oxide or indium oxide, or a solution containing them may be applied and then heated to form a film.

【0038】この状態で高電圧電源1010をオンにし
た時は、上記保護板1013の容量Cと導電性膜101
9の抵抗Rに基づく時定数により、電位規定層1014
の電位は高電位に近づいていく。本実施の形態の保護板
1013の容量Cは約2000pFであり、導電性膜1
019の抵抗Rが10の9乗[Ω]であるため、約1秒
程度で高電位となる。即ち、電源のオン/オフ毎に、約
1秒の間だけソーダライムガラス製のフェースプレート
1006の表側と裏側との間に電位差が生じる時間があ
るが、この程度の時間は問題とならない。
When the high-voltage power supply 1010 is turned on in this state, the capacitance C of the protective plate 1013 and the conductive film 101
9, the potential defining layer 1014
Is approaching a high potential. The capacitance C of the protection plate 1013 of this embodiment is about 2000 pF,
Since the resistance R of 019 is 10 9 [Ω], the potential becomes high in about 1 second. That is, each time the power is turned on / off, there is a time during which a potential difference is generated between the front side and the back side of the face plate 1006 made of soda lime glass for about 1 second, but this time does not matter.

【0039】また帯電防止膜1012は、導電性ゴム1
017により筐体1018に接続され、更に筐体101
8は接地されている。これにより保護板1013の表面
の電位は接地電位に保たれ、表面の帯電を防止してい
る。また保護板1013の周囲は、厚さ1mmの接着層
1016によりガラスフェースプレート1006に固定
されている。このようにフェースプレート1006の表
面の電位規定層1014には高電圧が印加されるが、そ
の周囲を密閉することにより、フェースプレート100
6への塵埃の付着を防止できる。
The antistatic film 1012 is formed of the conductive rubber 1
017 is connected to the housing 1018 and the housing 101
8 is grounded. As a result, the surface potential of the protection plate 1013 is kept at the ground potential, and the surface is prevented from being charged. The periphery of the protection plate 1013 is fixed to the glass face plate 1006 by an adhesive layer 1016 having a thickness of 1 mm. As described above, a high voltage is applied to the potential regulating layer 1014 on the surface of the face plate 1006.
6 can be prevented from adhering to the dust.

【0040】また、帯電防止膜1012の表面抵抗値
は、10の2乗〜10の3乗[Ω/□]であり、画像表示
装置の内部から発生する電磁波がフェースプレート10
06を通して漏洩し、観測者および周囲の装置に影響を
与えることを防止している。
The surface resistance of the antistatic film 1012 is 10 2 to 10 3 [Ω / □], and electromagnetic waves generated from inside the image display device are
06 to prevent impact on the observer and surrounding equipment.

【0041】図2は、電位規定層1014、電流制限用
の導電性膜1019及び引き出し線1015が接続され
ている付近の上面図で、前述の図1と共通する部分は同
じ番号で示している。
FIG. 2 is a top view of the vicinity where the potential regulating layer 1014, the current-limiting conductive film 1019, and the lead wire 1015 are connected. Parts common to FIG. 1 described above are denoted by the same reference numerals. .

【0042】図3は、本実施の形態に係る画像表示装置
の表示パネルの斜視図であり、その内部構造を示すため
に、表示パネルの一部を切り欠いて示している。
FIG. 3 is a perspective view of a display panel of the image display device according to the present embodiment, in which a part of the display panel is cut away to show the internal structure.

【0043】図中、1001は素子基板、1002は表
面伝導型放出素子、1003は行配線、1004は列配
線、1005は外容器底(リアプレート)、1019は
側壁、1006はフェースプレートであり、1005〜
1006,1019により表示パネルの内部を真空に維
持するための気密容器を形成している。
In the figure, 1001 is an element substrate, 1002 is a surface conduction electron-emitting device, 1003 is a row wiring, 1004 is a column wiring, 1005 is an outer container bottom (rear plate), 1019 is a side wall, 1006 is a face plate, 1005-
1006 and 1019 form an airtight container for maintaining the inside of the display panel at a vacuum.

【0044】この気密容器を組み立てるにあたっては、
各部材の接合部に十分な強度と気密性を保持させるため
封着する必要があるが、例えばフリットガラスを接合部
に塗布し、大気中或は窒素雰囲気中で、摂氏400〜5
00度で10分以上焼成することにより封着を達成し
た。この気密容器の内部を真空に排気する方法について
は後述する。
In assembling this airtight container,
It is necessary to seal the joints of the members to maintain sufficient strength and airtightness. For example, frit glass is applied to the joints, and the joints are 400 to 5 degrees Celsius in air or nitrogen atmosphere.
Sealing was achieved by baking at 00 degrees for 10 minutes or more. A method for evacuating the inside of the hermetic container to a vacuum will be described later.

【0045】フェースプレート1006の表面には、前
述のように電位規定層1014を形成するITO膜が蒸
着されており、更にその上に、帯電防止膜1012を備
えた保護板1013を接着層1016により装荷して固
定してある。
On the surface of the face plate 1006, an ITO film for forming the potential regulating layer 1014 is deposited as described above, and a protective plate 1013 provided with an antistatic film 1012 is further formed thereon by an adhesive layer 1016. Loaded and fixed.

【0046】リアプレート1005には、基板1001
が固定されているが、この基板1001上には表面伝導
型放出素子1002がn×m個形成されている。ここ
で、これらn,mは2以上の正の整数であり、目的とす
る表示画素数に応じて適宜設定される。例えば、高品位
テレビジョンの表示を目的とした表示装置においては、
n=3000,m=1000以上の数を設定することが
望ましい。本実施の形態においては、n=3072,m
=1024とした。これらn×m個の表面伝導型放出素
子は、m本の行配線1003とn本の列配線1004に
より単純マトリクス配線されている。ここでは、これら
1001〜1004によって構成される部分をマルチ電
子源と呼ぶ。なお、マルチ電子源の製造方法や構造につ
いては、後で詳しく述べる。
The rear plate 1005 has a substrate 1001
Are fixed. On the substrate 1001, n × m surface conduction electron-emitting devices 1002 are formed. Here, n and m are positive integers of 2 or more, and are appropriately set according to the target number of display pixels. For example, in a display device for displaying high-definition television,
It is desirable to set a number of n = 3000 and m = 1000 or more. In the present embodiment, n = 3072, m
= 1024. These n × m surface conduction electron-emitting devices are arranged in a simple matrix by m row wirings 1003 and n column wirings 1004. Here, the part constituted by these 1001 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described later in detail.

【0047】本実施の形態においては、気密容器のリア
プレート1005にマルチ電子源の基板1001を固定
する構成としたが、マルチ電子源の基板1001が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板1001自体を用いて
もよい。
In this embodiment, the substrate 1001 of the multi-electron source is fixed to the rear plate 1005 of the airtight container. However, when the substrate 1001 of the multi-electron source has a sufficient strength, The substrate 1001 of the multi-electron source may be used as the rear plate of the airtight container.

【0048】また、フェースプレート1007の下面に
は、蛍光膜1008が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜1008の部分には
CRTの分野で用いられる赤、緑、青、の3原色の蛍光
体が塗り分けられている。各色の蛍光体は、例えば図4
(A)に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体1010が設けて
ある。黒色の導電体1010を設ける目的は、電子ビー
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにするためや、外光の反射を防止して表示コ
ントラストの低下を防ぐため、電子ビームによる蛍光膜
のチャージアップを防止するためなどである。黒色の導
電体1010には、黒鉛を主成分として用いたが、上記
の目的に適するものであればこれ以外の材料を用いても
良い。
On the lower surface of the face plate 1007, a fluorescent film 1008 is formed. Since this embodiment is a color display device, phosphors of three primary colors of red, green, and blue used in the field of CRT are separately applied to a portion of the fluorescent film 1008. The phosphor of each color is, for example, as shown in FIG.
As shown in FIG. 2A, a black conductor 1010 is provided between stripes of the phosphor, which are separately applied in stripes. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the irradiation position of the electron beam, or to prevent the reflection of external light to prevent the display contrast from being lowered. This is to prevent charge-up of the fluorescent film by the electron beam. Although graphite is used as a main component for the black conductor 1010, any other material may be used as long as it is suitable for the above purpose.

【0049】また、3原色の蛍光体の塗り分け方は図4
(A)に示したストライプ状の配列に限られるものでは
なく、例えば図4(B)に示すようなデルタ状配列や、
それ以外の配列であってもよい。なお、モノクロームの
表示パネルを作成する場合には、単色の蛍光体材料を蛍
光膜1008に用いればよく、また黒色導電材料は必ず
しも用いなくともよい。
FIG. 4 shows how to paint the three primary color phosphors.
The arrangement is not limited to the stripe arrangement shown in FIG. 4A, but may be, for example, a delta arrangement as shown in FIG.
Other arrangements may be used. Note that when a monochrome display panel is manufactured, a single-color phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.

【0050】また、蛍光膜1008のリアプレート側の
面には、CRTの分野では公知のメタルバック1009
を設けてある。メタルバック1009を設けた目的は、
蛍光膜1008が発する光の一部を鏡面反射して光利用
率を向上させるためや、負イオンの衝突から蛍光膜10
08を保護するためや、電子ビームの加速電圧を印加す
るための電極として作用させるためや、蛍光膜1008
を励起した電子の導電路として作用させるためなどであ
る。メタルバック1009は、蛍光膜1008をフェー
スプレート基板1007上に形成した後、蛍光膜表面を
平滑化処理し、その上にAlを真空蒸着する方法により
形成した。なお、蛍光膜1008に低電圧用の蛍光体材
料を用いた場合には、メタルバック1009は用いな
い。
A metal back 1009 known in the field of CRTs is provided on the surface of the fluorescent film 1008 on the rear plate side.
Is provided. The purpose of providing the metal back 1009 is
In order to improve the light utilization rate by mirror-reflecting a part of the light emitted from the fluorescent film 1008,
08, to act as an electrode for applying an acceleration voltage of an electron beam,
To act as a conductive path for the excited electrons. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing Al thereon. Note that when a fluorescent material for low voltage is used for the fluorescent film 1008, the metal back 1009 is not used.

【0051】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板1007と蛍光膜1008との間
に、例えばITOを材料とする透明電極を設けてもよ
い。
Although not used in the present embodiment,
For the purpose of applying acceleration voltage and improving the conductivity of the fluorescent film,
A transparent electrode made of, for example, ITO may be provided between the face plate substrate 1007 and the fluorescent film 1008.

【0052】また、行端子Dx1〜Dxm、列端子Dy1〜D
ynおよび高電圧端子Hvは、当該表示パネルと不図示の
電気回路とを電気的に接続するために設けた気密構造の
電気接続用端子である。そして、これら行端子Dx1〜D
xmはマルチ電子源の行配線1003と、列端子Dy1〜D
ynはマルチ電子源の列配線1004と、高電圧端子Hv
は、フェースプレートのメタルバック1009とそれぞ
れ電気的に接続している。
The row terminals Dx1 to Dxm and the column terminals Dy1 to DyD
The yn and the high-voltage terminal Hv are air-tightly structured electric connection terminals provided for electrically connecting the display panel to an electric circuit (not shown). These row terminals Dx1 to Dx1
xm denotes the row wiring 1003 of the multi-electron source and the column terminals Dy1 to Dy1
yn is the column wiring 1004 of the multi-electron source and the high voltage terminal Hv
Are electrically connected to the metal back 1009 of the face plate.

【0053】また、この気密容器の内部を真空に排気す
るには、この気密容器を組み立てた後、不図示の排気管
と真空ポンプとを接続し、気密容器内を10の-7乗[to
rr]程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前或は封止後に気密容器内の所定の位置にゲッター膜
(不図示)を形成する。このゲッター膜とは、例えばB
aを主成分とするゲッター材料をヒータもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は1×10の-5乗乃至
1×10の-7乗[torr]の真空度に維持される。
In order to evacuate the interior of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container is raised to the power of 10 −7 [to
rr]. Thereafter, the exhaust pipe is sealed, but a getter film (not shown) is formed at a predetermined position in the airtight container immediately before or after the sealing in order to maintain the degree of vacuum in the airtight container. This getter film is, for example, B
is a film formed by heating and depositing a getter material containing a as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10 −5 to 1 × 10 −7 due to the adsorption action of the getter film. The degree of vacuum is maintained at the power of [torr].

【0054】以上、本発明の実施の形態の表示パネルの
基本構成とその製法を説明した。
The basic configuration of the display panel according to the embodiment of the present invention and the manufacturing method thereof have been described above.

【0055】次に、本実施の形態の表示パネルに用いた
マルチ電子源の製造方法について説明する。本実施の形
態のの画像表示装置に用いるマルチ電子源は、表面伝導
型放出素子を単純マトリクス配線した電子源であれば、
表面伝導型放出素子の材料や形状或は製法に制限はな
い。しかしながら、本願発明者らは、表面伝導型放出素
子の中では、電子放出部もしくはその周辺部を微粒子膜
から形成したものが電子放出特性に優れ、しかも製造が
容易に行えることを見出している。従って、高輝度で大
画面の画像表示装置のマルチ電子源に用いるには最も好
適であるといえる。そこで、本実施の形態の表示パネル
においては、電子放出部もしくはその周辺部を微粒子膜
から形成した表面伝導型放出素子を用いた。そこで、ま
ず好適な表面伝導型放出素子について、その基本的構成
と製法及び特性を説明し、その後、多数の素子を単純マ
トリクス配線したマルチ電子源の構造について述べる。
Next, a method of manufacturing the multi-electron source used for the display panel of the present embodiment will be described. The multi-electron source used in the image display device of the present embodiment is an electron source in which the surface conduction electron-emitting devices are wired in a simple matrix.
There is no limitation on the material, shape, or manufacturing method of the surface conduction electron-emitting device. However, the present inventors have found that among the surface conduction electron-emitting devices, those in which the electron-emitting portion or its peripheral portion is formed of a fine particle film have excellent electron-emitting characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of a high-luminance, large-screen image display device. Therefore, in the display panel of the present embodiment, a surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film is used. Therefore, the basic structure, manufacturing method and characteristics of a suitable surface conduction electron-emitting device will be described first, and then the structure of a multi-electron source in which a large number of devices are arranged in a simple matrix will be described.

【0056】(表面伝導型放出素子の好適な素子構成と
製法)電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には平面型と
垂直型の2種類があげられる。
(Suitable Device Configuration and Manufacturing Method of Surface Conduction Emission Device) There are two typical types of surface conduction electron-emitting devices in which an electron-emitting portion or its peripheral portion is formed of a fine particle film, a flat type and a vertical type. Is raised.

【0057】(平面型の表面伝導型放出素子)まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。
(Flat-type surface conduction electron-emitting device) First, the structure and manufacturing method of a flat-surface conduction electron-emitting device will be described.

【0058】図5に示すのは、平面型の表面伝導型放出
素子の構成を説明するための平面図(a)及び断面図
(b)である。
FIGS. 5A and 5B are a plan view and a sectional view, respectively, for explaining the structure of a planar surface conduction electron-emitting device.

【0059】図中、1101は基板、1102と110
3は素子電極、1104は導電性薄膜、1105は通電
フォーミング処理により形成した電子放出部、1113
は通電活性化処理により形成した薄膜である。基板11
01としては、例えば、石英ガラスや青板ガラスをはじ
めとする各種ガラス基板や、アルミナをはじめとする各
種セラミクス基板、或は上述の各種基板上に例えばSi
O2を材料とする絶縁層を積層した基板、などを用いる
ことができる。
In the figure, 1101 is a substrate, 1102 and 110
Reference numeral 3 denotes an element electrode; 1104, a conductive thin film; 1105, an electron-emitting portion formed by an energization forming process;
Is a thin film formed by the activation process. Substrate 11
01, for example, various glass substrates including quartz glass and blue plate glass, various ceramics substrates including alumina, or the above-described various substrates such as Si
A substrate on which an insulating layer made of O2 is stacked can be used.

【0060】また、基板1101上に基板面と平行に対
向して設けられた素子電極1102と1103は、導電
性を有する材料によって形成されている。例えば、N
i,Cr,Au,Mo,W,Pt,Ti,Cu,Pd,
Ag等をはじめとする金属、或はこれらの金属の合金、
或はIn2O3−SnO2をはじめとする金属酸化物、ポ
リシリコンなどの半導体、などの中から適宜材料を選択
して用いればよい。電極を形成するには、例えば真空蒸
着などの製膜技術とフォトリソグラフィ、エッチングな
どのパターニング技術を組み合わせて用いれば容易に形
成できるが、それ以外の方法(例えば印刷技術)を用い
て形成しても差し支えない。
The device electrodes 1102 and 1103 provided on the substrate 1101 in parallel with the substrate surface are formed of a conductive material. For example, N
i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd,
Ag and other metals, or alloys of these metals,
Alternatively, a material may be appropriately selected from metal oxides such as In2O3-SnO2, semiconductors such as polysilicon, and the like. An electrode can be easily formed by using a combination of a film forming technique such as vacuum evaporation and a patterning technique such as photolithography and etching. However, the electrode can be formed using other methods (for example, printing technique). No problem.

【0061】素子電極1102と1103の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Lは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、中でも表示装置に応用するために好まし
いのは数マイクロメータより数十マイクロメータの範囲
である。また、素子電極1102,1103の厚さdに
ついては、通常は数百オングストロームから数マイクロ
メータの範囲から適当な数値が選ばれる。
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device.
In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. Micrometer range. As for the thickness d of the device electrodes 1102 and 1103, an appropriate numerical value is usually selected from the range of several hundred angstroms to several micrometers.

【0062】また、導電性薄膜1104の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜(島状の集合体も含む)の
ことを指す。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、或は微粒子が
互いに隣接した構造か、或は微粒子が互いに重なり合っ
た構造が観測される。
A fine particle film is used for the conductive thin film 1104. The fine particle film mentioned here refers to a film containing a large number of fine particles as constituent elements (including an island-shaped aggregate). When the fine particle film is examined microscopically, usually, a structure in which the individual fine particles are spaced apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.

【0063】この微粒子膜に用いた微粒子の粒径は、数
オングストロームから数千オングストロームの範囲に含
まれるものであるが、中でも好ましいのは10オングス
トロームから200オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極1102
或は1103と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、などである。
The particle size of the fine particles used in the fine particle film is in the range of several Angstroms to several thousand Angstroms, and particularly preferably in the range of 10 Angstroms to 200 Angstroms. Further, the thickness of the fine particle film is appropriately set in consideration of various conditions described below. That is, the device electrode 1102
Or conditions necessary for good electrical connection with 1103, conditions necessary for good energization forming described later, conditions necessary for setting the electrical resistance of the fine particle film itself to an appropriate value described later. , And so on.

【0064】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは10オングストロームから500オングス
トロームの間である。
More specifically, the setting is made in the range of several Angstroms to several thousand Angstroms, but the range is preferably between 10 Angstroms and 500 Angstroms.

【0065】また、この微粒子膜を形成するのに用いら
れうる材料としては、例えば、Pd,Pt,Ru,A
g,Au,Ti,In,Cu,Cr,Fe,Zn,S
n,Ta,W,Pb,などをはじめとする金属や、Pd
O,SnO2,In2O3,PbO,Sb2O3,などをは
じめとする酸化物や、HfB2,ZrB2,LaB6,C
eB6,YB4,GdB4,などをはじめとする硼化物
や、TiC,ZrC,HfC,TaC,SiC,WC,
などをはじめとする炭化物や、TiN,ZrN,Hf
N,などをはじめとする窒化物や、Si,Ge,などを
はじめとする半導体や、カーボン、などがあげられ、こ
れらの中から適宜選択される。
Materials that can be used to form the fine particle film include, for example, Pd, Pt, Ru, A
g, Au, Ti, In, Cu, Cr, Fe, Zn, S
metals such as n, Ta, W, Pb, etc .;
Oxides such as O, SnO2, In2O3, PbO, Sb2O3, etc., HfB2, ZrB2, LaB6, C
Borides such as eB6, YB4, GdB4, etc., TiC, ZrC, HfC, TaC, SiC, WC,
And other carbides, TiN, ZrN, Hf
Nitrides such as N, etc., semiconductors such as Si, Ge, etc., carbon, and the like are listed, and are appropriately selected from these.

【0066】以上述べたように、導電性薄膜1104を
微粒子膜で形成したが、そのシート抵抗値については、
10の3乗から10の7乗[Ω/□]の範囲に含まれるよ
う設定した。
As described above, the conductive thin film 1104 is formed of a fine particle film.
It was set so as to be included in the range of 10 3 to 10 7 [Ω / □].

【0067】なお、導電性薄膜1104と素子電極11
02および1103とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図5の例においては、下
から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層しても差し支えない。
The conductive thin film 1104 and the device electrode 11
Since it is desirable that the wires 02 and 1103 be electrically connected well, they have a structure in which a part of each overlaps with the other. In the example of FIG. 5, the overlapping is performed in the order of the substrate, the device electrode, and the conductive thin film from the bottom, but in some cases, the substrate, the conductive thin film, and the device electrode are stacked in the order of the bottom. No problem.

【0068】また、電子放出部1105は、導電性薄膜
1104の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜1104に対して、後述する通
電フォーミングの処理を行うことにより形成する。この
亀裂内には数オングストロームから数百オングストロー
ムの粒径の微粒子を配置する場合がある。尚、実際の電
子放出部1105の位置や形状を精密かつ正確に図示す
るのは困難なため、図5においては模式的に示した。
The electron emitting portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has a higher electrical property than the surrounding conductive thin film. The crack is formed by performing a later-described energization forming process on the conductive thin film 1104. Fine particles having a particle size of several Angstroms to several hundred Angstroms may be arranged in the crack. Since it is difficult to accurately and accurately show the actual position and shape of the electron-emitting portion 1105, they are schematically shown in FIG.

【0069】また薄膜1113は、炭素もしくは炭素化
合物よりなる薄膜で、電子放出部1105およびその近
傍を被覆している。この薄膜1113は、通電フォーミ
ング処理後に、後述する通電活性化の処理を行うことに
より形成される。この薄膜1113は、単結晶グラファ
イト、多結晶グラファイト、非晶質カーボン、のいずれ
かか、もしくはその混合物であり、膜厚は500[オン
グストローム]以下とするが、300[オングストロー
ム]以下とするのがさらに好ましい。
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emitting portion 1105 and its vicinity. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process. This thin film 1113 is any one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 [Å] or less, but preferably 300 [Å] or less. More preferred.

【0070】なお、実際の薄膜1113の位置や形状を
精密に図示するのは困難なため、図5においては模式的
に示した。また、平面図(a)においては、薄膜111
3の一部を除去した素子を図示した。
Since it is difficult to precisely show the actual position and shape of the thin film 1113, it is schematically shown in FIG. Further, in the plan view (a), the thin film 111 is formed.
The device from which a part of 3 is removed is shown.

【0071】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
The basic structure of the preferred element has been described above. In the embodiment, the following element is used.

【0072】即ち、基板1101には青板ガラスを用
い、素子電極1102と1103にはNi薄膜を用い
た。素子電極の厚さdは1000[オングストロー
ム]、電極間隔Lは2[マイクロメータ]とした。
That is, blue glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].

【0073】また微粒子膜の主要材料としてPdもしく
はPdOを用い、微粒子膜の厚さは約100[オングス
トローム]、幅Wは100[マイクロメータ]とした。
Further, Pd or PdO was used as a main material of the fine particle film, and the thickness of the fine particle film was about 100 [angstrom] and the width W was 100 [micrometer].

【0074】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。
Next, a method of manufacturing a suitable flat surface conduction electron-emitting device will be described.

【0075】図6(a)〜(d)は、平面型の表面伝導
型放出素子の製造工程を説明するための断面図で、各部
材の表記は図5と同一である。
FIGS. 6A to 6D are cross-sectional views for explaining a manufacturing process of the planar type surface conduction electron-emitting device, and the notation of each member is the same as FIG.

【0076】(1)まず、図6(a)に示すように、基
板1101上に素子電極1102および1103を形成
する。これら素子電極1102,1103を形成するに
あたっては、予め基板1101を洗剤、純水、有機溶剤
を用いて十分に洗浄した後、素子電極の材料を堆積させ
る。この堆積する方法としては、例えば、蒸着法やスパ
ッタ法などの真空成膜技術を用ればよい。その後、堆積
した電極材料を、フォトリソグラフィー・エッチング技
術を用いてパターニングし、(a)に示した一対の素子
電極1102,1103を形成する。
(1) First, as shown in FIG. 6A, device electrodes 1102 and 1103 are formed on a substrate 1101. In forming these element electrodes 1102 and 1103, the substrate 1101 is sufficiently washed in advance with a detergent, pure water, and an organic solvent, and then a material for the element electrodes is deposited. As a deposition method, for example, a vacuum film forming technique such as an evaporation method or a sputtering method may be used. Thereafter, the deposited electrode material is patterned by using a photolithography / etching technique to form a pair of device electrodes 1102 and 1103 shown in FIG.

【0077】(2)次に、同図(b)に示すように、導
電性薄膜1104を形成する。この導電性薄膜1104
を形成するにあたっては、まず(a)の基板に有機金属
溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成
膜した後、フォトリソグラフィー・エッチングにより所
定の形状にパターニングする。ここで、有機金属溶液と
は、導電性薄膜に用いる微粒子の材料を主要元素とする
有機金属化合物の溶液である。具体的には、本実施の形
態では主要元素としてPdを用いた。また、実施の形態
では塗布方法として、ディッピング法を用いたが、それ
以外の例えばスピンナー法やスプレー法を用いてもよ
い。
(2) Next, a conductive thin film 1104 is formed as shown in FIG. This conductive thin film 1104
In forming (a), first, an organic metal solution is applied to the substrate (a), dried, heated and baked to form a fine particle film, and then patterned into a predetermined shape by photolithography and etching. Here, the organometallic solution is a solution of an organometallic compound whose main element is a material of fine particles used for the conductive thin film. Specifically, in the present embodiment, Pd is used as a main element. In the embodiment, a dipping method is used as a coating method, but other methods such as a spinner method and a spray method may be used.

【0078】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、或は化学的気相堆積法などを用いる場合もある。
As a method of forming a conductive thin film made of a fine particle film, other than the method of applying an organic metal solution used in the present embodiment, for example, a vacuum evaporation method, a sputtering method, or a chemical vapor deposition method may be used. In some cases, a phase deposition method or the like is used.

【0079】(3)次に、同図(c)に示すように、フ
ォーミング用電源1110から素子電極1102と11
03の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部1105を形成する。
(3) Next, as shown in FIG. 7C, the forming electrodes 1110 and 1112 are supplied from the forming power supply 1110.
The electron emitting portion 1105 is formed by applying an appropriate voltage during the period 03 and performing the energization forming process.

【0080】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜1104に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分(即ち電子放出部110
5)においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部1105が形成される前と比較する
と、形成された後は素子電極1102と1103の間で
計測される電気抵抗は大幅に増加する。
The energization forming treatment is to energize the conductive thin film 1104 made of a fine particle film, to appropriately break, deform, or alter a part of the conductive thin film 1104 to obtain a structure suitable for emitting electrons. This is the process of changing.
A portion of the conductive thin film made of the fine particle film that has been changed to a structure suitable for emitting electrons (that is, the electron emitting portion 110
In 5), an appropriate crack is formed in the thin film.
Note that the electrical resistance measured between the device electrodes 1102 and 1103 is significantly increased after the formation of the electron emission portions 1105 as compared to before the formation.

【0081】この通電方法をより詳しく説明するため
に、図7に、フォーミング用電源1110から印加する
適宜の電圧波形の一例を示す。微粒子膜で作られた導電
性薄膜をフォーミングする場合には、パルス状の電圧が
好ましく、本実施の形態の場合には同図に示したように
パルス幅T1の三角波パルスをパルス間隔T2で連続的
に印加した。その際には、三角波パルスの波高値Vpf
を、順次昇圧した。また、電子放出部1105の形成状
況をモニタするためのモニタパルスPmを適宜の間隔で
三角波パルスの間に挿入し、その際に流れる電流を電流
計1111で計測した。
FIG. 7 shows an example of an appropriate voltage waveform applied from the forming power supply 1110 in order to explain this energization method in more detail. When forming a conductive thin film made of a fine particle film, a pulse-like voltage is preferable. In the case of the present embodiment, a triangular wave pulse having a pulse width T1 is continuously generated at a pulse interval T2 as shown in FIG. Was applied. At that time, the peak value Vpf of the triangular wave pulse
Was sequentially increased in pressure. In addition, monitor pulses Pm for monitoring the state of formation of the electron-emitting portion 1105 were inserted at appropriate intervals between the triangular-wave pulses, and the current flowing at that time was measured by the ammeter 1111.

【0082】本実施の形態においては、例えば10のマ
イナス5乗[torr]程度の真空雰囲気下において、例え
ばパルス幅T1を1[ミリ秒]、パルス間隔T2を10
[ミリ秒]とし、波高値Vpfを1パルスごとに0.1
[V]ずつ昇圧した。そして、三角波を5パルス印加す
るたびに1回の割りで、モニタパルスPmを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Vpmは0.1[V]に設定した。
そして、素子電極1102,1103の間の電気抵抗が
1×10の6乗[Ω]になった段階、即ちモニタパルス
印加時に電流計1111で計測される電流が1×10の
-7乗[A]以下になった段階で、フォーミング処理にか
かわる通電を終了した。
In this embodiment, for example, in a vacuum atmosphere of about 10 −5 [torr], for example, the pulse width T1 is set to 1 [millisecond] and the pulse interval T2 is set to 10
[Milliseconds], and the peak value Vpf is set to 0.1 for each pulse.
The voltage was increased by [V]. Then, each time five triangular waves were applied, the monitor pulse Pm was inserted once.
In order not to adversely affect the forming process,
The monitor pulse voltage Vpm was set to 0.1 [V].
Then, when the electric resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [Ω], that is, when the current measured by the ammeter 1111 when the monitor pulse is applied is 1 × 10
At the stage when the power became −7 [A] or less, the energization related to the forming process was terminated.

【0083】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、或は素子電極間隔Lなど表面伝導
型放出素子の設計を変更した場合には、それに応じて通
電の条件を適宜変更するのが望ましい。
The above-described method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the element electrode interval L is determined. If it is changed, it is desirable to appropriately change the energization conditions accordingly.

【0084】(4)次に、図6(d)に示すように、活
性化用電源1112から素子電極1102と1103の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。
(4) Next, as shown in FIG. 6D, an appropriate voltage is applied between the element electrodes 1102 and 1103 from the activating power supply 1112 to carry out an energizing activation process, and the electron emission is performed. Improve characteristics.

【0085】この通電活性化処理とは、通電フォーミン
グ処理により形成された電子放出部1105に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。(図においては、炭
素もしくは炭素化合物よりなる堆積物を部材1113と
して模式的に示した。)なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には100倍以上に増加させることがで
きる。
The energization activation process is a process of energizing the electron emitting portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113.) By performing the activation process, the emission current at the same applied voltage is typically smaller than that before the activation. Specifically, it can be increased by 100 times or more.

【0086】具体的には、10の-4乗ないし10の-5乗
[torr]の範囲内の真空雰囲気中で、電圧パルスを定期
的に印加することにより、真空雰囲気中に存在する有機
化合物を起源とする炭素もしくは炭素化合物を堆積させ
る。堆積物1113は、単結晶グラファイト、多結晶グ
ラファイト、非晶質カーボン、のいずれかか、もしくは
その混合物であり、膜厚は500[オングストローム]
以下、より好ましくは300[オングストローム]以下
である。
More specifically, by periodically applying a voltage pulse in a vacuum atmosphere within the range of 10 −4 to 10 −5 [torr], the organic compound existing in the vacuum atmosphere is applied. Is deposited. The deposit 1113 is one of single-crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a thickness of 500 Å.
Or less, more preferably 300 [angstrom] or less.

【0087】この通電方法をより詳しく説明するため
に、図8(a)に、活性化用電源1112から印加する
適宜の電圧波形の一例を示す。本実施の形態において
は、一定電圧の矩形波を定期的に印加して通電活性化処
理を行ったが、具体的には,矩形波の電圧Vacは14
[V],パルス幅T3は1[ミリ秒],パルス間隔T4
は10[ミリ秒]とした。なお、上述の通電条件は、本
実施の形態の表面伝導型放出素子に関する好ましい条件
であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。
FIG. 8A shows an example of an appropriate voltage waveform applied from the activating power supply 1112 in order to explain this energizing method in more detail. In the present embodiment, the energization activation process is performed by applying a rectangular wave of a constant voltage periodically, but specifically, the rectangular wave voltage Vac is 14
[V], pulse width T3 is 1 [millisecond], pulse interval T4
Was set to 10 [milliseconds]. Note that the above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to appropriately change the conditions accordingly.

【0088】図6(d)に示す1114は、表面伝導型
放出素子から放出される放出電流Ieを捕捉するための
アノード電極で、直流高電圧電源1115および電流計
1116が接続されている。なお、基板1101を、表
示パネルの中に組み込んでから活性化処理を行う場合に
は、表示パネルの蛍光面をアノード電極1114として
用いる。活性化用電源1112から電圧を印加する間、
電流計1116で放出電流Ieを計測して通電活性化処
理の進行状況をモニタし、活性化用電源1112の動作
を制御する。電流計1116で計測された放出電流Ie
の一例を図8(b)に示すが、活性化電源1112から
パルス電圧を印加しはじめると、時間の経過とともに放
出電流Ieは増加するが、やがて飽和してほとんど増加
しなくなる。このように、放出電流Ieがほぼ飽和した
時点で活性化用電源1112からの電圧印加を停止し、
通電活性化処理を終了する。
Reference numeral 1114 shown in FIG. 6D denotes an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device. The anode electrode 1114 is connected to a DC high-voltage power supply 1115 and an ammeter 1116. Note that in the case where the activation process is performed after the substrate 1101 is incorporated into a display panel, the phosphor screen of the display panel is used as the anode electrode 1114. While applying the voltage from the activation power supply 1112,
The emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and control the operation of the activation power supply 1112. Emission current Ie measured by ammeter 1116
FIG. 8B shows an example. When the pulse voltage is started to be applied from the activation power supply 1112, the emission current Ie increases with the lapse of time, but eventually saturates and hardly increases. In this way, when the emission current Ie is almost saturated, the application of the voltage from the activation power supply 1112 is stopped,
The energization activation process ends.

【0089】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。
The above-described energization conditions are preferable conditions for the surface conduction electron-emitting device of the present embodiment. If the design of the surface conduction electron-emitting device is changed, the conditions should be changed accordingly. Is desirable.

【0090】以上のようにして、図6(e)に示す平面
型の表面伝導型放出素子を製造した。
As described above, a planar surface conduction electron-emitting device shown in FIG. 6E was manufactured.

【0091】(垂直型の表面伝導型放出素子)次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。
(Vertical Surface Conduction Emitting Element) Next, another typical structure of a surface conduction electron emitting element in which the electron-emitting portion or its periphery is formed of a fine particle film, that is, a vertical surface conduction electron-emitting device. The configuration of the element will be described.

【0092】図9は、垂直型の基本構成を説明するため
の模式的な断面図であり、図中の1201は基板、12
02と1203は素子電極、1206は段差形成部材、
1204は微粒子膜を用いた導電性薄膜、1205は通
電フォーミング処理により形成した電子放出部、121
3は通電活性化処理により形成した薄膜、である。
FIG. 9 is a schematic cross-sectional view for explaining the basic structure of a vertical type.
02 and 1203 are device electrodes, 1206 is a step forming member,
Reference numeral 1204 denotes a conductive thin film using a fine particle film, 1205 denotes an electron-emitting portion formed by an energization forming process, 121
Reference numeral 3 denotes a thin film formed by the activation process.

【0093】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方(1202)が段差形成部材
1206上に設けられており、導電性薄膜1204が段
差形成部材1206の側面を被覆している点にある。従
って、図5の平面型における素子電極間隔Lは、垂直型
においては段差形成部材1206の段差高Lsとして設
定される。なお、基板1201、素子電極1202およ
び1203、微粒子膜を用いた導電性薄膜1204、に
ついては、平面型の説明中に列挙した材料を同様に用い
ることが可能である。また、段差形成部材1206に
は、例えばSiO2のような電気的に絶縁性の材料を用
いる。
The difference between the vertical type and the flat type described above is that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 is provided on the side surface of the step forming member 1206. It is in the point of coating. Therefore, the element electrode interval L in the planar type shown in FIG. 5 is set as the step height Ls of the step forming member 1206 in the vertical type. Note that for the substrate 1201, the element electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be similarly used. For the step forming member 1206, an electrically insulating material such as SiO2 is used.

【0094】次に、垂直型の表面伝導型放出素子の製法
について説明する。
Next, a method of manufacturing a vertical surface conduction electron-emitting device will be described.

【0095】図10(a)〜(f)は、製造工程を説明
するための断面図で、各部材の表記は図9と同一であ
る。
FIGS. 10 (a) to 10 (f) are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as FIG.

【0096】(1)まず、図10(a)に示すように、
基板1201上に素子電極1203を形成する。
(1) First, as shown in FIG.
An element electrode 1203 is formed over a substrate 1201.

【0097】(2)次に、同図(b)に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばSiO2をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。
(2) Next, as shown in FIG. 9B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by stacking, for example, SiO2 by sputtering,
For example, another film formation method such as a vacuum evaporation method or a printing method may be used.

【0098】(3)次に、同図(c)に示すように、絶
縁層の上に素子電極1202を形成する。
(3) Next, as shown in FIG. 9C, an element electrode 1202 is formed on the insulating layer.

【0099】(4)次に、同図(d)に示すように、絶
縁層の一部を、例えばエッチング法を用いて除去し、素
子電極1203を露出させる。
(4) Next, as shown in FIG. 11D, a part of the insulating layer is removed by using, for example, an etching method, so that the element electrode 1203 is exposed.

【0100】(5)次に、同図(e)に示すように、微
粒子膜を用いた導電性薄膜1204を形成する。形成す
るには、平面型の場合と同じく、例えば塗布法などの成
膜技術を用いればよい。
(5) Next, as shown in FIG. 11E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.

【0101】(6)次に、平面型の場合と同じく、通電
フォーミング処理を行い、電子放出部を形成する。(図
6(c)を用いて説明した平面型の通電フォーミング処
理と同様の処理を行えばよい。) (7)次に、平面型の場合と同じく、通電活性化処理を
行い、電子放出部近傍に炭素もしくは炭素化合物を堆積
させる。(図6(d)を用いて説明した平面型の通電活
性化処理と同様の処理を行えばよい。) 以上のようにして、図10(f)に示す垂直型の表面伝
導型放出素子を製造した。
(6) Next, as in the case of the flat type, an energization forming process is performed to form an electron-emitting portion. (A process similar to the planar energization forming process described with reference to FIG. 6C may be performed.) (7) Next, as in the case of the planar type, the energization activation process is performed, and the electron emission section is performed. Carbon or a carbon compound is deposited in the vicinity. (A process similar to the planar energization activation process described with reference to FIG. 6D may be performed.) As described above, the vertical surface conduction electron-emitting device shown in FIG. Manufactured.

【0102】(表示装置に用いた表面伝導型放出素子の
特性)以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。
(Characteristics of Surface Conduction Emitting Element Used in Display Device) The element structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the element used in the display device will be described. Is described.

【0103】図11に、表示装置に用いた素子の、(放
出電流Ie)対(素子印加電圧Vf)特性、および(素子
電流If)対(素子印加電圧Vf)特性の典型的な例を示
す。尚、放出電流Ieは素子電流Ifに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、2本のグラフは
各々任意単位で図示した。
FIG. 11 shows typical examples of (emission current Ie) versus (device applied voltage Vf) characteristics and (device current If) versus (device applied voltage Vf) characteristics of the device used in the display device. . Note that the emission current Ie is significantly smaller than the device current If, and it is difficult to show them on the same scale. In addition, these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, each of the two graphs is shown in arbitrary units.

【0104】本実施の形態の表示装置に用いた素子は、
放出電流Ieに関して以下に述べる3つの特性を有して
いる。
The elements used in the display device of this embodiment are as follows:
The emission current Ie has the following three characteristics.

【0105】第1に、ある電圧(これを閾値電圧Vthと
呼ぶ)以上の大きさの電圧を素子に印加すると急激に放
出電流Ieが増加するが、一方、閾値電圧Vth未満の電
圧では放出電流Ieはほとんど検出されない。即ち、放
出電流Ieに関して、明確な閾値電圧Vthを持った非線
形素子である。
First, when a voltage higher than a certain voltage (this is called a threshold voltage Vth) is applied to the element, the emission current Ie sharply increases. On the other hand, when the voltage is lower than the threshold voltage Vth, the emission current Ie increases. Ie is hardly detected. That is, it is a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie.

【0106】第2に、放出電流Ieは素子に印加する電
圧Vfに依存して変化するため、電圧Vfで放出電流Ie
の大きさを制御できる。
Secondly, since the emission current Ie changes depending on the voltage Vf applied to the element, the emission current Ie depends on the voltage Vf.
Size can be controlled.

【0107】第3に、素子に印加する電圧Vfに対して
素子から放出される電流Ieの応答速度が速いため、電
圧Vfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。
Third, since the response speed of the current Ie emitted from the element is fast with respect to the voltage Vf applied to the element, the amount of charge of the electrons emitted from the element depends on the length of time during which the voltage Vf is applied. Can control.

【0108】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第1の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じて閾値電圧Vth以上の
電圧を適宜印加し、非選択状態の素子には閾値電圧Vth
未満の電圧を印加する。駆動する素子を順次切り替えて
ゆくことにより、表示画面を順次走査して表示を行うこ
とが可能である。
Because of the above-described characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to pixels of a display screen, if the first characteristic is used, display can be performed by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the element under driving according to the desired light emission luminance, and the threshold voltage Vth is applied to the element in the unselected state.
Apply less than voltage. By sequentially switching the elements to be driven, the display screen can be sequentially scanned and displayed.

【0109】また、第2の特性、又は第3の特性を利用
することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that a gradation display can be performed.

【0110】(多数素子を単純マトリクス配線したマル
チ電子源の構造)次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。
(Structure of a Multi-Electron Source in which Many Devices are Wiring in a Simple Matrix) Next, a structure of a multi-electron source in which the above-mentioned surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.

【0111】図12に示すのは、図3の表示パネルに用
いたマルチ電子源の平面図である。基板上には、図5で
示したものと同様な表面伝導型放出素子が配列され、こ
れらの素子は行配線電極1003と列配線電極1004
により単純マトリクス状に配線されている。行配線電極
1003と列配線電極1004の交差する部分には、電
極間に絶縁層(不図示)が形成されており、電気的な絶
縁が保たれている。
FIG. 12 is a plan view of the multi-electron source used for the display panel of FIG. On the substrate, surface conduction type emission devices similar to those shown in FIG. 5 are arranged, and these devices are composed of row wiring electrodes 1003 and column wiring electrodes 1004.
Are arranged in a simple matrix. At a portion where the row wiring electrode 1003 and the column wiring electrode 1004 intersect, an insulating layer (not shown) is formed between the electrodes, and electrical insulation is maintained.

【0112】図12のA−A’に沿った断面を図13に
示す。
FIG. 13 shows a cross section taken along the line AA ′ of FIG.

【0113】なお、このような構造のマルチ電子源は、
予め基板上に行配線電極1003、列配線電極100
4、電極間絶縁層(不図示)、および表面伝導型放出素
子の素子電極と導電性薄膜を形成した後、行配線電極1
003および列配線電極1004を介して各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。
Incidentally, the multi-electron source having such a structure is as follows.
A row wiring electrode 1003, a column wiring electrode 100
4. After forming an inter-electrode insulating layer (not shown), an element electrode of a surface conduction electron-emitting device and a conductive thin film, a row wiring electrode 1 is formed.
003 and the column wiring electrode 1004 to supply electric power to each element to perform an energization forming process and an energization activation process.

【0114】比較例として、3mm厚および40mm厚
のソーダライムガラス製のフェースプレートで保護板お
よび電位規定層を設けずに外表面に帯電防止膜を形成し
た画像表示装置を作製し、本実施の形態による画像表示
装置とともに温度70℃、湿度85%の雰囲気で高電圧
(10kV)圧印加して48時間駆動した。その結果を
図14に示す。
As a comparative example, an image display device in which an antistatic film was formed on the outer surface of a face plate made of soda lime glass having a thickness of 3 mm and 40 mm without a protective plate and a potential regulating layer was manufactured. The device was driven for 48 hours by applying a high voltage (10 kV) under an atmosphere of a temperature of 70 ° C. and a humidity of 85% together with the image display device according to the embodiment. The result is shown in FIG.

【0115】このように本実施の形態によれば軽量薄型
で画質劣化のない画像表示装置が実現できる。
As described above, according to the present embodiment, it is possible to realize an image display device which is light and thin and has no deterioration in image quality.

【0116】また本実施の形態の表示装置によれば、間
が触れても安全な程度の電流制限を施したので万一人間
が触れても安全である。
Further, according to the display device of the present embodiment, since the current is limited to such a degree that it is safe even if it is touched, it is safe even if it is touched by a human.

【0117】[実施の形態2]次に本発明の第2の実施
の形態に係る画像表示装置の表示パネルの構成について
説明する。
[Second Embodiment] Next, the configuration of a display panel of an image display device according to a second embodiment of the present invention will be described.

【0118】図15(a)は、本実施の形態2の表示パ
ネルのフェースプレート部分の構成を示す断面図であ
る。
FIG. 15A is a sectional view showing the structure of the face plate portion of the display panel according to the second embodiment.

【0119】図において、ソーダライムガラス製で厚さ
3mmのフェースプレート206の内面には不図示の約
20μm厚の蛍光体層が形成され、更に、この蛍光体層
を覆うように約1000Å厚のアルミメタルバック層2
09が形成されている。そして、高電圧端子211がア
ルミメタルバック209に接続されている。高電圧端子
211は更にスイッチ222の出力に接続されている。
スイッチ222はコントローラ221によって制御さ
れ、2つの入力の一方を選択して出力するようになって
いる。このスイッチ222の入力の一方は出力電圧が1
0kVの高電圧電源210に接続されており、もう一方
はグランドに接続されている。尚、電子源は実施の形態
1で用いたのと同じものを用いた。
In the figure, an approximately 20 μm-thick phosphor layer (not shown) is formed on the inner surface of a face plate 206 made of soda lime glass and having a thickness of 3 mm. Aluminum metal back layer 2
09 is formed. Then, the high voltage terminal 211 is connected to the aluminum metal back 209. The high voltage terminal 211 is further connected to the output of the switch 222.
The switch 222 is controlled by the controller 221 so that one of two inputs is selected and output. One of the inputs of the switch 222 has an output voltage of 1
It is connected to a 0 kV high voltage power supply 210 and the other is connected to ground. Note that the same electron source as that used in Embodiment 1 was used.

【0120】保護板213は、ポリカーボネート製で厚
さ3mmで、その表面にITO製の透明導電膜である帯
電防止膜212が蒸着されている。この帯電防止膜21
2の電位は接地電位に保たれ、フェースプレート206
の表面の帯電を防止している。またこの保護板213の
反対側の面には、導電性を有し、少なくとも保護板21
3側の光反射率が1%以下となる電位規定層214を形
成している。
The protective plate 213 is made of polycarbonate and has a thickness of 3 mm, and on the surface thereof, an antistatic film 212 which is a transparent conductive film made of ITO is deposited. This antistatic film 21
2 is kept at the ground potential, and the face plate 206
To prevent electrification of the surface. The surface on the opposite side of the protection plate 213 has conductivity, and at least the protection plate 21
A potential regulating layer 214 having a light reflectance of 1% or less on the third side is formed.

【0121】本実施の形態2では、電位規定層214
は、例えば図15(b)に示すように、径が20μmの
開口部224を図のようなピッチ(開口率70%)で多
数配置したカーボンペースト製としている。この電位規
定層214は、高電圧端子215、ダイオード220を
介してスイッチ222の出力に接続されている。このス
イッチ222及び高電圧電源210の出力はコントロー
ラ221により制御され、本実施の形態2の画像表示装
置の電源のオフ時や、筐体の開放時に、高電圧電源21
0の出力をオフにし、スイッチ222の入力の内グラン
ドを選択して、電位規定層214を接地している。
In the second embodiment, the potential regulating layer 214
For example, as shown in FIG. 15B, a carbon paste in which a large number of openings 224 having a diameter of 20 μm are arranged at a pitch shown in FIG. This potential regulating layer 214 is connected to the output of the switch 222 via the high voltage terminal 215 and the diode 220. The outputs of the switch 222 and the high-voltage power supply 210 are controlled by the controller 221. When the power of the image display apparatus according to the second embodiment is turned off or when the housing is opened, the high-voltage power supply 21 is turned off.
The output of 0 is turned off, the ground of the input of the switch 222 is selected, and the potential defining layer 214 is grounded.

【0122】この電位規定層214と高電圧電源210
とがダイオード220により図示した向きで接続される
ことにより、電位規定層214の電位はダイオード22
0の逆方向特性に応じて高電圧電源210の出力電位と
なる。
The potential regulating layer 214 and the high voltage power supply 210
Are connected in the illustrated direction by the diode 220, so that the potential of the
The output potential of the high-voltage power supply 210 is set according to the reverse characteristic of 0.

【0123】図16は、高電圧電源210のオン/オフ
に伴う電位規定層214の電位の変化を模式的に示す図
である。
FIG. 16 is a diagram schematically showing a change in the potential of the potential defining layer 214 when the high voltage power supply 210 is turned on / off.

【0124】本実施の形態2では、逆方向電流が10μ
A程度のダイオード220を選ぶことにより、10kV
の高電圧の印加に対して分単位の時間で、電位規定層2
14の電位が高電圧となる。しかし、ここで電位規定層
214から取り出せる電流はダイオード220の逆方向
電流で制限されて最大10μAとなるため、万一、人間
がこの電位規定層214に触っても感電する心配がなく
安全である。
In the second embodiment, the reverse current is 10 μm.
By selecting a diode 220 of about A, 10 kV
In a minute unit with respect to the application of the high voltage of
The potential of 14 becomes a high voltage. However, the current that can be taken out from the potential regulating layer 214 is limited by the reverse current of the diode 220 and is a maximum of 10 μA. Therefore, even if a person touches the potential regulating layer 214, there is no fear of electric shock and the safety is ensured. .

【0125】またコントローラ221により高電圧電源
210がオフにされた場合には、高電圧電源210の出
力電圧に応じて、ダイオード211の順方向特性により
電位規定層214の電荷が放出される。これにより電位
規定層214に電荷が長時間残留することがなくなり、
図16に示すように、瞬時に電位が下がるので更に安全
性の高い装置を実現できた。
When the high voltage power supply 210 is turned off by the controller 221, the electric charge of the potential regulating layer 214 is released by the forward characteristic of the diode 211 according to the output voltage of the high voltage power supply 210. This prevents charges from remaining on the potential regulating layer 214 for a long time,
As shown in FIG. 16, since the potential instantaneously drops, a device with higher safety can be realized.

【0126】ここで保護板213は、光硬化型接着剤2
19によりガラスフェースプレート206に固定されて
いる。ここで保護板213の屈折率は“1.56”、ガ
ラスフェースプレート206の屈折率は“1.51”、
硬化後の接着剤の屈折率はその中間で“1.54”であ
る。これにより特に無反射処理を施さなくとも、各境界
面での光反射率は約1%以下となる。
Here, the protective plate 213 is made of the photocurable adhesive 2
19 is fixed to the glass face plate 206. Here, the refractive index of the protective plate 213 is “1.56”, the refractive index of the glass face plate 206 is “1.51”,
The refractive index of the cured adhesive is “1.54” in between. As a result, the light reflectance at each boundary surface is about 1% or less without performing any anti-reflection processing.

【0127】また接着剤として光硬化型を用いたのは、
その製造工程の容易さのためで、ガラスフェースプレー
ト206に接着剤塗布後、保護板213を装荷し、保護
板213を通して光照射して硬化させる。
The reason why the photo-curing type was used as the adhesive was as follows.
For the ease of the manufacturing process, after applying an adhesive to the glass face plate 206, the protective plate 213 is loaded and irradiated with light through the protective plate 213 to be cured.

【0128】また、帯電防止膜212は図のように接着
剤層まで回り込ませる(但し、図15では引き出し線2
15,211を含む断面図であるので、一時接着剤層ま
で帯電防止膜212が回り込んでいないが、引き出し線
215の近傍以外の部分は接着層まで回り込んでいる)
ことにより、高電圧印加電極、或は表面電位が上昇した
個所が、表に露出することを防止している。
The antistatic film 212 is wrapped around the adhesive layer as shown in the figure (however, in FIG.
15 and 211, the antistatic film 212 does not extend to the temporary adhesive layer, but the portion other than the vicinity of the lead wire 215 extends to the adhesive layer.)
This prevents the high voltage application electrode or the portion where the surface potential has increased from being exposed to the surface.

【0129】また電位規定層214の光透過率が70%
であるので、蛍光体層まで達する外光の反射率を半分以
下に低減することができ、コントラストを改善できる。
Further, the light transmittance of the potential regulating layer 214 is 70%.
Therefore, the reflectance of external light reaching the phosphor layer can be reduced to half or less, and the contrast can be improved.

【0130】また、この電位規定層214は陰極線管シ
ステムから放出される漏洩電磁波を遮蔽し、人体や他の
機器への影響を防止する効果も持っている。
The potential regulating layer 214 also has the effect of shielding the leakage electromagnetic waves emitted from the cathode ray tube system and preventing the influence on the human body and other devices.

【0131】[実施の形態3]図17は、本発明の実施
の形態3の画像表示装置の表示パネルの構成を示す断面
図である。
[Embodiment 3] FIG. 17 is a sectional view showing a configuration of a display panel of an image display device according to Embodiment 3 of the present invention.

【0132】図において、ソーダライムガラス製のフェ
ースプレート306の内面には約20μm厚の蛍光体層
308が形成され、更に、この蛍光体層308を覆うよ
うに約1000Å厚のアルミメタルバック層309が形
成されている。そして高電圧端子311が、このアルミ
メタルバック309に接続されている。高電圧端子31
1は更に出力電圧10kVの高電圧電源310に接続さ
れている。また、透明の導電性接着剤層316から引き
出し線315を取り出し、抵抗値が10の7乗[Ω]の
抵抗素子321を介して高電圧電源310に接続されて
いる。従って、高電圧電源210の出力電圧が10kV
の場合でも、フェースプレート306の表面に人間が触
れたとしても、この引き出し線315を流れる電流値は
1mA以下に抑えられているため安全である。マトリク
ス配線された電子源を備えた素子基板1001は、前述
の実施の形態1で示したのと同じものを用いた。
In the figure, a phosphor layer 308 having a thickness of about 20 μm is formed on the inner surface of a face plate 306 made of soda lime glass, and an aluminum metal back layer 309 having a thickness of about 1000 mm is formed so as to cover the phosphor layer 308. Are formed. The high voltage terminal 311 is connected to the aluminum metal back 309. High voltage terminal 31
1 is further connected to a high voltage power supply 310 having an output voltage of 10 kV. In addition, a lead line 315 is taken out from the transparent conductive adhesive layer 316 and connected to the high voltage power supply 310 via a resistance element 321 having a resistance value of 10 7 [Ω]. Therefore, the output voltage of the high voltage power supply 210 is 10 kV
In this case, even if a person touches the surface of the face plate 306, the value of the current flowing through the lead wire 315 is suppressed to 1 mA or less, which is safe. The same element substrate 1001 as that described in the first embodiment was used as the element substrate 1001 including the electron sources wired in a matrix.

【0133】313はポリカーボネート製の保護板で、
その表面は防眩のために粗面加工され、更にITO製の
透明導電膜である帯電防止膜312が蒸着されている。
この帯電防止膜312の電位は接地電位に保たれ、略板
313の表面の帯電を防止している。帯電防止膜312
は、導電性ゴム1017により筐体1018に接続さ
れ、さらに筐体1018は接地されている。これにより
保護板313の表面の電位は接地電位に保たれ、その表
面の帯電を防止している。
Reference numeral 313 denotes a protection plate made of polycarbonate.
The surface is roughened for antiglare, and an antistatic film 312 which is a transparent conductive film made of ITO is further deposited.
The potential of the antistatic film 312 is kept at the ground potential to prevent the surface of the substantially plate 313 from being charged. Antistatic film 312
Is connected to the housing 1018 by a conductive rubber 1017, and the housing 1018 is grounded. Thus, the potential of the surface of the protection plate 313 is kept at the ground potential, and the surface is prevented from being charged.

【0134】保護板313は、透明の導電性接着剤31
6によりガラスフェースプレート306の表面に接着・
固定され、この透明な導電性接着剤層316が、前述の
実施の形態1,2における電位規定層として働く。ここ
で保護板313の屈折率は“1.56”、ガラスフェー
スプレート306の屈折率は“1.51”、接着剤層3
16の屈折率は、その中間で“1.54”である。これ
により、特に無反射処理を施さなくとも、各境界面での
光反射率は1%以下となる。尚、ここでは透明導電性接
着剤層316は、光硬化型接着剤にITO微粒子を分散
させたものを用いた。
The protective plate 313 is made of a transparent conductive adhesive 31.
6 to adhere to the surface of the glass face plate 306
The transparent conductive adhesive layer 316 is fixed and functions as the potential regulating layer in the first and second embodiments. Here, the refractive index of the protective plate 313 is “1.56”, the refractive index of the glass face plate 306 is “1.51”, and the adhesive layer 3
The refractive index of 16 is "1.54" in the middle. As a result, the light reflectance at each boundary surface is 1% or less even if no antireflection processing is performed. Here, as the transparent conductive adhesive layer 316, a material obtained by dispersing ITO fine particles in a photocurable adhesive was used.

【0135】また、導電性ゴム1017と筐体1018
が接触する周囲を絶縁性ゴム320で囲む。これにより
透明な導電性接着剤層316と、帯電防止膜312或は
筐体1018の沿面距離を伸ばして不要な放電の発生を
防止することができる。
In addition, the conductive rubber 1017 and the housing 1018
Is surrounded by an insulating rubber 320. As a result, the creepage distance between the transparent conductive adhesive layer 316 and the antistatic film 312 or the housing 1018 can be increased to prevent unnecessary discharge.

【0136】また本実施の形態では、人間が触れても安
全な程度の電流制限を施したので、万一人間が触れても
大丈夫である。
Further, in the present embodiment, the current is limited to such a degree that it is safe for humans to touch it.

【0137】[実施の形態4]図18は、本発明の実施
の形態4の画像表示装置の表示パネルの構成を示す断面
図である。
[Embodiment 4] FIG. 18 is a sectional view showing a structure of a display panel of an image display device according to Embodiment 4 of the present invention.

【0138】図において、ソーダライムガラス製のフェ
ースプレート406の内面には約20μm厚の蛍光体層
408が形成され、更に、この蛍光体層408を覆うよ
うに約2000Å厚のアルミメタルバック層409が形
成されている。そして高電圧端子411が、このアルミ
メタルバック409に接続されている。またフェースプ
レート406の表面には、ITO製の透明導電膜である
電位規定層414が蒸着されている。このフェースプレ
ート406には、抵抗値rの導電性バイヤホール415
が設けられており、電位規定層414はこのバイヤホー
ル415を介してアルミメタルバック409と接続され
ている。高電圧端子411は、出力電圧10kVの高電
圧電源410に接続され、ここから供給される高電圧が
アルミメタルバック409と電位規定層414に印加さ
れている。マトリクス配線された電子源を備えた素子基
板1011は前述の実施の形態で示したのと同じものを
用いた。
In the figure, a phosphor layer 408 having a thickness of about 20 μm is formed on the inner surface of a face plate 406 made of soda lime glass, and an aluminum metal back layer 409 having a thickness of about 2000 mm is formed so as to cover the phosphor layer 408. Are formed. The high voltage terminal 411 is connected to the aluminum metal back 409. On the surface of the face plate 406, a potential regulating layer 414, which is a transparent conductive film made of ITO, is deposited. The face plate 406 has a conductive via hole 415 having a resistance value r.
Is provided, and the potential regulating layer 414 is connected to the aluminum metal back 409 via the via hole 415. The high voltage terminal 411 is connected to a high voltage power supply 410 having an output voltage of 10 kV, and a high voltage supplied from the high voltage terminal 411 is applied to the aluminum metal back 409 and the potential regulating layer 414. The same element substrate 1011 as that described in the above-described embodiment was used as the element substrate 1011 provided with the electron sources wired in a matrix.

【0139】413はポリカーボネート製の保護板で、
その表面には最表面が蒸着ITO製透明導電膜となる帯
電防止兼、反射防止多層膜412が形成されている。透
明な電位規定層414及び帯電防止膜412は、蒸着し
たITOフィルムに限られるものではなく、例えば酸化
錫、酸化インジウムの蒸着膜、或はそれらを含む溶液を
塗布後、加熱して成膜してもよい。ここでバイヤホール
415の抵抗値rは、帯電防止膜412と電位規定層4
14間の抵抗値Rと比較して十分小さく、即ち、上述の
式(2)でRg=rとしたときに、素子電圧Vfが十分小
さくなる抵抗値にしておく。本実施の形態4では10の
7乗[Ω]の抵抗値とした。これにより高電圧端子41
1に10kVを印加しても、フェースプレート406に
は1V以下の電位しか印加されない。また、10KVで
の駆動時に、電位規定層414に人間が触れても、そこ
に流れる電流値は1mAに抑えられているため安心であ
る。
413 is a protective plate made of polycarbonate.
On its surface, an antistatic and antireflection multilayer film 412 whose outermost surface is a transparent conductive film made of deposited ITO is formed. The transparent potential regulating layer 414 and the antistatic film 412 are not limited to the deposited ITO film. For example, a deposited film of tin oxide or indium oxide, or a solution containing them is applied and then heated to form a film. You may. Here, the resistance value r of the via hole 415 depends on the antistatic film 412 and the potential regulating layer 4.
The resistance value is set to be sufficiently small as compared with the resistance value R between the fourteen elements, that is, the element voltage Vf is sufficiently small when Rg = r in the above equation (2). In the fourth embodiment, 10
The resistance value was 7th power [Ω]. Thereby, the high voltage terminal 41
Even if 10 kV is applied to 1, only a potential of 1 V or less is applied to the face plate 406. In addition, even when a person touches the potential regulating layer 414 during driving at 10 KV, the value of the current flowing therethrough is suppressed to 1 mA, which is safe.

【0140】また帯電防止膜412は導電性ゴム101
7により筐体1018に接続され、さらに筐体1018
は接地されている。これにより保護板413の表面の電
位は接地電位に保たれ、表面の帯電を防止している。保
護板413は周囲を接着層416によりガラスフェース
プレート406に固定されている。このような構成によ
り、電位規定層414には高電圧が印加されるが、周囲
を密閉することにより、塵埃の付着を防止できる。
The antistatic film 412 is made of the conductive rubber 101.
7 and connected to the housing 1018.
Is grounded. As a result, the surface potential of the protective plate 413 is maintained at the ground potential, and the surface is prevented from being charged. The protection plate 413 has its periphery fixed to the glass face plate 406 by an adhesive layer 416. With such a configuration, a high voltage is applied to the potential regulating layer 414. However, by sealing the periphery, dust can be prevented from adhering.

【0141】なお、上述した各実施の形態では、保護板
としてアクリル或はポリカーボネートを用いたが、もち
ろんこれらに限定されるものではなく、ポリプロピレン
(PP)、ポリエチレンテレフタレート(PET)など
を用いてもよい。
In each of the embodiments described above, acrylic or polycarbonate is used as the protective plate. However, the present invention is not limited to this. For example, polypropylene (PP) or polyethylene terephthalate (PET) may be used. Good.

【0142】図23は、上述した表面伝導型放出素子を
電子源として用いた表示パネルに、例えばテレビジョン
放送をはじめとする種々の画像情報源より提供される画
像情報を表示できるように構成した多機能画像表示装置
の一例を説明するためのブロック図である。
FIG. 23 shows a structure in which image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the above-mentioned surface conduction electron-emitting device as an electron source. It is a block diagram for explaining an example of a multifunctional image display device.

【0143】図中、2100は上述した本実施の形態に
係る表示パネル、2101は表示パネル2100の駆動
回路、2102はディスプレイコントローラ、2103
はマルチプレクサ、2104はデコーダ、2105は入
出力インターフェース回路、2106はCPU、210
7は画像生成回路、2108および2109および21
10は画像メモリインターフェース回路、2111は画
像入力インターフェース回路、2112および2113
はTV信号受信回路、2114は入力部である。なお、
本実施の形態の表示装置は、例えばテレビジョン信号の
ように映像情報と音声情報の両方を含む信号を受信する
場合には、当然映像の表示と同時に音声を再生するもの
であるが、本発明の特徴と直接関係しない音声情報の受
信,分離,再生,処理,記憶などに関する回路やスピー
カなどについては説明を省略する。以下、画像信号の流
れに沿って各部の機能を説明する。
In the figure, reference numeral 2100 denotes the display panel according to the present embodiment, 2101 denotes a driving circuit of the display panel 2100, 2102 denotes a display controller, 2103
Is a multiplexer, 2104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 210
7 is an image generation circuit, 2108, 2109 and 21
10 is an image memory interface circuit, 2111 is an image input interface circuit, 2112 and 2113
Denotes a TV signal receiving circuit, and 2114 denotes an input unit. In addition,
The display device of the present embodiment, when receiving a signal including both video information and audio information, such as a television signal, naturally reproduces audio simultaneously with the display of video. Descriptions of circuits, speakers, and the like related to reception, separation, reproduction, processing, storage, and the like of audio information that are not directly related to the features of the present embodiment will be omitted. Hereinafter, the function of each unit will be described along the flow of the image signal.

【0144】TV信号受信回路2113は、例えば電波
や空間光通信などのような無線伝送系を用いて伝送され
るTV画像信号を受信するための回路である。受信する
TV信号の方式は特に限られるものではなく、例えば、
NTSC方式、PAL方式、SECAM方式などの諸方
式でもよい。また、これらよりさらに多数の走査線より
なるTV信号(例えばMUSE方式をはじめとするいわ
ゆる高品位TV)は、大面積化や大画素数化に適した前
記ディスプレイパネルの利点を生かすのに好適な信号源
である。TV信号受信回路2113で受信されたTV信
号は、デコーダ2104に出力される。TV信号受信回
路2112は、例えば同軸ケーブルや光ファイバーなど
のような有線伝送系を用いて伝送されるTV画像信号を
受信するための回路である。前記TV信号受信回路21
13と同様に、受信するTV信号の方式は特に限られる
ものではなく、また本回路で受信されたTV信号もデコ
ーダ2104に出力される。
The TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a radio transmission system such as radio waves or spatial optical communication. The type of the TV signal to be received is not particularly limited.
Various systems such as the NTSC system, the PAL system, and the SECAM system may be used. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104. The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. The TV signal receiving circuit 21
Similarly to 13, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.

【0145】画像入力インターフェース回路2111
は、例えばTVカメラや画像読み取りスキャナなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ2104に出力
される。画像メモリインターフェース回路2110は、
ビデオテープレコーダ(以下VTRと略す)に記憶され
ている画像信号を取り込むための回路で、取り込まれた
画像信号はデコーダ2104に出力される。画像メモリ
インターフェース回路2109は、ビデオディスクに記
憶されている画像信号を取り込むための回路で、取り込
まれた画像信号はデコーダ2104に出力される。まや
画像メモリインターフェース回路2108は、いわゆる
静止画ディスクのように、静止画像データを記憶してい
る装置から画像信号を取り込むための回路で、取り込ま
れた静止画像データはデコーダ2104に出力される。
Image input interface circuit 2111
Is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner. The captured image signal is output to the decoder 2104. The image memory interface circuit 2110 includes:
This is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR). The captured image signal is output to a decoder 2104. The image memory interface circuit 2109 is a circuit for taking in an image signal stored in the video disk, and the taken-in image signal is output to the decoder 2104. The image memory interface circuit 2108 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk, and the taken still image data is output to the decoder 2104.

【0146】入出力インターフェース回路2105は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路である。画像データや文字データ・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるCPU2106と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。画像生成回路2107は、入出力インターフェー
ス回路2105を介して外部から入力される画像データ
や文字・図形情報や、或はCPU2106より出力され
る画像データや文字・図形情報に基づき表示用画像デー
タを生成するための回路である。本回路の内部には、例
えば画像データや文字・図形情報を蓄積するための書き
換え可能メモリや、文字コードに対応する画像パターン
が記憶されている読みだし専用メモリや、画像処理を行
うためのプロセッサなどをはじめとして画像の生成に必
要な回路が組み込まれている。本回路により生成された
表示用画像データは、デコーダ2104に出力される
が、場合によっては前記入出力インターフェース回路2
105を介して外部のコンピュータネットワークやプリ
ンタ入出力することも可能である。
The input / output interface circuit 2105 comprises:
A circuit for connecting the present display device to an external computer, a computer network, or an output device such as a printer. In addition to inputting and outputting image data, character data, and graphic information, control signals and numerical data can be input and output between the CPU 2106 included in the display device and the outside in some cases. . The image generation circuit 2107 generates display image data based on image data and character / graphic information input from the outside via the input / output interface circuit 2105, or image data and character / graphic information output from the CPU 2106. It is a circuit for performing. Within this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory for storing image patterns corresponding to character codes, and a processor for performing image processing Circuits necessary for generating an image, such as those described above, are incorporated. The display image data generated by the present circuit is output to the decoder 2104. In some cases, the input / output interface circuit 2
It is also possible to input and output an external computer network and a printer via 105.

【0147】CPU2106は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ2103に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には表示
する画像信号に応じて表示パネルコントローラ2102
に対して制御信号を発生し、画面表示周波数や走査方法
(例えばインターレースかノンインターレースか)や一
画面の走査線の数など表示装置の動作を適宜制御する。
また前記画像生成回路2107に対して画像データや文
字・図形情報を直接出力したり、或は前記入出力インタ
ーフェース回路2105を介して外部のコンピュータや
メモリをアクセスして画像データや文字・図形情報を入
力する。尚、CPU2106は、むろんこれ以外の目的
の作業にも関わるものであっても良い。例えば、パーソ
ナルコンピュータやワードプロセッサなどのように、情
報を生成したり処理する機能に直接関わっても良い。或
は、前述したように入出力インターフェース回路210
5を介して外部のコンピュータネットワークと接続し、
例えば数値計算などの作業を外部機器と協動して行って
も良い。
The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection and editing of a display image. For example, a control signal is output to the multiplexer 2103, and image signals to be displayed on the display panel are appropriately selected or combined. In that case, the display panel controller 2102 according to the image signal to be displayed.
A control signal is generated to appropriately control the operation of the display device such as the screen display frequency, the scanning method (for example, interlaced or non-interlaced), and the number of scanning lines in one screen.
Further, image data and character / graphic information are directly output to the image generating circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to convert the image data or character / graphic information. input. The CPU 2106 may, of course, be involved in work for other purposes. For example, it may be directly related to a function of generating and processing information, such as a personal computer or a word processor. Alternatively, as described above, the input / output interface circuit 210
5 to connect to an external computer network,
For example, work such as numerical calculation may be performed in cooperation with an external device.

【0148】入力部2114は、CPU2106に使用
者が命令やプログラム、或はデータなどを入力するため
のものであり、例えばキーボードやマウスのほか、ジョ
イスティック,バーコードリーダ,音声認識装置など多
様な入力機器を用いる事が可能である。デコーダ210
4は、前記2107ないし2113より入力される種々
の画像信号を3原色信号、または輝度信号とI信号,Q
信号に逆変換するための回路である。なお、同図中に点
線で示すように、デコーダ2104は内部に画像メモリ
を備えるのが望ましい。これは、例えばMUSE方式を
はじめとして、逆変換するに際して画像メモリを必要と
するようなテレビ信号を扱うためである。また、画像メ
モリを備えることにより、静止画の表示が容易になる、
或は前記画像生成回路2107およびCPU2106と
協同して画像の間引き,補間,拡大,縮小,合成をはじ
めとする画像処理や編集が容易に行えるようになるとい
う利点が生まれるからである。
The input unit 2114 is for the user to input commands, programs, data, and the like to the CPU 2106. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device can be used. It is possible to use equipment. Decoder 210
Reference numeral 4 designates various image signals input from the above 2107 to 2113 as three primary color signals, or a luminance signal and an I signal,
This is a circuit for inversely converting to a signal. It is to be noted that the decoder 2104 desirably includes an image memory therein, as indicated by a dotted line in FIG. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. In addition, the provision of the image memory facilitates the display of a still image.
Alternatively, there is an advantage that image processing and editing including image thinning, interpolation, enlargement, reduction, and synthesis can be easily performed in cooperation with the image generation circuit 2107 and the CPU 2106.

【0149】マルチプレクサ2103は、CPU210
6より入力される制御信号に基づき表示画像を適宜選択
するものである。即ち、マルチプレクサ2103はデコ
ーダ2104から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路2101に出
力する。その場合には、一画面表示時間内で画像信号を
切り替えて選択することにより、いわゆる多画面テレビ
のように、一画面を複数の領域に分けて領域によって異
なる画像を表示することも可能である。また表示パネル
コントローラ2102は、CPU2106より入力され
る制御信号に基づき駆動回路2101の動作を制御する
ための回路である。
The multiplexer 2103 includes a CPU 210
The display image is appropriately selected based on the control signal input from the control unit 6. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. . The display panel controller 2102 is a circuit for controlling the operation of the driving circuit 2101 based on a control signal input from the CPU 2106.

【0150】まず、表示パネル2100の基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源(図示せず)の動作シーケンスを制御するため
の信号を駆動回路2101に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法(例えばインターレースか
ノンインターレースか)を制御するための信号を駆動回
路2101に対して出力する。また、場合によっては表
示画像の輝度やコントラストや色調やシャープネスとい
った画質の調整に関わる制御信号を駆動回路2101に
対して出力する場合もある。駆動回路2101は、表示
パネル2100に印加する駆動信号を発生するための回
路であり、マルチプレクサ2103から入力される画像
信号と、表示パネルコントローラ2102より入力され
る制御信号に基づいて動作するものである。
First, as a signal related to the basic operation of the display panel 2100, for example, a signal for controlling an operation sequence of a drive power source (not shown) for the display panel is output to the drive circuit 2101. In addition, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlaced or non-interlaced), which is related to the display panel driving method, is output to the driving circuit 2101. In some cases, a control signal related to image quality adjustment such as luminance, contrast, color tone, and sharpness of a display image may be output to the driving circuit 2101. The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 2100, and operates based on an image signal input from the multiplexer 2103 and a control signal input from the display panel controller 2102. .

【0151】以上、各部の機能を説明したが、図23に
例示した構成により、本実施の形態の表示装置において
は、多様な画像情報源より入力される画像情報を表示パ
ネル2100に表示することが可能である。即ち、テレ
ビジョン放送をはじめとする各種の画像信号はデコーダ
2104において逆変換された後、マルチプレクサ21
03において適宜選択され、駆動回路2101に入力さ
れる。一方、ディスプレイコントローラ2102は、表
示する画像信号に応じて駆動回路2101の動作を制御
するための制御信号を発生する。駆動回路2101は、
上記画像信号と制御信号に基づいて表示パネル2100
に駆動信号を印加する。これにより、表示パネル210
0において画像が表示される。これらの一連の動作は、
CPU2106により統括的に制御される。
The function of each section has been described above. With the configuration illustrated in FIG. 23, in the display device of the present embodiment, image information input from various image information sources can be displayed on the display panel 2100. Is possible. That is, various image signals such as television broadcasts are inversely converted by the decoder 2104 and then converted by the multiplexer 21.
03 is selected as appropriate and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The driving circuit 2101 includes:
Display panel 2100 based on the image signal and the control signal
Is applied with a drive signal. Thereby, the display panel 210
At 0, an image is displayed. These series of actions are:
The CPU 2106 controls the entire system.

【0152】また、本表示装置においては、デコーダ2
104に内蔵する画像メモリや、画像生成回路2107
およびCPU2106が関与することにより、単に複数
の画像情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大,縮小,回
転,移動,エッジ強調,間引き,補間,色変換,画像の
縦横比変換などをはじめとする画像処理や、合成,消
去,接続,入れ換え,はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施の形態の説明
では特に触れなかったが、上記画像処理や画像編集と同
様に、音声情報に関しても処理や編集を行うための専用
回路を設けても良い。
In the present display device, the decoder 2
An image memory built in the image processing circuit 104;
And the CPU 2106 involve not only displaying a selected one of a plurality of pieces of image information but also displaying, for example, enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, It is also possible to perform image processing such as color conversion and image aspect ratio conversion, and image editing such as combining, deleting, connecting, replacing, and fitting. Although not particularly described in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0153】従って、本実施の形態の表示装置は、テレ
ビジョン放送の表示機器,テレビ会議の端末機器,静止
画像および動画像を扱う画像編集機器,コンピュータの
端末機器,ワードプロセッサをはじめとする事務用端末
機器,ゲーム機などの機能を一台で兼ね備える事が可能
で、産業用或は民生用として極めて応用範囲が広い。な
お、図23は、表面伝導型放出素子を電子源とする表示
パネル2100を用いた表示装置の構成の一例を示した
にすぎず、これのみに限定されるものではない事は言う
までもない。例えば、図23の構成要素のうち使用目的
上必要のない機能に関わる回路は省いても差し支えな
い。またこれとは逆に、使用目的によってはさらに構成
要素を追加しても良い。例えば、本表示装置をテレビ電
話機として応用する場合には、テレビカメラ,音声マイ
ク,照明機,モデムを含む送受信回路などを構成要素に
追加するのが好適である。
Therefore, the display device of the present embodiment can be used as a display device for television broadcasting, a terminal device for video conference, an image editing device for handling still images and moving images, a terminal device for computers, office work including a word processor. It is possible to combine the functions of a terminal device, a game machine, etc. by one unit, and it has a very wide range of applications for industrial or consumer use. Note that FIG. 23 merely shows an example of a configuration of a display device using the display panel 2100 using a surface conduction electron-emitting device as an electron source, and it goes without saying that the present invention is not limited to this. For example, among the components shown in FIG. 23, circuits relating to functions that are not necessary for the purpose of use may be omitted. Conversely, additional components may be added depending on the purpose of use. For example, when the present display device is applied as a video phone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the components.

【0154】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とする表示パネルが容易に薄形化で
きるため、表示装置全体の奥行きを小さくすることが可
能である。それに加えて、表面伝導型放出素子を電子源
とする表示パネルは大画面化が容易で輝度が高く視野角
特性にも優れるため、本表示装置は臨場感あふれ迫力に
富んだ画像を視認性良く表示することが可能である。
In the present display device, in particular, a display panel using a surface conduction electron-emitting device as an electron source can be easily thinned, so that the depth of the entire display device can be reduced. In addition, the display panel using the surface conduction electron-emitting device as the electron source is easy to enlarge the screen, has high brightness, and has excellent viewing angle characteristics. It is possible to display.

【0155】尚、本発明は、複数の機器(例えばホスト
コンピュータ、インターフェース機器、リーダ、プリン
タなど)から構成されるシステムに適用しても、一つの
機器からなる装置(例えば、複写機,ファクシミリ装置
など)に適用してもよい。
Even if the present invention is applied to a system including a plurality of devices (for example, a host computer, an interface device, a reader, a printer, etc.), a device including one device (for example, a copying machine, a facsimile machine) Etc.).

【0156】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システム或は装置に供給し、そのシ
ステム或は装置のコンピュータ(またはCPUやMP
U)が記憶媒体に格納されたプログラムコードを読出し
実行することによっても達成される。
Further, an object of the present invention is to supply a storage medium storing a program code of software for realizing the functions of the above-described embodiments to a system or an apparatus, and to provide a computer (or a CPU or a CPU) of the system or the apparatus. MP
U) is also achieved by reading and executing the program code stored in the storage medium.

【0157】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。このようなプログラムコ
ードを供給するための記憶媒体としては、例えば、フロ
ッピィディスク,ハードディスク,光ディスク,光磁気
ディスク,CD−ROM,CD−R,磁気テープ,不揮
発性のメモリカード,ROMなどを用いることができ
る。
In this case, the program code itself read from the storage medium implements the functions of the above-described embodiment, and the storage medium storing the program code constitutes the present invention. As a storage medium for supplying such a program code, for example, a floppy disk, hard disk, optical disk, magneto-optical disk, CD-ROM, CD-R, magnetic tape, nonvolatile memory card, ROM, or the like is used. Can be.

【0158】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているOS(オペ
レーティングシステム)などが実際の処理の一部または
全部を行い、その処理によって前述した実施の形態の機
能が実現される場合も含まれる。
When the computer executes the readout program code, not only the functions of the above-described embodiment are realized, but also the OS (Operating System) running on the computer based on the instruction of the program code. System) performs part or all of the actual processing, and the processing realizes the functions of the above-described embodiments.

【0159】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
CPUなどが実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれる。
Further, after the program code read from the storage medium is written into a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer, based on the instructions of the program code, The case where the CPU of the function expansion board or the function expansion unit performs part or all of the actual processing, and the function of the above-described embodiment is realized by the processing.

【0160】以上説明したように本実施の形態によれ
ば、高電圧を印加する陰極線ターゲットを形成してある
ソーダライムガラス製のフェースプレートと、表面に帯
電防止用導電膜を形成してある透明保護板とを備え、該
フェースプレートと保護板との間に電位規定導電層を備
え、該電位規定導電層の電位を特性の規定電位にする手
段を備え、電位規定導電層の電位を陰極線ターゲットへ
の印加電圧と同じ、或は近い電圧とすることにより、フ
ェースプレートへの印加電圧を低減できる。
As described above, according to the present embodiment, a face plate made of soda-lime glass on which a cathode ray target for applying a high voltage is formed, and a transparent plate having an antistatic conductive film formed on the surface. A protective plate, a potential regulating conductive layer between the face plate and the protective plate, means for setting the potential of the potential regulating conductive layer to a prescribed potential of characteristics, and a potential of the potential regulating conductive layer to a cathode ray target. The voltage applied to the face plate can be reduced by setting the voltage to be the same as or close to the voltage applied to the face plate.

【0161】これにより、フェースプレート内のNa陽
イオンの移動を抑止でき、光透過率の劣化が起らず、長
期間画質が劣化しない軽量薄型低コストの陰極線管が得
られた。
As a result, the movement of Na cations in the face plate can be suppressed, the light transmittance does not deteriorate, and a light-weight, thin, and low-cost cathode ray tube that does not deteriorate image quality for a long time is obtained.

【0162】更に、電位規定導電層から取り出せる電流
を制限する電流制限手段を設けることによって人間が電
位規定層に触れた場合の安全性を確保することができ
た。
Further, by providing current limiting means for limiting the current that can be taken out of the potential regulating conductive layer, it is possible to ensure safety when a person touches the potential regulating layer.

【0163】[0163]

【発明の効果】以上説明したように本発明によれば、フ
ェースプレートの厚みを増大させることなく、フェース
プレートにおける光透過率の低下を防止できるという効
果がある。
As described above, according to the present invention, it is possible to prevent a decrease in light transmittance of the face plate without increasing the thickness of the face plate.

【0164】また本発明によれば、使用者への感電を防
止できる表示パネル及びそれを用いた画像表示装置を提
供することができる。
Further, according to the present invention, it is possible to provide a display panel capable of preventing electric shock to a user and an image display device using the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1の画像表示装置の表示パ
ネルの主要部の構成を示す断面図である。
FIG. 1 is a cross-sectional view illustrating a configuration of a main part of a display panel of an image display device according to a first embodiment of the present invention.

【図2】本実施の形態1に係る電位規定導電層からの引
き出し線の接続を説明する図である。
FIG. 2 is a diagram illustrating connection of a lead line from a potential regulating conductive layer according to the first embodiment.

【図3】本発明の実施の形態に係る画像表示装置の表示
パネルの一部を切り欠いて示した斜視図である。
FIG. 3 is a perspective view of the display panel of the image display device according to the embodiment of the present invention, in which a part of the display panel is cut away.

【図4】本実施の形態の表示パネルのフェースプレート
の蛍光体配列を例示した平面図である。
FIG. 4 is a plan view illustrating a phosphor array of a face plate of the display panel according to the embodiment.

【図5】本実施の形態で用いた平面型の表面伝導型放出
素子の平面図(a),断面図(b)である。
FIGS. 5A and 5B are a plan view and a cross-sectional view, respectively, of the planar surface conduction electron-emitting device used in the present embodiment.

【図6】本実施の形態に係る平面型の表面伝導型放出素
子の製造工程を示す断面図である。
FIG. 6 is a cross-sectional view showing a step of manufacturing the planar type surface conduction electron-emitting device according to the present embodiment.

【図7】本実施の形態に係る通電フォーミング処理の際
の印加電圧波形を示す図である。
FIG. 7 is a diagram showing an applied voltage waveform during energization forming processing according to the present embodiment.

【図8】本実施の形態に係る通電活性化処理の際の印加
電圧波形(a),放電電流Ieの変化(b)を示す図で
ある。
FIG. 8 is a diagram showing an applied voltage waveform (a) and a change (b) in a discharge current Ie during the energization activation process according to the present embodiment.

【図9】本実施の形態で用いた垂直型の表面伝導型放出
素子の断面図である。
FIG. 9 is a cross-sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.

【図10】本実施の形態の垂直型の表面伝導型放出素子
の製造工程を示す断面図である。
FIG. 10 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device of the present embodiment.

【図11】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。
FIG. 11 is a graph showing typical characteristics of the surface conduction electron-emitting device used in the present embodiment.

【図12】本実施の形態で用いたマルチ電子源の基板の
平面図である。
FIG. 12 is a plan view of a substrate of the multi-electron source used in the present embodiment.

【図13】図12のマルチ電子源の基板のA−A’断面
図である。
13 is a cross-sectional view of the substrate of the multi-electron source of FIG. 12, taken along the line AA '.

【図14】本実施の形態に係る表示パネルと従来の表示
パネルとの特性比較例を説明する図である。
FIG. 14 is a diagram illustrating a characteristic comparison example between the display panel according to the present embodiment and a conventional display panel.

【図15】本発明の実施の形態2に係る表示パネルの構
造を示す図で、(a)は表示パネルの一部断面図、
(b)は電位規定導電層の平面図である。
FIGS. 15A and 15B are diagrams showing a structure of a display panel according to Embodiment 2 of the present invention, wherein FIG.
(B) is a plan view of the potential regulating conductive layer.

【図16】本発明の実施の形態2に係る高電圧電源のオ
ン/オフ状態を説明する図である。
FIG. 16 is a diagram illustrating an on / off state of a high-voltage power supply according to a second embodiment of the present invention.

【図17】本発明の実施の形態3の画像表示装置の表示
パネルの主要部の構成を示す断面図である。
FIG. 17 is a cross-sectional view illustrating a configuration of a main part of a display panel of an image display device according to a third embodiment of the present invention.

【図18】本発明の実施の形態4の画像表示装置の表示
パネルの主要部の構成を示す断面図である。
FIG. 18 is a cross-sectional view illustrating a configuration of a main part of a display panel of an image display device according to a fourth embodiment of the present invention.

【図19】表面伝導型放出素子をマトリクス配線接続し
た図である。
FIG. 19 is a diagram in which surface conduction electron-emitting devices are connected by matrix wiring.

【図20】従来の画像表示装置の表示パネルの一部を切
り欠いて示した斜視図である。
FIG. 20 is a perspective view of a display panel of a conventional image display device with a part thereof cut away.

【図21】従来の表示パネルにおけるフェースプレート
の構成を説明する図である。
FIG. 21 is a diagram illustrating a configuration of a face plate in a conventional display panel.

【図22】従来の表示パネルのフェースプレートにおい
て電位規定層を設けない場合に発生する課題を説明する
図である。
FIG. 22 is a diagram illustrating a problem that occurs when a potential defining layer is not provided on a face plate of a conventional display panel.

【図23】本発明の実施の形態である表示パネルを用い
た多機能画像表示装置の構成を示すブロック図である。
FIG. 23 is a block diagram illustrating a configuration of a multi-function image display device using a display panel according to an embodiment of the present invention.

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 内面側に高電圧を印加する陰極線ターゲ
ットを形成したフェースプレートを有し、電子源から放
出された電子が前記陰極線ターゲットに衝突することに
より前記フェースプレートに画像を形成する表示パネル
であって、 前記フェースプレートの外面側に設けられた電位規定導
電層と、 前記電位規定導電層の電位を前記陰極線ターゲットに印
加する高電圧と略同電位とし、前記電位規定導電層を流
れる電流値を制限する電流制限手段と、を有することを
特徴とする表示パネル。
1. A display panel having a face plate on which a cathode ray target for applying a high voltage is formed on an inner surface side, wherein an electron emitted from an electron source collides with the cathode ray target to form an image on the face plate. A potential regulating conductive layer provided on the outer surface side of the face plate; and a current flowing through the potential regulating conductive layer, wherein a potential of the potential regulating conductive layer is set to substantially the same potential as a high voltage applied to the cathode ray target. A display panel comprising: current limiting means for limiting a value.
【請求項2】 前記電位規定導電層の上に透明部材によ
る保護層を更に有することを特徴とする請求項1に記載
の表示パネル。
2. The display panel according to claim 1, further comprising a protective layer made of a transparent member on the potential regulating conductive layer.
【請求項3】 前記保護層の表面に更に帯電防止膜を有
することを特徴とする請求項2に記載の表示パネル。
3. The display panel according to claim 2, further comprising an antistatic film on a surface of said protective layer.
【請求項4】 前記電位規定導電層が前記陰極線ターゲ
ットと抵抗値rの導電体で接続され、前記抵抗値rが前
記帯電防止膜と前記電位規定導電層間の抵抗値より小さ
く、かつ前記高電圧が印加されたときに流れる電流値を
マイクロアンペアオーダの電流値に抑える値であること
を特徴とする請求項3に記載の表示パネル。
4. The potential regulating conductive layer is connected to the cathode ray target by a conductor having a resistance value r, the resistance value r is smaller than the resistance value between the antistatic film and the potential regulating conductive layer, and the high voltage 4. The display panel according to claim 3, wherein a current value flowing when is applied is suppressed to a current value on the order of microamperes.
【請求項5】 前記電位規定導電層が透明導電層である
ことを特徴とする請求項1乃至4のいずれか1項に記載
の表示パネル。
5. The display panel according to claim 1, wherein the potential regulating conductive layer is a transparent conductive layer.
【請求項6】 前記電位規定導電層が所定の開口率を持
つ複数の開口を有する黒色導電体であることを特徴とす
る請求項1に記載の表示パネル。
6. The display panel according to claim 1, wherein the potential regulating conductive layer is a black conductor having a plurality of openings having a predetermined aperture ratio.
【請求項7】 前記電流制限手段は、前記電位規定導電
層から前記陰極線ターゲットに向かう方向を順方向とす
るダイオードを有することを特徴とする請求項1乃至6
のいずれか1項に記載の表示パネル。
7. The device according to claim 1, wherein the current limiting means includes a diode having a forward direction from the potential regulating conductive layer toward the cathode ray target.
The display panel according to any one of the above items.
【請求項8】 前記陰極線ターゲットに高電圧を印加す
る状態と、前記陰極線ターゲットを接地する状態とを選
択的に切り換えるスイッチと、 前記表示パネルの電源オン時に前記スイッチを制御して
前記陰極線ターゲットに前記高電圧を印加し、前記表示
パネルの電源オフ時に前記スイッチにより前記陰極線タ
ーゲットを接地させる制御手段を更に有することを特徴
とする請求項7に記載の表示パネル。
8. A switch for selectively switching between a state in which a high voltage is applied to the cathode ray target and a state in which the cathode ray target is grounded; and The display panel according to claim 7, further comprising control means for applying the high voltage and grounding the cathode ray target by the switch when the power supply of the display panel is turned off.
【請求項9】 前記電位規定導電層は、前記保護層の裏
面に設けられた透明導電膜であることを特徴とする請求
項2に記載の表示パネル。
9. The display panel according to claim 2, wherein the potential regulating conductive layer is a transparent conductive film provided on a back surface of the protective layer.
【請求項10】 前記電位規定導電層は、ガラス状のフ
ェースプレートの表面に設けられた透明導電膜であるこ
とを特徴とする請求項1に記載の表示パネル。
10. The display panel according to claim 1, wherein the potential regulating conductive layer is a transparent conductive film provided on a surface of a glass-like face plate.
【請求項11】 前記電位規定導電層は導電性を有する
透明接着剤層であることを特徴とする請求項1に記載の
表示パネル。
11. The display panel according to claim 1, wherein the potential regulating conductive layer is a transparent adhesive layer having conductivity.
【請求項12】 前記保護層は前記保護層の表面に外光
反射防止のための多層膜、或は防眩機能を有することを
特徴とする請求項2に記載の表示パネル。
12. The display panel according to claim 2, wherein the protective layer has a multilayer film for preventing reflection of external light on the surface of the protective layer, or has an antiglare function.
【請求項13】 前記フェースプレートはソーダライム
ガラスで構成されることを特徴とする請求項1に記載の
表示パネル。
13. The display panel according to claim 1, wherein the face plate is made of soda lime glass.
【請求項14】 前記電子源は複数個の表面伝導型放出
素子を有することを特徴とする請求項1乃至13のいず
れか1項に記載の表示パネル。
14. The display panel according to claim 1, wherein the electron source has a plurality of surface conduction electron-emitting devices.
【請求項15】 前記保護層は保護板であることを特徴
とする第1項に記載の表示パネル。
15. The display panel according to claim 1, wherein the protection layer is a protection plate.
【請求項16】 前記保護板は樹脂製の板であることを
特徴とする請求項15記載の表示パネル。
16. The display panel according to claim 15, wherein said protection plate is a plate made of resin.
【請求項17】 請求項1〜16のいずれか1項に記載
の表示パネルと、 前記陰極線ターゲットに高電圧を印加する高電圧源と、 画像信号を入力する入力手段と、 前記入力手段により入力された画像信号に応じて前記表
示パネルの電子源に通電して駆動する駆動手段と、を有
することを特徴とする画像表示装置。
17. The display panel according to claim 1, a high voltage source for applying a high voltage to the cathode ray target, an input unit for inputting an image signal, and an input by the input unit. A driving unit for supplying an electric current to the electron source of the display panel in accordance with the image signal and driving the electron source.
JP11036507A 1999-02-15 1999-02-15 Display panel and image display device using same Withdrawn JP2000235837A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11036507A JP2000235837A (en) 1999-02-15 1999-02-15 Display panel and image display device using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036507A JP2000235837A (en) 1999-02-15 1999-02-15 Display panel and image display device using same

Publications (1)

Publication Number Publication Date
JP2000235837A true JP2000235837A (en) 2000-08-29

Family

ID=12471756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036507A Withdrawn JP2000235837A (en) 1999-02-15 1999-02-15 Display panel and image display device using same

Country Status (1)

Country Link
JP (1) JP2000235837A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450627B1 (en) * 2000-12-06 2004-10-01 캐논 가부시끼가이샤 Image displaying apparatus
JP2006302747A (en) * 2005-04-22 2006-11-02 Asahi Glass Co Ltd Reflection preventive film for field emission display, and field emission display device
JP2011141568A (en) * 2005-10-03 2011-07-21 Nippon Electric Glass Co Ltd Protective plate for portable apparatus display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450627B1 (en) * 2000-12-06 2004-10-01 캐논 가부시끼가이샤 Image displaying apparatus
US6803717B2 (en) 2000-12-06 2004-10-12 Canon Kabushiki Kaisha Image displaying apparatus having a potential regulating electrode, an anode, and a spacing member, for suppressing undesired discharge
US6998769B2 (en) 2000-12-06 2006-02-14 Canon Kabushiki Kaisha Image displaying apparatus having a potential regulating electrode, an anode, and a spacing member, for suppressing undesired discharge
JP2006302747A (en) * 2005-04-22 2006-11-02 Asahi Glass Co Ltd Reflection preventive film for field emission display, and field emission display device
JP2011141568A (en) * 2005-10-03 2011-07-21 Nippon Electric Glass Co Ltd Protective plate for portable apparatus display device

Similar Documents

Publication Publication Date Title
KR0172195B1 (en) Electron beam generating apparatus, image display apparatus and method of driving the apparatus
JP3025251B2 (en) Image display device and driving method of image display device
JP3408147B2 (en) Image forming device
JP3025249B2 (en) Device driving device, device driving method, and image forming apparatus
JP2000235837A (en) Display panel and image display device using same
JPH10188861A (en) Image display method and device therefor
JPH1031450A (en) Method for displaying picture, and device therefor, and method for producing correcting data for the device
JP2000148081A (en) Electron source and image-forming device using the same
JP3472016B2 (en) Drive circuit for multi-electron beam source and image forming apparatus using the same
JPH11288246A (en) Picture display device and display control method for the device
JP3323706B2 (en) Method and apparatus for manufacturing electron source and method for manufacturing image display device
JPH10326580A (en) Image forming device
JPH11352923A (en) Image display method and device
JP3302263B2 (en) Image forming device
JP3299062B2 (en) Driving device for electron source and image forming apparatus using the electron source
JPH11327485A (en) Display device
JP3320280B2 (en) Method for manufacturing multi-electron source and method for manufacturing image display device
JP3258524B2 (en) Image display device
JPH0922672A (en) Image display device
JP3408044B2 (en) Electron beam generator and image forming apparatus using the same
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JPH11338413A (en) Electron generating device and its driving method
JP3450571B2 (en) Method of manufacturing electron source and method of manufacturing image forming apparatus
JPH11194739A (en) Image display device and image forming device
JP3586085B2 (en) Image forming apparatus and display device for television broadcasting

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509