JP2000216504A - 回路基板 - Google Patents

回路基板

Info

Publication number
JP2000216504A
JP2000216504A JP1710299A JP1710299A JP2000216504A JP 2000216504 A JP2000216504 A JP 2000216504A JP 1710299 A JP1710299 A JP 1710299A JP 1710299 A JP1710299 A JP 1710299A JP 2000216504 A JP2000216504 A JP 2000216504A
Authority
JP
Japan
Prior art keywords
circuit
conductive layer
circuit board
base material
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1710299A
Other languages
English (en)
Inventor
Eiji Kagawa
英司 香川
Masaaki Nakada
公明 中田
Hiroyuki Yoshida
浩之 吉田
Jun Matsuyama
純 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP1710299A priority Critical patent/JP2000216504A/ja
Publication of JP2000216504A publication Critical patent/JP2000216504A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 生産性高く、しかも精度高くファインパター
ンで回路を形成することができる回路基板を提供する。 【解決手段】 樹脂成形品を基材1として形成され、表
面に回路が形成される回路基板に関する。このものにお
いて、回路が形成される部分の輪郭に沿って基材1の表
面に凹部3と凸部の少なくとも一方が設けられている。
基材1に設けられた凹部3や凸部を輪郭として回路を形
成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、樹脂成形品で絶縁
基材が作製される回路基板に関するものである。
【0002】
【従来の技術】射出成形などで二次元形状や三次元立体
形状に成形した樹脂成形品を基材とし、この基材の表面
に回路を設けることによって形成したMID(Molded I
nterconnection Device)が提供されている。そしてこ
のMID用の基材に回路を形成するにあたって、特開平
7−66533号公報で提供されている方法などがあ
る。
【0003】図16及び図17(図17は図16の断面
図)はその一例を示すものであり、樹脂成形品で図16
(a)や図17(a)のように形成される基材1を用
い、まず基材1の表面の全面に無電解メッキ等で薄い下
地導電層6を図16(b)や図17(b)のように設け
る(図16に下地導電層6を斜線で示す)。次に、回路
2を形成する部分の輪郭に沿って走査させながらレーザ
光Lを照射することによって、図16(c)や図17
(c)のように回路2を形成する部分の輪郭の下地導電
層6を除去する。この後、回路2を形成する部分の下地
導電層6に通電して電気メッキを行なうことによって、
図16(d)や図17(d)のようにこの下地導電層6
の上に導電体層5を積層して設け、回路2を形成する
(図16に導電体層5をクロス斜線で示す)。そして、
ソフトエッチングして、図16(e)や図17(e)の
ように回路2以外の部分の下地導電層6を除去すること
によって、仕上げることができる。
【0004】
【発明が解決しようとする課題】上記の方法では、下地
導電層6レーザ光Lを照射して除去した部分を輪郭とし
て回路2が形成されることになるので、回路パターンに
沿ってレーザ光Lを走査させなければならない。従っ
て、回路2の形成にはレーザ光Lを走査させるというパ
ターンニング工程が必要であり、回路形成の生産性が劣
るものであった。しかも、基材1に対してレーザ光Lの
走査位置が正確にマッチングしていないと、基材1に形
成される回路2のパターンニングの精度が悪くなり、M
IDに電子部品を実装する際に実装精度が悪化して部品
実装ができなくなるという問題が生じるものであった。
またこのようにパターンニングの精度が悪いとファイン
パターンで回路形成することができず、高密度実装がで
きなくなるという問題が生じるものであった。
【0005】本発明は上記の点に鑑みてなされたもので
あり、生産性高く、しかも精度高くファインパターンで
回路を形成することができる回路基板を提供することを
目的とするものである。
【0006】
【課題を解決するための手段】本発明の請求項1に係る
回路基板は、樹脂成形品を基材1として形成され、表面
に回路2が形成される回路基板において、回路2が形成
される部分の輪郭に沿って基材1の表面に凹部3と凸部
4の少なくとも一方が設けられて成ることを特徴とする
ものである。
【0007】また請求項2の発明は、請求項1におい
て、輪郭を形成する上記の凹部3又は凸部4の間におい
て基材1の表面に回路2となる導電体層5が形成されて
成ることを特徴とするものである。
【0008】また請求項3の発明は、請求項1,2にお
いて、上記の凹部3又は凸部4の側面には導電体層5が
形成されていないことを特徴とするものである。
【0009】また請求項4の発明は、請求項1乃至3に
おいて、基材1の樹脂成形品を成形する際に、回路2が
形成される部分の輪郭に凹部3が形成されて成ることを
特徴とするものである。
【0010】また請求項5の発明は、請求項1乃至3に
おいて、基材1の樹脂成形品を成形する際に、回路2が
形成される部分の輪郭に凸部4が形成されて成ることを
特徴とするものである。
【0011】また請求項6の発明は、請求項1乃至3に
おいて、基材1の樹脂成形品を成形する際に、回路2が
形成される部分の輪郭に凹部3と凸部4がそれぞれ形成
されて成ることを特徴とするものである。
【0012】また請求項7の発明は、請求項1,2,
3,5,6において、上記の凸部4は断面形状がくさび
状に形成されていることを特徴とするものである。
【0013】また請求項8の発明は、請求項1,2,
3,4,6において、上記の凹部3は基材1の表面の裏
側に隠れるように傾斜する側面を有して形成されている
ことを特徴とするものである。
【0014】また請求項9の発明は、請求項1,2,
3,7,8において、基材1の樹脂成形品を成形した後
に、回路2が形成される部分の輪郭に沿って基材1の表
面に凹部3と凸部4の少なくとも一方が設けられて成る
ことを特徴とするものである。
【0015】また請求項10の発明は、請求項1乃至9
において、回路2が形成される部分の輪郭に凹部3と凸
部4の少なくとも一方が設けられた基材1の表面に下地
導電層6を形成した後に、輪郭を形成する凹部3又は凸
部4の間において下地導電層6の上に回路2となる導電
体層5が形成されて成ることとを特徴とするものであ
る。
【0016】また請求項11の発明は、請求項10にお
いて、基材1の表面に下地導電層6を形成した後に、輪
郭を形成する凹部3又は凸部4の間において下地導電層
6の上に電気メッキして回路2となる導電体層5を形成
し、この後、回路2とならない不要部分の下地導電層6
がソフトエッチングで除去されて成ることとを特徴とす
るものである。
【0017】また請求項12の発明は、請求項10又は
11において、基材1の表面に下地導電層6を形成した
後、凹部3又は凸部4の側面に付着する下地導電層6が
ソフトエッチングで除去されて成ることを特徴とするも
のである。
【0018】また請求項13の発明は、請求項12にお
いて、ソフトエッチングの際に基材1には機械的振動が
与えられていることを特徴とするものである。
【0019】また請求項14の発明は、請求項10乃至
13において、電気メッキがPRメッキで行なわれて回
路2となる導電体層5が形成されて成ることを特徴とす
るものである。
【0020】また請求項15の発明は、請求項10乃至
14において、基材1の表面にスパッタリングあるいは
真空蒸着で導体粒子7を付着させることによって下地導
電層6を形成するにあたって、基材1の表面と導体粒子
供給源8の表面が平行にならないように傾斜させて対向
させた状態で、スパッタリングあるいは真空蒸着して下
地導電層6が形成されて成ることを特徴とするものであ
る。
【0021】また請求項16の発明は、請求項10,1
5において、基材1の表面に下地導電層6を形成した後
に、輪郭を形成する凹部3又は凸部4の間において下地
導電層6の上に無電解メッキして回路となる導電体層5
が形成されて成ることを特徴とするものである。
【0022】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0023】基材1は射出成形などで成形した樹脂成形
品によって形成されるものであり、その表面は三次元立
体形状に形成してある。そして図1(a)(b)に示す
ように、基材1の表面には溝として凹部3が形成してあ
る。この凹部3は基材1の表面の回路2を形成する部分
Cの輪郭に沿って形成されるものである。尚、9は基材
1の上面と裏面の間に貫通して設けられたスルーホール
である。
【0024】基材1の表面の回路2を形成する部分Cの
輪郭に沿って凹部3を設ける他、凹部3の代わりに図2
(a)のように凸部4を設けるようにしてもよい。図2
(a)の実施の形態では、2本の平行な突条を一組とし
て凸部4を形成するようにしてある。
【0025】また、図2(b)のように、基材1の表面
の回路2を形成する部分Cの輪郭に沿って凹部3と凸部
4を設けるようにしてよい。図2(b)の実施の形態で
は、回路2を形成する部分Cの輪郭の一方に凹部3を、
他方に凸部4を設けるようにしてある。
【0026】上記の各実施の形態では、凹部3の両側の
内側面や凸部4の立ち上がる両側の側面は、それぞれ基
材1の表面と垂直な面に形成してあるが、図2(c)に
示すように、凸部4を断面くさび形状に形成し、凸部4
の立ち上がる側面を傾斜面に形成するようにしてもよ
い。図2(c)の実施の形態では、凸部4の一方の側面
は傾斜面に、他方の側面は基材1の表面に対して垂直な
面に形成してある。
【0027】ここで、上記の凹部3や凸部4のアスペク
ト比は1.0以上であることが好ましい。尚、凹部3の
アスペクト比は、(凹部3の深さ/凹部3の溝幅)とし
て定義されるものであり、凸部4のアスペクト比は、
(凸部4の高さ/凸部4の基部の幅)として定義される
ものである。
【0028】上記の凹部3や凸部4は、基材1を形成す
る樹脂成形品を射出成形などで成形する際に、同時に成
形金型内で成形して形成することができる。このように
樹脂成形品の成形と同時に凹部3や凸部4を一体に成形
することによって、凹部3や凸部4を形成する工程が不
要になるものである。基材1の三次元立体形状や、凹部
3、凸部4の形状は、成形金型から樹脂成形品を抜く際
の容易さを考慮して設計すればよいものであるが、特に
凸部4を上記のように断面くさび形に形成すると、成形
金型からの抜きが容易になるものである。
【0029】また、三次元立体形状の樹脂成形品を射出
成形などで成形して基材1を作製した後、凹部3に対応
する箇所において凸の、あるいは凸部4に対応する箇所
において凹の成形部21を設けた図3(a)のような成
形用型22を用い、基材1の表面にこの成形用型22を
加圧することによって、成形用型22で成形して基材1
の表面に凹部3あるは凸部4を図3(b)のように形成
することもできる。このとき、加熱しながら、あるいは
成形用型22を振動させながら成形することによって、
成形用型22で凹部3や凸部4を容易に成形することが
できる。このように、予め成形された基材1の表面に凹
部3や凸部4を成形用型22で形成するようにすれば、
基材1を射出成形等するマスターの成形金型を変更しな
くても、成形用型22を変更するだけで、基材1に各種
の回路パターンに応じた輪郭で凹部3や凸部4を形成す
ることができるものであり、回路の引き回しの変更を安
価に行なうことができるものである。
【0030】上記のように回路2が形成される部分の輪
郭に沿って凹部3や凸部4が設けられた基材1を用い、
この基材1の表面にスパッタリング法や真空蒸着法で数
十〜数百nmの薄い厚みの下地導電層6を形成する。下
地導電層6を形成する材料はCu、Al、Sn等の金属
など、導電性材料であれば何でもよい。このように下地
導電層6をスパッタリング法や真空蒸着法で形成する
と、スパッタリングターゲットからのスパッタリング粒
子や蒸発源からの蒸発粒子(スパッタリング粒子と蒸発
粒子を総称して導体粒子という)は基板1の表面に付着
し易いが、基板1の表面と垂直な面には付着し難く、ま
た導体粒子は凹部3内に入りにくいので、凹部3や凸部
4の側面、さらに凹部3の底面には導体粒子は付着し難
い。従って、図5(a)(b)に示すように、下地導電
層6は基板1の表面にのみ形成され、凹部3や凸部4の
側面、さらに凹部3の底面には形成されない(図5
(a)において下地導電層6を斜線で示す)。特に、凹
部3や凸部4をアスペクト比が1.0以上になるように
形成することによって、凹部3や凸部4の側面、さらに
凹部3の底面に下地導電層6が形成され難くすることが
できるものである。尚、図2(c)のように凸部4を断
面くさび形状に形成した場合には、その傾斜した側面に
は下地導電層6は薄く形成されることがあるが、垂直に
形成した側面には下地導電層6は形成されない。
【0031】基材1の表面には回路2を形成する部分C
の他に、回路を形成しない部分Dにおいても下地導電層
6は形成されるが、回路形成部分Cの下地導電層6と回
路非形成部分Dの下地導電層6とは、下地導電層6が形
成されない凹部3や凸部4において縁が切られており、
回路形成部分Cの下地導電層6と回路非形成部分Dの下
地導電層6は連続してない。そこで、回路形成部分Cの
下地導電層6にのみ給電して通電しながら電気メッキを
することによって、回路形成部分Cの下地導電層6の上
にのみ図6(a)(b)のように導電体層5を積層して
設けることができる。回路形成部分Cの下地導電層6と
電気的に縁の切れている回路非形成部分Dの下地導電層
6には通電されないので、回路非形成部分Dの下地導電
層6には導電体層5は形成されない(図6(a)におい
て下地導電層6を斜線で、導電体層5をクロス斜線で示
す)。下地導電層6を形成する材料は導電性材料であれ
ば何でもよいが、Cuが好ましい。
【0032】このようにして基材1の表面の回路形成部
分Cに回路2を形成する導電体層5を設けた後、過硫酸
塩類エッチング液(過硫酸アンモニウム、過硫酸ナトリ
ウム等)や過酸化水素/硫酸エッチング液などのソフト
エッチング液を用いて処理することによって、回路非形
成部分Dの下地導電層6を溶解して図7(a)(b)の
ように剥離除去し(図7(a)において導電体層5をク
ロス斜線で示す)、MIDの回路形成を行なうものであ
る。ここで、回路2は上記のように基材1に設けられた
凹部3や凸部4を輪郭として形成されるものであり、レ
ーザ光を回路2の輪郭沿って走査させるというようなパ
ターンニング工程が不要になり、回路形成の生産性を高
めることができるものである。また回路2のパターンは
凹部3や凸部4によって決定されるものであるが、この
凹部3や凸部4は基材1を形成する樹脂成形品に成形に
よって設けられているものであり、基材1に対する回路
2のパターンのマッチングを考慮する必要がなくなり、
回路2のパターン精度は凹部3や凸部4の成形精度のみ
で決まることになる。そして高い精度で成形を行なうこ
とは容易であって、回路2を精度高くファインパターン
で形成することができるものである。特に、基材1の表
面が三次元立体形状であっても、回路2は凹部3や凸部
4を輪郭として三次元的に形成することができるもので
あり、三次元的な回路2をファインなパターンで形成す
ることが容易になるものである。従って、MIDに電子
部品を実装する際の実装精度を高く得ることができ、ま
た高密度実装を行なうことができるものである。
【0033】上記のようにして基材1の表面に回路2を
形成した後、回路2にIC等を金ワイヤーでワイヤーボ
ンディングする場合には、回路2に通電して電気ニッケ
ルメッキや電気金メッキを行なって、図8(a)(b)
のようにニッケルメッキ層24や金メッキ層25を形成
するようにするのがよい(図8(a)において金メッキ
層24を点々で示す)。
【0034】上記の図5のように、基材1の表面にスパ
ッタリング法や真空蒸着法で下地導電層6を形成するに
あたって、凹部3の幅を狭く形成してアスペクト比を
1.0以上にすることによって、凹部3の内側面に導体
粒子がより付着し難くなり、凹部3の内側面に下地導電
層6が形成されないようにすることができるが、図4
(a)(b)のように凹部3の幅を広く形成してアスペ
クト比が1.0以上になると、凹部3の内側面に下地導
電層6が形成され易くなる。そこでこのように凹部3の
幅を広く形成する場合には、図4(a)(c)のよう
に、凹部3の内側面を基材1の表面に対して傾斜する傾
斜面として形成するのが好ましい。凹部3の両側の内側
面は成形の際の型抜きを容易にするために平行に形成さ
れるが、凹部3の内側面をこのように傾斜面に形成する
と、凹部3の両側の内側面のうち一方は、基材1の表面
の裏側に隠れるように傾斜することになり、この基材1
の表面の裏側に隠れる内側面3aには導体粒子が付着し
難くなり、この内側面3aに下地導電層6が形成されな
いようにすることができる。従って、回路形成部分Cの
下地導電層6に給電して電気メッキをすることによっ
て、回路形成部分Cの下地導電層6の上にのみ回路2と
なる導電体層5を形成することができるものである。
【0035】また、上記の図4(a)(b)のように凹
部3や凸部4のアスペクト比が1.0以上になるように
幅を広く形成するにあたって、凹部3や凸部4の側面が
基材1の表面に対して垂直面になるように形成されてい
る場合は、図9に示すように、基材1の表面にスパッタ
リング法あるいは真空蒸着法で導体粒子7を付着させる
ことによって下地導電層6を形成するに際して、基材1
の表面とスパッタリングゲートなどの導体粒子供給源8
の表面が平行にならないように、基材1と導体粒子供給
源8の一方を傾斜させて対向させた状態で、スパッタリ
ングあるいは真空蒸着するようにするのが好ましい。こ
のように基材1の表面と導体粒子供給源8の表面を傾斜
させて対向させると、導体粒子供給源8から出て基材1
へ移動する導体粒子7の移動方向(矢印で示す)に対し
て、基材1の凹部3や凸部4の両側の側面のうち一方の
側面が陰になって、この陰になる側面に導体粒子7が付
着し難くなり、この側面に下地導電層6が形成されない
ようにすることができるものである。
【0036】また、基材1の表面にスパッタリング法や
真空蒸着法で下地導電層6を形成するにあたって、凹部
3や凸部4の側面には下地導電層6が形成され難いが、
凹部3や凸部4の側面の上端部には数μm厚程度ではあ
るが、わずかに下地導電層6が形成されることになる。
そして回路形成部分Cの下地導電層6に給電して電気メ
ッキを行なうことによって、回路形成部分Cの下地導電
層6に回路2となる導電体層5を形成するにあたって、
凹部3や凸部4の側面の上端部に薄く付着している下地
導電層6にもこれを核としてメッキ膜5aが図10のよ
うに成長することになる。そしてこの成長したメッキ膜
5aが回路非形成部分Dの下地導電層6に近接して、回
路形成部分Cの下地導電層6と回路非形成部分Dの下地
導電層6の間の絶縁を確保できなくなって短絡不良を起
こす場合がある。
【0037】そこで、これを回避するために、図11
(a)のように基材1の表面にスパッタリング法や真空
蒸着法で下地導電層6を形成した後、既述のようなソフ
トエッチング液を用いてソフトエッチングを行ない、凹
部3や凸部4の側面の上端部に薄く形成されている下地
導電層6を溶解除去するのが好ましい。凹部3や凸部4
の側面の上端部に形成される下地導電層6の厚みは、基
板1の表面に形成される下地導電層6の0〜30%程度
であって薄いので、基板1の表面の下地導電層6がエッ
チングされない程度のソフトエッチングで凹部3や凸部
4の側面の上端部の下地導電層6を溶解除去することが
できるものである。
【0038】このとき、微細な凹部3や凸部4にはソフ
トエッチング液が入り難いので、基材1に超音波振動や
揺動などを与えて機械的に振動させることによって、図
12の矢印のようにソフトエッチング液が凹部3や凸部
4に入り易くなるようにして、凹部3や凸部4の側面の
上端部の下地導電層6を効率良く溶解除去できるように
するのが好ましい。
【0039】そして上記のようにして、凹部3や凸部4
の側面の上端部に付着する下地導電層6を図11(b)
のように除去した後、回路形成部分Cの下地導電層6に
通電して電気メッキを行なうことによって、回路2とな
る導電体層5を回路形成部分Cの下地導電層6の上に形
成する。凹部3や凸部4の側面の上端部には下地導電層
6は存在しないので、図11(c)のように回路形成部
Cの端縁でシャープなエッジに導電体層5を形成するこ
とができるものである。この後、回路非形成部分Dの下
地導電層6をソフトエッチングで除去し、さらに導電体
層5の上にニッケルメッキ層24や金メッキ層25を設
けて図11(d)のようなMIDを作製することができ
るものである。
【0040】ここで、回路形成部分Cの下地導電層6に
通電して電気メッキを行なうことによって、回路2とな
る導電体層5を回路形成部分Cの下地導電層6の上に形
成するにあたって、電気メッキはPRメッキ(periodic
reverse current plating)で行なうのが好ましい。す
なわち電気メッキは下地導電層6にマイナス電荷を印可
して行なわれるが、通常の電気メッキのようにマイナス
電荷の印可を継続してメッキを成長させると、メッキエ
ッジ部に電界集中を起こして、図13(b)のように導
電体層5の端部が成長して膨れ、短絡不良を起こすおそ
れがある。これに対して、PRメッキでは、下地導電層
6にマイナス電荷を印可してメッキを成長させるところ
は同じであるが、メッキの途中に電流の向きを周期的に
変えて、逆電界のプラス電荷を下地導電層6に周期的に
かけるようにするものであり、このようにプラス電荷を
下地導電層6に印可するとエッジ部が逆電界集中を起こ
して、端部が成長して膨れるようなことなく図13
(a)のように導電体層5を形成することができるので
ある。
【0041】図14及び図15は本発明の他の実施の形
態を示すものであり、図14(a)や図15(a)のよ
うに回路形成部Cの輪郭に沿って凹部3や凸部4を設け
た樹脂成形品の基材1を用い、基材1の表面にスパッタ
リング法や真空蒸着法で図14(b)や図15(b)の
ように下地導電層6を形成する(図14(b)に下地導
電層6を斜線で示す)。既述のように凹部3や凸部4の
側面には下地導電層6は形成されない。次に、基材1の
表面に触媒核を塗布して付与し、無電解メッキを行な
う。凹部3や凸部4の側面には触媒核は塗布されないの
で、下地導電層6の上においてのみ、無電解メッキが行
なわれるものである。この無電界メッキは、無電解銅メ
ッキ、無電解ニッケルメッキ、無電解金メッキとして行
なうことができるものであり、無電解銅メッキによって
導電体層5を、無電解ニッケルメッキによってニッケル
メッキ層24を、無電解金メッキによって金メッキ層2
5をそれぞれ図14(c)及び図15(c)のように形
成することができるものである(図14(c)に金メッ
キ層25を点々で示す)。回路形成部Cと回路非形成部
Dとは凹部3や凸部4で縁が切れているので、凹部3や
凸部4を輪郭として回路形成部Cに回路2を形成するこ
とができるものである。そしてこのように、回路2の形
成を無電解メッキで行なうようにすることによって、電
気メッキの場合のような通電を行なう必要が無くなるの
で、通電のための給電部の引き回しが不要になり、基材
1の形状の設計の自由度が高くなるものである。
【0042】
【発明の効果】上記のように請求項1に係る回路基板
は、樹脂成形品を基材として形成され、表面に回路が形
成される回路基板において、回路が形成される部分の輪
郭に沿って基材の表面に凹部と凸部の少なくとも一方が
設けられたものであるので、基材に設けられた凹部や凸
部を輪郭として回路を形成することができ、パターンニ
ング工程が不要になって回路形成の生産性を高めること
ができるものであり、しかも回路のパターンは基材に設
けられている凹部や凸部によって決定されるものであっ
て、基材に対する回路のパターンのマッチングを考慮す
る必要がなくなると共に、回路のパターン精度は凹部や
凸部の成形精度のみで決まることになり、回路を精度高
くファインパターンで形成することが可能になるもので
ある。
【0043】また請求項2の発明は、輪郭を形成する上
記の凹部又は凸部の間において基材の表面に回路となる
導電体層が形成されているので、基材に設けられた凹部
や凸部を輪郭として回路を形成することができ、パター
ンニング工程が不要になって回路形成の生産性を高める
ことができるものであり、しかも回路のパターンは基材
に設けられている凹部や凸部によって決定されるもので
あって、基材に対する回路のパターンのマッチングを考
慮する必要がなくなると共に、回路のパターン精度は凹
部や凸部の成形精度のみで決まることになり、回路を精
度高くファインパターンで形成することが可能になるも
のである。
【0044】また請求項3の発明は、上記の凹部又は凸
部の側面には導電体層が形成されていないことを特徴と
するので、基材に設けられた凹部や凸部を輪郭として回
路を形成することができ、パターンニング工程が不要に
なって回路形成の生産性を高めることができるものであ
り、しかも回路のパターンは基材に設けられている凹部
や凸部によって決定されるものであって、基材に対する
回路のパターンのマッチングを考慮する必要がなくなる
と共に、回路のパターン精度は凹部や凸部の成形精度の
みで決まることになり、回路を精度高くファインパター
ンで形成することが可能になるものである。
【0045】また請求項4の発明は、基材の樹脂成形品
を成形する際に、回路が形成される部分の輪郭に凹部が
形成されているので、樹脂成形品の成形と同時に凹部を
形成することができ、凹部を形成する工程が不要になる
ものである。
【0046】また請求項5の発明は、基材の樹脂成形品
を成形する際に、回路が形成される部分の輪郭に凸部が
形成されているので、樹脂成形品の成形と同時に凸部を
形成することができ、凸部を形成する工程が不要になる
ものである。
【0047】また請求項6の発明は、基材の樹脂成形品
を成形する際に、回路が形成される部分の輪郭に凹部と
凸部がそれぞれ形成されているので、樹脂成形品の成形
と同時に凹部や凸部を形成することができ、凹部や凸部
を形成する工程が不要になるものである。
【0048】また請求項7の発明は、上記の凸部は断面
形状がくさび状に形成されているので、凸部を成形する
にあたって型抜きが容易になるものである。
【0049】また請求項8の発明は、上記の凹部は基材
の表面の裏側に隠れるように傾斜する側面を有して形成
されているので、基材の表面にスパッタリングや真空蒸
着で下地導電層を形成するにあたって、凹部のこの基材
の表面の裏側に隠れるように傾斜する側面には下地導電
層が確実に形成されないようにすることができるもので
ある。
【0050】また請求項9の発明は、基材の樹脂成形品
を成形した後に、回路が形成される部分の輪郭に沿って
基材の表面に凹部と凸部の少なくとも一方が設けられて
いるので、基材を射出成形等するマスターの成形金型を
変更しなくても、基材に凹部や凸部を成形する型を変更
するだけで、基材に各種の回路パターンに応じた輪郭で
凹部や凸部を形成することができるものであり、回路の
引き回しの変更を安価に行なうことができるものであ
る。
【0051】また請求項10の発明は、回路が形成され
る部分の輪郭に凹部と凸部の少なくとも一方が設けられ
た基材の表面に下地導電層を形成した後に、輪郭を形成
する凹部又は凸部の間において下地導電層の上に回路と
なる導電体層が形成されているので、基材に設けられた
凹部や凸部を輪郭として下地導電層の上に回路を形成す
ることができ、パターンニング工程が不要になって回路
形成の生産性を高めることができるものである。
【0052】また請求項11の発明は、基材の表面に下
地導電層を形成した後に、輪郭を形成する凹部又は凸部
の間において下地導電層の上に電気メッキして回路とな
る導電体層を形成し、この後、回路とならない不要部分
の下地導電層がソフトエッチングで除去されているの
で、回路の部分以外には導体は存在しないようにするこ
とができ、回路の信頼性を高めることができるものであ
る。
【0053】また請求項12の発明は、基材の表面に下
地導電層を形成した後、凹部又は凸部の側面に付着する
下地導電層がソフトエッチングで除去されているので、
凹部又は凸部の側面に付着する下地導電層によって短絡
不良が発生することを防ぐことができるものである。
【0054】また請求項13の発明は、ソフトエッチン
グの際に基材には機械的振動が与えられているので、凹
部や凸部にソフトエッチング液が流れ易くなり、ソフト
エッチングの効率を高めることができるものである。
【0055】また請求項14の発明は、電気メッキがP
Rメッキで行なわれて回路となる導電体層が形成されて
いるので、端部が成長して膨れるようなことなく導電体
層を形成することができるものであり、短絡不良を防ぐ
ことができるものである。
【0056】また請求項15の発明は、基材の表面にス
パッタリングあるいは真空蒸着で導体粒子を付着させる
ことによって下地導電層を形成するにあたって、基材の
表面と導体粒子供給源の表面が平行にならないように傾
斜させて対向させた状態で、スパッタリングあるいは真
空蒸着して下地導電層が形成されているので、導体粒子
供給源から基材へ移動する導体粒子の移動方向に対し
て、基材の凹部や凸部の側面が陰になるようにすること
ができ、この陰になる側面に下地導電層が形成されない
ようにすることができるものであり、短絡不良を防ぐこ
とができるものである。
【0057】また請求項16の発明は、基材の表面に下
地導電層を形成した後に、輪郭を形成する凹部又は凸部
の間において下地導電層の上に無電解メッキして回路と
なる導電体層が形成されているので、回路を無電解メッ
キで形成することができ、電気メッキを行なう場合のよ
うな給電のための引き回しを考慮して基材を成形する金
型の設計を行なう必要がなくなるものである。
【図面の簡単な説明】
【図1】本発明の実施の形態の一例を示すものであり、
(a)は斜視図、(b)は(a)のA−A線断面図であ
る。
【図2】本発明の実施の形態の一例を示すものであり、
(a),(b),(c)はぞれぞれ図1(a)のA−A
線に対応する箇所の断面図である。
【図3】本発明の実施の形態における凹部や凸部の成形
を示すものであり、(a)は成形前の断面図、(b)は
成形後の断面図である。
【図4】本発明の実施の形態の一例を示すものであり、
(a)は一部の破断斜視図、(b)は(a)のA矢視
図、(c)は(a)のB矢視図である。
【図5】本発明の実施の形態の一例における下地導電層
を形成した状態を示すものであり、(a)は斜視図、
(b)は(a)のA−A線断面図である。
【図6】本発明の実施の形態の一例における導電体層を
形成した状態を示すものであり、(a)は斜視図、
(b)は(a)のA−A線断面図である。
【図7】本発明の実施の形態の一例における不要箇所の
下地導電層を除去した状態を示すものであり、(a)は
斜視図、(b)は(a)のA−A線断面図である。
【図8】本発明の実施の形態の一例におけるニッケルメ
ッキ層や金メッキ層を形成した状態を示すものであり、
(a)は斜視図、(b)は(a)のA−A線断面図であ
る。
【図9】本発明の実施の形態の一例における下地導電層
を形成する工程を示す概略図である。
【図10】下地導電層の上に導電体層を設けた基材の断
面図である。
【図11】本発明の実施の形態の一例を示すものであり
(a),(b),(c),(d)はそれぞれ断面図であ
る。
【図12】本発明の実施の形態の一例におけるソフトエ
ッチングの工程での断面図である。
【図13】本発明の実施の形態の一例での導電体層の電
気メッキの工程を示すものであり、(a),(b)はそ
れぞれ断面図である。
【図14】本発明の実施の形態の一例を示すものであ
り、(a),(b),(c)は各工程での斜視図であ
る。
【図15】(a)は図14(a)のA−A線断面図、
(b)は図14(b)のA−A線断面図、(c)は図1
4(c)のA−A線断面図である。
【図16】従来例を示すものであり、(a),(b),
(c),(d),(e)は各工程での斜視図である。
【図17】従来例を示すものであり、(a),(b),
(c),(d),(e)は各工程での断面図である。
【符号の説明】
1 基材 2 回路 3 凹部 4 凸部 5 導電体層 6 下地導電層 7 導体粒子 8 導体粒子供給源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 浩之 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 松山 純 大阪府門真市大字門真1048番地松下電工株 式会社内 Fターム(参考) 5E338 AA05 AA16 BB02 BB19 BB28 BB61 BB63 BB75 CC01 CD01 CD02 CD05 CD19 EE32

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 樹脂成形品を基材として形成され、表面
    に回路が形成される回路基板において、回路が形成され
    る部分の輪郭に沿って基材の表面に凹部と凸部の少なく
    とも一方が設けられて成ることを特徴とする回路基板。
  2. 【請求項2】 輪郭を形成する上記の凹部又は凸部の間
    において基材の表面に回路となる導電体層が形成されて
    成ることを特徴とする請求項1に記載の回路基板。
  3. 【請求項3】 上記の凹部又は凸部の側面には導電体層
    が形成されていないことを特徴とする請求項1又は2に
    記載の回路基板。
  4. 【請求項4】 基材の樹脂成形品を成形する際に、回路
    が形成される部分の輪郭に凹部が形成されて成ることを
    特徴とする請求項1乃至3のいずれかに記載の回路基
    板。
  5. 【請求項5】 基材の樹脂成形品を成形する際に、回路
    が形成される部分の輪郭に凸部が形成されて成ることを
    特徴とする請求項1乃至3のいずれかに記載の回路基
    板。
  6. 【請求項6】 基材の樹脂成形品を成形する際に、回路
    が形成される部分の輪郭に凹部と凸部がそれぞれ形成さ
    れて成ることを特徴とする請求項1乃至3のいずれかに
    記載の回路基板。
  7. 【請求項7】 上記の凸部は断面形状がくさび状に形成
    されていることを特徴とする請求項1,2,3,5,6
    のいずれかに記載の回路基板。
  8. 【請求項8】 上記の凹部は基材の表面の裏側に隠れる
    ように傾斜する側面を有して形成されていることを特徴
    とする請求項1,2,3,4,6のいずれかに記載の回
    路基板。
  9. 【請求項9】 基材の樹脂成形品を成形した後に、回路
    が形成される部分の輪郭に沿って基材の表面に凹部と凸
    部の少なくとも一方が設けられて成ることを特徴とする
    請求項1,2,3,7,8のいずれかに記載の回路基
    板。
  10. 【請求項10】 回路が形成される部分の輪郭に凹部と
    凸部の少なくとも一方が設けられた基材の表面に下地導
    電層を形成した後に、輪郭を形成する凹部又は凸部の間
    において下地導電層の上に回路となる導電体層が形成さ
    れて成ることとを特徴とする請求項1乃至9のいずれか
    に記載の回路基板。
  11. 【請求項11】 基材の表面に下地導電層を形成した後
    に、輪郭を形成する凹部又は凸部の間において下地導電
    層の上に電気メッキして回路となる導電体層を形成し、
    この後、回路とならない不要部分の下地導電層がソフト
    エッチングで除去されて成ることを特徴とする請求項1
    0に記載の回路基板。
  12. 【請求項12】 基材の表面に下地導電層を形成した
    後、凹部又は凸部の側面に付着する下地導電層がソフト
    エッチングで除去されて成ることを特徴とする請求項1
    0又は11に記載の回路基板。
  13. 【請求項13】 ソフトエッチングの際に基材には機械
    的振動が与えられていることを特徴とする請求項12に
    記載の回路基板。
  14. 【請求項14】 電気メッキがPRメッキで行なわれて
    回路となる導電体層が形成されて成ることを特徴とする
    請求項10乃至13のいずれかに記載の回路基板。
  15. 【請求項15】 基材の表面にスパッタリングあるいは
    真空蒸着で導体粒子を付着させることによって下地導電
    層を形成するにあたって、基材の表面と導体粒子供給源
    の表面が平行にならないように傾斜させて対向させた状
    態で、スパッタリングあるいは真空蒸着して下地導電層
    が形成されて成ることを特徴とする請求項10乃至14
    のいずれかに記載の回路基板。
  16. 【請求項16】 基材の表面に下地導電層を形成した後
    に、輪郭を形成する凹部又は凸部の間において下地導電
    層の上に無電解メッキして回路となる導電体層が形成さ
    れて成ることを特徴とする請求項10,15に記載の回
    路基板。
JP1710299A 1999-01-26 1999-01-26 回路基板 Pending JP2000216504A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1710299A JP2000216504A (ja) 1999-01-26 1999-01-26 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1710299A JP2000216504A (ja) 1999-01-26 1999-01-26 回路基板

Publications (1)

Publication Number Publication Date
JP2000216504A true JP2000216504A (ja) 2000-08-04

Family

ID=11934665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1710299A Pending JP2000216504A (ja) 1999-01-26 1999-01-26 回路基板

Country Status (1)

Country Link
JP (1) JP2000216504A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339460A (ja) * 2005-06-02 2006-12-14 Matsushita Electric Works Ltd コイル基板の製造方法
JP2009154345A (ja) * 2007-12-26 2009-07-16 Oshima Denki Seisakusho:Kk 成膜成形体およびその製造方法、製造装置
US20230102345A1 (en) * 2021-09-24 2023-03-30 Texas Instruments Incorporated Planar surfaces on substrates

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339460A (ja) * 2005-06-02 2006-12-14 Matsushita Electric Works Ltd コイル基板の製造方法
JP4631552B2 (ja) * 2005-06-02 2011-02-16 パナソニック電工株式会社 コイル基板の製造方法
JP2009154345A (ja) * 2007-12-26 2009-07-16 Oshima Denki Seisakusho:Kk 成膜成形体およびその製造方法、製造装置
US20230102345A1 (en) * 2021-09-24 2023-03-30 Texas Instruments Incorporated Planar surfaces on substrates
US11990399B2 (en) * 2021-09-24 2024-05-21 Texas Instruments Incorporated Device with dummy metallic traces

Similar Documents

Publication Publication Date Title
US5369881A (en) Method of forming circuit wiring pattern
JPH07193214A (ja) バイアホール及びその形成方法
JPH11509990A (ja) 電気回路の上に隆起した金属接点を作成する方法
JP2003519442A (ja) 電気接続素子を製造するための方法、設備および装置、電気接続素子ならびに半完成品
US5504992A (en) Fabrication process of wiring board
JP2000216504A (ja) 回路基板
TWI333808B (en) A method of manufacturing a film printed circuit board
US6668450B1 (en) Method for the production of an electrotechnical device
JP3442403B2 (ja) 電気絶縁性支持体上に金属導体路パターンを形成させる方法
US6060381A (en) Method of manufacturing an electronic part having an air-bridge interconnection
US6434818B2 (en) High-frequency circuit board and method of producing the same
KR20090119901A (ko) 도금된 필라 패키지의 형성
US7951301B2 (en) Method for producing a ceramic printed-circuit board
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
JPH04309287A (ja) 立体配線板の製造方法
JP2000216505A (ja) 回路基板及び回路基板の基材成形用金型
US20040060728A1 (en) Method for producing electroconductive structures
JP2000232016A (ja) 磁気印加装置及びその製造方法
JPH06334311A (ja) 回路体の製造方法
JPH0677629A (ja) プリント配線板の製造方法
JP2005501394A (ja) 導電構造を製造するための方法
JP3792068B2 (ja) プリント配線板の製造方法
JP2787247B2 (ja) 両面フィルムキャリアの製造方法
JPH07245465A (ja) 回路体の製造方法
US20050076499A1 (en) Method for producing an electrical conductor element

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051018