JP2000216345A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2000216345A JP2000216345A JP11018221A JP1822199A JP2000216345A JP 2000216345 A JP2000216345 A JP 2000216345A JP 11018221 A JP11018221 A JP 11018221A JP 1822199 A JP1822199 A JP 1822199A JP 2000216345 A JP2000216345 A JP 2000216345A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light
- semiconductor integrated
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】
【課題】 回路構成部の動作解析を困難にし、他人によ
る複製、模倣、情報の搾取、改ざんを防止し得る構成と
した半導体集積回路装置を提供すること。 【解決手段】 フォトセンサを含み、検出信号４（外部
よりの入射光が検出されたときは、ハイレベルの光検出
信号、外部よりの入射光が検出されないときは、ロウレ
ベルの光非検出信号）を出力する光検出回路１と、該光
検出回路１よりの出力信号に応じて、ＣＰＵ３へのクロ
ック信号５の供給・供給停止を制御するアンドゲートか
ら成る動作制御回路２とを含んで構成される。通常使用
時に於いては、光が照射された状態で使用される。した
がって、光検出回路１より、ハイレベルの光検出信号４
が出力され、クロック信号５がアンドゲートを介してＣ
ＰＵ３に供給され、通常動作が実行される。一方、第三
者による動作解析時に於いては、遮光状態で動作解析が
行われる。したがって、光検出回路１より、ロウレベル
の光非検出信号４が出力され、アンドゲートが閉じた状
態となるため、クロック信号５のＣＰＵ３への供給が停
止され、ＣＰＵ３は動作を停止する。
る複製、模倣、情報の搾取、改ざんを防止し得る構成と
した半導体集積回路装置を提供すること。 【解決手段】 フォトセンサを含み、検出信号４（外部
よりの入射光が検出されたときは、ハイレベルの光検出
信号、外部よりの入射光が検出されないときは、ロウレ
ベルの光非検出信号）を出力する光検出回路１と、該光
検出回路１よりの出力信号に応じて、ＣＰＵ３へのクロ
ック信号５の供給・供給停止を制御するアンドゲートか
ら成る動作制御回路２とを含んで構成される。通常使用
時に於いては、光が照射された状態で使用される。した
がって、光検出回路１より、ハイレベルの光検出信号４
が出力され、クロック信号５がアンドゲートを介してＣ
ＰＵ３に供給され、通常動作が実行される。一方、第三
者による動作解析時に於いては、遮光状態で動作解析が
行われる。したがって、光検出回路１より、ロウレベル
の光非検出信号４が出力され、アンドゲートが閉じた状
態となるため、クロック信号５のＣＰＵ３への供給が停
止され、ＣＰＵ３は動作を停止する。
Description
【０００１】
【発明の属する技術分野】本発明は、所定の回路機能を
実行する内部回路、又は所定の記憶情報を記憶した記憶
回路を有する半導体集積回路装置に関するものであり、
特に、その回路が第三者によって動作解析されることを
防止し、回路の模倣、複製、或いは、記憶情報の漏洩、
改ざんを防止した半導体集積回路装置に関するものであ
る。
実行する内部回路、又は所定の記憶情報を記憶した記憶
回路を有する半導体集積回路装置に関するものであり、
特に、その回路が第三者によって動作解析されることを
防止し、回路の模倣、複製、或いは、記憶情報の漏洩、
改ざんを防止した半導体集積回路装置に関するものであ
る。
【０００２】
【従来の技術】半導体集積回路装置に於いては、半導体
基板上に配置された多数の半導体素子を、α線、湿気、
応力、光などの外部雰囲気の影響から保護するために、
樹脂などで封止、遮光し、光や湿気混入による誤動作、
応力による特性変動を防止することが行われている。ま
た、回路構成部は、外部雰囲気から保護するために、酸
化シリコン膜等の保護膜で覆われている。
基板上に配置された多数の半導体素子を、α線、湿気、
応力、光などの外部雰囲気の影響から保護するために、
樹脂などで封止、遮光し、光や湿気混入による誤動作、
応力による特性変動を防止することが行われている。ま
た、回路構成部は、外部雰囲気から保護するために、酸
化シリコン膜等の保護膜で覆われている。
【０００３】
【発明が解決しようとする課題】半導体集積回路装置に
於ける回路構成部は開発に長時間を要したものや、独創
性に優れたものがあり、他人によって模倣、複製がなさ
れないようにしておくことが好ましいものがある。ま
た、半導体集積回路装置には記憶素子が内蔵され、重要
情報が記憶されており、その情報が漏洩、改ざんされな
いようにしておくことが好ましいものも存在する。
於ける回路構成部は開発に長時間を要したものや、独創
性に優れたものがあり、他人によって模倣、複製がなさ
れないようにしておくことが好ましいものがある。ま
た、半導体集積回路装置には記憶素子が内蔵され、重要
情報が記憶されており、その情報が漏洩、改ざんされな
いようにしておくことが好ましいものも存在する。
【０００４】通常、半導体集積回路装置は、樹脂等で封
止されており、外部からは、記憶回路の内容を動作解析
することは困難である。すなわち、マイコン等は、記憶
素子（ＲＯＭ、ＲＡＭ、フラッシュメモリ等）を内蔵し
ており、これらの記憶素子は、ＣＰＵを介してデータの
やり取りを行うため、これらの記憶素子の内容は、直
接、半導体集積回路装置の外部には出力されない。この
ため、半導体集積回路装置の樹脂を開封し、光による誤
動作を防ぐために、遮光状態として、装置を動作させ
て、記憶素子の情報を読み出す。
止されており、外部からは、記憶回路の内容を動作解析
することは困難である。すなわち、マイコン等は、記憶
素子（ＲＯＭ、ＲＡＭ、フラッシュメモリ等）を内蔵し
ており、これらの記憶素子は、ＣＰＵを介してデータの
やり取りを行うため、これらの記憶素子の内容は、直
接、半導体集積回路装置の外部には出力されない。この
ため、半導体集積回路装置の樹脂を開封し、光による誤
動作を防ぐために、遮光状態として、装置を動作させ
て、記憶素子の情報を読み出す。
【０００５】このように、半導体集積回路装置の樹脂の
開封を行えば、容易に記憶素子の情報を読み出すことが
できるため、他人による複製、模倣、情報の搾取、改ざ
んにつながる可能性が多いにあり得る。
開封を行えば、容易に記憶素子の情報を読み出すことが
できるため、他人による複製、模倣、情報の搾取、改ざ
んにつながる可能性が多いにあり得る。
【０００６】本発明は、上記従来の問題点を解決すべく
なされたものであり、回路構成部の動作解析を困難に
し、他人による複製、模倣、情報の搾取、改ざんを防止
し得る構成とした半導体集積回路装置を提供するもので
ある。
なされたものであり、回路構成部の動作解析を困難に
し、他人による複製、模倣、情報の搾取、改ざんを防止
し得る構成とした半導体集積回路装置を提供するもので
ある。
【０００７】
【課題を解決するための手段】請求項１に係る本発明の
半導体集積回路装置は、所定の回路機能を実行する内部
回路を有する半導体集積回路装置に於いて、入射光の有
無を検出して検出信号を出力する光検出回路と、該光検
出回路よりの光検出信号に応答して、上記内部回路を通
常動作状態に制御し、該光検出回路よりの光非検出信号
に応答して、上記内部回路を通常動作状態とは異なる動
作状態（動作停止状態、或いは、ＣＰＵ等の暴走状態）
に制御する動作制御回路とを備えて成ることを特徴とす
るものである。
半導体集積回路装置は、所定の回路機能を実行する内部
回路を有する半導体集積回路装置に於いて、入射光の有
無を検出して検出信号を出力する光検出回路と、該光検
出回路よりの光検出信号に応答して、上記内部回路を通
常動作状態に制御し、該光検出回路よりの光非検出信号
に応答して、上記内部回路を通常動作状態とは異なる動
作状態（動作停止状態、或いは、ＣＰＵ等の暴走状態）
に制御する動作制御回路とを備えて成ることを特徴とす
るものである。
【０００８】また、請求項２に係る本発明の半導体集積
回路装置は、所定の記憶情報を記憶した記憶回路を有す
る半導体集積回路装置に於いて、入射光の有無を検出し
て検出信号を出力する光検出回路と、該光検出回路より
の光非検出信号に応答して、上記記憶回路の記憶情報の
消去を指示する記憶情報消去信号を出力する制御回路と
を備えて成ることを特徴とするものである。
回路装置は、所定の記憶情報を記憶した記憶回路を有す
る半導体集積回路装置に於いて、入射光の有無を検出し
て検出信号を出力する光検出回路と、該光検出回路より
の光非検出信号に応答して、上記記憶回路の記憶情報の
消去を指示する記憶情報消去信号を出力する制御回路と
を備えて成ることを特徴とするものである。
【０００９】すなわち、半導体集積回路装置内に、入射
光の有無を検出して検出信号を出力する光検出回路を内
蔵させておき、該半導体集積回路装置を動作させるとき
は、光を照射した状態でないと動作しないようにシステ
ムを構成し、通常使用状態では、半導体集積回路装置に
光を当てて使用する。このために、本発明に係る半導体
集積回路装置に於いては、回路構成部を封止、遮光する
樹脂等のパッケージの一部に、光検出回路のセンサ部の
みに光が照射されるような窓部を形成しておき、該窓部
から入射する光を、光検出回路が検出できる構成とす
る。
光の有無を検出して検出信号を出力する光検出回路を内
蔵させておき、該半導体集積回路装置を動作させるとき
は、光を照射した状態でないと動作しないようにシステ
ムを構成し、通常使用状態では、半導体集積回路装置に
光を当てて使用する。このために、本発明に係る半導体
集積回路装置に於いては、回路構成部を封止、遮光する
樹脂等のパッケージの一部に、光検出回路のセンサ部の
みに光が照射されるような窓部を形成しておき、該窓部
から入射する光を、光検出回路が検出できる構成とす
る。
【００１０】一方、通常、回路構成を解析する場合は、
半導体集積回路装置の回路構成部を保護する樹脂等のパ
ッケージを開封し、光による誤動作を防止するため、半
導体集積回路装置を遮光状態にして動作解析を行うが、
この場合は、光検出回路より光非検出信号が出力され
て、内部回路が通常動作状態とは異なる動作状態となる
ため、動作解析ができず、記憶情報の読み出しも不可と
なるものである。また、光検出回路よりの光非検出信号
により、記憶回路の記憶情報の消去が実行されるため、
記憶情報の漏洩等が防止されるものである。
半導体集積回路装置の回路構成部を保護する樹脂等のパ
ッケージを開封し、光による誤動作を防止するため、半
導体集積回路装置を遮光状態にして動作解析を行うが、
この場合は、光検出回路より光非検出信号が出力され
て、内部回路が通常動作状態とは異なる動作状態となる
ため、動作解析ができず、記憶情報の読み出しも不可と
なるものである。また、光検出回路よりの光非検出信号
により、記憶回路の記憶情報の消去が実行されるため、
記憶情報の漏洩等が防止されるものである。
【００１１】このように、光検出回路を半導体集積回路
装置に内蔵させることにより、半導体集積回路装置に光
が照射されているか否かを検知し、それによって、通常
使用状態か否かを判定して、通常使用状態でないとき、
すなわち、第三者による動作解析時には、半導体集積回
路装置が、通常動作とは異なる動作（動作停止、記憶情
報の消去動作等）を行うように回路を構成することによ
り、半導体集積回路装置が動作解析されることを防止す
ることができ、模倣、記憶情報の漏洩等を防止すること
ができるものである。
装置に内蔵させることにより、半導体集積回路装置に光
が照射されているか否かを検知し、それによって、通常
使用状態か否かを判定して、通常使用状態でないとき、
すなわち、第三者による動作解析時には、半導体集積回
路装置が、通常動作とは異なる動作（動作停止、記憶情
報の消去動作等）を行うように回路を構成することによ
り、半導体集積回路装置が動作解析されることを防止す
ることができ、模倣、記憶情報の漏洩等を防止すること
ができるものである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００１３】図１は、本発明の一実施形態の構成を概念
的に示したブロック構成図である。
的に示したブロック構成図である。
【００１４】図に示すように、本実施形態の半導体集積
回路装置は、フォトセンサを含み、検出信号４（外部よ
りの入射光が検出されたときは、ハイレベルの光検出信
号、外部よりの入射光が検出されないときは、ロウレベ
ルの光非検出信号）を出力する光検出回路１と、該光検
出回路１よりの出力信号に応じて、ＣＰＵ３へのクロッ
ク信号５の供給・供給停止を制御するアンドゲートから
成る動作制御回路２とを含んで構成される。
回路装置は、フォトセンサを含み、検出信号４（外部よ
りの入射光が検出されたときは、ハイレベルの光検出信
号、外部よりの入射光が検出されないときは、ロウレベ
ルの光非検出信号）を出力する光検出回路１と、該光検
出回路１よりの出力信号に応じて、ＣＰＵ３へのクロッ
ク信号５の供給・供給停止を制御するアンドゲートから
成る動作制御回路２とを含んで構成される。
【００１５】通常使用時に於いては、光が照射された状
態で使用される。したがって、光検出回路１より、ハイ
レベルの光検出信号４が出力され、クロック信号５がア
ンドゲートを介してＣＰＵ３に供給され、通常動作が実
行される。一方、第三者による動作解析時に於いては、
上述のように、遮光状態で動作解析が行われる。したが
って、光検出回路１より、ロウレベルの光非検出信号４
が出力され、アンドゲートが閉じた状態となるため、ク
ロック信号５のＣＰＵ３への供給が停止され、ＣＰＵ３
は動作を停止する。
態で使用される。したがって、光検出回路１より、ハイ
レベルの光検出信号４が出力され、クロック信号５がア
ンドゲートを介してＣＰＵ３に供給され、通常動作が実
行される。一方、第三者による動作解析時に於いては、
上述のように、遮光状態で動作解析が行われる。したが
って、光検出回路１より、ロウレベルの光非検出信号４
が出力され、アンドゲートが閉じた状態となるため、ク
ロック信号５のＣＰＵ３への供給が停止され、ＣＰＵ３
は動作を停止する。
【００１６】図２は、本実施形態のパッケージ外観を示
す上面図である。図に示すように、光検出回路部８のフ
ォトセンサが設けられている領域に対応する、パッケー
ジ６の一部に開口部７が形成されているものである。こ
れにより、通常使用時に於いて、半導体集積回路装置に
対して入射される外部光は、該開口部７を介して、光検
出回路部８のフォトセンサに入射され、図１に示す光検
出回路１より、ハイレベルの光検出信号４が出力され
て、半導体集積回路装置は通常動作を実行するものであ
る。
す上面図である。図に示すように、光検出回路部８のフ
ォトセンサが設けられている領域に対応する、パッケー
ジ６の一部に開口部７が形成されているものである。こ
れにより、通常使用時に於いて、半導体集積回路装置に
対して入射される外部光は、該開口部７を介して、光検
出回路部８のフォトセンサに入射され、図１に示す光検
出回路１より、ハイレベルの光検出信号４が出力され
て、半導体集積回路装置は通常動作を実行するものであ
る。
【００１７】以下、上記光検出回路１の具体的構成につ
いて、図３を参照して、詳細に説明する。
いて、図３を参照して、詳細に説明する。
【００１８】図に於いて、９、１０及び１１は、それぞ
れ、ＮチャネルＭＯＳトランジスタ、１２はフォトセン
サ（フォトダイオード）、１４はオペアンプ、１９は切
り換えスイッチ、２１は定電流源であり、また、１５は
リセット信号、１８はセレクト信号である。かかる構成
の光検出回路は、例えば、ＣＭＯＳイメージセンサ形成
技術を使用することにより、容易に構成することができ
る。ＣＭＯＳイメージセンサは、通常のＣＭＯＳプロセ
スに、一部のＮチャネルＭＯＳトランジスタのスレッシ
ュホールド電圧を制御するためのマスクを一枚追加する
だけで構成できるので、半導体基板上に容易に光検出回
路を形成できるものである。なお、言うまでもないこと
ではあるが、光検出回路の構成は、図３に示すものに限
定されるものではなく、外部よりの入射光の有無を検出
して、所定の検出信号を出力できる構成のものであれ
ば、どのような構成のものであってもよいものである。
れ、ＮチャネルＭＯＳトランジスタ、１２はフォトセン
サ（フォトダイオード）、１４はオペアンプ、１９は切
り換えスイッチ、２１は定電流源であり、また、１５は
リセット信号、１８はセレクト信号である。かかる構成
の光検出回路は、例えば、ＣＭＯＳイメージセンサ形成
技術を使用することにより、容易に構成することができ
る。ＣＭＯＳイメージセンサは、通常のＣＭＯＳプロセ
スに、一部のＮチャネルＭＯＳトランジスタのスレッシ
ュホールド電圧を制御するためのマスクを一枚追加する
だけで構成できるので、半導体基板上に容易に光検出回
路を形成できるものである。なお、言うまでもないこと
ではあるが、光検出回路の構成は、図３に示すものに限
定されるものではなく、外部よりの入射光の有無を検出
して、所定の検出信号を出力できる構成のものであれ
ば、どのような構成のものであってもよいものである。
【００１９】図３に示すように、本実施形態に於ける光
検出回路は、フォトセンサ１２の初期状態を設定するた
めのＮチャネルＭＯＳトランジスタ９と、フォトセンサ
１２の出力が、そのゲートに接続されたＮチャネルＭＯ
Ｓトランジスタ１０と、複数のフォトセンサ１２を使用
する場合に、活性化するフォトセンサを選択するための
セレクト信号１８が、そのゲートに接続されたＮチャネ
ルＭＯＳトランジスタ１１と、定電流源２１と、ノード
１３のレベル変化を検知するオペアンプ１４とにより構
成される。なお、設けられるフォトセンサ１２が１個で
ある場合は、ＮチャネルＭＯＳトランジスタ１１及びセ
レクト信号１８は不要である。また、上述したように、
本実施形態の半導体集積回路装置は、図２に示すように
開口部７を設けたパッケージ６によりパッケージングさ
れており、開口部７から入射する外部光が、光検出回路
のフォトセンサ部１２に照射されるように、開口部７の
形成位置は設定されている。フォトセンサ部１２以外の
ＰＮ接合部は、パッケージにより遮光されている。
検出回路は、フォトセンサ１２の初期状態を設定するた
めのＮチャネルＭＯＳトランジスタ９と、フォトセンサ
１２の出力が、そのゲートに接続されたＮチャネルＭＯ
Ｓトランジスタ１０と、複数のフォトセンサ１２を使用
する場合に、活性化するフォトセンサを選択するための
セレクト信号１８が、そのゲートに接続されたＮチャネ
ルＭＯＳトランジスタ１１と、定電流源２１と、ノード
１３のレベル変化を検知するオペアンプ１４とにより構
成される。なお、設けられるフォトセンサ１２が１個で
ある場合は、ＮチャネルＭＯＳトランジスタ１１及びセ
レクト信号１８は不要である。また、上述したように、
本実施形態の半導体集積回路装置は、図２に示すように
開口部７を設けたパッケージ６によりパッケージングさ
れており、開口部７から入射する外部光が、光検出回路
のフォトセンサ部１２に照射されるように、開口部７の
形成位置は設定されている。フォトセンサ部１２以外の
ＰＮ接合部は、パッケージにより遮光されている。
【００２０】次に、図３に示す光検出回路の動作につい
て説明する。
て説明する。
【００２１】リセット信号１５をハイレベルにして、予
め、フォトセンサ１２の電位をハイレベルにする。次
に、リセット信号１５をハイレベルにした状態で、セレ
クト信号１８をハイレベルにして、切り換えスイッチ１
９をノード１７側に接続することにより、該ノード１７
を基準レベル（電源電圧Ｖｄｄ）に設定する。次いで、
切り換えスイッチ１９をノード１６側に接続した後、リ
セット信号１５をロウレベルにする。セレクト信号１８
で選択されたフォトセンサ１２に光が照射されている
と、励起された電子が発生し、該フォトセンサ１２の出
力電位（ＮチャネルＭＯＳトランジスタ１０のゲート電
位）が低下する。これによって、ＮチャネルＭＯＳトラ
ンジスタ１０のオン抵抗が増大して、ノード１３の電位
が低下する。一方、フォトセンサ１２に光が入射してい
ないときは、ノード１３の電位低下は生じない。これを
オペアンプ１４が検知して、検出信号２０を出力する。
なお、オペアンプ１４は、上記ノード１３の電位低下が
検知されたときは、ハイレベルの光検出信号を出力し、
一方、上記ノード１３の電位低下が検知されないとき
は、ロウレベルの光非検出信号を出力するように構成さ
れているものである。
め、フォトセンサ１２の電位をハイレベルにする。次
に、リセット信号１５をハイレベルにした状態で、セレ
クト信号１８をハイレベルにして、切り換えスイッチ１
９をノード１７側に接続することにより、該ノード１７
を基準レベル（電源電圧Ｖｄｄ）に設定する。次いで、
切り換えスイッチ１９をノード１６側に接続した後、リ
セット信号１５をロウレベルにする。セレクト信号１８
で選択されたフォトセンサ１２に光が照射されている
と、励起された電子が発生し、該フォトセンサ１２の出
力電位（ＮチャネルＭＯＳトランジスタ１０のゲート電
位）が低下する。これによって、ＮチャネルＭＯＳトラ
ンジスタ１０のオン抵抗が増大して、ノード１３の電位
が低下する。一方、フォトセンサ１２に光が入射してい
ないときは、ノード１３の電位低下は生じない。これを
オペアンプ１４が検知して、検出信号２０を出力する。
なお、オペアンプ１４は、上記ノード１３の電位低下が
検知されたときは、ハイレベルの光検出信号を出力し、
一方、上記ノード１３の電位低下が検知されないとき
は、ロウレベルの光非検出信号を出力するように構成さ
れているものである。
【００２２】上記実施形態に於いては、外部よりの光入
射がない場合に、ＣＰＵへのクロック信号の供給を停止
し、ＣＰＵを動作停止状態として、記憶回路の記憶情報
の読み出しを不可能にする構成としているが、動作停止
状態とする代わりに、ＣＰＵを暴走状態にする構成とす
ることによっても、同様に、動作解析を不可能とするこ
とができるものである。
射がない場合に、ＣＰＵへのクロック信号の供給を停止
し、ＣＰＵを動作停止状態として、記憶回路の記憶情報
の読み出しを不可能にする構成としているが、動作停止
状態とする代わりに、ＣＰＵを暴走状態にする構成とす
ることによっても、同様に、動作解析を不可能とするこ
とができるものである。
【００２３】また、ＣＰＵを動作停止状態等にする構成
に代えて、或いは、該構成と併用して、外部よりの光入
射が検知されなかったときには、内部の記憶回路（フラ
ッシュメモリ等）の強制消去を実行させる構成とするこ
とによっても、回路の模倣、記憶内容の漏洩等を防止す
ることができるものである。
に代えて、或いは、該構成と併用して、外部よりの光入
射が検知されなかったときには、内部の記憶回路（フラ
ッシュメモリ等）の強制消去を実行させる構成とするこ
とによっても、回路の模倣、記憶内容の漏洩等を防止す
ることができるものである。
【００２４】図４に、フラッシュメモリ内蔵１チップマ
イクロコンピュータに於いて、外部光の非検出時には、
上記ＣＰＵの動作停止と、フラッシュメモリの強制消去
とを共に実行させる構成とした場合の一構成例を示す。
イクロコンピュータに於いて、外部光の非検出時には、
上記ＣＰＵの動作停止と、フラッシュメモリの強制消去
とを共に実行させる構成とした場合の一構成例を示す。
【００２５】一般に、マイクロコンピュータでは、内蔵
しているメモリ（ＲＯＭ、ＲＡＭ、フラッシュメモリ）
の内容は、直接ＬＳＩの外部には出力されない。ＣＰＵ
を介してデータのやりとりが実行される。したがって、
光非検出信号に基づいて、ＣＰＵへのクロック信号の供
給を停止し、ＣＰＵの動作を停止させれば、内蔵される
メモリのデータを読み出すことは困難となる。また、フ
ラッシュメモリの消去動作機能を利用して、内蔵データ
を消去させれば、データの漏洩を防止することができる
ものである。
しているメモリ（ＲＯＭ、ＲＡＭ、フラッシュメモリ）
の内容は、直接ＬＳＩの外部には出力されない。ＣＰＵ
を介してデータのやりとりが実行される。したがって、
光非検出信号に基づいて、ＣＰＵへのクロック信号の供
給を停止し、ＣＰＵの動作を停止させれば、内蔵される
メモリのデータを読み出すことは困難となる。また、フ
ラッシュメモリの消去動作機能を利用して、内蔵データ
を消去させれば、データの漏洩を防止することができる
ものである。
【００２６】
【発明の効果】以上詳細に説明したように、本発明によ
れば、所定の回路機能を実行する内部回路、又は所定の
記憶情報を記憶した記憶回路を有する半導体集積回路装
置に於いて、その回路が第三者によって動作解析される
ことを防止することができ、回路の模倣、複製、或い
は、記憶情報の漏洩、改ざんを防止することが可能とな
るものである。
れば、所定の回路機能を実行する内部回路、又は所定の
記憶情報を記憶した記憶回路を有する半導体集積回路装
置に於いて、その回路が第三者によって動作解析される
ことを防止することができ、回路の模倣、複製、或い
は、記憶情報の漏洩、改ざんを防止することが可能とな
るものである。
【図１】本発明の一実施形態の構成を概念的に示したブ
ロック構成図である。
ロック構成図である。
【図２】同実施形態のパッケージ外観を示す上面図であ
る。
る。
【図３】同実施形態に於ける光検出回路の具体的構成を
示す回路構成図である。
示す回路構成図である。
【図４】本発明の他の実施形態であって、フラッシュメ
モリ内蔵１チップマイクロコンピュータに於いて、外部
光の非検出時には、上記ＣＰＵの動作停止と、フラッシ
ュメモリの強制消去とを共に実行させる構成とした場合
の一構成例を示すブロック構成図である。
モリ内蔵１チップマイクロコンピュータに於いて、外部
光の非検出時には、上記ＣＰＵの動作停止と、フラッシ
ュメモリの強制消去とを共に実行させる構成とした場合
の一構成例を示すブロック構成図である。
１ 光検出回路 ２ 動作制御回路 ３ ＣＰＵ ４ 検出信号 ５ クロック信号 ６ パッケージ ７ 開口部 ８ 光検出回路部
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G065 AA04 BA09 BA34 BA36 BA37 BC01 BC03 BC19 BC22 BC33 BC35 5B017 AA06 AA07 BA08 BB03 CA11 CA12 5B062 AA07 CC01 DD10 5F038 AV20 AZ07 BH03 BH07 DF04 DF05 DF20 DT12 DT13 DT18 EZ20
Claims (2)
- 【請求項１】 所定の回路機能を実行する内部回路を有
する半導体集積回路装置に於いて、 入射光の有無を検出して検出信号を出力する光検出回路
と、 該光検出回路よりの光検出信号に応答して、上記内部回
路を通常動作状態に制御し、該光検出回路よりの光非検
出信号に応答して、上記内部回路を通常動作状態とは異
なる動作状態に制御する動作制御回路とを備えて成るこ
とを特徴とする半導体集積回路装置。 - 【請求項２】 所定の記憶情報を記憶した記憶回路を有
する半導体集積回路装置に於いて、 入射光の有無を検出して検出信号を出力する光検出回路
と、 該光検出回路よりの光非検出信号に応答して、上記記憶
回路の記憶情報の消去を指示する記憶情報消去信号を出
力する制御回路とを備えて成ることを特徴とする半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01822199A JP3523102B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01822199A JP3523102B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216345A true JP2000216345A (ja) | 2000-08-04 |
| JP3523102B2 JP3523102B2 (ja) | 2004-04-26 |
Family
ID=11965600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01822199A Expired - Fee Related JP3523102B2 (ja) | 1999-01-27 | 1999-01-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3523102B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004206680A (ja) * | 2002-12-13 | 2004-07-22 | Renesas Technology Corp | 半導体集積回路及びｉｃカード |
| CN100388333C (zh) * | 2003-12-12 | 2008-05-14 | 精工爱普生株式会社 | 显示装置 |
-
1999
- 1999-01-27 JP JP01822199A patent/JP3523102B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004206680A (ja) * | 2002-12-13 | 2004-07-22 | Renesas Technology Corp | 半導体集積回路及びｉｃカード |
| US7042752B2 (en) | 2002-12-13 | 2006-05-09 | Renesas Technology Corp. | IC card system using photo-detectors for protection |
| US7295455B2 (en) | 2002-12-13 | 2007-11-13 | Renesas Technology Corp. | Semiconductor integrated circuit with photo-detecting elements for reverse-engineering protection |
| US7535744B2 (en) | 2002-12-13 | 2009-05-19 | Renesas Technology Corp. | Semiconductor integrated circuit and IC card system having internal information protection |
| JP4497874B2 (ja) * | 2002-12-13 | 2010-07-07 | 株式会社ルネサステクノロジ | 半導体集積回路及びｉｃカード |
| US8488360B2 (en) | 2002-12-13 | 2013-07-16 | Renesas Electronics Corporation | Semiconductor integrated circuit including a logic circuit module with a plurality of photodetectors |
| CN100388333C (zh) * | 2003-12-12 | 2008-05-14 | 精工爱普生株式会社 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3523102B2 (ja) | 2004-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100252563B1 (ko) | 집적회로칩 | |
| US8089285B2 (en) | Implementing tamper resistant integrated circuit chips | |
| US20090146068A1 (en) | Radiation dosimeter | |
| JP2002312742A (ja) | 操作および／または悪用から少なくともチップ装置を保護する回路装置および方法 | |
| US6782479B1 (en) | Apparatus and method for inhibiting analysis of a secure circuit | |
| US7969763B2 (en) | Detector circuit for detecting an external manipulation of an electrical circuit, circuit arrangement comprising a plurality of detector circuits, memory device and method for operating a detector circuit | |
| JP2004206680A (ja) | 半導体集積回路及びｉｃカード | |
| US4910707A (en) | EEPROM with protective circuit | |
| US6359338B1 (en) | Semiconductor apparatus with self-security function | |
| TWI736678B (zh) | 感測器電路以及感測器裝置 | |
| JP3920973B2 (ja) | 内部情報保護回路付きｉｃ | |
| EP1193601A3 (en) | Memory apparatus and memory access restricting method | |
| JP2000216345A (ja) | 半導体集積回路装置 | |
| RU2189082C2 (ru) | Схемное устройство с некоторым числом электронных схемных компонентов | |
| US6388574B1 (en) | Optical chassis intrusion detection with power on or off | |
| US7180071B2 (en) | Integrated circuit having radiation sensor arrangement | |
| KR100929348B1 (ko) | 비정상 동작을 감시하기 위한 반도체 장치 및 방법 | |
| US5941987A (en) | Reference cell for integrated circuit security | |
| TW512403B (en) | Semiconductor-chip with a light-sensitive element | |
| JP4741474B2 (ja) | 半導体回路の紫外線への露出を検出する方法及び装置 | |
| FR2604554A1 (fr) | Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement | |
| US6118709A (en) | Externally controlled power on reset device for non-volatile memory in integrated circuit form | |
| KR100572564B1 (ko) | 불휘발성 메모리장치의 오동작 방지회로 | |
| JP2005149438A (ja) | 半導体装置 | |
| JP2000099652A (ja) | 半導体記録メディアとこれを用いた記録再生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110220 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |