JP2000216157A - ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法 - Google Patents
ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法Info
- Publication number
- JP2000216157A JP2000216157A JP938099A JP938099A JP2000216157A JP 2000216157 A JP2000216157 A JP 2000216157A JP 938099 A JP938099 A JP 938099A JP 938099 A JP938099 A JP 938099A JP 2000216157 A JP2000216157 A JP 2000216157A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- layer
- insulating layer
- vapor deposition
- chemical vapor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 過研磨等で絶縁層に付いた傷内に導電層が形
成されると、これが導電線間の短絡の原因となってい
た。 【解決手段】 ＣＭＰ法では、第１金属線層及び絶縁層
を半導体基板上に形成し、絶縁層を研磨して表面を平坦
化し、この上にキャップ層を形成する。金属のインター
コネクトを形成する方法では、半導体基板及び第１金属
線の上に第１絶縁層を形成し、この上に第２絶縁層を形
成し、この表面を研磨し、この上にキャップ層を形成
し、第１絶縁層、第２絶縁層及びキャップ層を貫通して
第１金属線を露出させる開孔を形成し、キャップ層の上
に第２金属層を形成し、開孔を通じて第２金属線を第１
金属線と電気的に接続する。
成されると、これが導電線間の短絡の原因となってい
た。 【解決手段】 ＣＭＰ法では、第１金属線層及び絶縁層
を半導体基板上に形成し、絶縁層を研磨して表面を平坦
化し、この上にキャップ層を形成する。金属のインター
コネクトを形成する方法では、半導体基板及び第１金属
線の上に第１絶縁層を形成し、この上に第２絶縁層を形
成し、この表面を研磨し、この上にキャップ層を形成
し、第１絶縁層、第２絶縁層及びキャップ層を貫通して
第１金属線を露出させる開孔を形成し、キャップ層の上
に第２金属層を形成し、開孔を通じて第２金属線を第１
金属線と電気的に接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、金属のインター
コネクト(相互接続部)を形成する方法にかんするもので
ある。特に、この発明は、ケミカル・メカニカル・ポリ
シング（ＣＭＰ）法を用いて、層内絶縁層(ILD:inter-l
ayer dielectric layer)または金属層内絶縁層(IMD:int
er-metal dielectric layer)を平坦化する方法に関する
ものである。
コネクト(相互接続部)を形成する方法にかんするもので
ある。特に、この発明は、ケミカル・メカニカル・ポリ
シング（ＣＭＰ）法を用いて、層内絶縁層(ILD:inter-l
ayer dielectric layer)または金属層内絶縁層(IMD:int
er-metal dielectric layer)を平坦化する方法に関する
ものである。
【０００２】
【従来の技術】超大規模集積回路(VLSI)や超々大規模集
積回路(ULSI)のような半導体の製造では、一般的に、シ
リコンチップの異なる領域にある半導体素子を内部接続
(interconnect)するために、２つ以上の金属層が用いら
れている。通常、層内絶縁層(ＩＬＤ)あるいは金属層内
絶縁層(ＩＭＤ)が、異なる層間における金属線間の絶縁
材料として用いられている。従って、小型化に伴い、半
導体素子を形成するための設計ルール(design rule)が
より制限的になるにつれ、例えば、表面の平坦さといっ
たＩＬＤやＩＭＤの品質が重要になってきている。
積回路(ULSI)のような半導体の製造では、一般的に、シ
リコンチップの異なる領域にある半導体素子を内部接続
(interconnect)するために、２つ以上の金属層が用いら
れている。通常、層内絶縁層(ＩＬＤ)あるいは金属層内
絶縁層(ＩＭＤ)が、異なる層間における金属線間の絶縁
材料として用いられている。従って、小型化に伴い、半
導体素子を形成するための設計ルール(design rule)が
より制限的になるにつれ、例えば、表面の平坦さといっ
たＩＬＤやＩＭＤの品質が重要になってきている。
【０００３】一般的に、写真製版技術処理を用いた高密
度の素子を形成する際には、高度な表面の平坦さが重要
な要素である。現在の技術では、高度に平坦化された表
面のみが、高度に正確なパターンの転写を達成するため
に、表面の高度差によって光照射の間に発生する好まし
からざる回折を避けることができるのである。プレーナ
化技術は、スピンオングラス(spin-on-glass)法および
ケミカルメカニカルポリシング（ＣＭＰ:Chemical Mech
anical Polishing)法の２つの主要なグループに分類す
ることができる。しかしながら、半導体製造工程がサブ
ハーフミクロン(sub-half-micron)の段階に突入する
と、スピンオングラス法では、高品質な製造のために要
求される平坦さの度合いを提供することができない。こ
れに対し、ケミカルメカニカルポリシング法は、ＶＬＳ
ＩまたはＵＬＳＩの製造におけるプレーナ化を行うため
の主要な方法の１つになった。
度の素子を形成する際には、高度な表面の平坦さが重要
な要素である。現在の技術では、高度に平坦化された表
面のみが、高度に正確なパターンの転写を達成するため
に、表面の高度差によって光照射の間に発生する好まし
からざる回折を避けることができるのである。プレーナ
化技術は、スピンオングラス(spin-on-glass)法および
ケミカルメカニカルポリシング（ＣＭＰ:Chemical Mech
anical Polishing)法の２つの主要なグループに分類す
ることができる。しかしながら、半導体製造工程がサブ
ハーフミクロン(sub-half-micron)の段階に突入する
と、スピンオングラス法では、高品質な製造のために要
求される平坦さの度合いを提供することができない。こ
れに対し、ケミカルメカニカルポリシング法は、ＶＬＳ
ＩまたはＵＬＳＩの製造におけるプレーナ化を行うため
の主要な方法の１つになった。
【０００４】図１ないし図４は、従来のケミカルメカニ
カルポリシング法を用いて金属のインターコネクトを形
成する製造工程を段階的に示す断面図である。まず、図
１に示すように、層内絶縁層（ＩＬＤ）１２が上部に形
成された半導体基板１０を設ける。そして、例えば、ア
ルミ層またはポリシリコン層からなる導電線層１４をＩ
ＬＤ層１２の上に形成する。その後、絶縁層１６をＩＬ
Ｄ層１２および導電線層１４の上に成膜する。絶縁層１
６は、高密度プラズマ化学的気相成長法（ＨＤＰＣＶ
Ｄ）法によって成膜することが好ましい。導電線１４が
下にあるので、絶縁層１６は、その上面付近にピラミッ
ドのような断面構造１８を有する。その次の工程では、
絶縁層１６の上に金属層内絶縁層（ＩＭＤ）１９を形成
する。
カルポリシング法を用いて金属のインターコネクトを形
成する製造工程を段階的に示す断面図である。まず、図
１に示すように、層内絶縁層（ＩＬＤ）１２が上部に形
成された半導体基板１０を設ける。そして、例えば、ア
ルミ層またはポリシリコン層からなる導電線層１４をＩ
ＬＤ層１２の上に形成する。その後、絶縁層１６をＩＬ
Ｄ層１２および導電線層１４の上に成膜する。絶縁層１
６は、高密度プラズマ化学的気相成長法（ＨＤＰＣＶ
Ｄ）法によって成膜することが好ましい。導電線１４が
下にあるので、絶縁層１６は、その上面付近にピラミッ
ドのような断面構造１８を有する。その次の工程では、
絶縁層１６の上に金属層内絶縁層（ＩＭＤ）１９を形成
する。
【０００５】次に、図２に示すように、ケミカルメカニ
カルポリシング（ＣＭＰ）処理を行い、ＩＭＤ層１９を
研磨して平坦な上面を形成する。ＣＭＰ法では、ＩＭＤ
１９の表面を研磨しすぎたり、研磨剤により表面を傷つ
けたりすることが容易に生じるため、微細な傷がＩＭＤ
層１９の表面に生じる。このような微細な傷は、大きさ
や深さが様々である。図２に、そのような２つの微細な
傷２０ａ及び２０ｂを示す。
カルポリシング（ＣＭＰ）処理を行い、ＩＭＤ層１９を
研磨して平坦な上面を形成する。ＣＭＰ法では、ＩＭＤ
１９の表面を研磨しすぎたり、研磨剤により表面を傷つ
けたりすることが容易に生じるため、微細な傷がＩＭＤ
層１９の表面に生じる。このような微細な傷は、大きさ
や深さが様々である。図２に、そのような２つの微細な
傷２０ａ及び２０ｂを示す。
【０００６】次に、図３に示すように、絶縁層１６をパ
ターン化するために、一般的な写真製版処理とエッチン
グ処理が行われる。その結果、絶縁層１６およびＩＭＤ
層１９を貫通する孔部２２が形成される。孔部２２は、
導電線層１４の一部を露出させ、次の工程で通路として
機能する。次に、図４に示すように、ＩＭＤ層１９の上
部と孔部２２の内部に、金属層２６が形成される。その
後、金属層２６をパターン化するために写真製版処理と
エッチング処理が再び行われ、この結果、第２の金属線
２６が形成される。ＩＭＤ１９の表面に微細な傷（２０
ａ、２０ｂ）が存在するため、金属層は、傷の中にも成
膜され、好ましくない金属スクラッチ線２４ａ及び２４
ｂが形成される。
ターン化するために、一般的な写真製版処理とエッチン
グ処理が行われる。その結果、絶縁層１６およびＩＭＤ
層１９を貫通する孔部２２が形成される。孔部２２は、
導電線層１４の一部を露出させ、次の工程で通路として
機能する。次に、図４に示すように、ＩＭＤ層１９の上
部と孔部２２の内部に、金属層２６が形成される。その
後、金属層２６をパターン化するために写真製版処理と
エッチング処理が再び行われ、この結果、第２の金属線
２６が形成される。ＩＭＤ１９の表面に微細な傷（２０
ａ、２０ｂ）が存在するため、金属層は、傷の中にも成
膜され、好ましくない金属スクラッチ線２４ａ及び２４
ｂが形成される。
【０００７】
【発明が解決しようとする課題】金属スクラッチ線２４
ａおよび２４ｂは、多くの欠陥を生じさせる原因とな
る。図５は、従来の金属のインターコネクト構造を示す
上面図である。図５において、例えば、アルミニウム層
またはポリシリコン層からなる第１導電線３０が、半導
体基板（図示せず）上に形成される。次に、第２導電線
３２が、第１導電線３０の上に形成される。開孔通路３
３を通じて、第１導電線３０は第２導電線３２に接続さ
れる。第１導電線３０を形成するための表面が研磨され
すぎたり、傷つけられていると、図５に３４で示す金属
スクラッチ線が形成されてしまう。金属スクラッチ線
は、隣の第２導電線につながるブリッジのような構造を
形成し、結果的に短絡を引き起こす。以上より、ケミカ
ルメカニカルポリシング処理を改善する必要があるとい
える。
ａおよび２４ｂは、多くの欠陥を生じさせる原因とな
る。図５は、従来の金属のインターコネクト構造を示す
上面図である。図５において、例えば、アルミニウム層
またはポリシリコン層からなる第１導電線３０が、半導
体基板（図示せず）上に形成される。次に、第２導電線
３２が、第１導電線３０の上に形成される。開孔通路３
３を通じて、第１導電線３０は第２導電線３２に接続さ
れる。第１導電線３０を形成するための表面が研磨され
すぎたり、傷つけられていると、図５に３４で示す金属
スクラッチ線が形成されてしまう。金属スクラッチ線
は、隣の第２導電線につながるブリッジのような構造を
形成し、結果的に短絡を引き起こす。以上より、ケミカ
ルメカニカルポリシング処理を改善する必要があるとい
える。
【０００８】従って、この発明は、過研磨や研磨剤によ
る傷によって生じる微細な傷の形成を抑制することので
きる金属のインターコネクトを形成するためのケミカル
メカニカルポリシング処理を提供することを目的とする
ものである。
る傷によって生じる微細な傷の形成を抑制することので
きる金属のインターコネクトを形成するためのケミカル
メカニカルポリシング処理を提供することを目的とする
ものである。
【０００９】
【課題を解決するための手段】これらの目的及び他の有
利な点を達成するために、また、この発明の目的に関し
て、実施的に広く記載してあるように、この発明は、ケ
ミカルメカニカルポリシング（ＣＭＰ）処理を提供する
ものである。ＣＭＰ処理は、第１金属線が上に形成され
た半導体基板を設ける工程と、半導体基板及び第１金属
線の上に第１絶縁層を形成する工程とを含んでいる。第
１絶縁層は、高密度プラズマ化学的気相成長（ＨＤＰＣ
ＶＤ）法を用いて形成されるシリコンダイオキサイド
（二酸化ケイ素）層であってもよい。その後、第２絶縁
層が第１絶縁層の上に形成される。第２絶縁層は、プラ
ズマエンハンスド化学的気相成長（ＰＥＣＶＤ: Plasma
Enhanced Chemical Vapor Deposition）法によって形
成されるシリコンダイオキサイド層であってもよい。次
に、ケミカルメカニカルポリシング（ＣＭＰ）処理が行
われ、第２絶縁層の表面が研磨される。続いて、薄膜キ
ャップ層が、以下に記す方法のうちのいずれか１つの方
法により、第２絶縁層の上に形成される。 １．主な反応種としてシリカン(SiH4)を用いたプラズマ
エンハンスド化学的気相成長（ＰＥＣＶＤ）法により、
設計ルールに応じて、膜厚が１０００〜３０００Åのシ
リコンオキサイド層を形成する。 ２．主な反応種としてテトラエチルオルトシリケート
（オルトケイ酸テトラエチル：ＴＥＯＳ）を用いた化学
的気相成長（ＣＶＤ）法により、設計ルールに応じて、
膜厚が１０００〜３０００Åのシリコンダイオキサイド
を形成する。 ３．主な反応種としてシリカン(SiH4)を用いた化学的気
相成長（ＣＶＤ）法により、設計ルールに応じて、膜厚
が１００〜３０００Åのシリコンナイトライド（窒化ケ
イ素）層を形成する。 ４．シリコンジクロロハイドライド(SiH2Cl2)を主な反
応種として用いた化学的気相成長（ＣＶＤ）法により、
設計ルールに応じて、膜厚が１００〜３０００Åのシリ
コンナイトライド層を形成する。
利な点を達成するために、また、この発明の目的に関し
て、実施的に広く記載してあるように、この発明は、ケ
ミカルメカニカルポリシング（ＣＭＰ）処理を提供する
ものである。ＣＭＰ処理は、第１金属線が上に形成され
た半導体基板を設ける工程と、半導体基板及び第１金属
線の上に第１絶縁層を形成する工程とを含んでいる。第
１絶縁層は、高密度プラズマ化学的気相成長（ＨＤＰＣ
ＶＤ）法を用いて形成されるシリコンダイオキサイド
（二酸化ケイ素）層であってもよい。その後、第２絶縁
層が第１絶縁層の上に形成される。第２絶縁層は、プラ
ズマエンハンスド化学的気相成長（ＰＥＣＶＤ: Plasma
Enhanced Chemical Vapor Deposition）法によって形
成されるシリコンダイオキサイド層であってもよい。次
に、ケミカルメカニカルポリシング（ＣＭＰ）処理が行
われ、第２絶縁層の表面が研磨される。続いて、薄膜キ
ャップ層が、以下に記す方法のうちのいずれか１つの方
法により、第２絶縁層の上に形成される。 １．主な反応種としてシリカン(SiH4)を用いたプラズマ
エンハンスド化学的気相成長（ＰＥＣＶＤ）法により、
設計ルールに応じて、膜厚が１０００〜３０００Åのシ
リコンオキサイド層を形成する。 ２．主な反応種としてテトラエチルオルトシリケート
（オルトケイ酸テトラエチル：ＴＥＯＳ）を用いた化学
的気相成長（ＣＶＤ）法により、設計ルールに応じて、
膜厚が１０００〜３０００Åのシリコンダイオキサイド
を形成する。 ３．主な反応種としてシリカン(SiH4)を用いた化学的気
相成長（ＣＶＤ）法により、設計ルールに応じて、膜厚
が１００〜３０００Åのシリコンナイトライド（窒化ケ
イ素）層を形成する。 ４．シリコンジクロロハイドライド(SiH2Cl2)を主な反
応種として用いた化学的気相成長（ＣＶＤ）法により、
設計ルールに応じて、膜厚が１００〜３０００Åのシリ
コンナイトライド層を形成する。
【００１０】その後、第１絶縁体層、第２絶縁体層及び
キャップ層を貫通するように、開孔通路が形成され、孔
部は第１金属線を露出させる。最終的に、第２金属線が
キャップ層の上に形成されると共に開孔通路の内部を充
填し、第２金属線は、電気的に第１金属線と接続され
る。上述した従来の技術と、以下に述べる詳細な説明
は、共に例示的なものであり、特許請求の範囲に記載し
た発明の説明となることを意図したものである。
キャップ層を貫通するように、開孔通路が形成され、孔
部は第１金属線を露出させる。最終的に、第２金属線が
キャップ層の上に形成されると共に開孔通路の内部を充
填し、第２金属線は、電気的に第１金属線と接続され
る。上述した従来の技術と、以下に述べる詳細な説明
は、共に例示的なものであり、特許請求の範囲に記載し
た発明の説明となることを意図したものである。
【００１１】
【発明の実施の形態】以下、添付の図面を参照しつつ、
本発明のプレーナ法の好適な実施の形態について詳細に
説明する。図において、可能である場合には、同一ある
いは同様の部分には、同様の番号を用いる。この発明の
主な１つの特徴は、絶縁層をプレーナ化するためにケミ
カルメカニカルポリシング処理が適用された後に、絶縁
層の上にキャップ層を被覆することである。従って、よ
り高度な表面の平坦さを得ることができ、また、過研磨
や研磨材に引っかかれることによる微細な傷を排除する
ことができる。この結果、金属スクラッチ線の存在によ
る金属線間の短絡を抑制することができる。
本発明のプレーナ法の好適な実施の形態について詳細に
説明する。図において、可能である場合には、同一ある
いは同様の部分には、同様の番号を用いる。この発明の
主な１つの特徴は、絶縁層をプレーナ化するためにケミ
カルメカニカルポリシング処理が適用された後に、絶縁
層の上にキャップ層を被覆することである。従って、よ
り高度な表面の平坦さを得ることができ、また、過研磨
や研磨材に引っかかれることによる微細な傷を排除する
ことができる。この結果、金属スクラッチ線の存在によ
る金属線間の短絡を抑制することができる。
【００１２】一般的に、高密度プラズマ化学的気相成長
（ＨＤＰＣＶＤ）法は、２つの基本的な処理を合わせた
ものである。ＨＤＰＣＶＤ法は、化学的気相成長法と、
イオンの物理的な衝撃によって行われるエッチング処理
とを組み合わせたものである。高密度プラズマは、反応
ガスのイオン化をもたらす役割を担っており、その運動
エネルギおよび化学的なポテンシャルは、化学結合を破
壊し、半導体基板表面の分子と反応することを可能にす
る。従って、反応物質の層は、半導体基板上の空洞に堆
積して、これを充填する。
（ＨＤＰＣＶＤ）法は、２つの基本的な処理を合わせた
ものである。ＨＤＰＣＶＤ法は、化学的気相成長法と、
イオンの物理的な衝撃によって行われるエッチング処理
とを組み合わせたものである。高密度プラズマは、反応
ガスのイオン化をもたらす役割を担っており、その運動
エネルギおよび化学的なポテンシャルは、化学結合を破
壊し、半導体基板表面の分子と反応することを可能にす
る。従って、反応物質の層は、半導体基板上の空洞に堆
積して、これを充填する。
【００１３】一方、ＨＤＰＣＶＤ法におけるエッチング
処理は、アルゴンガスの供給量に依存している。アルゴ
ンの物理的な衝撃は、溝の角を切除して４５°に形成す
るほどのものである。反応的な成膜および物理的なエッ
チングを通じて、ＨＤＰＣＶＤは、ＩＭＤ層の微細な溝
の中へ物質を堆積させる制御が可能であり、それにも関
わらず、欠陥はほとんど形成されない。従って、ＨＤＰ
ＣＶＤは、特に、金属のインターコネクトを形成する処
理に用いることが適している。
処理は、アルゴンガスの供給量に依存している。アルゴ
ンの物理的な衝撃は、溝の角を切除して４５°に形成す
るほどのものである。反応的な成膜および物理的なエッ
チングを通じて、ＨＤＰＣＶＤは、ＩＭＤ層の微細な溝
の中へ物質を堆積させる制御が可能であり、それにも関
わらず、欠陥はほとんど形成されない。従って、ＨＤＰ
ＣＶＤは、特に、金属のインターコネクトを形成する処
理に用いることが適している。
【００１４】図６ないし図１０は、この発明の１つの好
適な実施の形態によるケミカルメカニカルポリシング処
理を用いて金属のインターコネクトを形成する製造工程
を段階的に示す断面図である。まず、図６に示すよう
に、半導体基板４０が用意される。次に、層内絶縁（Ｉ
ＬＤ）層４２が基板４０の上に形成される。続く工程で
は、例えば、アルミニウムやポリシリコン層からなる第
１金属線４４がＩＬＤ層４２の上に形成される。第１金
属線４４は、例えば、化学的気相成長法あるいは金属蒸
着法を用いることによって金属層を成膜することによっ
て形成される。
適な実施の形態によるケミカルメカニカルポリシング処
理を用いて金属のインターコネクトを形成する製造工程
を段階的に示す断面図である。まず、図６に示すよう
に、半導体基板４０が用意される。次に、層内絶縁（Ｉ
ＬＤ）層４２が基板４０の上に形成される。続く工程で
は、例えば、アルミニウムやポリシリコン層からなる第
１金属線４４がＩＬＤ層４２の上に形成される。第１金
属線４４は、例えば、化学的気相成長法あるいは金属蒸
着法を用いることによって金属層を成膜することによっ
て形成される。
【００１５】その後、金属層は、第１金属線にパターン
化される。次に、ＩＬＤ層４２及び第１金属線４４の上
に、絶縁層４６及び金属層内絶縁（ＩＭＤ）層５０が形
成される。絶縁層４６は、例えば、高密度プラズマ化学
的気相成長（ＨＤＰＣＶＤ）法を用いて、ＩＬＤ層４２
および第１金属線４４の上にシリコンダイオキサイドを
成膜することにより形成される。
化される。次に、ＩＬＤ層４２及び第１金属線４４の上
に、絶縁層４６及び金属層内絶縁（ＩＭＤ）層５０が形
成される。絶縁層４６は、例えば、高密度プラズマ化学
的気相成長（ＨＤＰＣＶＤ）法を用いて、ＩＬＤ層４２
および第１金属線４４の上にシリコンダイオキサイドを
成膜することにより形成される。
【００１６】第１金属線４４が存在することと、ＨＤＰ
ＣＶＤ成膜法の特徴とにより、高さが約１０ＫÅのピラ
ミッドのような断面構造４８が、各第１金属線４４の上
に形成される。ＩＭＤ層５０は、絶縁層４６の上に、例
えば、プラズマエンハンスド化学的気相成長（ＰＥＣＶ
Ｄ）法を用いることにより、シリコンダイオキサイドま
たはフッ素が注入されたシリコンオキサイド（ＦＳＧ）
を約２０ＫÅ成膜することによって、形成される。
ＣＶＤ成膜法の特徴とにより、高さが約１０ＫÅのピラ
ミッドのような断面構造４８が、各第１金属線４４の上
に形成される。ＩＭＤ層５０は、絶縁層４６の上に、例
えば、プラズマエンハンスド化学的気相成長（ＰＥＣＶ
Ｄ）法を用いることにより、シリコンダイオキサイドま
たはフッ素が注入されたシリコンオキサイド（ＦＳＧ）
を約２０ＫÅ成膜することによって、形成される。
【００１７】次に、図７に示すように、ＩＭＤ層５０の
表面をプレーナ化する。このプレーナ化は、例えば、ケ
ミカルメカニカルポリシング（ＣＭＰ）法を用いて研磨
により行うことが好ましい。ＣＭＰ処理は、ＩＭＤ層５
０の表面を過研磨したり、傷つけたりしやすいので、Ｉ
ＭＤ層５０の表面には、微細な傷が生じる。このような
微細な傷は、大きさや深さの異なるものであり、図７に
は、このような２つの傷５２ａ及び５２ｂを示す。
表面をプレーナ化する。このプレーナ化は、例えば、ケ
ミカルメカニカルポリシング（ＣＭＰ）法を用いて研磨
により行うことが好ましい。ＣＭＰ処理は、ＩＭＤ層５
０の表面を過研磨したり、傷つけたりしやすいので、Ｉ
ＭＤ層５０の表面には、微細な傷が生じる。このような
微細な傷は、大きさや深さの異なるものであり、図７に
は、このような２つの傷５２ａ及び５２ｂを示す。
【００１８】次に、図８に示すように、微細な傷５２ａ
及び５２ｂを覆い隠すように、キャップ層５４をＩＭＤ
層５０の上に形成する。それでも、絶縁層による傷５６
ａ及び５６ｂが形成される。キャップ層５４は、１００
０Åから３０００Åの膜厚を有することが好ましく、例
えば、シリコンダイオキサイド、ホスホシリケートガラ
ス（燐ケイ酸ガラス：ＰＳＧ: phosphosilicate glas
s）、または、シリコンリッチオキサイド（ＳＲＯ： si
licon-rich oxide)で作成することができる。さらに、
キャップ層５４の膜厚は、設計ルールに従って調整する
ことができる。キャップ層は、この発明の主な特徴を表
しており、様々な方法によって形成することが可能であ
る。その方法には、（１）シリカン(SiH4)を主反応種と
して用い、プラズマエンハンスド化学的気相成長（ＰＥ
ＣＶＤ）法によりシリコンオキサイド層を形成する方
法、または、（２）テトラエチルオルトシリケート（Ｔ
ＥＯＳ）を主反応種として用い、化学的気相成長（ＣＶ
Ｄ）法によりシリコンダイオキサイド層を形成する方
法、または、（３）シリカン(SiH4)を主反応種として用
い、化学的気相成長（ＣＶＤ）法によりシリコンナイト
ライド層を形成する方法、または、（４）シリコンジク
ロロハイドライド(SiH2Cl2)を主反応種として用い、化
学的気相成長（ＣＶＤ）法によりシリコンナイトライド
層を形成する方法が含まれる。
及び５２ｂを覆い隠すように、キャップ層５４をＩＭＤ
層５０の上に形成する。それでも、絶縁層による傷５６
ａ及び５６ｂが形成される。キャップ層５４は、１００
０Åから３０００Åの膜厚を有することが好ましく、例
えば、シリコンダイオキサイド、ホスホシリケートガラ
ス（燐ケイ酸ガラス：ＰＳＧ: phosphosilicate glas
s）、または、シリコンリッチオキサイド（ＳＲＯ： si
licon-rich oxide)で作成することができる。さらに、
キャップ層５４の膜厚は、設計ルールに従って調整する
ことができる。キャップ層は、この発明の主な特徴を表
しており、様々な方法によって形成することが可能であ
る。その方法には、（１）シリカン(SiH4)を主反応種と
して用い、プラズマエンハンスド化学的気相成長（ＰＥ
ＣＶＤ）法によりシリコンオキサイド層を形成する方
法、または、（２）テトラエチルオルトシリケート（Ｔ
ＥＯＳ）を主反応種として用い、化学的気相成長（ＣＶ
Ｄ）法によりシリコンダイオキサイド層を形成する方
法、または、（３）シリカン(SiH4)を主反応種として用
い、化学的気相成長（ＣＶＤ）法によりシリコンナイト
ライド層を形成する方法、または、（４）シリコンジク
ロロハイドライド(SiH2Cl2)を主反応種として用い、化
学的気相成長（ＣＶＤ）法によりシリコンナイトライド
層を形成する方法が含まれる。
【００１９】次に、図９に示すように、一般的な写真製
版技術およびエッチング処理が行われ、絶縁層４６、Ｉ
ＭＤ層５０及びキャップ層５４を貫通する孔部５８が形
成される。孔部５８は、第１金属線４４の一部を露出さ
せ、次の工程で通路として機能する。
版技術およびエッチング処理が行われ、絶縁層４６、Ｉ
ＭＤ層５０及びキャップ層５４を貫通する孔部５８が形
成される。孔部５８は、第１金属線４４の一部を露出さ
せ、次の工程で通路として機能する。
【００２０】次に、図１０に示すように、キャップ層の
上及び孔部５８の内部に、例えば、タングステンやその
他の導電性のある金属材料が成膜される。その後、写真
製版技術処理及びエッチング処理が再び行われ、金属層
がパターン化され、その結果第２金属線６０が形成され
る。このようにして、金属のインターコネクト構造が形
成される。
上及び孔部５８の内部に、例えば、タングステンやその
他の導電性のある金属材料が成膜される。その後、写真
製版技術処理及びエッチング処理が再び行われ、金属層
がパターン化され、その結果第２金属線６０が形成され
る。このようにして、金属のインターコネクト構造が形
成される。
【００２１】以上、金属のインターコネクトの製造にお
いて、この発明に係るケミカルメカニカルポリシング処
理を用いることの有利な点は、 １．過研磨や傷つけによって表面に生じる微細な傷を排
除し、より高品質に研磨された表面を得ることができ
る。 ２．この発明で用いるポリシング処理は、金属スクラッ
チ線の形成を防止することができるので、この結果、続
いて形成される金属線間において、短絡路が発生する可
能性を排除することができる。 いわゆる当業者にとって、この発明の範囲や精神から逸
脱することなく、改良例や変形例を作成することは自明
なことである。以下において、この発明は、特許請求の
範囲およびこれと等価な範囲に含まれる改良例や変形例
を含むように意図されているものである。
いて、この発明に係るケミカルメカニカルポリシング処
理を用いることの有利な点は、 １．過研磨や傷つけによって表面に生じる微細な傷を排
除し、より高品質に研磨された表面を得ることができ
る。 ２．この発明で用いるポリシング処理は、金属スクラッ
チ線の形成を防止することができるので、この結果、続
いて形成される金属線間において、短絡路が発生する可
能性を排除することができる。 いわゆる当業者にとって、この発明の範囲や精神から逸
脱することなく、改良例や変形例を作成することは自明
なことである。以下において、この発明は、特許請求の
範囲およびこれと等価な範囲に含まれる改良例や変形例
を含むように意図されているものである。
【図１】 従来のケミカルメカニカルポリシング処理に
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
【図２】 従来のケミカルメカニカルポリシング処理に
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
【図３】 従来のケミカルメカニカルポリシング処理に
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
【図４】 従来のケミカルメカニカルポリシング処理に
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
よる金属のインターコネクトの製造工程を段階的に示す
断面図である。
【図５】 従来の金属のインターコネクト構造を示す上
面図である。
面図である。
【図６】 この発明の１つの好適な実施の形態に係るケ
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
【図７】 この発明の１つの好適な実施の形態に係るケ
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
【図８】 この発明の１つの好適な実施の形態に係るケ
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
【図９】 この発明の１つの好適な実施の形態に係るケ
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
ミカルメカニカルポリシング処理による金属のインター
コネクトの製造工程を段階的に示す断面図である。
【図１０】 この発明の１つの好適な実施の形態に係る
ケミカルメカニカルポリシング処理による金属のインタ
ーコネクトの製造工程を段階的に示す断面図である。
ケミカルメカニカルポリシング処理による金属のインタ
ーコネクトの製造工程を段階的に示す断面図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH19 KK04 KK08 PP06 PP19 QQ37 QQ48 RR04 RR06 RR14 RR20 SS02 SS04 SS11 SS15 TT02 WW02 XX01 XX31 5F043 AA33 AA35 BB22 BB23 DD16 FF01 FF07 FF10 GG02 GG03 GG10
Claims (27)
- 【請求項１】 第１金属線層及び絶縁層を半導体基板上
に形成する工程と、 前記絶縁層を研磨して平坦な表面を形成する工程と、 薄膜キャップ層を前記絶縁層の上に形成する工程とを備
えるケミカルメカニカルポリシング処理。 - 【請求項２】 前記第１金属線層を形成する工程は、不
純物が注入されたポリシリコンを成膜する工程を含む請
求項１に記載の処理。 - 【請求項３】 前記絶縁層を形成する工程は、高密度プ
ラズマ化学的気相成長（ＨＤＰＣＶＤ）法を含む請求項
１に記載の処理。 - 【請求項４】 前記絶縁層を形成する工程は、プラズマ
エンハンスド化学的気相成長（ＰＥＣＶＤ）法を含む請
求項１に記載の処理。 - 【請求項５】 前記絶縁層を形成する工程は、シリコン
オキサイドを成膜する工程を含む請求項１に記載の処
理。 - 【請求項６】 前記絶縁層を研磨する工程は、ケミカル
メカニカルポリシング処理を含む請求項１に記載の処
理。 - 【請求項７】 前記キャップ層を形成する工程は、シリ
カン(SiH4)を主反応種とするプラズマエンハンスド化学
的気相成長（ＰＥＣＶＤ）法を用いてシリコンオキサイ
ド層を成膜する工程を含んでおり、該シリコンオキサイ
ド層は、膜厚が１０００−３０００Åであり、設計ルー
ルに応じて調整できる請求項１に記載の処理。 - 【請求項８】 前記キャップ層を形成する工程は、テト
ラエチルオルトシリケート（ＴＥＯＳ）を主反応種とす
る化学的気相成長（ＣＶＤ）法を用いてシリコンオキサ
イド層を成膜する工程を含んでおり、該シリコンオキサ
イド層は、膜厚が１０００−３０００Åであり、設計ル
ールに応じて調整できる請求項１に記載の処理。 - 【請求項９】 前記キャップ層を形成する工程は、シリ
カン(SiH4)を主反応種とする化学的気相成長（ＣＶＤ）
法を用いてシリコンナイトライド層を成膜する工程を含
んでおり、該シリコンナイトライド層は、膜厚が１００
−３０００Åであって、設計ルールに応じて調整できる
請求項１に記載の処理。 - 【請求項１０】 前記キャップ層を形成する工程は、シ
リコンジクロロハイドライド(SiH2Cl2)を主反応種とす
る化学的気相成長（ＣＶＤ）法を用いてシリコンナイト
ライドを成膜する工程を含んでおり、該シリコンナイト
ライドは、膜厚が１００−３０００Åであって、設計ル
ールに応じて調整できる請求項１に記載の処理。 - 【請求項１１】 前記キャップ層を形成する工程は、シ
リコンオキサイドを成膜する工程を含む請求項１に記載
の処理。 - 【請求項１２】 前記キャップ層を形成する工程は、ホ
スホシリケ−トガラス（ＰＳＧ）を成膜する工程を含む
請求項１に記載の処理。 - 【請求項１３】 前記キャップ層を形成する工程は、シ
リコンリッチオキサイド（ＳＲＯ）を成膜する工程を含
む請求項１に記載の処理。 - 【請求項１４】 第１金属線が上に形成された半導体基
板を設ける工程と、 前記半導体基板及び前記第１金属線の上に第１絶縁層を
形成する工程と、 前記第１絶縁層の上に第２絶縁層を形成する工程と、 前記第２絶縁層の表面を研磨する工程と、 前記第２絶縁層の上にキャップ層を形成する工程と、 前記第１絶縁層、前記第２絶縁層及び前記キャップ層を
貫通し、前記第１金属線を露出させる開孔通路を形成す
る工程と、 前記キャップ層の上に第２金属層を形成し、前記開孔通
路を通じて、該第２金属線を前記第１金属線と電気的に
接続する工程とを備える金属のインターコネクトを形成
する方法。 - 【請求項１５】 前記第１金属線を形成する工程は、不
純物が注入されたポリシリコンを成膜する工程を含む請
求項１４に記載の方法。 - 【請求項１６】 前記第１絶縁層を形成する工程は、高
密度プラズマ化学的気相成長（ＨＤＰＣＶＤ）法を含む
請求項１４に記載の方法。 - 【請求項１７】 前記第２絶縁層を形成する工程は、プ
ラズマエンハンスド化学的気相成長（ＰＥＣＶＤ）法を
含む請求項１４に記載の方法。 - 【請求項１８】 前記第１絶縁層を形成する工程は、シ
リコンダイオキサイドを成膜する工程を含む請求項１４
に記載の方法。 - 【請求項１９】 前記第２絶縁層を形成する工程は、シ
リコンダイオキサイドを形成する工程を含む請求項１４
に記載の方法。 - 【請求項２０】 前記絶縁層を研磨する工程は、ケミカ
ルメカニカルポリシング処理を含む請求項１４に記載の
方法。 - 【請求項２１】 前記キャップ層を形成する工程は、シ
ラン(SiH4)を主反応種とするプラズマエンハンスド化学
的気相成長（ＰＥＣＶＤ）法を用いてシリコンオキサイ
ド層を成膜する工程を含む請求項１４に記載の方法。 - 【請求項２２】 前記キャップ層を形成する工程は、テ
トラエチルオルトシリケート（ＴＥＯＳ）を主反応種と
する化学的気相成長（ＣＶＤ）法を用いてシリコンオキ
サイドを成膜する工程を含む請求項１４に記載の方法。 - 【請求項２３】 前記キャップ層を形成する工程は、シ
リカン(SiH4)を主反応種とする化学的気相成長（ＣＶ
Ｄ）法を用いてシリコンナイトライド層を成膜する工程
である請求項１４に記載の方法。 - 【請求項２４】 前記キャップ層を形成する工程は、シ
リコンジクロロハイドライド(SiH2Cl2)を主反応種とす
る化学的気相成長（ＣＶＤ）法を用いてシリコンナイト
ライドを成膜する工程を含む請求項１４に記載の方法。 - 【請求項２５】 前記キャップ層を形成する工程は、シ
リコンダイオキサイドを成膜する工程を含む請求項１４
に記載の方法。 - 【請求項２６】 前記キャップ層を形成する工程は、ホ
スホシリケートグラス（ＰＳＧ）を成膜する工程を含む
請求項１４に記載の方法。 - 【請求項２７】 前記キャップ層を形成する工程は、シ
リコンリッチオキサイド（ＳＲＯ）を成膜する工程を含
む請求項１４に記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP938099A JP2000216157A (ja) | 1999-01-18 | 1999-01-18 | ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP938099A JP2000216157A (ja) | 1999-01-18 | 1999-01-18 | ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000216157A true JP2000216157A (ja) | 2000-08-04 |
Family
ID=11718858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP938099A Pending JP2000216157A (ja) | 1999-01-18 | 1999-01-18 | ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000216157A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072238A (ja) * | 2003-08-25 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1999
- 1999-01-18 JP JP938099A patent/JP2000216157A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005072238A (ja) * | 2003-08-25 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335598B2 (en) | Chemical-mechanical polishing method | |
| US5716890A (en) | Structure and method for fabricating an interlayer insulating film | |
| US6437444B2 (en) | Interlayer dielectric with a composite dielectric stack | |
| US6063711A (en) | High selectivity etching stop layer for damascene process | |
| US6962869B1 (en) | SiOCH low k surface protection layer formation by CxHy gas plasma treatment | |
| US6074942A (en) | Method for forming a dual damascene contact and interconnect | |
| US7803713B2 (en) | Method for fabricating air gap for semiconductor device | |
| US6734097B2 (en) | Liner with poor step coverage to improve contact resistance in W contacts | |
| US6495448B1 (en) | Dual damascene process | |
| US20060211240A1 (en) | Method of enhancing adhesion between dielectric layers | |
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH05198572A (ja) | 半導体ウエハーをパッシベーション化する方法 | |
| US6465345B1 (en) | Prevention of inter-channel current leakage in semiconductors | |
| JP2001118928A (ja) | 集積回路の製造方法 | |
| JP2000216157A (ja) | ケミカルメカニカルポリシング処理およびこれを用いた金属のインタ―コネクトを形成する方法 | |
| US6274480B1 (en) | Method of Fabricating semiconductor device | |
| KR100688758B1 (ko) | 반도체 소자의 금속 배선용 갭필 형성 방법 | |
| US7273824B2 (en) | Semiconductor structure and fabrication therefor | |
| US5920791A (en) | Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices | |
| US7528464B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR100367499B1 (ko) | 반도체소자의제조방법 | |
| TW469543B (en) | Manufacture method of interconnect | |
| KR100763675B1 (ko) | 반도체 소자의 층간 절연막 평탄화 방법 | |
| TW413899B (en) | Manufacturing process of unlanded via | |
| JP4085446B2 (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20040511 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A601 | Written request for extension of time |
Effective date: 20040811 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
| A602 | Written permission of extension of time |
Effective date: 20040818 Free format text: JAPANESE INTERMEDIATE CODE: A602 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |