JP2000209874A - インバ―タの力率補正装置 - Google Patents
インバ―タの力率補正装置Info
- Publication number
- JP2000209874A JP2000209874A JP11264044A JP26404499A JP2000209874A JP 2000209874 A JP2000209874 A JP 2000209874A JP 11264044 A JP11264044 A JP 11264044A JP 26404499 A JP26404499 A JP 26404499A JP 2000209874 A JP2000209874 A JP 2000209874A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- output
- switch control
- power factor
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 アナログ力率補正ＩＣの代わりに力率補正機
能を行う回路をマイクロプロセッサの内部に追加して、
力率補正を簡単に行い得るインバータの力率補正装置を
提供する。 【解決手段】 商用交流電源１００と、商用交流電源１
００を整流する整流部と、該整流部の出力電圧を平滑化
する平滑用キャパシタ１２０と、前記整流部の出力を入
力して前記商用交流電源のゼロ点を検出し、それに応じ
て所定パルス幅を有するスイッチ制御信号を出力するマ
イクロプロセッサ３００と、該マイクロプロセッサ３０
０から出力されるスイッチ制御信号によりオン／オフさ
れるスイッチング素子Ｑ２と、前記平滑用キャパシタ１
２０の直流出力電圧を可変周波数及び可変電圧に変換す
るインバータ１３０と、を包含するインバータの力率補
正装置である。
能を行う回路をマイクロプロセッサの内部に追加して、
力率補正を簡単に行い得るインバータの力率補正装置を
提供する。 【解決手段】 商用交流電源１００と、商用交流電源１
００を整流する整流部と、該整流部の出力電圧を平滑化
する平滑用キャパシタ１２０と、前記整流部の出力を入
力して前記商用交流電源のゼロ点を検出し、それに応じ
て所定パルス幅を有するスイッチ制御信号を出力するマ
イクロプロセッサ３００と、該マイクロプロセッサ３０
０から出力されるスイッチ制御信号によりオン／オフさ
れるスイッチング素子Ｑ２と、前記平滑用キャパシタ１
２０の直流出力電圧を可変周波数及び可変電圧に変換す
るインバータ１３０と、を包含するインバータの力率補
正装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、インバータの力率
補正装置に係るもので、詳しくは、家電製品などで大容
量の平滑用キャパシタを使用して発生する力率を改善す
るために使用されている従来のアナログ形態の力率補正
ＩＣを使用することによる回路の複雑化、コストの増加
などの問題点を解決し得るインバータの力率補正装置に
関するものである。
補正装置に係るもので、詳しくは、家電製品などで大容
量の平滑用キャパシタを使用して発生する力率を改善す
るために使用されている従来のアナログ形態の力率補正
ＩＣを使用することによる回路の複雑化、コストの増加
などの問題点を解決し得るインバータの力率補正装置に
関するものである。
【０００２】
【従来の技術】最近、省エネルギー及び出力制御の容易
性の面から家電製品の多くの部分でインバータ装置が使
用され、例えば、インバータ駆動モータを適用した洗濯
機及び冷蔵庫なども開発されて発売されつつある。従来
のインバータ装置においては、図４に示したように、商
用交流電源１００と、該商用交流電源１００を整流する
ブリッジダイオード１１１と、前記整流された直流電圧
を平滑化する平滑用キャパシタ１２０及びチョークコイ
ル１１２と、前記平滑化された直流電圧をパルス幅変調
（Pulse Width Modulation）により可変周波数及び可変
電圧に変換するインバータ１３０と、該インバータ１３
０の制御により駆動されるモータ１４０と、を備えて構
成されていた。
性の面から家電製品の多くの部分でインバータ装置が使
用され、例えば、インバータ駆動モータを適用した洗濯
機及び冷蔵庫なども開発されて発売されつつある。従来
のインバータ装置においては、図４に示したように、商
用交流電源１００と、該商用交流電源１００を整流する
ブリッジダイオード１１１と、前記整流された直流電圧
を平滑化する平滑用キャパシタ１２０及びチョークコイ
ル１１２と、前記平滑化された直流電圧をパルス幅変調
（Pulse Width Modulation）により可変周波数及び可変
電圧に変換するインバータ１３０と、該インバータ１３
０の制御により駆動されるモータ１４０と、を備えて構
成されていた。
【０００３】この場合、インバータ装置の特徴上、先
ず、商用電源（大韓民国内では２２０Ｖ／６０Ｈｚ）を
直流に変換した後、スイッチング素子を利用して所望の
電圧及び周波数に変換させるべきであるが、このように
直流に変換させる過程で、ダイオードを経由して整流さ
れた直流電圧を平滑化（smoothing ）するためには大容
量のキャパシタが必要である。
ず、商用電源（大韓民国内では２２０Ｖ／６０Ｈｚ）を
直流に変換した後、スイッチング素子を利用して所望の
電圧及び周波数に変換させるべきであるが、このように
直流に変換させる過程で、ダイオードを経由して整流さ
れた直流電圧を平滑化（smoothing ）するためには大容
量のキャパシタが必要である。
【０００４】ところが、大容量のキャパシタを使用する
とシステムの力率が減少するので、それを防止するため
の方法の１例として、力率補正装置を適用したインバー
タ装置を使用していた。即ち、従来インバータ装置の入
力電圧及び電流の波形を示した図５に示したように、商
用交流電源１００の電流波形において、時間ｔはチョー
クコイル１１２及び平滑用キャパシタ１２０の時定数に
より決定され、通常、商用電源周期の１／５以下である
が、力率制御が理想的である場合（即ち、力率が１であ
るとき）、電流波形は電圧と同一位相を有し、商用電源
の最大電流振幅よりも小さいピーク電流を有するため、
ノイズ及び無効電力が減少するなどの効果がある。
とシステムの力率が減少するので、それを防止するため
の方法の１例として、力率補正装置を適用したインバー
タ装置を使用していた。即ち、従来インバータ装置の入
力電圧及び電流の波形を示した図５に示したように、商
用交流電源１００の電流波形において、時間ｔはチョー
クコイル１１２及び平滑用キャパシタ１２０の時定数に
より決定され、通常、商用電源周期の１／５以下である
が、力率制御が理想的である場合（即ち、力率が１であ
るとき）、電流波形は電圧と同一位相を有し、商用電源
の最大電流振幅よりも小さいピーク電流を有するため、
ノイズ及び無効電力が減少するなどの効果がある。
【０００５】このように理想的な力率制御を行うため
に、従来の力率補正装置を適用したインバータ装置にお
いては、図６及び図７に示したように、商用交流電源１
００と、該商用交流電源１００を整流するブリッジダイ
オード１１１と、前記整流された直流電圧を平滑化する
平滑用キャパシタ１２０及びチョークコイル２２０と、
前記平滑化された直流電圧をパルス幅変調（ＰＷＭ）に
より可変周波数及び可変電圧に変換するインバータ１３
０と、該インバータ１３０の制御により駆動されるモー
タ１４０と、を有するインバータ装置と；複数個の抵抗
Ｒ１〜Ｒ１３、複数個のダイオードＤ１、Ｄ２、複数個
のキャパシタＣ１〜Ｃ３、アナログ力率補正ＩＣ２１０
及びスイッチング素子Ｑ１を有する力率補正部２００
と；を包含して構成されていた。
に、従来の力率補正装置を適用したインバータ装置にお
いては、図６及び図７に示したように、商用交流電源１
００と、該商用交流電源１００を整流するブリッジダイ
オード１１１と、前記整流された直流電圧を平滑化する
平滑用キャパシタ１２０及びチョークコイル２２０と、
前記平滑化された直流電圧をパルス幅変調（ＰＷＭ）に
より可変周波数及び可変電圧に変換するインバータ１３
０と、該インバータ１３０の制御により駆動されるモー
タ１４０と、を有するインバータ装置と；複数個の抵抗
Ｒ１〜Ｒ１３、複数個のダイオードＤ１、Ｄ２、複数個
のキャパシタＣ１〜Ｃ３、アナログ力率補正ＩＣ２１０
及びスイッチング素子Ｑ１を有する力率補正部２００
と；を包含して構成されていた。
【０００６】以下、このように構成された従来の力率補
正装置を適用したインバータ装置の動作について説明す
る。先ず、印加された商用交流電源１００はブリッジダ
イオード１１１により直流電圧に整流された後、各抵抗
Ｒ１、Ｒ２により分圧されてアナログ力率補正ＩＣ２１
０の第３端子に入力される。
正装置を適用したインバータ装置の動作について説明す
る。先ず、印加された商用交流電源１００はブリッジダ
イオード１１１により直流電圧に整流された後、各抵抗
Ｒ１、Ｒ２により分圧されてアナログ力率補正ＩＣ２１
０の第３端子に入力される。
【０００７】また、チョークコイル２２０の両端の電圧
は前記アナログ力率補正ＩＣ２１０の第５端子（Ｉｄｅ
ｔ）に入力されて、比較器２１１で予め決定された電圧
レベルと比較される。一方、前記インバータ１３０の両
端の電圧は各抵抗Ｒ１１〜Ｒ１３により分圧され、該分
圧された電圧は前記アナログ力率補正ＩＣ２１０の第１
端子に入力されて、前記比較器２１９で予め決定された
電圧レベル２．５Ｖと比較される。
は前記アナログ力率補正ＩＣ２１０の第５端子（Ｉｄｅ
ｔ）に入力されて、比較器２１１で予め決定された電圧
レベルと比較される。一方、前記インバータ１３０の両
端の電圧は各抵抗Ｒ１１〜Ｒ１３により分圧され、該分
圧された電圧は前記アナログ力率補正ＩＣ２１０の第１
端子に入力されて、前記比較器２１９で予め決定された
電圧レベル２．５Ｖと比較される。
【０００８】更に、キャパシタＣ３により決定される電
圧は前記アナログ力率補正ＩＣ２１０の第４端子に入力
されて、比較器２１６でマルチプレクサ２１７の出力と
比較される。また、前記アナログ力率補正ＩＣ２１０
は、第８端子を介して入力電圧を受けて、力率制御の
際、入力電圧と入力電流との位相を一致させる。
圧は前記アナログ力率補正ＩＣ２１０の第４端子に入力
されて、比較器２１６でマルチプレクサ２１７の出力と
比較される。また、前記アナログ力率補正ＩＣ２１０
は、第８端子を介して入力電圧を受けて、力率制御の
際、入力電圧と入力電流との位相を一致させる。
【０００９】このように前記アナログ力率補正ＩＣ２１
０は、前記各入力端子を介して各信号を受けた後、図７
に示したようにセルフスタータ（ＳＥＬＦ−ＳＴＡＲＴ
ＥＲ）２１２、ＮＯＲゲート２１５、ＮＡＮＤゲート２
１３、２１４などを経由してスイッチＱ１を制御する制
御信号を第７端子を介して出力し、前記制御信号はスイ
ッチＱ１のゲートに印加されてスイッチング動作を行っ
て、入力電圧と入力電流との位相を一致させる。
０は、前記各入力端子を介して各信号を受けた後、図７
に示したようにセルフスタータ（ＳＥＬＦ−ＳＴＡＲＴ
ＥＲ）２１２、ＮＯＲゲート２１５、ＮＡＮＤゲート２
１３、２１４などを経由してスイッチＱ１を制御する制
御信号を第７端子を介して出力し、前記制御信号はスイ
ッチＱ１のゲートに印加されてスイッチング動作を行っ
て、入力電圧と入力電流との位相を一致させる。
【００１０】図８は、このように動作する従来の力率補
正装置の動作を示した波形図で、図８（Ａ）に示したよ
うに、前記ブリッジダイオード１１１の出力電圧はサイ
ン波の形態を有し、前記比較器２１６の各入力信号Ｖｍ
ｏ、Ｖｃｓにより、前記スイッチ制御信号は図８（Ｂ）
に示したようになる。即ち、前記スイッチＱ１は前記サ
イン波の低い部分ではデューティが大きくなり、サイン
波の高い部分ではデューティが小さくなる制御信号に従
ってスイッチング動作を行い、よって、全体的に入力電
流と入力電圧との位相を一致させる機能を有するように
なっていた。
正装置の動作を示した波形図で、図８（Ａ）に示したよ
うに、前記ブリッジダイオード１１１の出力電圧はサイ
ン波の形態を有し、前記比較器２１６の各入力信号Ｖｍ
ｏ、Ｖｃｓにより、前記スイッチ制御信号は図８（Ｂ）
に示したようになる。即ち、前記スイッチＱ１は前記サ
イン波の低い部分ではデューティが大きくなり、サイン
波の高い部分ではデューティが小さくなる制御信号に従
ってスイッチング動作を行い、よって、全体的に入力電
流と入力電圧との位相を一致させる機能を有するように
なっていた。
【００１１】
【発明が解決しようとする課題】然るに、このような従
来の力率補正装置を適用したインバータ装置において
は、図７に示したように部品の数が多くて回路が複雑に
なり、更に、チョークコイルには補助巻線が必要になる
ため製造費用が上昇するという不都合な点があった。
来の力率補正装置を適用したインバータ装置において
は、図７に示したように部品の数が多くて回路が複雑に
なり、更に、チョークコイルには補助巻線が必要になる
ため製造費用が上昇するという不都合な点があった。
【００１２】本発明は、このような従来の課題に鑑みて
なされたもので、従来のアナログ力率補正ＩＣの代わり
に力率補正機能を行う回路をマイクロプロセッサの内部
に追加して、力率補正を簡単に行い得るインバータの力
率補正装置を提供することを目的とする。
なされたもので、従来のアナログ力率補正ＩＣの代わり
に力率補正機能を行う回路をマイクロプロセッサの内部
に追加して、力率補正を簡単に行い得るインバータの力
率補正装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】このような目的を達成す
るため、本発明に係るインバータの力率補正装置におい
ては、商用交流電源を整流する整流部と、整流された商
用交流電源の入力を受けて負荷を駆動するインバータ
と、を有するインバータ装置において、前記整流部の出
力を受けて商用交流電源のゼロ点を検出した後、予め計
算して格納された前記整流部の出力であるアナログ波形
のデータを前記ゼロ点に同期させて所定パルス幅を有す
るスイッチ制御信号を出力するマイクロプロセッサと、
前記スイッチ制御信号によりオン／オフされるスイッチ
と、を備えて構成されている。
るため、本発明に係るインバータの力率補正装置におい
ては、商用交流電源を整流する整流部と、整流された商
用交流電源の入力を受けて負荷を駆動するインバータ
と、を有するインバータ装置において、前記整流部の出
力を受けて商用交流電源のゼロ点を検出した後、予め計
算して格納された前記整流部の出力であるアナログ波形
のデータを前記ゼロ点に同期させて所定パルス幅を有す
るスイッチ制御信号を出力するマイクロプロセッサと、
前記スイッチ制御信号によりオン／オフされるスイッチ
と、を備えて構成されている。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。本発明に係るインバータの
力率補正装置においては、図１に示したように、商用交
流電源１００と、ブリッジダイオード１１１及びチョー
クコイル１１２により構成されて前記商用交流電源を整
流する整流部と、該整流部の出力電圧を平滑化する平滑
用キャパシタ１２０と、前記整流部の出力を入力して商
用交流電源のゼロ点を検出し、それに応じた所定パルス
幅を有するスイッチ制御信号を出力するマイクロプロセ
ッサ３００と、該マイクロプロセッサ３００から出力さ
れるスイッチ制御信号によりオン／オフされるスイッチ
ング素子Ｑ２と、前記平滑用キャパシタ１２０の直流出
力電圧をパルス幅変調（ＰＷＭ）により可変周波数及び
可変電圧に変換するインバータ１３０と、該インバータ
１３０の制御により駆動されるモータ１４０と、を備え
て構成されている。
て、図面を用いて説明する。本発明に係るインバータの
力率補正装置においては、図１に示したように、商用交
流電源１００と、ブリッジダイオード１１１及びチョー
クコイル１１２により構成されて前記商用交流電源を整
流する整流部と、該整流部の出力電圧を平滑化する平滑
用キャパシタ１２０と、前記整流部の出力を入力して商
用交流電源のゼロ点を検出し、それに応じた所定パルス
幅を有するスイッチ制御信号を出力するマイクロプロセ
ッサ３００と、該マイクロプロセッサ３００から出力さ
れるスイッチ制御信号によりオン／オフされるスイッチ
ング素子Ｑ２と、前記平滑用キャパシタ１２０の直流出
力電圧をパルス幅変調（ＰＷＭ）により可変周波数及び
可変電圧に変換するインバータ１３０と、該インバータ
１３０の制御により駆動されるモータ１４０と、を備え
て構成されている。
【００１５】そして、前記マイクロプロセッサ３００に
おいては、図３に示したように、前記ブリッジダイオー
ド１１１を経由して入力される電圧のゼロ点を検出する
比較器３１０と、商用交流電源の周波数（通常５０Ｈｚ
または６０Ｈｚ）に従ってアナログサイン波の大きさを
ディジタル化した値を格納するＲＯＭ３４０と、前記マ
イクロプロセッサ３００内部の基準クロックに同期して
所定周期毎にインタラプト信号を出力するインタラプト
タイマー３２０と、前記比較器３１０の出力及び前記イ
ンタラプトタイマー３２０の出力により前記ＲＯＭ３４
０のアドレスを指定するスタックポインタ３３０と、前
記ＲＯＭ３４０から出力されるデータ中、上位値の入力
を受けてスイッチ制御信号のオフタイムを決定する上位
レジスタ３５０と、前記ＲＯＭ３４０から出力されるデ
ータ中、下位値の入力を受けてスイッチ制御信号のオン
タイムを決定する下位レジスタ３６０と、前記基準クロ
ックに同期して前記上位レジスタ３５０から決定したス
イッチ制御信号のオフタイム値を出力するオフタイマー
３７０と、前記基準クロックに同期して前記下位レジス
タ３６０から決定したスイッチ制御信号のオンタイム値
を出力するオンタイマー３８０と、前記オンタイマー３
８０またはオフタイマー３７０から出力される値に応じ
たスイッチ制御信号を出力するＲＳフリップフロップ３
９０と、を備えて構成されている。
おいては、図３に示したように、前記ブリッジダイオー
ド１１１を経由して入力される電圧のゼロ点を検出する
比較器３１０と、商用交流電源の周波数（通常５０Ｈｚ
または６０Ｈｚ）に従ってアナログサイン波の大きさを
ディジタル化した値を格納するＲＯＭ３４０と、前記マ
イクロプロセッサ３００内部の基準クロックに同期して
所定周期毎にインタラプト信号を出力するインタラプト
タイマー３２０と、前記比較器３１０の出力及び前記イ
ンタラプトタイマー３２０の出力により前記ＲＯＭ３４
０のアドレスを指定するスタックポインタ３３０と、前
記ＲＯＭ３４０から出力されるデータ中、上位値の入力
を受けてスイッチ制御信号のオフタイムを決定する上位
レジスタ３５０と、前記ＲＯＭ３４０から出力されるデ
ータ中、下位値の入力を受けてスイッチ制御信号のオン
タイムを決定する下位レジスタ３６０と、前記基準クロ
ックに同期して前記上位レジスタ３５０から決定したス
イッチ制御信号のオフタイム値を出力するオフタイマー
３７０と、前記基準クロックに同期して前記下位レジス
タ３６０から決定したスイッチ制御信号のオンタイム値
を出力するオンタイマー３８０と、前記オンタイマー３
８０またはオフタイマー３７０から出力される値に応じ
たスイッチ制御信号を出力するＲＳフリップフロップ３
９０と、を備えて構成されている。
【００１６】図２は、本発明に係るインバータの力率補
正装置の基本動作を示した波形図であって、図２（Ａ）
は商用交流電源を整流したブリッジダイオード１１１の
出力を示した波形図、図２（Ｂ）は前記図２（Ａ）のサ
イン波形からゼロ電圧を検出した波形図、図２（Ｃ）は
前記ゼロ点に同期して、ゼロ点近傍ではパルス幅が大き
くなり、入力電圧が大きくなるときはパルス幅が小さく
なるスイッチ制御信号を示した図で、前記スイッチ制御
信号は従来の力率補正装置のスイッチ制御信号と同様で
ある。
正装置の基本動作を示した波形図であって、図２（Ａ）
は商用交流電源を整流したブリッジダイオード１１１の
出力を示した波形図、図２（Ｂ）は前記図２（Ａ）のサ
イン波形からゼロ電圧を検出した波形図、図２（Ｃ）は
前記ゼロ点に同期して、ゼロ点近傍ではパルス幅が大き
くなり、入力電圧が大きくなるときはパルス幅が小さく
なるスイッチ制御信号を示した図で、前記スイッチ制御
信号は従来の力率補正装置のスイッチ制御信号と同様で
ある。
【００１７】以下、このように構成された本発明に係る
インバータの力率補正装置の動作に対し、図面に基づい
て説明する。先ず、図２（Ａ）に示したように、ブリッ
ジダイオード１１１の出力電圧がマイクロプロセッサ３
００内部の比較器３１０に入力されると、該比較器３１
０はゼロ電圧を検出し、前記マイクロプロセッサ３００
は内部の基準クロックによりゼロ点の検出間隔をカウン
トする。世界的に使用される商用交流電源の周波数は、
通常、５０Ｈｚ〜６０Ｈｚであるため、前記カウントし
た結果が５５Ｈｚ以上であると商用電源の周波数を６０
Ｈｚに認識し、また、５５Ｈｚ以下であると商用電源の
周波数を５０Ｈｚに認識する。
インバータの力率補正装置の動作に対し、図面に基づい
て説明する。先ず、図２（Ａ）に示したように、ブリッ
ジダイオード１１１の出力電圧がマイクロプロセッサ３
００内部の比較器３１０に入力されると、該比較器３１
０はゼロ電圧を検出し、前記マイクロプロセッサ３００
は内部の基準クロックによりゼロ点の検出間隔をカウン
トする。世界的に使用される商用交流電源の周波数は、
通常、５０Ｈｚ〜６０Ｈｚであるため、前記カウントし
た結果が５５Ｈｚ以上であると商用電源の周波数を６０
Ｈｚに認識し、また、５５Ｈｚ以下であると商用電源の
周波数を５０Ｈｚに認識する。
【００１８】なお、図２（Ｃ）のスイッチ制御信号は商
用電源の周波数によって予め計算されてＲＯＭ３４０に
格納され、ここで、該格納されたデータはアナログサイ
ン波の大きさをディジタル化したものである。次いで、
インタラプトタイマー３２０は基準クロックに同期して
所定周期毎にインタラプト信号をスタックポインタ３３
０に出力し、該スタックポインタ３３０は前記比較器３
１０の出力をクリア信号ＣＬＲとして、前記インタラプ
トタイマー３２０の出力をクロック信号ＣＬＫとして、
それぞれ入力されて、前記ＲＯＭ３４０のアドレスを指
定する信号を出力する。
用電源の周波数によって予め計算されてＲＯＭ３４０に
格納され、ここで、該格納されたデータはアナログサイ
ン波の大きさをディジタル化したものである。次いで、
インタラプトタイマー３２０は基準クロックに同期して
所定周期毎にインタラプト信号をスタックポインタ３３
０に出力し、該スタックポインタ３３０は前記比較器３
１０の出力をクリア信号ＣＬＲとして、前記インタラプ
トタイマー３２０の出力をクロック信号ＣＬＫとして、
それぞれ入力されて、前記ＲＯＭ３４０のアドレスを指
定する信号を出力する。
【００１９】次いで、前記ＲＯＭ３４０はアドレス指定
信号の入力を受けて該当アドレスのスイッチ制御信号を
出力し、該スイッチ制御信号は上位値及び下位値に分か
れてそれぞれ上位レジスタ３５０及び下位レジスタ３６
０に入力される。次いで、前記上位レジスタ３５０は前
記スイッチ制御信号の上位値の入力を受けてオフタイマ
ー３７０に出力し、前記下位レジスタ３６０は前記スイ
ッチ制御信号の下位値の入力を受けてオンタイマー３８
０に出力する。
信号の入力を受けて該当アドレスのスイッチ制御信号を
出力し、該スイッチ制御信号は上位値及び下位値に分か
れてそれぞれ上位レジスタ３５０及び下位レジスタ３６
０に入力される。次いで、前記上位レジスタ３５０は前
記スイッチ制御信号の上位値の入力を受けてオフタイマ
ー３７０に出力し、前記下位レジスタ３６０は前記スイ
ッチ制御信号の下位値の入力を受けてオンタイマー３８
０に出力する。
【００２０】次いで、前記オフタイマー３７０及びオン
タイマー３８０は、入力される上位値及び下位値に従っ
てスイッチ制御信号のオフタイム及びスイッチ制御信号
のオンタイムをそれぞれ決定した後、基準クロックに同
期してＲＳフリップフロップ３９０に出力し、該ＲＳフ
リップフロップ３９０は前記スイッチ制御信号を前記ス
イッチング素子Ｑ２のゲート端子に出力して、該スイッ
チング素子Ｑ２を駆動するようになっている。
タイマー３８０は、入力される上位値及び下位値に従っ
てスイッチ制御信号のオフタイム及びスイッチ制御信号
のオンタイムをそれぞれ決定した後、基準クロックに同
期してＲＳフリップフロップ３９０に出力し、該ＲＳフ
リップフロップ３９０は前記スイッチ制御信号を前記ス
イッチング素子Ｑ２のゲート端子に出力して、該スイッ
チング素子Ｑ２を駆動するようになっている。
【００２１】
【発明の効果】以上説明したように、本発明に係るイン
バータの力率補正装置においては、アナログ形態の力率
補正ＩＣを単一チップ化の容易なディジタル素子を使用
してマイクロプロセッサに一体化させるため、回路構成
が簡単で、部品の数が低下し、更に、チョークコイルに
補助巻線を追加しないため費用を低減し得るという効果
がある。
バータの力率補正装置においては、アナログ形態の力率
補正ＩＣを単一チップ化の容易なディジタル素子を使用
してマイクロプロセッサに一体化させるため、回路構成
が簡単で、部品の数が低下し、更に、チョークコイルに
補助巻線を追加しないため費用を低減し得るという効果
がある。
【図１】本発明に係るインバータの力率補正装置を示し
た回路図である。
た回路図である。
【図２】図１のマイクロプロセッサの入力／出力時の波
形を示した波形図である。
形を示した波形図である。
【図３】図１のマイクロプロセッサを示した回路図であ
る。
る。
【図４】従来のインバータ装置を示した回路図である。
【図５】図１の入力電圧及び入力電流の波形を示した波
形図である。
形図である。
【図６】従来の力率補正装置を適用したインバータ装置
を示した回路図である。
を示した回路図である。
【図７】図６のアナログ力率補正ＩＣを示した回路図で
ある。
ある。
【図８】図７のアナログ力率補正ＩＣの動作を示した波
形図である。
形図である。
１００…商用交流電源 １１１…ブリッジダイオード １１２…チョークコイル １２０…平滑用キャパシタ １３０…インバータ １４０…モータ ２１０…アナログ力率補正ＩＣ ２１７…マルチプレクサ ２１８…ＯＰアンプ ２１１、２１６、２１９、３１０…比較器 ３００…マイクロプロセッサ ３２０…インタラプトタイマー ３３０…スタックポインタ ３４０…ＲＯＭ ３５０、３６０…上、下位レジスタ ３７０…オフタイマー ３８０…オンタイマー ３９０…ＲＳフリップフロップ Ｒ２０〜Ｒ２３…抵抗
Claims (3)
- 【請求項１】 商用交流電源を整流する整流部と、整流
された商用交流電源の入力を受けて負荷を駆動するイン
バータと、を有するインバータ装置において、 前記整流部の出力を受けて商用交流電源のゼロ点を検出
した後、予め計算して格納された前記整流部の出力であ
るアナログ波形のデータを前記ゼロ点に同期させて所定
パルス幅を有するスイッチ制御信号を出力するマイクロ
プロセッサと、 前記スイッチ制御信号によりオン／オフされるスイッチ
と、を備えて構成されることを特徴とするインバータの
力率補正装置。 - 【請求項２】 前記マイクロプロセッサは、 整流された商用交流電源のゼロ点を検出する比較器と、 前記整流部の出力であるアナログ波形の大きさをディジ
タル化したデータを格納するＲＯＭと、 前記マイクロプロセッサの基準クロックに同期して所定
周期毎にインタラプト信号を出力するインタラプトタイ
マーと、 前記比較器の出力及び前記インタラプトタイマーの出力
により前記ＲＯＭのアドレスを指定するスタックポイン
タと、 前記ＲＯＭから出力されるデータ中、上位値の入力を受
けて前記スイッチ制御信号のオフタイムを決定する上位
レジスタと、 前記ＲＯＭから出力されるデータ中、下位値の入力を受
けて前記スイッチ制御信号のオンタイムを決定する下位
レジスタと、 前記基準クロックに同期して、前記上位レジスタにより
決定された前記スイッチ制御信号のオフタイム値を出力
するオフタイマーと、 前記基準クロックに同期して、前記下位レジスタにより
決定された前記スイッチ制御信号のオンタイム値を出力
するオンタイマーと、 前記オンタイマーまたはオフタイマーから出力される値
に従って前記スイッチ制御信号を出力するＲＳフリップ
フロップと、を備えて構成されることを特徴とする請求
項１に記載のインバータの力率補正装置。 - 【請求項３】 前記ＲＯＭは、商用交流電源の周波数に
従って前記整流部の出力であるアナログ波形の大きさを
ディジタル化したデータを格納することを特徴とする請
求項２に記載のインバータの力率補正装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR281/1999 | 1999-01-08 | ||
| KR1019990000281A KR100351140B1 (ko) | 1999-01-08 | 1999-01-08 | 인버터의 역률보정장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000209874A true JP2000209874A (ja) | 2000-07-28 |
| JP4430169B2 JP4430169B2 (ja) | 2010-03-10 |
Family
ID=19570853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26404499A Expired - Fee Related JP4430169B2 (ja) | 1999-01-08 | 1999-09-17 | インバータの力率補正装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4430169B2 (ja) |
| KR (1) | KR100351140B1 (ja) |
| CN (1) | CN1290250C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188737A (ja) * | 2010-03-09 | 2011-09-22 | Richard Landry Gray | 力率補償方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298124B2 (en) * | 2004-12-01 | 2007-11-20 | Semiconductor Components Industries, L.L.C. | PWM regulator with discontinuous mode and method therefor |
| DE102004025597B4 (de) * | 2004-05-25 | 2014-08-21 | Tridonic Gmbh & Co Kg | Verfahren und Schaltung zur Leistungsfaktorkorrektur (PFC) |
| KR101075222B1 (ko) * | 2004-10-29 | 2011-10-19 | 삼성전자주식회사 | 역률 보상 장치 및 방법 |
| EP1826896B1 (en) * | 2004-12-15 | 2019-06-19 | Fujitsu General Limited | Power supply apparatus |
| WO2007122530A1 (en) * | 2006-04-25 | 2007-11-01 | Philips Intellectual Property & Standards Gmbh | Power inverter control device for switching point determination |
| DE102009034349A1 (de) * | 2009-07-23 | 2011-02-03 | Tridonicatco Gmbh & Co. Kg | Verfahren und Schaltung zur Leistungsfaktor-Korrektur |
| KR101251477B1 (ko) * | 2012-12-13 | 2013-04-05 | 김영준 | 역률 개선을 포함한 전동기의 절전 구동회로 |
| CN103595268B (zh) * | 2013-11-26 | 2017-01-25 | 中国人民解放军重庆通信学院 | 变频器 |
| JP6265297B1 (ja) * | 2016-09-30 | 2018-01-24 | ダイキン工業株式会社 | 直接形電力変換器用の制御装置 |
-
1999
- 1999-01-08 KR KR1019990000281A patent/KR100351140B1/ko not_active IP Right Cessation
- 1999-09-17 JP JP26404499A patent/JP4430169B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-08 CN CNB001027891A patent/CN1290250C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011188737A (ja) * | 2010-03-09 | 2011-09-22 | Richard Landry Gray | 力率補償方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100351140B1 (ko) | 2002-09-09 |
| JP4430169B2 (ja) | 2010-03-10 |
| CN1290250C (zh) | 2006-12-13 |
| KR20000050417A (ko) | 2000-08-05 |
| CN1264215A (zh) | 2000-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0805548B1 (en) | Power factor correction circuit | |
| JP2000209874A (ja) | インバ―タの力率補正装置 | |
| JPH02266868A (ja) | 電源装置の制御方式 | |
| JP3578874B2 (ja) | 電源装置及び空気調和装置の電源装置 | |
| JPH10201248A (ja) | 電源装置 | |
| JP4558861B2 (ja) | インバータシステムの力率補正回路及びその方法 | |
| JPH08168255A (ja) | ディジタル式アクティブフィルタの制御装置 | |
| JPH09261963A (ja) | コンバータ回路 | |
| JP6522227B2 (ja) | コンバータ回路、インバータ回路および空気調和機の電力変換装置 | |
| JP4430168B2 (ja) | インバータシステムの力率補償回路及びその方法 | |
| JP4558862B2 (ja) | インバータシステムの駆動装置及び方法 | |
| KR100339546B1 (ko) | 인버터 시스템의 역률개선 및 팜 제어회로 | |
| JP4100259B2 (ja) | 炊飯器 | |
| KR100585686B1 (ko) | 인버터의 역률보정장치 및 방법 | |
| JP2001086737A (ja) | 電源装置 | |
| JP3799161B2 (ja) | 誘導加熱調理器 | |
| KR20010010414A (ko) | 인버터의 역률보정장치 및 방법 | |
| JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
| KR100619721B1 (ko) | 소프트 스타트 팜 구동회로의 구동방법 | |
| JP3721376B2 (ja) | 電源装置 | |
| JP2001231262A (ja) | 直流モータの制御装置 | |
| KR100585684B1 (ko) | 인버터 시스템의 전원전압 주파수에 따른 역률개선 및 팜 제어회로 | |
| JPH07170776A (ja) | インバータの主回路電荷放電方法 | |
| JP2003052174A (ja) | スイッチング電源装置 | |
| JPS598473Y2 (ja) | 周波数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090406 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091117 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |