JP2000208886A - Semiconductor device and its manufacture - Google Patents

Semiconductor device and its manufacture

Info

Publication number
JP2000208886A
JP2000208886A JP11009539A JP953999A JP2000208886A JP 2000208886 A JP2000208886 A JP 2000208886A JP 11009539 A JP11009539 A JP 11009539A JP 953999 A JP953999 A JP 953999A JP 2000208886 A JP2000208886 A JP 2000208886A
Authority
JP
Japan
Prior art keywords
wiring pattern
insulating layer
circuit board
magnetic shield
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11009539A
Other languages
Japanese (ja)
Inventor
Haruhiko Koizumi
晴彦 小泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11009539A priority Critical patent/JP2000208886A/en
Publication of JP2000208886A publication Critical patent/JP2000208886A/en
Pending legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which is economic and capable of preventing a magnetic field from concentrating, and provide a its manufacturing method. SOLUTION: A wiring pattern 2 is formed on a board 1. The wiring pattern 2 includes rectilinear parts as well as rounded parts and corner parts other than the rectangular part. An insulating layer 3 is formed on the rounded parts and corner parts of the wiring pattern 2 except on the rectilinear parts. A magnetic shielding layer 4 is formed on the insulating layer 3. That is, in this circuit board, the magnatic shielding layer 4 is formed on the rounded parts and corner parts of the wiring pattern 2 through the insulating layer 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板に半導体
素子を実装してなる半導体装置及びその製造方法に関す
る。
The present invention relates to a semiconductor device having a semiconductor element mounted on a circuit board and a method of manufacturing the same.

【0002】[0002]

【従来の技術】従来、所定の配線パターンを有する回路
基板においては、パターンの角部分で電磁界輻射が起こ
る。従来の回路基板では、この電磁界輻射のうち電界に
対する対策がなされている。具体的には、パターンの角
部分にR構造を採用している。
2. Description of the Related Art Conventionally, in a circuit board having a predetermined wiring pattern, electromagnetic field radiation occurs at a corner of the pattern. In a conventional circuit board, measures are taken against the electric field of the electromagnetic field radiation. Specifically, an R structure is adopted at a corner of the pattern.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上述し
た配線パターンの角部分にR構造を採用した回路基板に
おいては、電界に対する対策はなされてはいるが、磁界
に対する対策がなされていない。すなわち、R構造を採
用したとしても、そのR構造の部分に磁界が集中してし
まう。この磁気集中に起因する磁気誘導により、近傍の
ラインや素子に悪影響を及ぼすという問題がある。
However, in the above-mentioned circuit board employing the R structure in the corner portion of the wiring pattern, measures against electric fields are taken, but measures against magnetic fields are not taken. That is, even if the R structure is adopted, the magnetic field concentrates on the portion of the R structure. There is a problem that the magnetic induction caused by the magnetic concentration adversely affects nearby lines and elements.

【0004】この問題を解決するために、回路基板全面
に磁気シールド層を形成することが考えられるが、コス
ト的に問題がある。
To solve this problem, it is conceivable to form a magnetic shield layer on the entire surface of the circuit board, but there is a problem in cost.

【0005】本発明はかかる点に鑑みてなされたもので
あり、磁界の集中を防止でき、経済的な半導体装置及び
その製造方法を提供することを目的とする。
The present invention has been made in view of the above circumstances, and has as its object to provide an economical semiconductor device which can prevent concentration of a magnetic field and which is economical.

【0006】[0006]

【課題を解決するための手段】上記課題を解決するため
に、本発明は以下の手段を講じた。本発明は、配線パタ
ーンを有する回路基板上に半導体素子を搭載してなる半
導体装置であって、直線部を有する配線パターンを有す
る回路基板と、前記配線パターンの前記直線部以外の領
域上及びその近傍領域上に絶縁層を介して形成された磁
気シールド層と、前記配線パターン上に搭載された半導
体素子と、を具備することを特徴とする半導体装置を提
供する。
Means for Solving the Problems In order to solve the above problems, the present invention has taken the following means. The present invention is a semiconductor device in which a semiconductor element is mounted on a circuit board having a wiring pattern, the circuit board having a wiring pattern having a linear portion, and a region other than the linear portion of the wiring pattern and the same. There is provided a semiconductor device comprising: a magnetic shield layer formed on an adjacent region via an insulating layer; and a semiconductor element mounted on the wiring pattern.

【0007】この構成によれば、配線パターンの直線部
以外の領域(R部や角部)上に絶縁層を介して形成され
た磁気シールド層が設けられているので、磁気シールド
層が配線パターンのR部や角部への磁界の集中を緩和さ
せることができる。これにより、磁気誘導による近傍の
ラインや素子への悪影響を軽減させることができる。ま
た、磁気シールド層は、配線パターンのR部、角部、及
び配線パターンのR部近傍、角部近傍に形成するので、
経済的にも有利である。
According to this structure, since the magnetic shield layer formed via the insulating layer is provided on the region (R portion or corner) other than the linear portion of the wiring pattern, the magnetic shield layer is formed by the wiring pattern. The concentration of the magnetic field on the R portion and the corner portion can be reduced. As a result, it is possible to reduce adverse effects on lines and elements in the vicinity due to magnetic induction. Also, since the magnetic shield layer is formed near the R portion and the corner of the wiring pattern, and near the R portion and the corner of the wiring pattern,
It is economically advantageous.

【0008】本発明の半導体装置においては、磁気シー
ルド層は、Cu又はFeで構成されることが好ましい。
In the semiconductor device of the present invention, the magnetic shield layer is preferably made of Cu or Fe.

【0009】また、本発明は、配線パターンを有する回
路基板であって、直線部を有する配線パターンを有する
基板本体と、前記配線パターンの前記直線部以外の領域
上及びその近傍領域上に絶縁層を介して形成された磁気
シールド層と、を具備することを特徴とする回路基板を
提供する。
Further, the present invention provides a circuit board having a wiring pattern, wherein the substrate body has a wiring pattern having a linear portion, and an insulating layer is formed on a region other than the linear portion of the wiring pattern and on a region in the vicinity thereof. And a magnetic shield layer formed through the substrate.

【0010】また、本発明は、配線パターンを有する回
路基板上に半導体素子を搭載してなる半導体装置の製造
方法であって、回路基板上に直線部を有する配線パター
ンを形成する工程と、前記配線パターンの前記直線部以
外の領域上に絶縁層を形成する工程と、前記絶縁層上に
磁気シールド層を形成する工程と、半導体素子を前記回
路基板の前記配線パターン上に実装する工程と、を具備
ことを特徴とする半導体装置の製造方法を提供する。
The present invention also relates to a method of manufacturing a semiconductor device having a semiconductor element mounted on a circuit board having a wiring pattern, the method comprising: forming a wiring pattern having a linear portion on the circuit board; A step of forming an insulating layer on a region other than the linear portion of the wiring pattern, a step of forming a magnetic shield layer on the insulating layer, and a step of mounting a semiconductor element on the wiring pattern of the circuit board, A method of manufacturing a semiconductor device, comprising:

【0011】この方法によれば、磁界の集中を防止で
き、経済的な半導体装置を効率良く得ることができる。
According to this method, concentration of a magnetic field can be prevented, and an economical semiconductor device can be efficiently obtained.

【0012】[0012]

【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照して具体的に説明する。図1は、本
発明の一実施の形態に係る半導体装置の構成を示す図で
ある。図中1は回路基板の基板本体である基板を示す。
基板1上には、配線パターン2が形成されている。この
配線パターン2は、直線部及び直線部以外のR部や角部
を含む。
Embodiments of the present invention will be specifically described below with reference to the accompanying drawings. FIG. 1 is a diagram showing a configuration of a semiconductor device according to one embodiment of the present invention. In the figure, reference numeral 1 denotes a board which is a board body of the circuit board.
The wiring pattern 2 is formed on the substrate 1. The wiring pattern 2 includes a straight portion, an R portion and a corner other than the straight portion.

【0013】配線パターン2の直線部以外の領域、すな
わちR部や角部を含む領域には、絶縁層3が形成されて
いる。さらに、絶縁層3上には、磁気シールド層4が形
成されている。したがって、この回路基板においては、
配線パターン2のR部や角部上及びその近傍領域上に
は、絶縁層3を介して磁気シールド層4が形成された構
造を有する。
An insulating layer 3 is formed in a region other than the linear portion of the wiring pattern 2, that is, in a region including the R portion and the corner portion. Further, a magnetic shield layer 4 is formed on the insulating layer 3. Therefore, in this circuit board,
A magnetic shield layer 4 is formed on an R portion and a corner portion of the wiring pattern 2 and on a region in the vicinity thereof, with an insulating layer 3 interposed therebetween.

【0014】また、配線パターン2の素子搭載領域上に
は、図示しない半導体素子が実装されている。このよう
に本発明の半導体装置が構成されている。
A semiconductor element (not shown) is mounted on the element mounting area of the wiring pattern 2. Thus, the semiconductor device of the present invention is configured.

【0015】ここで、配線パターン2のR部、角部上に
形成された絶縁層3の材料としては、半導体製造分野に
おいて通常用いられる電気絶縁材料、例えば樹脂材料な
どが用いられる。また、絶縁層3は、フィルムであって
も良く、パターニングされた層であっても良い。
Here, as a material of the insulating layer 3 formed on the R portion and the corner portion of the wiring pattern 2, an electric insulating material generally used in the semiconductor manufacturing field, for example, a resin material is used. Further, the insulating layer 3 may be a film or a patterned layer.

【0016】磁気シールド層4の材料としては、磁気シ
ールド特性を有する材料、例えばCu、Fe、Ni、パ
ーマロイ、フェライトなどの金属材料及び複合磁気シー
ルド材料を用いることができる。また、磁気シールド層
の厚さは、集積回路に適用することなどを考慮すると、
0.1〜100μmであることが好ましい。特に、通常
の回路基板に適用する場合には、磁気シールド層4の厚
さは、70μm程度であることが好ましい。
As the material of the magnetic shield layer 4, a material having magnetic shield characteristics, for example, a metal material such as Cu, Fe, Ni, permalloy, or ferrite, or a composite magnetic shield material can be used. In addition, considering the thickness of the magnetic shield layer when applied to an integrated circuit, etc.,
Preferably it is 0.1 to 100 μm. In particular, when applied to a normal circuit board, the thickness of the magnetic shield layer 4 is preferably about 70 μm.

【0017】次に、本発明の半導体装置の製造方法につ
いて説明する。まず、Cu箔を有する基板1上に対し
て、フォトリソグラフィー及びエッチングによりパター
ニングを行ない、所定の配線パターン2を形成する。こ
の配線パターン2の直線部分以外の領域、すなわちR部
や角部に絶縁層3を形成する。この絶縁層3の形成は、
絶縁性フィルムを貼付する方法や樹脂材料をスクリーン
印刷する方法などにより行なうことができる。
Next, a method of manufacturing a semiconductor device according to the present invention will be described. First, patterning is performed on a substrate 1 having a Cu foil by photolithography and etching to form a predetermined wiring pattern 2. The insulating layer 3 is formed in a region other than the linear portion of the wiring pattern 2, that is, in an R portion or a corner portion. The formation of this insulating layer 3
It can be performed by a method of attaching an insulating film, a method of screen-printing a resin material, or the like.

【0018】次いで、絶縁層3上に磁気シールド層4を
形成する。磁気シールド層4の形成は、絶縁層3まで形
成した回路基板の絶縁層3以外の部分上にレジスト層を
形成し、絶縁層3上に磁気シールド材料を印刷や蒸着の
方法で被着する。磁気シールド層4の厚さは、被着方法
の条件を変えることにより調節することができる。
Next, a magnetic shield layer 4 is formed on the insulating layer 3. The magnetic shield layer 4 is formed by forming a resist layer on a portion other than the insulating layer 3 of the circuit board formed up to the insulating layer 3 and applying a magnetic shield material on the insulating layer 3 by printing or vapor deposition. The thickness of the magnetic shield layer 4 can be adjusted by changing the conditions of the deposition method.

【0019】次に、本発明の効果を明確にするために行
なった実施例について説明する。図2は、本発明の半導
体装置のパターン特性の測定方法(ESV法)を説明す
るための図であり、(a)は断面図であり、(b)は平
面図である。
Next, an embodiment performed to clarify the effects of the present invention will be described. 2A and 2B are diagrams for explaining a method for measuring pattern characteristics (ESV method) of a semiconductor device according to the present invention, wherein FIG. 2A is a cross-sectional view and FIG. 2B is a plan view.

【0020】図2(A)に示すように、アクリル基板1
0の一方の主面に角部を有する配線パターン2を形成
し、その角部を含む領域上に絶縁層3を介して磁気シー
ルド層4を形成し、アクリル基板10の他方の主面にグ
ランド層5を形成し、アクリル基板10及びグランド層
5を貫通する穴部9を形成した試料を測定装置に設置す
る。すなわち、配線パターン2と装置の50Ω終端部7
とを穴部9を介してリード線8で接続し、配線パターン
2と制御部6とを穴部9を介して接続する。
As shown in FIG. 2A, an acrylic substrate 1
0, a wiring pattern 2 having a corner is formed on one main surface, a magnetic shield layer 4 is formed on a region including the corner via an insulating layer 3, and a ground is formed on the other main surface of the acrylic substrate 10. The sample in which the layer 5 is formed and the hole 9 that penetrates the acrylic substrate 10 and the ground layer 5 is set in the measuring device. That is, the wiring pattern 2 and the 50Ω termination 7
Are connected by a lead wire 8 through the hole 9, and the wiring pattern 2 and the control unit 6 are connected through the hole 9.

【0021】このESV測定装置において、制御部6で
発生させたsin波を印加した場合(周波数2MHz、
電圧1V)、磁気シールド層4が厚さ70μmのCu箔
である場合には、僅かに磁界の漏れが観察されたが、ほ
ぼ磁界集中を抑えることができた。また、磁気シールド
層4が厚さ70μmのFe箔である場合には、ほぼ完全
に磁界集中を抑えることができた。
In this ESV measuring apparatus, when a sine wave generated by the control unit 6 is applied (frequency 2 MHz,
When the magnetic shield layer 4 was a 70-μm-thick Cu foil, a slight leakage of the magnetic field was observed, but the magnetic field concentration could be substantially suppressed. When the magnetic shield layer 4 was a 70 μm-thick Fe foil, the magnetic field concentration could be almost completely suppressed.

【0022】比較のために、絶縁層3及び磁気シールド
層4を設けない試料について、上記と同様のESV測定
をしたところ、角部近傍で磁界の集中が確認された。な
お、この磁界強度は、周波数が10倍になると、それに
伴い約10dB増大し、また検知された領域も広がっ
た。
For comparison, a sample without the insulating layer 3 and the magnetic shield layer 4 was subjected to the same ESV measurement as described above, and it was confirmed that the magnetic field was concentrated near the corners. Note that, when the frequency was increased by a factor of 10, the magnetic field intensity was increased by about 10 dB, and the detected area was widened.

【0023】このように、本発明によれば、配線パター
ンのR部、角部及びその近傍領域に絶縁層を介して磁気
シールド層を設けているので、磁気集中を防止して、近
傍のラインや素子への悪影響を及ぼすことを防止でき
る。
As described above, according to the present invention, since the magnetic shield layer is provided on the R portion, the corner portion, and the vicinity thereof of the wiring pattern via the insulating layer, magnetic concentration is prevented, and the vicinity of the line is prevented. And adverse effects on the element can be prevented.

【0024】なお、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。また、本
発明の構造は、高速クロックラインの角部や大電流パル
スラインなどに適用することができる。
The present invention is not limited to the above embodiment, but can be implemented with various modifications. Further, the structure of the present invention can be applied to a corner of a high-speed clock line, a high-current pulse line, or the like.

【0025】[0025]

【発明の効果】以上説明したように本発明の半導体装置
は、配線パターンの直線部以外の領域(R部や角部)上
に絶縁層を介して形成された磁気シールド層が設けられ
ているので、磁気シールド層が配線パターンのR部や角
部への磁界の集中を緩和させることができる。また、磁
気シールド層は、配線パターンのR部、角部に形成する
ので、経済的にも有利である。
As described above, in the semiconductor device of the present invention, the magnetic shield layer formed on the region (R portion or corner) other than the linear portion of the wiring pattern via the insulating layer is provided. Therefore, the magnetic shield layer can reduce the concentration of the magnetic field on the R portion or the corner of the wiring pattern. Further, since the magnetic shield layer is formed at the R and corner portions of the wiring pattern, it is economically advantageous.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態に係る半導体装置の構成
を示す図である。
FIG. 1 is a diagram showing a configuration of a semiconductor device according to one embodiment of the present invention.

【図2】上記半導体装置のパターン特性の測定方法を説
明するための図であり、(a)は断面図であり、(b)
は平面図である。
FIGS. 2A and 2B are diagrams for explaining a method for measuring pattern characteristics of the semiconductor device, wherein FIG. 2A is a cross-sectional view, and FIG.
Is a plan view.

【符号の説明】[Explanation of symbols]

1…基板、2…配線パターン、3…絶縁層、4…磁気シ
ールド層、5…グランド層、6…制御部、7…50Ω終
端部、8…リード線、9…穴部、10…アクリル基板。
DESCRIPTION OF SYMBOLS 1 ... Board, 2 ... Wiring pattern, 3 ... Insulating layer, 4 ... Magnetic shield layer, 5 ... Ground layer, 6 ... Control part, 7 ... 50 ohm termination part, 8 ... Lead wire, 9 ... Hole part, 10 ... Acrylic substrate .

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 配線パターンを有する回路基板上に半導
体素子を搭載してなる半導体装置であって、 直線部を有する配線パターンを有する回路基板と、 前記配線パターンの前記直線部以外の領域上及びその近
傍領域上に絶縁層を介して形成された磁気シールド層
と、 前記配線パターン上に搭載された半導体素子と、 を具備することを特徴とする半導体装置。
1. A semiconductor device having a semiconductor element mounted on a circuit board having a wiring pattern, the circuit board having a wiring pattern having a linear portion, and a circuit board having an area other than the linear portion of the wiring pattern. A semiconductor device comprising: a magnetic shield layer formed on an area adjacent to the magnetic shield layer via an insulating layer; and a semiconductor element mounted on the wiring pattern.
【請求項2】 前記磁気シールド層は、Cu又はFeで
構成されることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein said magnetic shield layer is made of Cu or Fe.
【請求項3】 配線パターンを有する回路基板であっ
て、 直線部を有する配線パターンを有する基板本体と、 前記配線パターンの前記直線部以外の領域上及びその近
傍領域上に絶縁層を介して形成された磁気シールド層
と、を具備することを特徴とする回路基板。
3. A circuit board having a wiring pattern, comprising: a substrate body having a wiring pattern having a linear portion; and an insulating layer formed on a region other than the linear portion of the wiring pattern and on a region in the vicinity thereof. And a magnetic shield layer formed on the circuit board.
【請求項4】 配線パターンを有する回路基板上に半導
体素子を搭載してなる半導体装置の製造方法であって、 回路基板上に直線部を有する配線パターンを形成する工
程と、 前記配線パターンの前記直線部以外の領域上及びその近
傍領域上に絶縁層を形成する工程と、 前記絶縁層上に磁気シールド層を形成する工程と、 半導体素子を前記回路基板の前記配線パターン上に実装
する工程と、を具備ことを特徴とする半導体装置の製造
方法。
4. A method for manufacturing a semiconductor device comprising a semiconductor element mounted on a circuit board having a wiring pattern, the method comprising: forming a wiring pattern having a linear portion on the circuit board; Forming an insulating layer on a region other than the linear portion and on a region in the vicinity thereof; forming a magnetic shield layer on the insulating layer; and mounting a semiconductor element on the wiring pattern of the circuit board. A method for manufacturing a semiconductor device, comprising:
JP11009539A 1999-01-18 1999-01-18 Semiconductor device and its manufacture Pending JP2000208886A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11009539A JP2000208886A (en) 1999-01-18 1999-01-18 Semiconductor device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11009539A JP2000208886A (en) 1999-01-18 1999-01-18 Semiconductor device and its manufacture

Publications (1)

Publication Number Publication Date
JP2000208886A true JP2000208886A (en) 2000-07-28

Family

ID=11723086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11009539A Pending JP2000208886A (en) 1999-01-18 1999-01-18 Semiconductor device and its manufacture

Country Status (1)

Country Link
JP (1) JP2000208886A (en)

Similar Documents

Publication Publication Date Title
US7142395B2 (en) Method for making noble metal conductive leads for suspension assemblies
JPWO2005096007A1 (en) Magnetic field sensor
KR20110057262A (en) Printed wiring board and method for manufacturing same
JP2007311396A (en) High frequency element module
JP2008147297A (en) Micropower converter
TWI400012B (en) Conformal reference planes in substrates
JP2003008154A (en) Printed wiring board, coaxial cable, and electronic device
JPH10303563A (en) Multilayered printed wiring board and its manufacture
JP2001004726A (en) Magnetic field sensor
JP2002184945A (en) Semiconductor device integrated with magnetic element
JPH05191056A (en) Printed wiring board
JP2000208886A (en) Semiconductor device and its manufacture
JP3042611B2 (en) Induct thin sensor
JP2534824B2 (en) Proximity switch
JP2010010550A (en) Mounting structure of electronic part
JP6899117B2 (en) Magnetic field sensor and bias method
JP2000223799A (en) Wiring board and its manufacture
JP3573352B2 (en) Multi-layer wiring TAB tape carrier
JP2799465B2 (en) Magnetic alloy layer coated circuit board
JPH0897036A (en) Electronic circuit board
JPH021920Y2 (en)
JP2006049496A (en) Printed wiring board
JPH05315468A (en) Structure of leadless chip carrier
JPH07273488A (en) Printed-wiring board with electromagnetic shield and manufacture thereof
JP2006319208A (en) Semiconductor device and its manufacturing process