【特許請求の範囲】
【請求項１】
島状半導体層の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記島状半導体層に導電性を付与する第３の不純物元素を添加し、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項２】
島状半導体層の上にゲート絶縁膜を形成し、
前記ゲート絶縁膜の上にゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記ゲート絶縁膜をエッチングすることで前記島状半導体層を露出させ、
前記露出した島状半導体層に導電性を付与する第３の不純物元素を添加し、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項３】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記島状半導体層に導電性を付与する第３の不純物元素を添加し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項４】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記ゲート絶縁膜をエッチングすることで前記島状半導体層を露出させ、
前記露出した島状半導体層に導電性を付与する第３の不純物元素を添加し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項５】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記島状半導体層に導電性を付与する第３の不純物元素を添加し、
前記レジストパターンを除去し、
前記ゲート電極を覆って窒化シリコン膜を形成し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項６】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極の側壁にサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記ゲート絶縁膜をエッチングすることで前記島状半導体層を露出させ、
前記露出した島状半導体層に導電性を付与する第３の不純物元素を添加し、
前記レジストパターンを除去し、
前記ゲート電極を覆って窒化シリコン膜を形成し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項７】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介して上にゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極を覆って窒化シリコン膜を形成し、
前記ゲート電極の側壁に前記窒化シリコン膜を介してサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記島状半導体層に導電性を付与する第３の不純物元素を添加し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項８】
非晶質半導体膜を結晶化を助長する触媒元素を用いて結晶化し、
前記結晶化した半導体膜をパターニングして島状半導体層を形成し、
前記島状半導体層の上にゲート絶縁膜を形成し、
前記島状半導体層のチャネル形成領域となる部分の上に前記ゲート絶縁膜を介してゲート電極を形成し、
前記ゲート電極をマスクとして、前記島状半導体層に導電性を付与する第１の不純物元素を添加し、
前記ゲート電極を覆って窒化シリコン膜を形成し、
前記ゲート電極の側壁に前記窒化シリコン膜を介してサイドウォールを形成し、
前記ゲート電極及び前記サイドウォールをマスクとして、前記島状半導体層に導電性を付与する第２の不純物元素を添加し、
前記サイドウォールの外側に突出している前記島状半導体層の一部と、前記ゲート電極と、前記サイドウォールと、を覆ってレジストパターンを形成し、
前記レジストパターンをマスクとして、前記ゲート絶縁膜をエッチングすることで前記島状半導体層を露出させ、
前記露出した島状半導体層に導電性を付与する第３の不純物元素を添加し、
熱処理により、前記チャネル形成領域から前記第３の不純物元素が添加された領域の方向へ前記触媒元素を移動させ、
且つ、前記第１乃至第３の不純物元素は、同一であることを特徴とする半導体装置の作製方法。
【請求項９】
請求項３乃至請求項８のいずれか一において、
前記第３の不純物元素が添加された領域には、前記島状半導体層の結晶化に用いた触媒元素が１×１０１７〜１×１０２０ａｔｏｍｓ／ｃｍ３の濃度で存在することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項３乃至請求項９のいずれか一において、
前記触媒元素は、Ｎｉ、Ｇｅ、Ｃｏ、Ｆｅ、Ｐｄ、Ｓｎ、Ｐｂ、Ｐｔ、Ｃｕ、ＡｕまたはＳｉから選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか一において、
前記サイドウォールは導電性を有する材料で形成されることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項１０のいずれか一において、
前記サイドウォールはシリコンを主成分とする材料で形成されることを特徴とする半導体装置の作製方法。
【請求項１３】
島状半導体層と、
前記島状半導体層の上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁に形成されたサイドウォールと、を有する薄膜トランジスタを備えた半導体装置であって、
前記島状半導体層は、チャネル形成領域、複数の低濃度不純物領域、高濃度不純物領域の順に隣接して並んだ構造を有し、
前記複数の低濃度不純物領域は、前記チャネル形成領域から前記高濃度不純物領域へ向かうに従い領域毎に不純物濃度が段階的に高くなっており、
前記低濃度不純物領域のうち、最も低濃度の不純物領域は、前記ゲート絶縁膜を介して前記サイドウォールと重なっており、
前記チャネル形成領域及び前記最も低濃度の不純物領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なっており、
前記複数の低濃度不純物領域には、導電性を付与する同一の不純物元素が含まれていることを特徴とする半導体装置。
【請求項１４】
島状半導体層と、
前記島状半導体層の上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁に形成されたサイドウォールと、を有する薄膜トランジスタを備えた半導体装置であって、
前記島状半導体層は、チャネル形成領域、第１の低濃度不純物領域、第２の低濃度不純物濃度、高濃度不純物領域の順に隣接して並んだ構造を有し、
前記第１の低濃度不純物領域は、前記ゲート絶縁膜を介して前記サイドウォールと重なっており、
前記チャネル形成領域及び前記第１の低濃度不純物領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なっており、
前記第１の低濃度不純物領域、前記第２の低濃度不純物領域及び前記高濃度不純物領域には、導電性を付与する同一の不純物元素が含まれ、
前記第２の低濃度不純物領域は、前記第１の低濃度不純物領域よりも前記不純物元素の濃度が高いことを特徴とする半導体装置。
【請求項１５】
島状半導体層と、
前記島状半導体層の上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側壁に形成されたサイドウォールと、を有する薄膜トランジスタを備えた半導体装置であって、
前記島状半導体層は、一対の不純物領域と、前記一対の不純物領域に隣接して挟まれたチャネル形成領域と、を有し、
前記不純物領域は、前記チャネル形成領域から離れる方向に、第１の低濃度不純物領域、第２の低濃度不純物領域、高濃度不純物領域の順に隣接して並んだ構造を有し、
前記第１の低濃度不純物領域は、前記ゲート絶縁膜を介して前記サイドウォールと重なっており、
前記チャネル形成領域及び前記第１の低濃度不純物領域は、前記ゲート絶縁膜を介して前記ゲート電極と重なっており、
前記第１の低濃度不純物領域、前記第２の低濃度不純物領域及び高濃度不純物領域には、導電性を付与する同一の不純物元素が含まれ、
前記第２の低濃度不純物領域は、前記第１の低濃度不純物領域よりも前記不純物元素の濃度が高いことを特徴とする半導体装置。
【請求項１６】
請求項１４または請求項１５において、
前記第１の低濃度不純物領域に含まれ導電性を付与する不純物元素の濃度は、１×１０１５〜１×１０１７ａｔｏｍｓ／ｃｍ３であることを特徴とする半導体装置。
【請求項１７】
請求項１４乃至請求項１６のいずれか一において、
前記第２の不純物領域に含まれ導電性を付与する不純物元素の濃度は、前記第１の不純物領域に含まれ導電性を付与する不純物元素の濃度の５〜１０倍であることを特徴とする半導体装置。
【請求項１８】
請求項１３乃至請求項１７のいずれか一において、
前記サイドウォールは導電性を有することを特徴とする半導体装置。
【請求項１９】
請求項１３乃至請求項１７のいずれか一において、
前記サイドウォールはシリコンを主成分とする材料で形成されていることを特徴とする半導体装置。
【請求項２０】
請求項１３乃至請求項１９のいずれか一において、
前記薄膜トランジスタに液晶素子が電気的に接続されていることを特徴とする半導体装置。
【請求項２１】
請求項１３乃至請求項１９のいずれか一において、
前記薄膜トランジスタにＥＬ素子が電気的に接続されていることを特徴とする半導体装置。
【請求項２２】
請求項１３乃至請求項２１に記載の半導体装置を用いたことを特徴とする電子機器。
[Claims]
[Claim 1]
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the gate insulating film, and the gate electrode is formed.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor projecting to the outside of the sidewall, the gate electrode, and the sidewall.
Using the resist pattern as a mask, a third impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
2.
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the gate insulating film, and the gate electrode is formed.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
The island-shaped semiconductor layer is exposed by etching the gate insulating film using the resist pattern as a mask.
A third impurity element that imparts conductivity to the exposed island-shaped semiconductor layer is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
3.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
Using the resist pattern as a mask, a third impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
4.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
The island-shaped semiconductor layer is exposed by etching the gate insulating film using the resist pattern as a mask.
A third impurity element that imparts conductivity to the exposed island-shaped semiconductor layer is added .
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
5.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added .
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
Using the resist pattern as a mask, a third impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
Remove the resist pattern and
A silicon nitride film is formed by covering the gate electrode to form a silicon nitride film.
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
6.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A sidewall is formed on the side wall of the gate electrode to form a sidewall.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
The island-shaped semiconductor layer is exposed by etching the gate insulating film using the resist pattern as a mask.
A third impurity element that imparts conductivity to the exposed island-shaped semiconductor layer is added .
Remove the resist pattern and
A silicon nitride film is formed by covering the gate electrode to form a silicon nitride film.
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
7.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added .
A silicon nitride film is formed by covering the gate electrode to form a silicon nitride film.
A sidewall is formed on the side wall of the gate electrode via the silicon nitride film.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
Using the resist pattern as a mask, a third impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
8.
Crystallize the amorphous semiconductor film with a catalytic element that promotes crystallization.
The crystallized semiconductor film is patterned to form an island-shaped semiconductor layer,
A gate insulating film is formed on the island-shaped semiconductor layer,
A gate electrode is formed on the portion of the island-shaped semiconductor layer to be a channel forming region via the gate insulating film.
Using the gate electrode as a mask, a first impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A silicon nitride film is formed by covering the gate electrode to form a silicon nitride film.
A sidewall is formed on the side wall of the gate electrode via the silicon nitride film.
Using the gate electrode and the sidewall as masks, a second impurity element that imparts conductivity to the island-shaped semiconductor layer is added.
A resist pattern is formed by covering a part of the island-shaped semiconductor layer projecting to the outside of the sidewall, the gate electrode, and the sidewall.
The island-shaped semiconductor layer is exposed by etching the gate insulating film using the resist pattern as a mask.
A third impurity element that imparts conductivity to the exposed island-shaped semiconductor layer is added .
By the heat treatment, the catalyst element is moved from the channel forming region toward the region to which the third impurity element is added.
Moreover, the method for manufacturing a semiconductor device, characterized in that the first to third impurity elements are the same.
9.
In any one of claims 3 to 8,
In the region to which the third impurity element is added , the catalytic element used for crystallization of the island-shaped semiconductor layer is present at a concentration of 1 × 10 17 to 1 × 10 20 atoms / cm 3. A method for manufacturing a semiconductor device.
10.
In any one of claims 3 to 9,
The catalyst based on arsenide, Ni, Ge, Co, Fe , Pd, Sn, Pb, Pt, Cu, a method for manufacturing a semiconductor device which is a one or more elements selected from Au or Si.
11.
In any one of claims 1 to 10 .
A method for manufacturing a semiconductor device, wherein the sidewall is formed of a conductive material.
12.
In any one of claims 1 to 10 .
A method for manufacturing a semiconductor device, wherein the sidewall is formed of a material containing silicon as a main component.
13.
The island-shaped semiconductor layer and
A gate electrode formed on the island-shaped semiconductor layer via a gate insulating film,
A semiconductor device including a thin film transistor having a sidewall formed on a side wall of the gate electrode.
The island-shaped semiconductor layer has a structure in which a channel forming region, a plurality of low-concentration impurity regions, and a high-concentration impurity region are arranged adjacent to each other in this order.
In the plurality of low-concentration impurity regions, the impurity concentration is gradually increased in each region from the channel forming region toward the high-concentration impurity region.
Among the low-concentration impurity regions, the lowest-concentration impurity region overlaps with the sidewall via the gate insulating film.
The channel forming region and the lowest concentration impurity region overlap with the gate electrode via the gate insulating film.
A semiconductor device characterized in that the plurality of low-concentration impurity regions contain the same impurity element that imparts conductivity.
14.
The island-shaped semiconductor layer and
A gate electrode formed on the island-shaped semiconductor layer via a gate insulating film,
A semiconductor device including a thin film transistor having a sidewall formed on a side wall of the gate electrode.
The island-shaped semiconductor layer has a structure in which a channel forming region, a first low-concentration impurity region, a second low-concentration impurity concentration, and a high-concentration impurity region are arranged adjacent to each other in this order.
The first low-concentration impurity region overlaps with the sidewall via the gate insulating film.
The channel forming region and the first low-concentration impurity region overlap with the gate electrode via the gate insulating film.
The first low-concentration impurity region, the second low-concentration impurity region, and the high-concentration impurity region contain the same impurity element that imparts conductivity.
The second low-concentration impurity region is a semiconductor device characterized in that the concentration of the impurity element is higher than that of the first low-concentration impurity region.
15.
The island-shaped semiconductor layer and
A gate electrode formed on the island-shaped semiconductor layer via a gate insulating film,
A semiconductor device including a thin film transistor having a sidewall formed on a side wall of the gate electrode.
The island-shaped semiconductor layer has a pair of impurity regions and a channel forming region sandwiched between the pair of impurity regions.
The impurity region has a structure in which the first low-concentration impurity region, the second low-concentration impurity region, and the high-concentration impurity region are arranged adjacent to each other in the direction away from the channel forming region.
The first low-concentration impurity region overlaps with the sidewall via the gate insulating film.
The channel forming region and the first low-concentration impurity region overlap with the gate electrode via the gate insulating film.
The first low-concentration impurity region, the second low-concentration impurity region, and the high-concentration impurity region contain the same impurity element that imparts conductivity.
The second low-concentration impurity region is a semiconductor device characterized in that the concentration of the impurity element is higher than that of the first low-concentration impurity region.
16.
In claim 14 or 15 .
The first concentration of the impurity element imparting been conductivity in the low-concentration impurity region, the semiconductor equipment, which is a 1 × 10 15 ~1 × 10 17 atoms / cm 3.
17.
In any one of claims 14 to 16.
The concentration of the impurity element contained in the second impurity region and imparting conductivity is 5 to 10 times the concentration of the impurity element contained in the first impurity region and imparting conductivity. Semiconductor device.
18.
In any one of claims 1 3 through claim 17,
A semiconductor device characterized in that the sidewall has conductivity.
19.
In any one of claims 1 3 through claim 17,
A semiconductor device characterized in that the sidewall is formed of a material containing silicon as a main component.
20.
In any one of claims 1 3 through claim 19,
A semiconductor device characterized in that a liquid crystal element is electrically connected to the thin film transistor.
21.
In any one of claims 1 3 through claim 19,
A semiconductor device characterized in that an EL element is electrically connected to the thin film transistor.
22.
An electronic device characterized by using the semiconductor device according to claim 1 3 or claim 21.