JP2000206922A - Display device - Google Patents

Display device

Info

Publication number
JP2000206922A
JP2000206922A JP11008417A JP841799A JP2000206922A JP 2000206922 A JP2000206922 A JP 2000206922A JP 11008417 A JP11008417 A JP 11008417A JP 841799 A JP841799 A JP 841799A JP 2000206922 A JP2000206922 A JP 2000206922A
Authority
JP
Japan
Prior art keywords
gradation
level
pixel
display
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11008417A
Other languages
Japanese (ja)
Inventor
Kazunari Tomizawa
一成 冨沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11008417A priority Critical patent/JP2000206922A/en
Publication of JP2000206922A publication Critical patent/JP2000206922A/en
Pending legal-status Critical Current

Links

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent the occurrence of a reversal of gradation in gradation transition of one level and to perform an excellent gradation display by deciding a temporal division ratio of a field so as to divide further the time width of the high-order field with a specified expression. SOLUTION: When the number of sub-pixels constituting one pixel is defined N pieces, and areal rations of respective sub-pixels are 1:S2:S3:...:SN, and the number of fields is N, and the temporal division rations of the fields are 1:T2:T3:...:TN, a control means performs a multilevel display with the temporal division ratio TA becoming a second field < an A-th field < an N-th field decided in the expression. For instance, in the temporal division ratios of T1:T2:T3=1:4:16, the highest rank T3 is divided equally such as T3=T4=8 (that is, T1:T2:T3:T4=1:4:8:8). Further, simultaneously, respective gradation displays are made controllable independently.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、マトリクス状に複
数の画素を配置し、各画素を複数の副画素に分割してい
るパネルを備える表示装置に関するものであり、特に、
面積分割駆動法と時間分割駆動法とを組み合わせて上記
副画素を点灯状態とするデジタル階調表示の駆動法を用
いる表示装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device having a panel in which a plurality of pixels are arranged in a matrix and each pixel is divided into a plurality of sub-pixels.
The present invention relates to a display device using a digital gradation display driving method in which the sub-pixels are turned on by combining an area division driving method and a time division driving method.

【0002】[0002]

【従来の技術】メモリ性を有するマトリクス型表示装置
は、特開平5−107521号公報に開示されている相
転移形液晶表示装置の他に、特開平3−20715号公
報に記載された強誘電性液晶表示装置、特開平6−43
829号公報に開示されているプラズマ表示装置などが
ある。
2. Description of the Related Art In addition to a phase change type liquid crystal display device disclosed in Japanese Patent Application Laid-Open No. Hei 5-107521, a matrix type display device having a memory function is disclosed in Japanese Patent Application Laid-Open No. HEI 3-20715. Liquid crystal display device, JP-A-6-43
No. 829 discloses a plasma display device and the like.

【0003】一般に、マトリクス型表示装置には、共通
して、走査電極毎に独立した選択期間が必要となるので
同時に複数の走査電極を選択することができないという
特徴がある。
In general, a matrix type display device has a feature that a plurality of scanning electrodes cannot be selected at the same time because an independent selection period is required for each scanning electrode in common.

【0004】上記のような表示装置の階調表示方法とし
ては、代表的に、(1)時間分割駆動法、(2)画素分
割駆動法、(3)時間分割駆動法と画素分割駆動法とを
組み合わせた駆動法が挙げられる。以下に、それぞれの
駆動法について説明する。
[0004] As the gray scale display method of the display device as described above, there are typically (1) a time division driving method, (2) a pixel division driving method, (3) a time division driving method and a pixel division driving method. Are combined. Hereinafter, each driving method will be described.

【0005】(1)の駆動法は、1フレームを複数のフ
ィールドに均等に分割し、各フィールドで独立に2値の
データに基づいて表示を行うことによって2N レベルを
実現することができる(特開平5−88646号公報参
照)。また、1フレームを1:2:4:…:2N-1 (N
は自然数)の時間間隔で複数のフィールドに分割する駆
動法もある(特開平6−18854号公報参照)。この
ような時間分割駆動法では、1フレーム内で同じ走査電
極を独立にN回走査するので、1つの走査電極を選択す
る各フィールドが1フレームの1/Nにまで短くなり、
1本の走査期間を選択する選択期間もまた短くなる。し
たがって、これに伴い、データの周波数がN倍になると
いう不都合がある。
In the driving method of (1), 2 N levels can be realized by dividing one frame into a plurality of fields evenly and performing display independently in each field based on binary data ( See JP-A-5-88646. Also, one frame is 1: 2: 4:...: 2 N-1 (N
There is also a driving method in which the field is divided into a plurality of fields at a time interval of (a natural number) (see JP-A-6-18854). In such a time-division driving method, the same scan electrode is independently scanned N times in one frame. Therefore, each field for selecting one scan electrode is reduced to 1 / N of one frame.
The selection period for selecting one scanning period is also shortened. Accordingly, there is an inconvenience that the frequency of data becomes N times.

【0006】さらに他の時間分割駆動法としては、複数
のサブフィールドのうち、発光の時間幅が最も長くかつ
ほぼ等しい最上位のサブフィールドを4つとし、これら
最上位サブフィールドは2つ、もしくは3つ発光する場
合に連続して発光しない規則性をもって画像信号に応じ
てサブフィールドの発光を制御する駆動法がある(特開
平9−107512号公報参照)。この駆動法の場合、
たとえばサブフィールドの数を10とすると、各サブフ
ィールドの発光時間幅の比を1:2:4:8:16:3
2:48:48:48:48とする。これによって、1
フィールド内の発光を分散し、デジタル階調特有のノイ
ズ(動画偽輪郭)を減少させることができる。
As another time division driving method, among a plurality of subfields, the uppermost subfield having the longest and almost equal light emission time width is four, and the uppermost subfield is two or two. There is a driving method of controlling light emission of a subfield in accordance with an image signal with a regularity of not emitting light continuously when three lights are emitted (see JP-A-9-107512). In this driving method,
For example, if the number of subfields is 10, the ratio of the light emission time width of each subfield is 1: 2: 4: 8: 16: 3.
2: 48: 48: 48: 48. This gives 1
Light emission in the field can be dispersed, and noise (moving image false contour) peculiar to digital gradation can be reduced.

【0007】(2)の駆動法は、1画素を1:2:4:
…:2N-1 の面積比の副画素に分割し、各副画素を独立
に2値のデータに基づいて駆動することによって2N
ベルを実現することができる。この画素分割駆動法を適
用するには、表示セルにおいて、1画素が複数に分割さ
れていなければならず、そのために表示セルの構造が複
雑になるという不都合がある。例えば、1:2:4の分
割比で1画素を分割する場合、画素を分割するだけでな
く分割された副画素を独立して駆動するために、各副画
素にそれぞれ対応する電極を設ける必要がある。しかし
ながら、このような電極構造のみを用いて高精細に表示
を行うことができる液晶セルを製作することは、電極構
造の複雑化を招くので非常に難しい。
In the driving method (2), one pixel is 1: 2: 4:
..: By dividing into sub-pixels having an area ratio of 2 N -1 and independently driving each sub-pixel based on binary data, a 2 N level can be realized. In order to apply this pixel division driving method, one pixel must be divided into a plurality of pixels in a display cell, which has a disadvantage that the structure of the display cell becomes complicated. For example, when one pixel is divided at a division ratio of 1: 2: 4, it is necessary to provide an electrode corresponding to each sub-pixel in order to not only divide the pixel but also drive the divided sub-pixels independently. There is. However, it is very difficult to manufacture a liquid crystal cell capable of performing high-definition display using only such an electrode structure because the electrode structure becomes complicated.

【0008】(3)の駆動法は、特開平7−15201
7号公報などに開示されている。以下に、このような駆
動法を詳細に説明する。
The driving method (3) is disclosed in Japanese Patent Laid-Open No. 7-15201.
No. 7, for example. Hereinafter, such a driving method will be described in detail.

【0009】ここで述べる駆動法では、1フレームを3
つに分割する時間分割と、1画素を2つに分割する画素
分割とを用いる。図3は、この駆動法によって64レベ
ルを表示する場合の階調表示パターンを示している。以
降、時間分割における各フィールドをTn (n=1,
2,3…)とし、画素分割における各副画素をSm (m
=1,2,3…)とする。
In the driving method described here, one frame is divided into three frames.
Time division for dividing into two and pixel division for dividing one pixel into two are used. FIG. 3 shows a gradation display pattern when 64 levels are displayed by this driving method. Hereinafter, each field in the time division is represented by T n (n = 1,
2, 3...), And each sub-pixel in the pixel division is S m (m
= 1, 2, 3 ...).

【0010】時間分割では、1:4:16=T1
2 :T3 の比で1フレームを分割し、画素分割では、
1:2=S1 :S2 の比で1画素を分割している。図3
は、1レベル毎に3つの画素を示しているが、これらは
3つに分割された各期間での同一画素の表示パターンを
表している。したがって、3つの画素は、左から1:
4:16の輝度で表示を行う。また、1画素は、1:2
の面積比で2つの副画素に分割されており、各副画素
は、同時に走査され、かつ独立して駆動されるようにな
っている。
In the time division, 1: 4: 16 = T 1 :
One frame is divided at a ratio of T 2 : T 3 .
One pixel is divided at a ratio of 1: 2 = S 1 : S 2 . FIG.
Shows three pixels for each level, but these represent the display pattern of the same pixel in each of the three divided periods. Therefore, the three pixels are 1:
Display is performed at a luminance of 4:16. One pixel is 1: 2
Are divided into two sub-pixels, and each sub-pixel is simultaneously scanned and driven independently.

【0011】例えば、全ての画素が点灯しない状態を階
調のレベルを“0”とすると、T1におけるS1 のみが
点灯する場合がレベル“1”であり、続いてT1 におけ
るS2 のみが点灯する場合がレベル“2”である。さら
に、T1 におけるS1 およびS2 がともに点灯する場合
がレベル“3”である。T2 では、T1 の4倍の輝度で
表示を行うので、レベル“4”については、S1 のみが
点灯することによって、レベル“3”より高い輝度での
表示が可能である。
[0011] For example, when all the pixels are non state levels of gradation "0" to lighting, if only S 1 at T 1 is turned on is level "1", S 2 in Subsequently T 1 only Is the level “2”. Further, the level “3” indicates that both S 1 and S 2 at T 1 are turned on. In T 2, since the display at four times the luminance of T 1, the level "4", by only S 1 is turned on, display is possible at higher level "3" brightness.

【0012】このように、時間分割比をT1 :T2 :T
3 =1:4:16とすると、表示パターンによって互い
に階調数(階調のレベルの数)が重なり合うことがな
い。そのため、2bit の画素分割および3bit の時間分
割により、最大64レベル(22・3 =26 =64レベ
ル)の表示が可能となる。このような時間分割比TA
次式で算出される。
As described above, the time division ratio is set to T 1 : T 2 : T
When 3 = 1: 4: 16, the number of gradations (the number of gradation levels) does not overlap each other depending on the display pattern. Therefore, a maximum of 64 levels (2 2 3 = 2 6 = 64 levels) can be displayed by 2-bit pixel division and 3-bit time division. Such a time division ratio T A is calculated by the following equation.

【0013】[0013]

【数3】 (Equation 3)

【0014】ただし、上記式は一般式であり、時間分
割数をNbit 、画素分割数をMbitとし、2≦A≦Nで
ある。
However, the above equation is a general equation, and the time division number is N bits, the pixel division number is M bits, and 2 ≦ A ≦ N.

【0015】[0015]

【発明が解決しようとする課題】しかしながら、上述し
たような(3)の駆動法を用いる場合、すなわち図3に
示すような時間分割と面積分割とを用いて多階調を表示
する場合、面積分割の面積誤差が1レベルの階調遷移に
おける輝度の誤差に大きな影響を与えることになる。
However, when the driving method (3) described above is used, that is, when displaying multiple gradations using time division and area division as shown in FIG. The divisional area error has a large effect on the luminance error in one-level gradation transition.

【0016】たとえば、図3に示した階調表示パターン
と該階調表示パターンに対して予想される輝度の関係を
考える。この場合、図9あるいは図10に示すような、
横軸が上記階調表示パターンの階調数(レベル)を、縦
軸が該階調表示パターンに対して予想される輝度を表す
階調直線性のグラフを用いて上記関係を見ると、面積分
割比、時間分割比がそれぞれ理想的に1:2、1:4:
16に分割されていれば、0階調から63階調までは直
線となるはずである。
For example, consider the relationship between the gradation display pattern shown in FIG. 3 and the luminance expected for the gradation display pattern. In this case, as shown in FIG. 9 or FIG.
When the horizontal axis indicates the number of levels (levels) of the gray scale display pattern and the vertical axis indicates the above relationship using a gray scale linearity graph indicating the luminance expected for the gray scale display pattern, the area is as follows. The division ratio and the time division ratio are ideally 1: 2, 1: 4:
If it is divided into 16, it should be a straight line from gradation 0 to gradation 63.

【0017】ところが、分割された副画素の理想の面積
比はS1 :S2 =1:2であるが、実際には、たとえば
1 :S2 =1:2±dとなるような面積誤差dが生じ
る。この場合、図9あるいは図10に示すように、1
6、42、48レベルで階調の逆転が観測されることに
なる。なお、図9のグラフは、面積誤差d=±0.13
の場合における階調直線性を示しており、図10のグラ
フは、面積誤差d=±0.3の場合における階調直線性
を示している。
However, the ideal area ratio of the divided sub-pixels is S 1 : S 2 = 1: 2, but in actuality, for example, the area is such that S 1 : S 2 = 1: 2 ± d. An error d occurs. In this case, as shown in FIG. 9 or FIG.
The inversion of the gradation is observed at 6, 42, and 48 levels. The graph of FIG. 9 shows the area error d = ± 0.13.
, And the graph of FIG. 10 shows the gradation linearity when the area error d = ± 0.3.

【0018】上記階調の逆転が生じる原因を説明する。
たとえば、31レベルから32レベルへの階調遷移に注
目した場合に、上記面積誤差dと1レベルの階調遷移に
伴う階調誤差Dとの関係について考える。まず、図11
(a)・(b)に示すような横長の階調表示パターンに
おいて、31レベルおよび32レベルのレベル表示を表
現する。この図11(a)・(b)の階調表示パターン
は、図3に示すような階調表示パターンにおいて、さら
に時間の長さを明確に表すためのものである。
The cause of the inversion of the gradation will be described.
For example, when attention is paid to the gradation transition from the 31st level to the 32nd level, the relationship between the area error d and the gradation error D accompanying the one-level gradation transition will be considered. First, FIG.
In a horizontally long gradation display pattern as shown in (a) and (b), level display of 31 levels and 32 levels is expressed. The gradation display patterns of FIGS. 11 (a) and 11 (b) are for clearly expressing the length of time in the gradation display pattern as shown in FIG.

【0019】図11(a)・(b)では、横軸は時間の
長さを表しており、T1 :T2 :T3 =1:4:16に
分割されている。また縦方向は副画素の面積比でS1
2=1:2に分割されている。分割された長方形また
は正方形状の領域は階調表示要素を表している。また、
その中に記載している数字は、該階調表示要素における
1 ・S2 の何れかとT1 〜T3 の何れかとをかけたも
のであり、該階調表示要素における輝度のレベルを示
す。白抜けしている階調表示要素は点灯状態を示してい
る一方、網かけしている階調表示要素は非点灯状態を示
している。
In FIGS. 11A and 11B, the horizontal axis represents the length of time, and is divided into T 1 : T 2 : T 3 = 1: 4: 16. In the vertical direction, S 1 :
It is divided into S 2 = 1: 2. The divided rectangular or square area represents a gradation display element. Also,
The number described therein is obtained by multiplying any of S 1 and S 2 in the gradation display element and any of T 1 to T 3 and indicates the level of luminance in the gradation display element. . The shaded gray scale display elements indicate the lighting state, while the shaded gray scale display elements indicate the non-lighted state.

【0020】たとえば31レベルは図11(a)に示す
状態であり、その輝度は白抜けした各階調表示要素の面
積の総和となる。すなわち、31レベルの輝度G31は次
のように表現される。
For example, the 31st level is the state shown in FIG. 11A, and its luminance is the sum of the areas of the respective gray-scale display elements which are blank. That is, the luminance G 31 31 level is expressed as follows.

【0021】 G31={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} ={(1×1)+(2×1)} +{(1×4)+(2×4)} +{(1×16)+(2×0)} =1+2+4+8+16+0=31〔レベル〕 一方、32レベルは図11(b)に示す状態であり、そ
の輝度G32は、次のように表現される。
G 31 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = {(1 × 1) + (2 × 1)} + {(1 × 4) + (2 × 4)} + {(1 × 16) + (2 × 0) } = 1 + 2 + 4 + 8 + 16 + 0 = 31 [level] Meanwhile, 32 level is in the state shown in FIG. 11 (b), the luminance G 32 is expressed as follows.

【0022】 G32={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} ={(1×0)+(2×0)} +{(1×0)+(2×0)} +{(1×0)+(2×16)} =0+0+0+0+0+32=32〔レベル〕 このように面積分割比がS1 :S2 =1:2で理想的に
分割されているときは、何の問題もなく階調の逆転も生
じない。
G 32 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = {(1 × 0) + (2 × 0)} + {(1 × 0) + (2 × 0)} + {(1 × 0) + (2 × 16) } = 0 + 0 + 0 + 0 + 0 + 32 = 32 [level] As described above, when the area division ratio is ideally divided at S 1 : S 2 = 1: 2, there is no problem and the inversion of the gradation does not occur.

【0023】一方、図12(a)・(b)に示すよう
に、面積分割比に面積誤差+dが生じている場合につい
て考える。この面積誤差+dはS2 に生じているものと
すると、面積分割比はS1 :S2 =1:2+dとなる。
この場合、31レベル(図12(a)参照)および32
レベル(図12(b)参照)の輝度G31・G32は、それ
ぞれ次のように表現される。
On the other hand, as shown in FIGS. 12A and 12B, consider a case where an area error + d occurs in the area division ratio. Assuming that the area error + d occurs in S 2 , the area division ratio is S 1 : S 2 = 1: 2 + d.
In this case, 31 levels (see FIG. 12A) and 32 levels
The luminances G 31 and G 32 at the level (see FIG. 12B) are expressed as follows.

【0024】 G31={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} =〔(1×1)+{(2+d)×1}〕 +〔(1×4)+{(2+d)×4}〕 +〔(1×16)+{(2+d)×0}〕 =1+(2+d)+4+(8+4d)+16+0 =31+5d〔レベル〕 G32={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} ={(1×0)+{(2+d)×0}〕 +{(1×0)+{(2+d)×0}〕 +{(1×0)+{(2+d)×16}〕 =0+0+0+0+0+(32+16d)=32+16
d〔レベル〕 したがってG31とG32の輝度の差は、次のようになる。
G 31 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = [(1 × 1) + {(2 + d) × 1}] + [(1 × 4) + {(2 + d) × 4}] + [(1 × 16) + { (2 + d) × 0}] = 1+ (2 + d) +4+ (8 + 4d) + 16 + 0 = 31 + 5d [level] G 32 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = {(1 × 0) + {(2 + d) × 0}] + {(1 × 0 ) + {(2 + d) × 0}] + {(1 × 0) + {(2 + d) × 16}] = 0 + 0 + 0 + 0 + 0 + (32 + 16d) = 32 + 16
a luminance difference d [level] Therefore G 31 and G 32 are as follows.

【0025】 G32−G31=(32+16d)−(31+5d) =1+11d〔レベル〕 つまり、31レベルから32レベルへの1レベルの階調
遷移において11dの階調誤差Dが発生することにな
る。それゆえ、たとえばd=0.3であれば、階調誤差
Dは11d=11×0.3=3.3レベルとなる。その
結果、図9・10に示す32レベル付近に見られるよう
な階調の逆転が観測されることになる。
G 32 −G 31 = (32 + 16d) − (31 + 5d) = 1 + 11d [level] In other words, an 11d grayscale error D occurs at the one-level grayscale transition from the 31st level to the 32nd level. Therefore, if d = 0.3, for example, the gradation error D will be 11d = 11 × 0.3 = 3.3 levels. As a result, the reversal of the gradation as seen near the 32 levels shown in FIGS. 9 and 10 is observed.

【0026】上記1レベルの階調遷移における階調誤差
Dは、上記画素分割における面積誤差dに依存し、次式
で表すことができる。なお、αは任意の係数である。
The gradation error D in the one-level gradation transition depends on the area error d in the pixel division and can be expressed by the following equation. Here, α is an arbitrary coefficient.

【0027】D=α・d〔レベル〕・・・ この式からわかるように、画素を分割した際の面積誤
差dとその係数αとに大きな影響を受けることになる。
D = α · d [level]... As can be seen from this equation, the area error d when the pixel is divided and the coefficient α are greatly affected.

【0028】図3に示す64レベルの階調表示パターン
に対応する1レベルの階調遷移毎における上記係数α
を、表1に示す。
The coefficient α for each one-level gradation transition corresponding to the 64-level gradation display pattern shown in FIG.
Is shown in Table 1.

【0029】[0029]

【表1】 [Table 1]

【0030】表1では、最も左のカラムが階調のレベル
を示しており、最も右のカラムが係数αの実際の数値を
示している。また、T1 〜T3 の各カラムにおけるS1
・S2 のサブカラムは、上述した図12(a)・(b)
に示す階調表示要素の点灯状態を示すものであり、0が
非点灯状態、1が点灯状態である。
In Table 1, the leftmost column indicates the gradation level, and the rightmost column indicates the actual value of the coefficient α. In addition, S 1 in each column of T 1 to T 3
The sub-column of S 2 is the same as that shown in FIGS.
Shows the lighting state of the gradation display element shown in FIG. 1, where 0 is a non-lighting state and 1 is a lighting state.

【0031】表1からわかる通り、係数αはおおむね0
〜±1となっているが、31レベルから32レベルへの
階調遷移ではα=11であり、また15レベルから16
レベルへの階調遷移および47レベルから48レベルへ
の階調遷移ではα=−5となっている。すなわち、上記
3つの1レベルの階調遷移において階調誤差Dが大きく
なるため、図9・10で見られるような階調の逆転が発
生する。
As can be seen from Table 1, the coefficient α is approximately 0
.Alpha. = 11 in the gradation transition from the 31st level to the 32nd level, and
Α = −5 in the gradation transition to the level and the gradation transition from the 47th level to the 48th level. That is, since the gradation error D increases in the three one-level gradation transitions, the gradation is inverted as shown in FIGS.

【0032】上記係数αの値は、時間分割比が増加する
とさらに大きくなる。たとえば、画素の面積分割比
1 :S2 =1:2は上述した条件と同一とし、1フレ
ームの時間分割比を、T1 :T2 :T3 :T4 =1:
4:16:64とすると、表2に示すように、最大25
6レベルの階調表示が可能となる。
The value of the coefficient α becomes larger as the time division ratio increases. For example, the pixel area division ratio S 1 : S 2 = 1: 2 is the same as the above-mentioned condition, and the time division ratio of one frame is set as T 1 : T 2 : T 3 : T 4 = 1:
Assuming 4:16:64, as shown in Table 2, a maximum of 25
Six-level gradation display is possible.

【0033】[0033]

【表2】 [Table 2]

【0034】表2では、T1 およびT2 のカラムに示し
ている(3)の部位には、図14(c)に示す16レベ
ル毎の基本的な遷移パターン3が入ることを示してい
る。また、T3 およびT4 各カラムにおける「0…0」
または「1…1」は、全て「0」または「1」が入るこ
とを示している。
In Table 2, it is shown that the basic transition pattern 3 for every 16 levels shown in FIG. 14 (c) enters the portion (3) shown in the columns of T 1 and T 2 . . In addition, "0 ... 0" in T 3 and T 4 each column
Or, “1... 1” indicates that all “0” or “1” is entered.

【0035】表2に示すような256レベルの階調表示
パターンの場合、係数αのカラムからわかる通り、係数
α=11あるいはα=−21という大きな数値が見ら
れ、特に、127レベルから128レベルへの階調遷移
においてはα=43という非常に大きな数値が見られ
る。その結果、たとえば面積誤差d=0.3であるなら
ば、階調誤差D=43×0.3=12.9レベルとな
り、1レベルの階調遷移に際して極めて大きな階調誤差
Dが生じることになる。
In the case of the 256-level gradation display pattern as shown in Table 2, as can be seen from the column of the coefficient α, a large numerical value of the coefficient α = 11 or α = −21 is observed. In the gradation transition to, a very large numerical value of α = 43 is seen. As a result, for example, if the area error d = 0.3, the gradation error D = 43 × 0.3 = 12.9 levels, and an extremely large gradation error D occurs at the time of one-level gradation transition. Become.

【0036】また、上記256レベルの階調表示パター
ンにおける輝度と階調の関係を見ると、図13に示すよ
うに、輝度が大きく逆転していることがわかる。それゆ
え、良好な階調表現ができなくなってしまう。
Further, when looking at the relationship between the luminance and the gradation in the 256-level gradation display pattern, it can be seen that the luminance is largely reversed as shown in FIG. Therefore, good gradation expression cannot be performed.

【0037】このように、輝度と階調との関係において
生じる階調の逆転は、面積誤差dとその係数αとに大き
く影響される。実際には、上記面積誤差dはパネルを作
成する上で必ず生じるものであり、特に、高精細な画像
を追求し画素ピッチを小さくすればするほど、また生産
工程が複雑になればなるほど、上記面積誤差dは増加す
る傾向にある。さらに、上下のパネルを貼り合わせる際
に、貼り合わせのズレなどによりパネル内の各場所で異
なる誤差が生ずる可能性もある。
As described above, the reversal of the gradation which occurs in the relationship between the luminance and the gradation is greatly affected by the area error d and its coefficient α. Actually, the area error d always occurs in producing a panel. In particular, as the pixel pitch is reduced in pursuit of a high-definition image and the production process becomes more complicated, The area error d tends to increase. Furthermore, when the upper and lower panels are bonded, different errors may occur at each location in the panel due to misalignment of the bonding and the like.

【0038】それゆえ、面積誤差dを無くすのではな
く、上記係数αを小さくする階調表示パターンを用いる
ことが、階調誤差Dの解消には現実的である。したがっ
て、上記係数αをできる限り小さくするような階調表示
パターンを用いることにより、ある程度の面積誤差dが
生じても階調の逆転がないような多階調表示技術が求め
られている。
Therefore, it is practical to eliminate the gradation error D by using a gradation display pattern that reduces the coefficient α instead of eliminating the area error d. Therefore, there is a need for a multi-gradation display technique that uses a gradation display pattern that makes the coefficient α as small as possible so that there is no inversion of the gradation even if a certain area error d occurs.

【0039】なお、上述した特開平9−107512号
公報に開示されている、上位の時間分割比を2分割し、
かつ独立に制御する技術を用いれば、画素に分割に面積
誤差dが生じても階調の逆転を回避することが可能であ
る。上記公報の技術は本発明とは異なる目的を達成する
ためのものであるが、結果的に、面積誤差dが生じても
階調の逆転を回避することができる。ところが、上記公
報の技術は、時間分割駆動法のみに対応する技術であっ
て、本発明のような面積分割駆動法と時間分割駆動法と
を組み合わせた階調表示技術には対応することができな
い。
The higher time division ratio disclosed in Japanese Patent Application Laid-Open No. 9-107512 is divided into two,
In addition, if a technique of independent control is used, it is possible to avoid inversion of the gradation even if an area error d occurs in the division of the pixel. The technique disclosed in the above publication is for achieving an object different from that of the present invention, but as a result, even if an area error d occurs, the inversion of the gradation can be avoided. However, the technology disclosed in the above publication is a technology corresponding only to the time division driving method, and cannot be applied to a gradation display technology combining the area division driving method and the time division driving method as in the present invention. .

【0040】本発明は、上記の問題点に鑑みてなされた
ものであって、異なる方法を組み合わせた階調駆動法を
用いる表示装置において、該階調駆動法に応じて適正な
選択期間を確保して多階調表示を実現し、さらには、累
積応答による階調の逆転をなくした多階調表示を実現し
た表示装置を提供することを目的としている。
The present invention has been made in view of the above problems, and in a display device using a gradation driving method in which different methods are combined, an appropriate selection period is secured according to the gradation driving method. It is another object of the present invention to provide a display device which realizes a multi-gradation display and realizes a multi-gradation display in which the inversion of the gradation due to the cumulative response is eliminated.

【0041】[0041]

【課題を解決するための手段】本発明の請求項1記載の
表示装置は、上記の課題を解決するために、マトリクス
状に複数の画素が配置され、1つの画素が複数の副画素
に分割されているパネルと、画像信号の1フレーム内の
時間幅を分割してなる複数のフィールドのうちの1つに
基づいて、1つの副画素を所定時間点灯状態とする制御
を行う制御手段とを備えており、さらに該制御手段は、
1フィールドの時間幅で点灯状態となる1つの副画素を
1つの階調表示要素とすることで、これら階調表示要素
を複数組み合わせて多階調表示を行う表示装置におい
て、1つの画素を構成する上記副画素がN個であり、各
副画素の面積比が1:S2 :S3 :…:SN であるとと
もに、上記フィールドの数がNであり、該フィールドの
時間分割比が1:T2 :T3:…:TN であるとする
と、上記制御手段は、次式、
According to a first aspect of the present invention, there is provided a display device, in which a plurality of pixels are arranged in a matrix and one pixel is divided into a plurality of sub-pixels. And a control means for controlling one sub-pixel to be turned on for a predetermined time based on one of a plurality of fields obtained by dividing a time width in one frame of an image signal. And the control means further comprises:
One sub-pixel that is turned on in a time width of one field is used as one gradation display element, so that one pixel is configured in a display device that performs multi-gradation display by combining a plurality of these gradation display elements. , The area ratio of each sub-pixel is 1: S 2 : S 3 :...: S N , the number of the fields is N, and the time division ratio of the field is 1 : T 2 : T 3 :...: T N , the above-mentioned control means uses the following equation:

【0042】[0042]

【数4】 (Equation 4)

【0043】にて決定した、2番目以上N番目以下とな
るA番目のフィールドの時間分割比TA でもって多階調
表示を行うとともに、各階調表示要素を独立して制御可
能としていることを特徴としている。
The multi-gradation display is performed by the time division ratio T A of the A-th field, which is the second to N-th field determined in the above, and each gradation display element can be controlled independently. Features.

【0044】従来では、1フレームの時間幅を複数のフ
ィールドに分割した際に、上位のフィールドの時間分割
比が大き過ぎると階調の1レベルの階調遷移に際しての
階調誤差が大きくなっていた。これは、副画素に生じる
面積誤差により、該面積誤差分の輝度が上記フィールド
によって増幅されるためであった。
Conventionally, when the time width of one frame is divided into a plurality of fields, if the time division ratio of the upper field is too large, a gradation error at the time of one-level gradation transition of the gradation increases. Was. This is because the luminance corresponding to the area error is amplified by the field due to the area error generated in the sub-pixel.

【0045】これに対して、上記請求項1記載の構成に
よれば、上記式によって上位のフィールドの時間幅をさ
らに分割するようにフィールドの時間分割比を決定する
ため、1レベルの階調遷移における階調誤差を小さくす
ることができる。それゆえ、1レベルの階調遷移におけ
る階調の逆転の発生を防止して、より一層優れた階調表
示を実現することができる。
On the other hand, according to the configuration of the first aspect, the time division ratio of the field is determined so as to further divide the time width of the upper field by the above equation, so that one-level gradation transition is performed. Can be reduced. Therefore, it is possible to prevent the reversal of the gradation at the one-level gradation transition, and to realize a more excellent gradation display.

【0046】本発明の請求項2記載の表示装置は、上記
の課題を解決するために、請求項1記載の構成に加え
て、上記制御手段は、次式、
According to a second aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the first aspect, the control means further comprises:

【0047】[0047]

【数5】 (Equation 5)

【0048】にて決定した、2番目以上A−1番目以下
となるフィールドの時間分割比TB でもって多階調表示
を行うことを特徴としている。
[0048] determined at, it is characterized by performing multi-gradation display with the time division ratio T B field to be a second or more A-1 th or less.

【0049】上記請求項2記載の構成によれば、階調誤
差の大きさが多階調表示に大幅な影響を与える程度でな
ければ、フィールドの時間幅を制限しないので、階調誤
差の増大を抑制することができるとともに、表現できる
階調数(階調のレベルの数)の大幅な低減を回避するこ
とができる。
According to the second aspect of the present invention, the time width of the field is not limited unless the magnitude of the gradation error has a significant effect on the multi-gradation display. Can be suppressed, and a significant reduction in the number of gradations that can be expressed (the number of gradation levels) can be avoided.

【0050】本発明の請求項3記載の表示装置は、上記
の課題を解決するために、請求項1または2記載の構成
に加えて、上記制御手段は、複数の階調表示要素の組み
合わせにより表示される階調のレベルが次のレベルに階
調遷移する際に、各レベルの輝度の差に生じる階調誤差
を1レベル未満とするように、上記フィールドの時間分
割比を決定することを特徴としている。
According to a third aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the first or second aspect, the control means includes a combination of a plurality of gradation display elements. The time division ratio of the field is determined so that when the displayed gray level transitions to the next level, the gray level error caused by the luminance difference between the levels is less than one level. Features.

【0051】上記請求項3記載の構成によれば、1レベ
ルの階調遷移における階調誤差を1レベル未満にするの
で、上記請求項1または請求項2の表示装置において得
られる効果をより一層向上させることができる。
According to the configuration of the third aspect, the gradation error at one-level gradation transition is less than one level, so that the effect obtained in the display device of the first or second aspect is further enhanced. Can be improved.

【0052】本発明の請求項4記載の表示装置は、上記
の課題を解決するために、請求項1または2記載の構成
に加えて、上記制御手段は、A番目以上N番目以下とな
るフィールドを全て等しい時間幅とすることを特徴とし
ている。
According to a fourth aspect of the present invention, in order to solve the above-mentioned problem, in addition to the configuration of the first or second aspect, the control means further comprises a control unit for setting the field from Ath to Nth. Are all set to the same time width.

【0053】上記請求項4記載の構成によれば、A番目
以上N番目までのフィールドの時間幅を全て同一とする
ので、階調誤差の増大を抑制しつつ、表現できる階調数
を増加させることが可能となる。
According to the configuration of the fourth aspect, since the time widths of the A-th to N-th fields are all the same, the number of gradations that can be expressed is increased while suppressing an increase in the gradation error. It becomes possible.

【0054】本発明の請求項5記載の表示装置は、上記
の課題を解決するために、請求項1、2または4記載の
構成に加えて、上記制御手段は、1つの階調表示要素が
点灯状態にあるレベルから、該階調表示要素が非点灯状
態となるレベルに階調を遷移する際に、該階調表示要素
のフィールドがn番目(ただし1≦n<N)であれば、
n+1番目以上となるフィールドで、該階調表示要素と
同じ副画素を含む階調表示要素を非点灯状態から点灯状
態とすることを特徴としている。
According to a fifth aspect of the present invention, in order to solve the above-mentioned problems, in addition to the configuration of the first, second or fourth aspect, the control means further comprises one gradation display element. When transitioning the gradation from the level in the lighting state to the level in which the gradation display element is in the non-lighting state, if the field of the gradation display element is nth (1 ≦ n <N),
In the (n + 1) th or more fields, the gradation display element including the same sub-pixel as the gradation display element is changed from the non-lighting state to the lighting state.

【0055】上記請求項5記載の構成によれば、上記階
調表示要素が有していた輝度の誤差を、新たに点灯状態
となる別の階調表示要素に並行移動させるように1レベ
ルの階調遷移が実行される。それゆえ、1レベルの階調
遷移における階調誤差の増大をより効果的に抑制するこ
とができる。
According to the fifth aspect of the present invention, the luminance error of the gradation display element is shifted by one level so as to be moved in parallel to another gradation display element which is newly turned on. A gradation transition is performed. Therefore, it is possible to more effectively suppress the increase in the gradation error at the one-level gradation transition.

【0056】本発明の請求項6記載の表示装置は、上記
の課題を解決するために、請求項4または5記載の構成
に加えて、1つの画素を構成する上記副画素が2個であ
り、各副画素の面積比が1:2であるとともに、上記フ
ィールドの数が4であり、該フィールドの時間分割比が
1:4:8:8であることを特徴としている。
According to a sixth aspect of the present invention, in order to solve the above-mentioned problem, in addition to the configuration of the fourth or fifth aspect, the number of the sub-pixels constituting one pixel is two. The area ratio of each sub-pixel is 1: 2, the number of the fields is 4, and the time division ratio of the fields is 1: 4: 8: 8.

【0057】上記請求項6記載の構成によれば、請求項
4または5記載の構成で得られる効果をより一層向上さ
せることができる。
According to the configuration of the sixth aspect, the effect obtained by the configuration of the fourth or fifth aspect can be further improved.

【0058】[0058]

【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について図2に基づいて説明すれば、以下の通り
である。本発明にかかる表示装置は、図2(a)に示す
ように、互いに交差する複数の走査電極2…および複数
の信号電極3…と、上記各交差部にマトリクス状に配置
され、画像信号の1フレームの時間幅内で点灯状態とな
る複数の画素4…とを備えているパネル5を有するもの
である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] The following will describe one embodiment of the present invention with reference to FIG. As shown in FIG. 2A, the display device according to the present invention includes a plurality of scanning electrodes 2 and a plurality of signal electrodes 3 which intersect each other, and is arranged in a matrix at each of the intersections to form an image signal. The panel 5 includes a plurality of pixels 4 that are turned on within a time width of one frame.

【0059】上記各画素4は、図2(b)に示すように
複数の副画素6からなっている。換言すれば、1つの画
素4は複数の副画素6に分割されている。なお、図2
(b)では副画素6は2つとなっている。
Each of the pixels 4 is composed of a plurality of sub-pixels 6 as shown in FIG. In other words, one pixel 4 is divided into a plurality of sub-pixels 6. Note that FIG.
In (b), there are two sub-pixels 6.

【0060】上記画素4は画像信号の1フレームの時間
幅内で点灯状態となるが、このとき、各副画素6は、上
記1フレーム内の時間幅を分割してなる複数のフィール
ドのうちの1つにしたがって所定時間点灯状態となるよ
うに、図2(a)に示すような制御手段7によって制御
される。
The pixel 4 is turned on within the time width of one frame of the image signal. At this time, each of the sub-pixels 6 is divided into a plurality of fields formed by dividing the time width of the one frame. The control means 7 as shown in FIG. 2A controls the lighting state for a predetermined time according to one of them.

【0061】さらに、該制御手段7は、上記1フィール
ドの時間幅における1つの副画素6の点灯状態を1つの
階調表示要素として、この階調表示要素を複数組み合わ
せて多階調表示を行う。つまり、階調表示要素の組み合
わせにより複数の階調のレベルを表示することが可能に
なるので、多階調の表示を実現できる。
Further, the control means 7 performs multi-gradation display by combining a plurality of the gradation display elements with the lighting state of one sub-pixel 6 in the time width of one field as one gradation display element. . That is, since a plurality of gradation levels can be displayed by a combination of gradation display elements, multi-gradation display can be realized.

【0062】ここで、上記制御手段7による制御、すな
わち本発明にかかる表示装置における多階調表示のため
の階調表示の駆動法には、1つの画素4をM個に分割す
る画素分割(分割数Mbit )と、1フレームをN個に分
割する時間分割(分割数Nbit )とが用いられる。以
降、画素分割における各副画素6およびその面積比をS
m (1≦m≦M,mは整数)で表し、時間分割における
各フィールドおよびその時間分割比をTn (1≦n≦
N,nは整数)で表す。またS1 =1、T1 =1とす
る。
Here, the control by the control means 7, that is, the method of driving gray scale display for multi-gray scale display in the display device according to the present invention, is a method of dividing one pixel 4 into M pixels ( The number of divisions (Mbit) and the time division for dividing one frame into N (the number of divisions Nbit) are used. Hereinafter, each sub-pixel 6 and its area ratio in the pixel division are represented by S
m (1 ≦ m ≦ M, m is an integer), and each field in the time division and its time division ratio are represented by T n (1 ≦ n ≦
N and n are integers). Also, S 1 = 1 and T 1 = 1.

【0063】たとえば、1つの画素4をS1 およびS2
の2つに分割する(M=2)とともに、画素分割比(副
画素の面積比)をS1 :S2 =1:2とする。同時に、
1フレームを3つに分割する(N=3)とともに、時間
分割比をT1 :T2 :T3 =1:4:16に分割する
と、多階調表示が可能となる。
For example, one pixel 4 is represented by S 1 and S 2
(M = 2), and the pixel division ratio (sub-pixel area ratio) is set to S 1 : S 2 = 1: 2. at the same time,
If one frame is divided into three (N = 3) and the time division ratio is divided into T 1 : T 2 : T 3 = 1: 4: 16, multi-gradation display is possible.

【0064】つまり、T1 〜T3 のそれぞれにおいて、
1 およびS2 が全て非点灯状態であるときの輝度を0
とし、1レベル毎に輝度を増加させて、最終的にS1
よびS2 が全て点灯状態にあるときの輝度を最大とす
る。それゆえ、上記の条件では、全て非点灯状態にある
ときの輝度を0レベルとして、T1 〜T3 のそれぞれに
おいてS1 、S2 、または、S1 およびS2 が点灯する
ことによって、1レベル毎に階調遷移し、最大64レベ
ルまでの表示が可能となる。
That is, in each of T 1 to T 3 ,
The luminance when S 1 and S 2 are all non-lighting state 0
And then, 1 each level increases the brightness, the luminance when ultimately all lighting state S 1 and S 2 and up. Therefore, under the above conditions, the brightness when all are in the non-lighting state is set to the 0 level, and S 1 , S 2 , or S 1 and S 2 are lit in each of T 1 to T 3. The gradation transitions for each level, and display of up to 64 levels is possible.

【0065】上記の多階調表示において、n番目のフィ
ールドにて点灯状態にあるm番目の副画素を階調表示要
素とする。以降、この階調表示要素をSm ・Tn と表現
する。たとえば上記のM=2、N=3の条件では、階調
表示要素は、S1 ・T1 、S2 ・T1 、S1 ・T2 、S
2 ・T1 、S1 ・T3 、S2 ・T3 の6つが存在する。
なお、この階調表示要素はそれぞれ独立に制御可能であ
る。つまり、パネル5における副画素6は、制御手段7
によってそれぞれ独立して点灯状態となるように制御さ
れる。
In the above-described multi-tone display, the m-th sub-pixel that is lit in the n-th field is used as a tone display element. Later, to express the gradation display element and S m · T n. For example, under the condition of M = 2 and N = 3, the gradation display elements are S 1 · T 1 , S 2 · T 1 , S 1 · T 2 , S
There are six, 2 · T 1 , S 1 · T 3 , and S 2 · T 3 .
The gradation display elements can be independently controlled. That is, the sub-pixel 6 in the panel 5 is
Are controlled to be turned on independently of each other.

【0066】ここで、上記64レベルの多階調表示にお
いて、任意の階調レベルをKレベル(0≦K<63、K
は整数)とすると、KレベルからK+1レベルへの1レ
ベルの階調遷移がなされた際に生ずる輝度の階調誤差D
は次式によって定義される。ただし、Kレベルの輝度
をGK 〔レベル〕とし、K+1レベルの輝度をG
K+1〔レベル〕とする。
Here, in the above-mentioned 64-level multi-gradation display, an arbitrary gradation level is changed to a K level (0 ≦ K <63, K
Is an integer), the gradation error D of the luminance generated when the gradation transition of one level from the K level to the K + 1 level is performed.
Is defined by the following equation: Here, the luminance at the K level is G K [level], and the luminance at the K + 1 level is G
K + 1 [level].

【0067】 D=|(GK+1 −GK )−1レベル|・・・ この階調誤差Dは、上記画素分割において生じる面積誤
差に依存する。すなわち、画素分割比は、理想的にはS
1 :S2 =1:2であっても、実際には、S1:S2
1:2+dと、面積誤差dが生じてしまう。したがって
階調誤差Dはこの面積誤差dにより次式で表される。
なお、αは任意の係数である。
D = | (G K + 1 −G K ) −1 level |... The gradation error D depends on an area error generated in the pixel division. That is, the pixel division ratio is ideally S
1: Even 2, in fact, S 1:: S 2 = 1 S 2 =
1: 2 + d, an area error d occurs. Therefore, the tone error D is represented by the following equation by the area error d.
Here, α is an arbitrary coefficient.

【0068】D=α・d〔レベル〕・・・ このような面積誤差dが生じておれば、画素分割と時間
分割とを組み合わせた多階調表示では、輝度の逆転が生
じてしまう。そこで、この輝度の逆転のない階調遷移を
実現しようとすると、従来の技術では、時間分割の条件
が、1フレームを2つに分割(N=2)し、かつ、時間
分割比がT1 :T2 =1:4までしか対応できない。そ
れゆえ、表現可能な階調数は16レベルしか得られず、
十分な多階調表示を実現できない。
D = α · d [level]... If such an area error d occurs, inversion of luminance occurs in multi-tone display combining pixel division and time division. Therefore, in order to realize the gradation transition without the inversion of the luminance, according to the conventional technique, the condition of the time division is that one frame is divided into two (N = 2), and the time division ratio is T 1. : T 2 = 1: 4 only. Therefore, only 16 levels of expressible gradations are obtained,
Sufficient multi-gradation display cannot be realized.

【0069】そこで、本発明では、画素分割における上
記面積誤差dを回避しがたいものとして、多階調表示に
おける1レベルの階調遷移に際して、上記係数αを抑え
るように駆動法を制御する。具体的には、上記式より
係数α≦1/dに抑えるような駆動法であることが好ま
しい。
Therefore, in the present invention, the driving method is controlled so as to suppress the coefficient α at the time of one-level gradation transition in multi-gradation display, in order to avoid the area error d in the pixel division. Specifically, it is preferable that the driving method is such that the coefficient α ≦ 1 / d from the above equation.

【0070】従来の駆動法では、上記係数αの大きくな
る原因として、A番目のフィールドの時間分割比TA
大きい点が挙げられる。この時間分割比TA が大き過ぎ
ると、1レベルの階調遷移に際して、このTA を含まな
い階調表示要素からTA を含む階調表示要素へ点灯状態
が変化すると、非常に大きな係数αが生ずる場合があ
る。
[0070] In the conventional driving method, as larger causes the coefficient alpha, the point time division ratio T A of the A-th field is large and the like. When the time division ratio T A is too large, when one level gradation transition, when the lighting T A from the gradation display element that does not include the gradation display element containing a T A state changes, a very large factor α May occur.

【0071】たとえば、副画素S1 およびS2 におい
て、S2 が面積誤差dを有し、階調表示要素S1 ・TA
が点灯しているKレベルから、S1 ・TA が消灯してS
2 ・TA が点灯するK+1レベルに階調遷移する。この
ときT1 =1、TA =16とすると、S2 が有する面積
誤差dに基づくS2 ・TA の輝度の誤差は、T1 を含む
階調表示要素S1 ・T1 に比べて16倍にもなる。これ
が係数αを大きくする原因となる。
For example, in the sub-pixels S 1 and S 2 , S 2 has an area error d and the gradation display element S 1 · T A
S but the K level is lit, S 1 · T A is off
2 · T A is the gradation transition to K + 1 level to be turned. When this time T 1 = 1, T A = 16, the error of the luminance of S 2 · T A based on the area error d having the S 2 is compared with the gradation display element S 1 · T 1 containing T 1 16 times. This causes the coefficient α to increase.

【0072】そこで本発明では、制御手段7により、最
上位の時間分割比をさらに分割する制御を実行させる。
たとえば上述したT1 :T2 :T3 =1:4:16の時
間分割比において、最上位のT3 をさらにT3 =T4
8(すなわち、T1 :T2 :T3 :T4 =1:4:8:
8)や、T3 =T4 =T5 =6(すなわち、T1
2 :T3 :T4 :T5 =1:4:6:6:6)のよう
に等分に分割したり、T3=6、T4 =10のように分
割したりする。このように最上位の時間分割比をさらに
分割することによって、上記面積誤差dに基づく階調表
示要素における輝度の誤差をより小さくすることができ
る。その結果、階調誤差Dの増大を抑制することができ
る。
Therefore, in the present invention, the control means 7 executes control for further dividing the highest time division ratio.
For example, in the above-described time division ratio of T 1 : T 2 : T 3 = 1: 4: 16, the uppermost T 3 is further replaced by T 3 = T 4 =
8 (ie, T 1 : T 2 : T 3 : T 4 = 1: 4: 8:
8) or T 3 = T 4 = T 5 = 6 (that is, T 1 :
T 2 : T 3 : T 4 : T 5 = 1: 4: 6: 6: 6) or equally divided such as T 3 = 6 and T 4 = 10. By further dividing the uppermost time division ratio, it is possible to further reduce the luminance error in the gradation display element based on the area error d. As a result, an increase in the gradation error D can be suppressed.

【0073】従来の駆動法では、A番目(2≦A≦n)
のフィールドの時間分割比TA は、次式にて決定され
る。
In the conventional driving method, the A-th (2 ≦ A ≦ n)
The time-division ratio T A of the field is determined by the following equation.

【0074】[0074]

【数6】 (Equation 6)

【0075】本発明にかかる表示装置では、上記式の
右辺をさらに1/2以下とし、かつ各階調表示要素を独
立に制御可能とすることによって、時間分割比が大き過
ぎるフィールドTA の時間幅を分割する。すなわち、制
御手段7が、時間分割比の大き過ぎるフィールドTA
時間幅を制限することによってパネル5の駆動を制御
し、多階調表示を行う。このような制御を以下、第1の
手段とする。この場合のA番目のフィールドの時間分割
比TA は次式にて決定される。
[0075] In the display device according to the present invention, the right-hand side of equation further 1/2 or less, and by enabling control each gradation display element independently, the time width of the field T A time division ratio too large Split. That is, the control means 7 controls the driving of the panel 5 by limiting the time width of the field T A where the time division ratio is too large, and performs multi-gradation display. Such control is hereinafter referred to as first means. In this case, the time division ratio T A of the A-th field is determined by the following equation.

【0076】[0076]

【数7】 (Equation 7)

【0077】これによって、1レベルの階調遷移におけ
る階調誤差Dの係数αを小さくし、1レベルの階調遷移
における階調の逆転の発生を防止して、より一層優れた
階調表示を実現する。
As a result, the coefficient α of the gradation error D at the one-level gradation transition is reduced, the occurrence of the inversion of the gradation at the one-level gradation transition is prevented, and more excellent gradation display is achieved. Realize.

【0078】たとえば、第1の手段を適用した多階調表
示の例として、1フレームを4つに分割し(N=4)、
上記式から、時間分割比をT1 :T2 :T3 :T4
1:2:4:8とする。これによって時間分割が4bit
で最大46レベルの階調表示が実現できる。このときの
階調表示パターンを表3および4に示す。
For example, as an example of multi-tone display to which the first means is applied, one frame is divided into four (N = 4).
From the above equation, the time division ratio can be expressed as T 1 : T 2 : T 3 : T 4 =
1: 2: 4: 8. By this, time division is 4bit
Thus, gradation display of a maximum of 46 levels can be realized. Tables 3 and 4 show the gradation display patterns at this time.

【0079】[0079]

【表3】 [Table 3]

【0080】[0080]

【表4】 [Table 4]

【0081】表3および4からわかるように、この46
レベルの階調表示では、上記係数αはほとんどが0また
は±1となっており、13レベルから14レベルへの階
調遷移においてα3、29レベルから30レベルへの階
調遷移においてα=7が見られるのみである。すなわ
ち、第1の手段を用いることにより、係数αの最大値を
7に抑えることが可能になる。
As can be seen from Tables 3 and 4, this 46
In the gradation display of the level, the coefficient α is almost 0 or ± 1, and α3 is 7 in the gradation transition from the 13th level to the 14th level, and α = 7 in the gradation transition from the 29th level to the 30th level. It can only be seen. That is, by using the first means, the maximum value of the coefficient α can be suppressed to 7.

【0082】さらに、上記第1の手段を用いる場合や実
施の形態2で詳述する第2の手段を用いる場合には、上
記制御手段7は、上記式で定義した階調誤差Dが常に
1レベル未満となるようにフィールドTn の時間分割比
を決定し、かつ各階調表示要素を独立に制御することが
好ましい。
Further, when the first means is used or when the second means described in detail in the second embodiment is used, the control means 7 always sets the gradation error D defined by the above equation to 1 determine the time division ratio of the field T n to be less than the level, and it is preferable to control each gradation display element independently.

【0083】つまり、複数の階調表示要素の組み合わせ
により表示される階調のレベルが次のレベルに階調遷移
する際に、各レベルの輝度の差に生じる階調誤差Dを1
レベル未満とするように、上記フィールドTn の時間分
割比を決定することが好ましい。この制御を以下、第3
の手段とする。これによって、第1の手段や第2の手段
における効果をより一層向上させることができる。
That is, when the gradation level displayed by the combination of the plurality of gradation display elements transitions to the next level, the gradation error D caused by the difference in the luminance of each level is reduced by one.
As the level below, it is preferable to determine the time-division ratio of the field T n. This control is hereinafter referred to as a third
Means. Thereby, the effects of the first means and the second means can be further improved.

【0084】たとえば、式における係数αを面積誤差
dの逆数(1/d)未満となるようにする。具体的に
は、面先誤差d=0.3であれば、α<1/0.3、す
なわちα<3とする。これによって階調誤差Dは常に1
レベル未満となるので、階調の逆転が生じず、良好な階
調表示が可能となる。
For example, the coefficient α in the equation is set to be smaller than the reciprocal (1 / d) of the area error d. Specifically, if the surface error d = 0.3, α <1 / 0.3, that is, α <3. As a result, the gradation error D is always 1
Since the level is lower than the level, the reversal of the gray scale does not occur, and good gray scale display can be performed.

【0085】このように第1の手段を適用し、好ましく
は第3の手段も適用することによって、係数αの最大値
を抑制することができる。その結果、階調誤差Dの増大
を回避して、より優れた多階調表示を実現することがで
きる。
As described above, the maximum value of the coefficient α can be suppressed by applying the first means, preferably the third means. As a result, it is possible to avoid an increase in the gradation error D and realize a more excellent multi-gradation display.

【0086】〔実施の形態2〕本発明の実施の他の形態
について説明すれば、以下の通りである。なお、本実施
の形態における表示装置の構成や制御の各条件は、特に
限定のない限り前記実施の形態1と同一であるので、そ
の詳細な説明は省略する。
[Second Embodiment] The following will describe another embodiment of the present invention. Note that the configuration and control conditions of the display device according to the present embodiment are the same as those in the first embodiment unless otherwise specified, and thus detailed description thereof will be omitted.

【0087】前述した実施の形態1では、係数αの最大
値を7に抑えることができるものの、T1 =1を除く全
てのフィールドT2 〜TN の時間分割比を式で決定す
ると、実際に表現可能な階調数は、時間分割のbit 数や
画素分割のbit 数から設定される本来表現可能な階調数
よりも少なくなってしまうおそれがある。
In the first embodiment described above, the maximum value of the coefficient α can be suppressed to 7, but when the time division ratio of all the fields T 2 to T N except T 1 = 1 is determined by the equation, the actual The number of gray scales that can be expressed in a single pixel may be smaller than the number of gray scales that can be originally expressed based on the number of bits for time division and the number of bits for pixel division.

【0088】具体的には、画素分割数が2bit であり時
間分割比の数が4bit であるので、実施の形態1の条件
下では、最大22・4 =28 =256レベルの階調表示が
可能となる。しかしながら、上記式によってフィール
ドT2 〜TN の時間幅を制限しているので、実際には4
6レベルしか表現できず、表現できる階調の階調数は少
なくなっている。
More specifically, since the number of pixel divisions is 2 bits and the number of time division ratios is 4 bits, under the conditions of the first embodiment, a maximum of 2 2 4 = 2 8 = 256 levels of gray scale display Becomes possible. However, since the time width of the fields T 2 to T N is limited by the above equation, in practice, 4
Only six levels can be expressed, and the number of gray levels that can be expressed is small.

【0089】そこで、本発明にかかる表示装置では、1
レベルの階調遷移における階調誤差Dが小さいような場
合には、上記第1の手段を適用しないように、制御手段
7がパネル5の駆動を制御する。具体的には、制御手段
7は、前記実施の形態1において式で時間幅を制限し
たフィールドTA より下位となる2番目からA−1番目
までのフィールドTB (2≦B≦A−1)の時間分割比
を前記式と同じ式である次式にて決定する。このよ
うな制御を以下、第2の手段とする。
Therefore, in the display device according to the present invention, 1
When the gradation error D in the gradation transition of the level is small, the control unit 7 controls the driving of the panel 5 so that the first unit is not applied. Specifically, the control unit 7, the field T B from the second to be lower than the field T A with a limited duration by the formula in the first embodiment to the A-1 th (2 ≦ B ≦ A-1 ) Is determined by the following equation, which is the same equation as the above equation. Such control is hereinafter referred to as a second means.

【0090】[0090]

【数8】 (Equation 8)

【0091】つまり、表現できる階調数をできる限り増
やすために、時間分割比T1 〜Tnのうち、A番目より
下位となるフィールドT2 〜TA-1 は従来の式と同じ
く上記式を用いて時間分割比を決定し、A番目からN
番目のフィールドTA 〜TNまでは式を用いて時間分
割比を決定する。
In other words, in order to increase the number of gradations that can be expressed as much as possible, the fields T 2 to T A-1 which are lower than the A-th among the time division ratios T 1 to T n are the same as those in the conventional equation. Is used to determine the time division ratio.
The time division ratio is determined using the equation for the fields T A to T N.

【0092】たとえば画素分割比S1 :S2 =1:2+
dであるとき、従来の階調表示パターン(表1参照)に
おける7レベルから8レベルに階調遷移する場合を考え
る。このとき7レベルの輝度G7 および8レベルの輝度
8 はそれぞれ次のようになる。
For example, the pixel division ratio S 1 : S 2 = 1: 2+
In the case of d, a case is considered where the gradation transitions from 7 levels to 8 levels in the conventional gradation display pattern (see Table 1). At this time, the seven-level luminance G 7 and the eight-level luminance G 8 are as follows.

【0093】 G7 ={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} =〔(1×1)+{(2+d)×1}〕 +{(1×4)+{(2+d)×0}〕 +{(1×0)+{(2+d)×0}〕 =1+(2+d)+4+0+0+0=7+d〔レベル〕 G8 ={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} =〔(1×0)+{(2+d)×0}〕 +{(1×0)+{(2+d)×4}〕 +{(1×0)+{(2+d)×0}〕 =8+4d〔レベル〕 それゆえG7 とG8 との輝度の差は次のようになる。G 7 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = [(1 × 1) + {(2 + d) × 1}] + {(1 × 4) + {(2 + d) × 0}] + {(1 × 0) + { (2 + d) × 0}] = 1+ (2 + d) + 4 + 0 + 0 + 0 = 7 + d [level] G 8 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} = [(1 × 0) + {(2 + d) × 0}] + {(1 × 0) + {( the difference in brightness between the 2 + d) × 4}] + {(1 × 0) + {(2 + d) × 0} ] = 8 + 4d [level] therefore G 7 and G 8 are as follows.

【0094】 G8 −G7 =8+4d−(7+d) =1+3d〔レベル〕 したがって、階調誤差D=3dレベルであるので、係数
α=3となる(表1参照)。つまり、7レベルから8レ
ベルへの階調遷移では、上記第1の手段を用いなくても
階調誤差Dを十分小さく押さえることができる。
G 8 −G 7 = 8 + 4d− (7 + d) = 1 + 3d [level] Therefore, since the gradation error D = 3d level, the coefficient α = 3 (see Table 1). That is, in the gradation transition from the 7th level to the 8th level, the gradation error D can be kept sufficiently small without using the first means.

【0095】それゆえ、T1 およびT2 のみを含む階調
表示要素からなるレベル間での階調遷移に生ずる階調誤
差Dは十分小さいと判断し、T3 を含む階調表示要素か
らなるレベル間での階調遷移においてのみ、上記第1の
手段を用いるようにする。これが本実施の形態における
第2の手段である。
Therefore, it is determined that the gradation error D generated in the gradation transition between the levels composed of the gradation display elements including only T 1 and T 2 is sufficiently small, and the gradation display element including T 3 is included. The above-described first means is used only in gradation transition between levels. This is the second means in the present embodiment.

【0096】具体的には、前記実施の形態1において、
従来と同様に1フレームを3つに分割(N=3)すると
ともに、上記式を用いて、時間分割比をT1 :T2
3=1:4:8とする。換言すれば、従来におけるT
1 〜T3 のうち、2番目までは従来通りの式を用いて
時間分割比を決定し、3番目からは式を用いて時間分
割比を決定することになる。これによって時間分割が3
bit で最大40レベルの階調表示が実現できる。このと
きの階調表示パターンを表5に示す。
Specifically, in the first embodiment,
As in the conventional case, one frame is divided into three (N = 3), and the time division ratio is set to T 1 : T 2 :
T 3 = 1: 4: 8. In other words, the conventional T
From 1 to T 3 , the time division ratio is determined using a conventional equation for the second to the third, and the time division ratio is determined using the equation from the third. This allows time division of 3
Up to 40 levels of gray scale display can be realized with bits. Table 5 shows the gradation display patterns at this time.

【0097】[0097]

【表5】 [Table 5]

【0098】表5からわかるように、この40レベルの
階調表示では、係数αがほとんどが0または±1となっ
ており、7レベルから8レベルへの階調遷移においてα
=3、23レベルから24レベルへの階調遷移において
α=7が見られるのみである。すなわち、前記第1の手
段と同様、係数αの最大値を7に抑えることが可能とな
る。
As can be seen from Table 5, in this 40-level gradation display, the coefficient α is almost 0 or ± 1, and the coefficient α is 0 in the gradation transition from the 7th level to the 8th level.
= 3, only α = 7 is found in the gradation transition from the 23rd level to the 24th level. That is, similarly to the first means, the maximum value of the coefficient α can be suppressed to 7.

【0099】しかも、前記第1の手段では、最大256
レベルの階調表示が可能な4bit の時間分割で46レベ
ルの階調表示を実現していたが、本実施の形態における
第2の手段では、最大64レベルの階調表示が可能な3
bit の時間分割で40レベルの階調表示を可能としてい
る。それゆえ、第2の手段を用いることによって、表現
できる階調数の大幅な低減を回避することが可能とな
る。
In the first means, a maximum of 256
Although 46-level gray scale display is realized by 4-bit time division capable of level gray scale display, the second means in the present embodiment employs 3 levels capable of displaying a maximum of 64 levels of gray scale.
40-level gray scale display is possible by bit time division. Therefore, by using the second means, it is possible to avoid a significant reduction in the number of gradations that can be expressed.

【0100】〔実施の形態3〕本発明の実施の他の形態
について図1、図3ないし6、図9、図10、および図
13に基づいて説明すれば、以下の通りである。なお、
本実施の形態における表示装置の構成や制御各条件は、
特に限定のない限り前記実施の形態1および2と同一で
あるので、その詳細な説明は省略する。
[Embodiment 3] Another embodiment of the present invention will be described below with reference to FIGS. 1, 3 to 6, 9, 10, and 13. In addition,
The configuration of the display device and each control condition in the present embodiment are as follows:
Unless otherwise specified, this is the same as Embodiments 1 and 2, and a detailed description thereof will be omitted.

【0101】本実施の形態では、前述した実施の形態2
における制御に加えて、さらに、A番目以上N番目以下
となるフィールドTA 〜TN を全て等しい時間幅とする
ように、制御手段7がパネル5の駆動を制御する。この
ような制御を以下、第4の手段とする。
In this embodiment, the second embodiment described above is used.
In addition to controlling the further, as with all time equal width fields T A through T N which is a A-th or N-th or less, the control unit 7 controls the driving of the panel 5. Such control is hereinafter referred to as fourth means.

【0102】たとえば、第1および第2の手段、好まし
くは前記第3の手段も用いて、係数αをある値未満に抑
えるようにA番目以上のフィールドTE (A≦E≦N)
の時間幅を制限した場合、該TE の時間幅の制限(時間
分割比の決定)と同時に表現できる階調数も決定され
る。ところが、状況によっては、上記決定された階調数
は所望の階調数に達していないことがある。それゆえ、
このような場合には、フィールドTE+1 を新たに追加し
なければならない。
For example, using the first and second means, preferably the third means, the A-th and higher fields T E (A ≦ E ≦ N) so that the coefficient α is kept below a certain value.
If the restricted time range, the number of gradations that can be time width limit (time-division ratio determination) simultaneously with representation of the T E is also determined. However, depending on the situation, the determined number of gradations may not reach the desired number of gradations. therefore,
In such a case, the field TE + 1 must be newly added.

【0103】しかしながら、係数αの最大値は原理的に
上記TE の時間幅に依存するために、このTE よりも長
い時間幅を有するTE+1 を付加すると係数αの値はさら
に大きくなって結果的に階調誤差Dも大きくなってしま
う。そのため、TE+1 の時間幅はTE 以下の長さである
ことが望ましい。また階調数を確保するためにTE+1
時間幅はできる限り長いことが望ましい。上記の理由か
ら、TE の時間幅とTE+1 の時間幅とは同じ長さにする
ことが好ましい。
[0103] However, the maximum value of the coefficient α in order to time-dependent width of principle above T E, the value of the coefficient α The addition of T E + 1 having a longer width than the T E is greater As a result, the gradation error D also increases. Therefore, it is desirable that the time width of T E + 1 be equal to or less than T E. Further, it is desirable that the time width of TE + 1 is as long as possible to secure the number of gradations. For the above reasons, it is preferable that the same length and the time width and T E + 1 of the time width of T E.

【0104】また、上記TE+1 の追加でも階調数が少な
ければ、さらにTE+2 を追加する。このTE+2 の時間幅
もまたTE と同じ長さである。このようにTE と同じ長
さの時間幅を有するフィールドTE+k (k;1以上の整
数)を付加する第4の手段を用いれば、面積誤差dに対
して、階調の逆転の起こらない階調遷移で、かつ時間分
割比のbit 数に対して最も効率よく階調数を確保するこ
とができる。
If the number of gradations is small even in the case of adding T E + 1 , T E + 2 is further added. Duration the T E + 2 is also the same length as the T E. Thus field T E + k having the time width of the same length as the T E; With the fourth means for adding (k 1 or more integer), to the area error d, the reversal of the gradation It is possible to secure the number of gradations most efficiently with respect to the number of bits of the time division ratio with no gradation transition.

【0105】上記第4の手段を用いた時間分割比の決定
方法について、第1ないし第3の手段も含めて、具体例
を挙げて以下に説明する。
The method of determining the time division ratio using the fourth means will be described below with reference to specific examples, including the first to third means.

【0106】前記実施の形態1と同様に、1つの画素4
をS1 およびS2 の2つに分割する(M=2)ととも
に、画素分割比(副画素の面積比)をS1 :S2 =1:
2とする。ここで、たとえば1フレームを3つに分割す
る(N=3)とともに、時間分割比をT1 :T2 :T3
=1:4:16とすると、この場合の階調表示パターン
では、図3に示すように、64レベルの階調表示が可能
となる。
As in the first embodiment, one pixel 4
Is divided into two , S 1 and S 2 (M = 2), and the pixel division ratio (area ratio of sub-pixels) is S 1 : S 2 = 1:
Let it be 2. Here, for example, one frame is divided into three (N = 3), and the time division ratio is set to T 1 : T 2 : T 3
Assuming that = 1: 4: 16, the gradation display pattern in this case enables 64-level gradation display as shown in FIG.

【0107】ここで、S1 :S2 =1:2の画素分割比
において、S2 に面積誤差d=±0.13(〜1/7)
が生じているとする。この場合、1レベルの階調遷移の
際に発生する階調の逆転をより効果的に回避しようとす
るならば、係数αの最大値を7以下(d=±1/7の逆
数)にする(第3の手段を適用する)ことが非常に好ま
しい。
Here, at a pixel division ratio of S 1 : S 2 = 1: 2 , the area error d = ± 0.13 (〜1 / 7) in S 2
Is assumed to have occurred. In this case, the maximum value of the coefficient α is set to 7 or less (d = the reciprocal of 1/7) in order to more effectively avoid the inversion of the gray scale generated at the time of the one-level gray scale transition. It is highly preferable to apply the third means.

【0108】従来では、上述した画素分割・時間分割の
条件であれば、前述した表1に示すように、31レベル
から32レベルへの1レベルの階調遷移にて、面積誤差
dの係数αがα=11と大きくなる。
Conventionally, under the above-described conditions of pixel division and time division, as shown in Table 1, the coefficient α of the area error d is obtained by one-level gradation transition from the 31st level to the 32nd level. Becomes as large as α = 11.

【0109】また、図9の階調直線性のグラフに示すよ
うに、31レベルから32レベルへの階調遷移におい
て、階調の逆転が見られる。なお、図9のグラフは、表
1の階調表示パターンにおいて、面積誤差d=±0.1
3の場合における階調直線性を示している。
As shown in the gray scale linearity graph of FIG. 9, the gray scale is inverted at the gray level transition from the 31st level to the 32nd level. The graph of FIG. 9 shows that the area error d = ± 0.1 in the gradation display pattern of Table 1.
3 shows the gradation linearity in the case of No. 3.

【0110】前記実施の形態1にて示したように、階調
誤差Dの解消を可能とする従来の技術は、時間分割比が
1 :T2 =1:4までである。しかしながらこの場合
の表現可能な階調のレベルの数(階調数)は16レベル
しかない。そこで、第1の手段および第2の手段を用い
て、1フレームを4つに分割し(N=4)、さらに第4
の手段を用いて、上記式から、時間分割比をT1 :T
2 :T3 :T4 =1:4:8:8とする。
As shown in the first embodiment, in the conventional technique capable of eliminating the gradation error D, the time division ratio is up to T 1 : T 2 = 1: 4. However, in this case, there are only 16 levels of gray levels that can be expressed (the number of gray levels). Therefore, one frame is divided into four (N = 4) by using the first means and the second means.
From the above equation, the time division ratio is calculated as T 1 : T
2 : T 3 : T 4 = 1: 4: 8: 8.

【0111】つまり、上記式で決定しないフィールド
A-1 をT2 (A=3)とすることにより、3番目以上
N番目までのフィールドTE (A≦E≦N)を全て等し
い値としている。これによって時間分割が4bit で、係
数αの最大値を7に保ったまま、最大64レベルの階調
表示が実現できる。このときの階調表示パターンを表6
および7に示す。
That is, by setting the field T A-1 not determined by the above equation to T 2 (A = 3), the third to N-th fields T E (A ≦ E ≦ N) are all set to the same value. I have. As a result, a maximum of 64 levels of gray scale display can be realized while the time division is 4 bits and the maximum value of the coefficient α is kept at 7. Table 6 shows the gradation display pattern at this time.
And 7.

【0112】[0112]

【表6】 [Table 6]

【0113】[0113]

【表7】 [Table 7]

【0114】表6および7からわかるように、この64
レベルの階調表示では、上記係数αは、ほとんどが0ま
たは±1となっており、7レベルから8レベルへの階調
遷移においてα=3、23レベルから24レベルへの階
調遷移および47レベルから48レベルへの階調遷移に
おいてα=7が見られるのみである。
As can be seen from Tables 6 and 7, this 64
In the gradation display of the level, the coefficient α is almost 0 or ± 1, and in the gradation transition from the 7th level to the 8th level, α = 3, the gradation transition from the 23rd level to the 24th level, and 47 Only α = 7 is found in the gradation transition from the level to the 48th level.

【0115】また、図4の階調直線性のグラフに示すよ
うに、従来の場合のグラフである図9と比較して、階調
の逆転がほとんど見られず、多階調表示において階調直
線性が確保されていることがわかる。このように上記第
4の手段を用いれば、係数αの最大値を抑えた状態で、
表現できる階調数を増加させることが可能となる。
Further, as shown in the gradation linearity graph of FIG. 4, there is almost no reversal of gradation as compared with FIG. It can be seen that linearity is ensured. In this way, if the fourth means is used, with the maximum value of the coefficient α suppressed,
It is possible to increase the number of gradations that can be expressed.

【0116】なお、図4のグラフは、表6および7の階
調表示パターンにおいて、面積誤差d=±0.13の場
合における階調直線性を示しており、横軸が上記階調表
示パターンの階調数(レベル)を、縦軸が該階調表示パ
ターンに対して予想される輝度を表している。
The graph of FIG. 4 shows the gradation linearity when the area error d = ± 0.13 in the gradation display patterns of Tables 6 and 7, and the horizontal axis indicates the gradation display pattern. The vertical axis represents the luminance expected for the gradation display pattern.

【0117】上記第4の手段の適用について図1(a)
・(b)に基づいてさらに詳しく説明する。
FIG. 1A shows the application of the fourth means.
-It will be described in more detail based on (b).

【0118】上記23レベルは、図1(a)に示すよう
に、S1 ・T1 、S2 ・T1 、S1・T2 、S2
2 、およびS1 ・T3 の階調表示要素が点灯状態にあ
る。このときの輝度G23は次のようになる。
As shown in FIG. 1A, the 23 levels are S 1 · T 1 , S 2 · T 1 , S 1 · T 2 , S 2 ·
The gradation display elements of T 2 and S 1 · T 3 are in the lighting state. Luminance G 23 at this time is as follows.

【0119】 G23={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} +{(S1 ・T4 )+(S2 ・T4 )} =〔(1×1)+{(2+d)×1}〕 +〔(1×4)+{(2+d)×4}〕 +〔(1×8)+{(2+d)×0}〕 +〔(1×0)+{(2+d)×0}〕 =1+(2+d)+4+(8+4d)+8+0+0+0 =23+5d〔レベル〕 ここで、24レベルに階調遷移すると、図1(b)に示
すように、S1 ・T1、S2 ・T1 、S1 ・T2 および
1 ・T3 が消灯し、代わりにS2 ・T3 が点灯状態に
なる。すなわちS2 ・T2 およびS2 ・T3 が点灯状態
になる。このときの輝度G24は次のようになる。
G 23 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} + {(S 1 · T 4 ) + (S 2 · T 4 )} = [(1 × 1) + {(2 + d) × 1}] + [(1 × 4) + {(2 + d) × 4}] + [(1 × 8) + {(2 + d) × 0}] + [(1 × 0) + {(2 + d) × 0}] = 1+ (2 + d) +4+ (8 + 4d) + 8 + 0 + 0 + 0 = 23 + 5d [level] Here, when the gradation transitions to the 24th level, as shown in FIG. 1B, S 1 · T 1 , S 2 · T 1 , S 1 · T 2 and S 1 · T 3 Is turned off, and S 2 · T 3 is turned on instead. That is, S 2 · T 2 and S 2 · T 3 are turned on. Luminance G 24 at this time is as follows.

【0120】 G24={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} +{(S1 ・T4 )+(S2 ・T4 )} =〔(1×0)+{(2+d)×0}〕 +〔(1×0)+{(2+d)×4}〕 +〔(1×0)+{(2+d)×8}〕 +〔(1×0)+{(2+d)×0}〕 =0+0+0+(8+4d)+0+(16+8d)+0+0 =24+12d〔レベル〕 それゆえG23とG24との輝度の差は次のようになる。G 24 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} + {(S 1 · T 4 ) + (S 2 · T 4 )} = [(1 × 0) + {(2 + d) × 0}] + [(1 × 0) + {(2 + d) × 4}] + [(1 × 0) + {(2 + d) × 8}] + [(1 × 0) + {(2 + d) × 0}] = 0 + 0 + 0 + (8 + 4d) +0+ (16 + 8d) the difference in luminance between + 0 + 0 = 24 + 12d [level] therefore G 23 and G 24 is as follows.

【0121】 G24−G23=24+12d−(23+5d) =1+7d〔レベル〕 すなわち、階調誤差D=7dレベルとなるので、係数α
は7に抑えられることになる。
G 24 −G 23 = 24 + 12d− (23 + 5d) = 1 + 7d [Level] That is, since the gradation error D = 7d level, the coefficient α
Will be reduced to 7.

【0122】特に、画素分割比がS1 :S2 =1:2の
条件下において、上述した時間分割比をT1 :T2 :T
3 :T4 =1:4:8:8とするような条件、すなわ
ち、1フレームを時間分割するに当たり、フィールドT
2 =4とし、さらにT2 を超えるフィールドT3 〜TN
を全て8とする条件に限定すれば、より良好な多階調表
現を実現することができる。
In particular, under the condition that the pixel division ratio is S 1 : S 2 = 1: 2, the above-mentioned time division ratio is set to T 1 : T 2 : T
3 : T 4 = 1: 4: 8: 8, that is, when one frame is time-divided, the field T
2 = 4, and fields T 3 to T N exceeding T 2
Is limited to 8 in all cases, it is possible to realize better multi-tone expression.

【0123】なお、本実施の形態では、前記第3の手段
を用いているため、表6および7の階調表示パターンに
おいて、面積誤差d=±0.13(〜1/7)の場合に
係数αの最大値を7以下としている。それゆえ、図4に
示すグラフでは、ほぼ階調直線性を確保できる。
In the present embodiment, since the third means is used, in the gradation display patterns of Tables 6 and 7, when the area error d = ± 0.13 ((1/7), The maximum value of the coefficient α is set to 7 or less. Therefore, in the graph shown in FIG. 4, the gradation linearity can be substantially secured.

【0124】これに対して、たとえば、面積誤差d=±
0.3の場合では、第3の手段を適用するなら、係数α
の最大値は約3以下でなければならない。しかしなが
ら、係数αの最大値が7となっている上記表6および7
の階調表示パターンにおいて、面積誤差d=±0.3で
あったとしても、図5のグラフに示すように、一部に階
調の逆転が見られるものの、階調直線性はかなり向上し
ている。
On the other hand, for example, the area error d = ±
In the case of 0.3, if the third means is applied, the coefficient α
Must be less than or equal to about 3. However, in Tables 6 and 7 above, where the maximum value of the coefficient α is 7,
In the gray scale display pattern of FIG. 5, even if the area error d = ± 0.3, as shown in the graph of FIG. 5, although the gray scale is partially reversed, the gray scale linearity is considerably improved. ing.

【0125】具体的には、図10に示すような、従来の
階調表示パターン(前記実施の形態1の表1)におい
て、面積誤差d=±0.3の場合の階調直線性を示した
グラフと、図5のグラフと従来のグラフである図10と
を比較すれば、第3の手段を用いない場合であっても、
階調直線性の向上は明白である。
More specifically, in the conventional gradation display pattern as shown in FIG. 10 (Table 1 of the first embodiment), the gradation linearity when the area error d = ± 0.3 is shown. Compared to the graph of FIG. 5 and the conventional graph of FIG. 10, even when the third means is not used,
The improvement in gradation linearity is obvious.

【0126】また、第3の手段を適用せずに、第4の手
段を適用した場合の階調直線性のグラフを図6に示す。
このグラフは、表には示さないが、S1 :S2 =1:
2、面積誤差d=±0.3の条件で、A=4とすること
により、時間分割比における4番目以上N番目までのフ
ィールドTE (A≦E≦N)を全て等しい値としてい
る。このときの時間分割比はT1 :T2 :T3 :T4
5 =1:4:16:32:32となる。これによっ
て、階調の逆転を完全に解消することはできないが、階
調直線性を向上することができる。
FIG. 6 shows a graph of gradation linearity in the case where the fourth means is applied without applying the third means.
Although this graph is not shown in the table, S 1 : S 2 = 1:
2. By setting A = 4 under the condition of an area error d = ± 0.3, the fourth to Nth fields T E (A ≦ E ≦ N) in the time division ratio are all equal. The time division ratio at this time is T 1 : T 2 : T 3 : T 4 :
T 5 = 1: 4: 16: 32: 32. As a result, the inversion of the gradation cannot be completely eliminated, but the gradation linearity can be improved.

【0127】これに対して、図13に示す従来の階調直
線性のグラフでは、図6のグラフと比較すれば、階調直
線性が明らかに劣っていることがわかる。
On the other hand, in the conventional gradation linearity graph shown in FIG. 13, the gradation linearity is clearly inferior when compared with the graph of FIG.

【0128】それゆえ、階調の逆転を完全に解消するこ
とにこだわらなければ、第3の手段を必ずしも用いなく
ても、良好な多階調表示が可能となる。
Therefore, if it is not necessary to completely eliminate the reversal of the gradation, a good multi-gradation display can be achieved without necessarily using the third means.

【0129】〔実施の形態4〕本発明の実施の他の形態
について図7、図8および図14に基づいて説明すれ
ば、以下の通りである。なお、本実施の形態における表
示装置の構成や制御の各条件は、特に限定のない限り前
記実施の形態1ないし3と同一であるのでその詳細な説
明は省略する。
[Embodiment 4] Another embodiment of the present invention will be described below with reference to FIGS. 7, 8 and 14. Note that the configuration and control conditions of the display device according to the present embodiment are the same as those in Embodiments 1 to 3 unless otherwise specified, and thus detailed description thereof is omitted.

【0130】前述した実施の形態1ないし3では、従来
の駆動法におけるA番目のフィールドTA の時間分割比
が大きい点を回避することによって、係数αの値を小さ
くしていた。これに対して本実施の形態では、TA の時
間分割比が大きいために生ずる、1レベルの階調遷移に
おける階調誤差Dの差が大き過ぎる点を抑制することに
よって、係数αの値を小さくしている。
[0130] In the first to third embodiments described above, by avoiding the point time division ratio of the A-th field T A is larger in the conventional driving method, has been to reduce the value of the coefficient alpha. On the other hand, in the present embodiment, the value of the coefficient α is reduced by suppressing the point where the difference of the gradation error D in the one-level gradation transition caused by the large time division ratio of T A is too large. I'm making it smaller.

【0131】たとえば、Kレベルでは、TA-1 ・S1
A-1 ・S2 、TA ・S1 の3つの階調表示要素が点灯
しており、K+1レベルでは、TA ・S2 のみが点灯し
ているとする。ここで、KレベルではTA-1 ・S2 の階
調表示要素が面積誤差dに基づく輝度の誤差を含み、K
+1レベルではTA ・S2 が面積誤差dに基づく輝度の
誤差を含んでいることになる。しかしながら、TA-1
4、TA =16とすると、Kレベルでは上記輝度の誤差
は4dレベルとなるのに対し、K+1レベルでは上記輝
度の誤差が16dレベルと、Kレベルの4倍となる。こ
れが係数αを大きくする原因となる。
For example, at the K level, T A−1 · S 1 ,
It is assumed that three gradation display elements T A-1 · S 2 and T A · S 1 are turned on, and at the K + 1 level, only T A · S 2 is turned on. Here, at the K level, the gradation display element of T A-1 · S 2 includes a luminance error based on the area error d.
At the +1 level, T A · S 2 includes a luminance error based on the area error d. However, T A-1 =
Assuming that 4, T A = 16, the above-described luminance error is the 4d level at the K level, while the luminance error is 16d level at the K + 1 level, which is four times the K level. This causes the coefficient α to increase.

【0132】そこで、本実施の形態では、制御手段7
が、上述した第1、第2または第4の手段に加えて、1
レベルの階調遷移において、階調表示パターンを構成す
る階調表示要素の点灯状態の変化を工夫するようにパネ
ル5の駆動を制御する。これによって係数αの値が小さ
くなる。このような制御を以下、第5の手段とする。
Therefore, in this embodiment, the control means 7
However, in addition to the above-mentioned first, second or fourth means, 1
In the transition of the gradation of the level, the driving of the panel 5 is controlled so that the change of the lighting state of the gradation display element constituting the gradation display pattern is devised. As a result, the value of the coefficient α decreases. Such control is hereinafter referred to as fifth means.

【0133】具体的には、階調表示要素Sm ・Tn が点
灯状態にあるKレベルから、該Sm・Tn が非点灯状態
にあるK+1レベルへ階調遷移したとする。この階調遷
移でSm ・Tn が消灯した場合には、K+1レベルで
は、n+1番目からN番目までのフィールドTC (n+
1≦C≦N)の何れかを含む階調表示要素Sm ・TC
必ず点灯状態となるようにする。
More specifically, it is assumed that a gradation transition has been made from the K level in which the gradation display element S m · T n is in the lighting state to the K + 1 level in which the S m · T n is in the non-lighting state. If S m · T n is turned off by this gradation transition, at the K + 1 level, the (n + 1) to N-th fields T C (n +
Gradation display elements S m · T C containing either 1 ≦ C ≦ N) to always be at on state.

【0134】つまり、上記制御手段7は、階調表示要素
m ・Tn が点灯状態にあるKレベルから該階調表示要
素Sm ・Tn が非点灯状態となるK+1レベルに階調を
遷移する際に、該階調表示要素Sm ・Tn のフィールド
がn番目(1≦n<N)であれば、n+1番目以上とな
るフィールドTC (n+1≦C≦N)で、該階調表示要
素Sm ・Tn と同じ副画素を含む階調表示要素Sm を非
点灯状態から点灯状態とする。
[0134] That is, the control unit 7, a tone to K + 1 levels from K level gradation display elements S m · T n is in the lighting state grayscale display element S m · T n in a non-lighting state At the time of transition, if the field of the gradation display element S m · T n is the n-th field (1 ≦ n <N), the field T c (n + 1 ≦ C ≦ N) becomes the (n + 1) -th or more field. and lighting state gradation display elements S m that contains the same sub-pixel as the tone display elements S m · T n from the non-lighting state.

【0135】この第5の手段について図7(a)・
(b)を用いて説明する。従来では、たとえば、画素分
割比がS1 :S2 =1:2であり、時間分割比がT1
2 :T3 =1:4:16であるとする。この場合、前
述したように、31レベルから32レベルへの階調遷移
において係数αが11となる(表1参照)。それゆえ、
良好な多階調表示ができなくなる。
FIG. 7A shows the fifth means.
This will be described with reference to FIG. Conventionally, for example, the pixel division ratio is S 1 : S 2 = 1: 2, and the time division ratio is T 1 :
It is assumed that T 2 : T 3 = 1: 4: 16. In this case, as described above, the coefficient α is 11 in the gradation transition from the 31st level to the 32nd level (see Table 1). therefore,
Good multi-tone display cannot be performed.

【0136】そこで、第2の手段を用いて時間分割比を
1 :T2 :T3 :T4 =1:4:8:8とした上で、
さらに、31レベルから32レベルへの階調遷移におい
て、上記第5の手段を適用する。
Therefore, the time division ratio is set to T 1 : T 2 : T 3 : T 4 = 1: 4: 8: 8 by using the second means.
Further, in the gradation transition from the 31st level to the 32nd level, the fifth means is applied.

【0137】上記31レベルは、図7(a)に示すよう
に、S1 を含む全ての階調表示要素と、S2 ・T1 およ
びS2 ・T2 とが点灯状態にある。このときの輝度G31
は次のようになる。
At the 31st level, as shown in FIG. 7A, all the gradation display elements including S 1 and S 2 · T 1 and S 2 · T 2 are in a lighting state. The luminance G 31 at this time
Is as follows.

【0138】 G31={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} +{(S1 ・T4 )+(S2 ・T4 )} =〔(1×1)+{(2+d)×1}〕 +〔(1×4)+{(2+d)×4}〕 +〔(1×8)+{(2+d)×0}〕 +〔(1×8)+{(2+d)×0}〕 =1+(2+d)+4+(8+4d)+8+0+8+0 =31+5d〔レベル〕 ここで、32レベルに階調遷移するとS2 ・T2 が消灯
するが、第5の手段を適用すれば、32レベルではS2
・T3 またはS2 ・T4 の何れかを点灯状態とすること
になる。この場合、図7(b)に示すようにS2 ・T3
を点灯状態とする。このときの輝度G32は次のようにな
る。
G 31 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} + {(S 1 · T 4 ) + (S 2 · T 4 )} = [(1 × 1) + {(2 + d) × 1}] + [(1 × 4) + {(2 + d) × 4}] + [(1 × 8) + {(2 + d) × 0}] + [(1 × 8) + {(2 + d) × 0}] = 1+ (2 + d) +4+ (8 + 4d) + 8 + 0 + 8 + 0 = 31 + 5d [level] here, although the gradation transition S 2 · T 2 is turned off in 32 levels, by applying the fifth means, in the 32 level S 2
-Either T 3 or S 2 · T 4 is turned on. In this case, S 2 · T 3 as shown in FIG. 7 (b)
Is turned on. Luminance G 32 at this time is as follows.

【0139】 G32={(S1 ・T1 )+(S2 ・T1 )} +{(S1 ・T2 )+(S2 ・T2 )} +{(S1 ・T3 )+(S2 ・T3 )} +{(S1 ・T4 )+(S2 ・T4 )} =〔(1×0)+{(2+d)×0}〕 +〔(1×0)+{(2+d)×0}〕 +〔(1×8)+{(2+d)×8}〕 +〔(1×8)+{(2+d)×0}〕 =0+0+0+0+8+(16+8d)+8+0 =32+8d〔レベル〕 それゆえG32とG31との輝度の差は次のようになる。G 32 = {(S 1 · T 1 ) + (S 2 · T 1 )} + {(S 1 · T 2 ) + (S 2 · T 2 )} + {(S 1 · T 3 ) + (S 2 · T 3 )} + {(S 1 · T 4 ) + (S 2 · T 4 )} = [(1 × 0) + {(2 + d) × 0}] + [(1 × 0) + {(2 + d) × 0}] + [(1 × 8) + {(2 + d) × 8}] + [(1 × 8) + {(2 + d) × 0}] = 0 + 0 + 0 + 0 + 8 + (16 + 8d) + 8 + 0 = 32 + 8d [ difference in luminance between the level] and hence G 32 G 31 is as follows.

【0140】 G32−G31=32+8d−(31+5d) =1+3d〔レベル〕 すなわち、階調誤差D=3dレベルとなり係数αは3に
抑えられることになる。
G 32 −G 31 = 32 + 8d− (31 + 5d) = 1 + 3d [level] That is, the gradation error D = 3d level, and the coefficient α is suppressed to 3.

【0141】この第5の手段では、31レベルにおける
2 ・T2 が有していた輝度の誤差4dを、32レベル
におけるS2 ・T3 に並行移動させるような階調遷移と
なる。それゆえ、1レベルの階調遷移における係数αの
増大を効果的に抑制することができる。このときの階調
表示パターンを表8および9に示す。
In the fifth means, the gradation transition is such that the luminance error 4d of S 2 · T 2 at the 31st level is shifted in parallel to S 2 · T 3 at the 32nd level. Therefore, it is possible to effectively suppress an increase in the coefficient α in one-level gradation transition. Tables 8 and 9 show the gradation display patterns at this time.

【0142】[0142]

【表8】 [Table 8]

【0143】[0143]

【表9】 [Table 9]

【0144】同じ時間分割比(T1 :T2 :T3 :T4
=1:4:8:8)を用いた、前記実施の形態3におけ
る表6および7と比較した場合、表6および7では、係
数αが最大で7となっている。これに対して、本実施の
形態では、表8および9に示すように、7レベルから8
レベルへの階調遷移、15レベルから16レベルへの階
調遷移、23レベルから24レベルへの階調遷移、31
レベルから32レベルへの階調遷移、および55レベル
から56レベルへの階調遷移において係数αが3となっ
ているのが最大値である。
The same time division ratio (T 1 : T 2 : T 3 : T 4
= 1: 4: 8: 8), when compared with Tables 6 and 7 in Embodiment 3 above, the coefficient α is 7 at the maximum in Tables 6 and 7. On the other hand, in the present embodiment, as shown in Tables 8 and 9, 8 levels to 8 levels
Level transition from level 15 to level 16; level transition from level 23 to level 24;
In the gradation transition from the level 32 to the level 32 and the gradation transition from the level 55 to the level 56, the coefficient α is 3 which is the maximum value.

【0145】また、第5の手段を用いれば、図8の階調
直線性のグラフに示すように、階調の逆転は見られず、
多階調表示における階調直線性がほぼ確保されているこ
とがわかる。なお、図8のグラフは、表8および9の階
調表示パターンにおいて、面積誤差d=±0.3の場合
における階調直線性を示している。
Further, when the fifth means is used, as shown in the gradation linearity graph of FIG.
It can be seen that the gradation linearity in the multi-gradation display is almost secured. The graph of FIG. 8 shows the gradation linearity when the area error d = ± 0.3 in the gradation display patterns of Tables 8 and 9.

【0146】それゆえ、この第5の手段を用いることに
よって、より優れた多階調表示を実現することができ
る。特に、画素分割比がS1 :S2 =1:2の条件下に
おいて、上述した時間分割比をT1 :T2 :T3 :T4
=1:4:8:8とするような条件、すなわち、1フレ
ームを時間分割するに当たり、フィールドT2 =4とす
る条件に限定すれば、第5の手段により得られる効果を
より一層向上させることができる。
Therefore, by using the fifth means, more excellent multi-tone display can be realized. In particular, under the condition that the pixel division ratio is S 1 : S 2 = 1: 2, the above-described time division ratio is set to T 1 : T 2 : T 3 : T 4
= 1: 4: 8: 8, that is, if the condition is limited to the field T 2 = 4 when one frame is divided in time, the effect obtained by the fifth means is further improved. be able to.

【0147】上記第5の手段を用いた他の例を以下に示
す。画素分割比がS1 :S2 =1:2であり、時間分割
比をT1 :T2 :T3 :T4 :T5 =1:4:8:1
6:16とすると、表10に示すように、136レベル
の階調表示(128レベルに相当)が可能となる。
Another example using the fifth means will be described below. Pixel division ratio S 1: S 2 = 1: 2, the time division ratio T 1: T 2: T 3 : T 4: T 5 = 1: 4: 8: 1
Assuming that the ratio is 6:16, as shown in Table 10, 136-level gradation display (corresponding to 128 levels) is possible.

【0148】[0148]

【表10】 [Table 10]

【0149】表10では、T1 およびT2 のカラムに示
している(1)の部位には、図14(a)に示す16レ
ベル毎の基本的な遷移パターン1が入ることを示してい
る。また、T3 およびT4 各カラムにおける「0…0」
または「1…1」は、全て「0」または「1」が入るこ
とを示している。
In Table 10, it is shown that the basic transition pattern 1 for every 16 levels shown in FIG. 14A is inserted into the portion (1) shown in the columns of T 1 and T 2 . . In addition, "0 ... 0" in T 3 and T 4 each column
Or, “1... 1” indicates that all “0” or “1” is entered.

【0150】表10に示すような136レベルの階調表
示パターンの場合、係数αのカラムからわかる通り、係
数αの最大値が3である。それゆえ、階調の逆転が見ら
れず、多階調表示における階調直線性をほぼ確保するこ
とができるため、良好な多階調表示が可能となる。
In the case of a 136-level gradation display pattern as shown in Table 10, the maximum value of the coefficient α is 3, as can be seen from the column of the coefficient α. Therefore, no reversal of the gradation is observed, and the gradation linearity in the multi-gradation display can be substantially ensured, so that good multi-gradation display can be performed.

【0151】同様に、画素分割比がS1 :S2 =1:2
であり、時間分割比がT1 :T2 :T3 :T4 :T5
1:4:8:16:32とすると、表11に示すよう
に、184レベルの表示が可能となる。
Similarly, when the pixel division ratio is S 1 : S 2 = 1: 2
And the time division ratio is T 1 : T 2 : T 3 : T 4 : T 5 =
Assuming 1: 4: 8: 16: 32, as shown in Table 11, display at 184 levels is possible.

【0152】[0152]

【表11】 [Table 11]

【0153】表11では、T1 およびT2 のカラムに示
している(1)の部位には、図14(a)に示す16レ
ベル毎の基本的な遷移パターン1が入ることを示してい
る。また、T1 〜T3 のカラムに示している(2)の部
位には、図14(b)に示す16レベル毎の基本的な遷
移パターン2が入ることを示している。さらに、T3
よびT4 各カラムにおける「0…0」または「1…1」
は、全て「0」または「1」が入ることを示している。
In Table 11, it is shown that the basic transition pattern 1 for every 16 levels shown in FIG. 14A is inserted in the portion (1) shown in the columns of T 1 and T 2 . . Further, it is shown that the basic transition pattern 2 for every 16 levels shown in FIG. 14B enters the portion (2) shown in the columns T 1 to T 3 . Furthermore, T 3 and T 4 "0 ... 0" in each column or "1 ... 1"
Indicates that "0" or "1" is all entered.

【0154】表11に示すような184レベルの階調表
示パターンの場合、係数αのカラムからわかる通り、係
数αの最大値が3である。それゆえ、階調の逆転が見ら
れず、多階調表示における階調直線性をほぼ確保するこ
とができるため、良好な多階調表示を可能とすることが
できる。
In the case of a gradation display pattern of 184 levels as shown in Table 11, the maximum value of the coefficient α is 3, as can be seen from the column of the coefficient α. Therefore, no reversal of the gradation is observed, and the gradation linearity in the multi-gradation display can be substantially secured, so that good multi-gradation display can be performed.

【0155】上述した例では、画素分割比が全てS1
2 =1:2の条件であったが、画素分割比がS1 :S
2 =1:4の条件における第5の手段の適用について以
下に説明する。
In the above example, the pixel division ratios are all S 1 :
Although the condition of S 2 = 1: 2 was satisfied, the pixel division ratio was S 1 : S
The application of the fifth means under the condition of 2 = 1: 4 will be described below.

【0156】画素分割比がS1 :S2 =1:4であり、
時間分割比がT1 :T2 :T3 :T4 =1:2:16:
32とすると、従来では、表12に示すように、256
レベルの表示が可能となる。
The pixel division ratio is S 1 : S 2 = 1: 4,
The time division ratio is T 1 : T 2 : T 3 : T 4 = 1: 2: 16:
32, conventionally, as shown in Table 12, 256
The level can be displayed.

【0157】[0157]

【表12】 [Table 12]

【0158】表12では、T1 およびT2 のカラムに示
している(3)の部位には、図14(c)に示す16レ
ベル毎の基本的な遷移パターン3が入ることを示してい
る。また、T3 およびT4 各カラムにおける「0…0」
または「1…1」は、全て「0」または「1」が入るこ
とを示している。
In Table 12, it is shown that the basic transition pattern 3 for every 16 levels shown in FIG. 14 (c) enters the portion (3) shown in the columns of T 1 and T 2 . . In addition, "0 ... 0" in T 3 and T 4 each column
Or, “1... 1” indicates that all “0” or “1” is entered.

【0159】表12に示すような従来の階調表示パター
ンの場合、係数αのカラムからわかる通り、191レベ
ルから192レベルへの階調遷移において係数αが最大
値の13を示している。その結果、たとえば面積誤差d
=0.3であるならば、階調誤差D=13×0.2=
2.6レベルとなり、1レベルの階調遷移に際して大き
な階調誤差Dが生じることになる。
In the case of the conventional gradation display pattern as shown in Table 12, as can be seen from the column of the coefficient α, the coefficient α indicates the maximum value of 13 in the gradation transition from the 191 level to the 192 level. As a result, for example, the area error d
= 0.3, the gradation error D = 13 x 0.2 =
This is 2.6 levels, and a large gradation error D occurs at the time of one-level gradation transition.

【0160】このような階調表示パターンに第5の手段
を適用する。画素分割比がS1 :S2 =1:4であり、
時間分割比がT1 :T2 :T3 :T4 :T5 =1:2:
8:16:32であるとすると、表13および14に示
すように、296レベルの表示が可能となる。
The fifth means is applied to such a gradation display pattern. The pixel division ratio is S 1 : S 2 = 1: 4,
Time division ratio T 1: T 2: T 3 : T 4: T 5 = 1: 2:
Assuming that the ratio is 8:16:32, as shown in Tables 13 and 14, 296 levels of display are possible.

【0161】[0161]

【表13】 [Table 13]

【0162】[0162]

【表14】 [Table 14]

【0163】表13および14では、T1 およびT2
カラムに示している(3)の部位には、図14(c)に
示す16レベル毎の基本的な遷移パターン3が入ること
を示している。また、T3 およびT4 各カラムにおける
「0…0」または「1…1」は、全て「0」または
「1」が入ることを示している。
In Tables 13 and 14, it is shown that the basic transition pattern 3 for every 16 levels shown in FIG. 14 (c) is inserted into the part (3) shown in the columns of T 1 and T 2 . ing. Furthermore, T 3 and T 4 "0 ... 0" in each column or "1 ... 1" indicates that all "0" or "1" is entered.

【0164】表13および14に示すような296レベ
ルの階調表示パターンの場合、係数αのカラムからわか
る通り、係数αの最大値が5であり、上述した係数α=
13よりも十分に低下していることがわかる。それゆ
え、良好な多階調表示を実現することができる。
In the case of the 296-level gradation display pattern as shown in Tables 13 and 14, the maximum value of the coefficient α is 5, as can be seen from the column of the coefficient α.
It can be seen that it is sufficiently lower than 13. Therefore, good multi-tone display can be realized.

【0165】[0165]

【発明の効果】本発明の請求項1記載の表示装置は、以
上のように、マトリクス状に複数の画素が配置され、1
つの画素が複数の副画素に分割されているパネルと、画
像信号の1フレーム内の時間幅を分割してなる複数のフ
ィールドのうちの1つに基づいて、1つの副画素を所定
時間点灯状態とする制御を行う制御手段とを備えてお
り、さらに該制御手段は、1フィールドの時間幅で点灯
状態となる1つの副画素を1つの階調表示要素とするこ
とで、これら階調表示要素を複数組み合わせて多階調表
示を行う表示装置において、1つの画素を構成する上記
副画素がN個であり、各副画素の面積比が1:S2 :S
3 :…:SN であるとともに、上記フィールドの数がN
であり、該フィールドの時間分割比が1:T2 :T3
…:TN であるとすると、上記制御手段は、次式、
According to the display device of the first aspect of the present invention, a plurality of pixels are arranged in a matrix as described above.
One sub-pixel is lit for a predetermined time based on a panel in which one pixel is divided into a plurality of sub-pixels and one of a plurality of fields obtained by dividing a time width in one frame of an image signal. Control means for controlling the sub-pixels, which are turned on in a time width of one field, as one gradation display element. In a display device that performs multi-gradation display by combining a plurality of sub-pixels, the number of the sub-pixels constituting one pixel is N and the area ratio of each sub-pixel is 1: S 2 : S
3 : ...: S N and the number of the above fields is N
And the time division ratio of the field is 1: T 2 : T 3 :
...: T N , the control means calculates the following equation:

【0166】[0166]

【数9】 (Equation 9)

【0167】にて決定した、2番目以上N番目以下とな
るA番目のフィールドの時間分割比TA でもって多階調
表示を行うとともに、各階調表示要素を独立して制御可
能としている構成である。
The multi-gradation display is performed by the time division ratio T A of the A-th field which is the second to N-th field determined in the above, and each gradation display element can be controlled independently. is there.

【0168】それゆえ、上記構成では、1レベルの階調
遷移における階調誤差を小さくすることができるので、
階調の逆転の発生を防止して、より一層優れた階調表示
を実現することができるという効果を奏する。
Therefore, in the above configuration, the gradation error at one-level gradation transition can be reduced.
It is possible to prevent the inversion of the gray scale and prevent the gray scale from being displayed.

【0169】本発明の請求項2記載の表示装置は、以上
のように、請求項1記載の構成に加えて、上記制御手段
は、次式、
As described above, in the display device according to the second aspect of the present invention, in addition to the configuration according to the first aspect, the control means includes:

【0170】[0170]

【数10】 (Equation 10)

【0171】にて決定した、2番目以上A−1番目以下
となるフィールドの時間分割比TB でもって多階調表示
を行う構成である。
[0171] determined at, with a time-division ratio T B field as a second or more A-1 th or less is configured to perform multi-gradation display.

【0172】それゆえ、上記構成では、階調誤差の増大
を抑制できるとともに、表現できる階調数の大幅な低減
を回避できるという効果を奏する。
Therefore, the above configuration has an effect that it is possible to suppress an increase in the gradation error and to avoid a drastic reduction in the number of gradations that can be expressed.

【0173】本発明の請求項3記載の表示装置は、以上
のように、請求項1または2記載の構成に加えて、上記
制御手段は、複数の階調表示要素の組み合わせにより表
示される階調のレベルが次のレベルに階調遷移する際
に、各レベルの輝度の差に生じる階調誤差を1レベル未
満とするように、上記フィールドの時間分割比を決定す
る構成である。
As described above, in the display device according to the third aspect of the present invention, in addition to the configuration according to the first or second aspect, the control means includes a display device which is displayed by a combination of a plurality of gradation display elements. When the tone level shifts to the next level, the time division ratio of the field is determined so that the tone error caused by the difference in luminance between the levels is less than one level.

【0174】それゆえ、上記構成では、上記請求項1ま
たは請求項2の表示装置において得られる効果をより一
層向上させることができるという効果を奏する。
Therefore, the above configuration has an effect that the effect obtained in the display device of the first or second aspect can be further improved.

【0175】本発明の請求項4記載の表示装置は、以上
のように、請求項1または2記載の構成に加えて、上記
制御手段は、A番目以上N番目以下となるフィールドを
全て等しい時間幅としている構成である。
According to the display device of the fourth aspect of the present invention, as described above, in addition to the configuration of the first or second aspect, the control means may control that all the fields from the Ath to the Nth have the same time. It is a configuration with a width.

【0176】それゆえ、上記構成では、階調誤差の増大
を抑制しつつ、表現できる階調数を増加させることが可
能となるという効果を奏する。
Therefore, the above configuration has an effect that it is possible to increase the number of expressible gradations while suppressing an increase in the gradation error.

【0177】本発明の請求項5記載の表示装置は、以上
のように、請求項1、2または4記載の構成に加えて、
上記制御手段は、1つの階調表示要素が点灯状態にある
レベルから、該階調表示要素が非点灯状態となるレベル
に階調を遷移する際に、該階調表示要素のフィールドが
n番目(ただし1≦n<N)であれば、n+1番目以上
となるフィールドで、該階調表示要素と同じ副画素を含
む階調表示要素を非点灯状態から点灯状態とする構成で
ある。
As described above, the display device according to the fifth aspect of the present invention has the structure according to the first, second, or fourth aspect.
The above-mentioned control means, when transitioning the gradation from a level at which one gradation display element is turned on to a level at which the gradation display element is turned off, sets the field of the gradation display element to the n-th field. If (1 ≦ n <N), the gray scale display element including the same sub-pixel as the gray scale display element is changed from the non-lighting state to the lighting state in the (n + 1) th or more field.

【0178】それゆえ、上記構成では、1レベルの階調
遷移における階調誤差の増大をより効果的に抑制するこ
とができるという効果を奏する。
Therefore, the above configuration has an effect that the increase in the gradation error at the one-level gradation transition can be more effectively suppressed.

【0179】本発明の請求項6記載の表示装置は、以上
のように、請求項4または5記載の構成に加えて、1つ
の画素を構成する上記副画素が2個であり、各副画素の
面積比が1:2であるとともに、上記フィールドの数が
4であり、該フィールドの時間分割比が1:4:8:8
である構成である。
As described above, the display device according to claim 6 of the present invention has two sub-pixels forming one pixel in addition to the configuration according to claim 4 or 5, Is 1: 2, the number of the fields is 4, and the time division ratio of the field is 1: 4: 8: 8.
The configuration is as follows.

【0180】それゆえ、上記構成では、請求項4または
5記載の構成で得られる効果をより一層向上させること
ができるという効果を奏する。
Therefore, the above configuration has an effect that the effect obtained by the configuration of claim 4 or 5 can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)は、本発明の実施の一形態にかかる表示
装置の階調表示の駆動法における23レベルの表示での
階調表示要素を示す説明図であり、(b)は、(a)に
示す駆動法における24レベルの表示での階調表示要素
を示す説明図である。
FIG. 1A is an explanatory diagram showing a gray scale display element in a 23-level display in a gray scale display driving method of a display device according to an embodiment of the present invention, and FIG. It is explanatory drawing which shows the gradation display element in 24 level display in the drive method shown to (a).

【図2】(a)は上記表示装置が備えるパネルの構成を
示す概略説明図であり、(b)は、(a)に示すパネル
が備える画素の構成を示す概略説明図である。
2A is a schematic explanatory view showing a configuration of a panel included in the display device, and FIG. 2B is a schematic explanatory view showing a configuration of a pixel included in the panel shown in FIG.

【図3】図1(a)・(b)に示す駆動法における階調
表示パターンを示す説明図である。
FIG. 3 is an explanatory diagram showing a gradation display pattern in the driving method shown in FIGS. 1 (a) and 1 (b).

【図4】表6および7に示す階調表示パターンにおける
面積誤差d=±0.13の場合の階調直線性を示すグラ
フである。
FIG. 4 is a graph showing gradation linearity when the area error d = ± 0.13 in the gradation display patterns shown in Tables 6 and 7.

【図5】表6および7に示す階調表示パターンにおける
面積誤差d=±0.3の場合の階調直線性を示すグラフ
である。
FIG. 5 is a graph showing gradation linearity when an area error d = ± 0.3 in the gradation display patterns shown in Tables 6 and 7.

【図6】表に示さない階調表示パターンにおける階調直
線性を示すグラフである。
FIG. 6 is a graph showing gradation linearity in a gradation display pattern not shown in the table.

【図7】(a)は、本発明の実施の他の形態にかかる表
示装置の階調表示の駆動法における31レベルの表示で
の階調表示要素を示す説明図であり、(b)は、(a)
に示す駆動法における32レベルの表示での階調表示要
素を示す説明図である。
FIG. 7A is an explanatory view showing a gradation display element in 31-level display in a gradation display driving method of a display device according to another embodiment of the present invention, and FIG. , (A)
FIG. 4 is an explanatory diagram showing gradation display elements in 32-level display in the driving method shown in FIG.

【図8】表8および9に示す階調表示パターンにおける
階調直線性を示すグラフである。
FIG. 8 is a graph showing gradation linearity in gradation display patterns shown in Tables 8 and 9.

【図9】表1に示す従来の階調表示パターンにおける階
調直線性を示すグラフである。
FIG. 9 is a graph showing gradation linearity in the conventional gradation display pattern shown in Table 1.

【図10】表1に示す従来の階調表示パターンにおける
階調直線性を示すグラフである。
FIG. 10 is a graph showing gradation linearity in the conventional gradation display pattern shown in Table 1.

【図11】(a)は、従来の表示装置の階調表示の駆動
法における31レベルの表示での理想的な階調表示要素
を示す説明図であり、(b)は、(a)に示す駆動法に
おける32レベルの表示での階調表示要素を示す説明図
である。
FIG. 11A is an explanatory diagram showing ideal gray scale display elements for 31-level display in a conventional gray scale display driving method of a display device, and FIG. It is explanatory drawing which shows the gradation display element in the 32 level display in the driving method shown.

【図12】(a)は、従来の表示装置の階調表示の駆動
法における31レベルの表示での実際の階調表示要素を
示す説明図であり、(b)は、(a)に示す駆動法にお
ける32レベルの表示での階調表示要素を示す説明図で
ある。
12A is an explanatory diagram showing actual gray scale display elements in 31-level display in a conventional gray scale display driving method of a display device, and FIG. 12B is a diagram showing FIG. It is explanatory drawing which shows the gradation display element in the display of 32 levels in a drive method.

【図13】表2に示す従来の階調表示パターンにおける
階調直線性を示すグラフである。
FIG. 13 is a graph showing gradation linearity in the conventional gradation display pattern shown in Table 2.

【図14】(a)〜(c)は、表2および表10〜14
に示す階調表示パターンにおいて繰り返される遷移パタ
ーンを示す図である。
FIGS. 14 (a) to (c) show Table 2 and Tables 10 to 14;
FIG. 9 is a diagram showing a transition pattern repeated in the gradation display pattern shown in FIG.

【符号の説明】[Explanation of symbols]

4 画素 5 パネル 6 副画素 7 制御手段 Sm 副画素 Tn フィールド Sm ・Tn 階調表示要素4 pixel 5 panel 6 sub-pixel 7 control means Sm sub-pixel Tn field Sm - Tn gradation display element

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】マトリクス状に複数の画素が配置され、1
つの画素が複数の副画素に分割されているパネルと、 画像信号の1フレーム内の時間幅を分割してなる複数の
フィールドのうちの1つに基づいて、1つの副画素を所
定時間点灯状態とする制御を行う制御手段とを備えてお
り、 さらに該制御手段は、1フィールドの時間幅で点灯状態
となる1つの副画素を1つの階調表示要素とすること
で、これら階調表示要素を複数組み合わせて多階調表示
を行う表示装置において、 1つの画素を構成する上記副画素がN個であり、各副画
素の面積比が1:S2:S3 :…:SN であるととも
に、 上記フィールドの数がNであり、該フィールドの時間分
割比が1:T2 :T3:…:TN であるとすると、 上記制御手段は、次式、 【数1】 にて決定した、2番目以上N番目以下となるA番目のフ
ィールドの時間分割比TA でもって多階調表示を行うと
ともに、各階調表示要素を独立して制御可能としている
ことを特徴とする表示装置。
A plurality of pixels arranged in a matrix,
One sub-pixel is lit for a predetermined time based on a panel in which one pixel is divided into a plurality of sub-pixels, and one of a plurality of fields obtained by dividing a time width in one frame of an image signal. And a control means for controlling the sub-pixel which is turned on in a time width of one field as one gradation display element. In a display device performing multi-gradation display by combining a plurality of sub-pixels, the number of the sub-pixels constituting one pixel is N, and the area ratio of each sub-pixel is 1: S 2 : S 3 :...: S N. In addition, assuming that the number of the fields is N and the time division ratio of the fields is 1: T 2 : T 3 :...: T N , the control means calculates the following equation: The multi-gradation display is performed using the time division ratio T A of the A-th field which is the second to N-th determined in the above, and each gradation display element can be controlled independently. Display device.
【請求項2】上記制御手段は、次式、 【数2】 にて決定した、2番目以上A−1番目以下となるフィー
ルドの時間分割比TB でもって多階調表示を行うことを
特徴とする請求項1記載の表示装置。
2. The control means according to the following equation: 2. The display device according to claim 1, wherein the multi-gradation display is performed using the time division ratio TB of the second to A-1st fields determined in step ( b ).
【請求項3】上記制御手段は、複数の階調表示要素の組
み合わせにより表示される階調のレベルが次のレベルに
階調遷移する際に、各レベルの輝度の差に生じる階調誤
差を1レベル未満とするように、上記フィールドの時間
分割比を決定することを特徴とする請求項1または2記
載の表示装置。
3. The control means according to claim 1, wherein, when a gradation level displayed by a combination of a plurality of gradation display elements transitions to the next level, a gradation error occurring in a difference in luminance of each level is determined. 3. The display device according to claim 1, wherein a time division ratio of the field is determined so as to be less than one level.
【請求項4】上記制御手段は、A番目以上N番目以下と
なるフィールドを全て等しい時間幅とすることを特徴と
する請求項1または2記載の表示装置。
4. The display device according to claim 1, wherein said control means sets all the fields from Ath to Nth in equal time width.
【請求項5】上記制御手段は、1つの階調表示要素が点
灯状態にあるレベルから、該階調表示要素が非点灯状態
となるレベルに階調を遷移する際に、該階調表示要素の
フィールドがn番目(ただし1≦n<N)であれば、n
+1番目以上となるフィールドで、該階調表示要素と同
じ副画素を含む階調表示要素を非点灯状態から点灯状態
とすることを特徴とする請求項1、2または4記載の表
示装置。
5. The grayscale display element according to claim 1, wherein said grayscale display element shifts from a level at which one grayscale display element is lit to a level at which said grayscale display element is turned off. Is the nth field (where 1 ≦ n <N), n
5. The display device according to claim 1, wherein a gradation display element including the same sub-pixel as the gradation display element is turned from a non-lighting state to a lighting state in a field of +1 or more.
【請求項6】1つの画素を構成する上記副画素が2個で
あり、各副画素の面積比が1:2であるとともに、 上記フィールドの数が4であり、該フィールドの時間分
割比が1:4:8:8であることを特徴とする請求項4
または5記載の表示装置。
6. The method according to claim 1, wherein the number of the sub-pixels constituting one pixel is two, the area ratio of each sub-pixel is 1: 2, the number of the fields is four, and the time division ratio of the field is four. The ratio is 1: 4: 8: 8.
Or the display device according to 5.
JP11008417A 1999-01-14 1999-01-14 Display device Pending JP2000206922A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11008417A JP2000206922A (en) 1999-01-14 1999-01-14 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11008417A JP2000206922A (en) 1999-01-14 1999-01-14 Display device

Publications (1)

Publication Number Publication Date
JP2000206922A true JP2000206922A (en) 2000-07-28

Family

ID=11692564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11008417A Pending JP2000206922A (en) 1999-01-14 1999-01-14 Display device

Country Status (1)

Country Link
JP (1) JP2000206922A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236469A (en) * 2001-02-08 2002-08-23 Sanyo Electric Co Ltd Organo-electroluminescence circuit
US6911784B2 (en) 2001-01-31 2005-06-28 Nec Corporation Display apparatus
JP2007041560A (en) * 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd Display device and driving method of the same
JP2007086762A (en) * 2005-08-24 2007-04-05 Semiconductor Energy Lab Co Ltd Display device and driving method thereof
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP2007147932A (en) * 2005-11-28 2007-06-14 Sony Corp Image display device, electronic apparatus, portable apparatus, and image display method
JP2008009392A (en) * 2006-05-31 2008-01-17 Semiconductor Energy Lab Co Ltd Display device, driving method of display device, and electronic appliance
US8115788B2 (en) * 2006-05-31 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
US9449543B2 (en) 2005-07-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
US9483973B2 (en) 2007-05-18 2016-11-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the liquid crystal display device, and electronic device employing the same device and the same method
CN107068056A (en) * 2017-06-19 2017-08-18 深圳市华星光电技术有限公司 AMOLED mixed compensation methods
KR20180128232A (en) * 2017-05-23 2018-12-03 주식회사 라온텍 Display panel using alteration of pixel space and occupancy time of pixel and method for driving the same
CN113327540A (en) * 2021-06-01 2021-08-31 成都辰显光电有限公司 Display panel, driving method thereof and display device

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911784B2 (en) 2001-01-31 2005-06-28 Nec Corporation Display apparatus
JP2002236469A (en) * 2001-02-08 2002-08-23 Sanyo Electric Co Ltd Organo-electroluminescence circuit
JP2007041560A (en) * 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd Display device and driving method of the same
US9449543B2 (en) 2005-07-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device
JP2007086762A (en) * 2005-08-24 2007-04-05 Semiconductor Energy Lab Co Ltd Display device and driving method thereof
EP1758072A3 (en) * 2005-08-24 2007-05-02 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7928929B2 (en) 2005-08-24 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR101369280B1 (en) * 2005-08-24 2014-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and electronic device comprising the same
KR101324154B1 (en) * 2005-08-24 2013-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device and driving method thereof
JP2007147932A (en) * 2005-11-28 2007-06-14 Sony Corp Image display device, electronic apparatus, portable apparatus, and image display method
CN102592535A (en) * 2006-05-31 2012-07-18 株式会社半导体能源研究所 Display device, driving method of display device, and electronic appliance
US20120154456A1 (en) * 2006-05-31 2012-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
US8115788B2 (en) * 2006-05-31 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic appliance
KR101371691B1 (en) 2006-05-31 2014-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Display device, driving method of display device, and electronic appliance
KR101371695B1 (en) 2006-05-31 2014-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Semiconductor device
TWI476745B (en) * 2006-05-31 2015-03-11 Semiconductor Energy Lab Display device, driving method of display device, and electronic appliance
TWI478134B (en) * 2006-05-31 2015-03-21 Semiconductor Energy Lab Display device, driving method of display device, and electronic appliance
JP2008009392A (en) * 2006-05-31 2008-01-17 Semiconductor Energy Lab Co Ltd Display device, driving method of display device, and electronic appliance
US9483973B2 (en) 2007-05-18 2016-11-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the liquid crystal display device, and electronic device employing the same device and the same method
KR20180128232A (en) * 2017-05-23 2018-12-03 주식회사 라온텍 Display panel using alteration of pixel space and occupancy time of pixel and method for driving the same
KR101933929B1 (en) 2017-05-23 2019-03-25 주식회사 라온텍 Display panel using alteration of pixel space and occupancy time of pixel and method for driving the same
CN107068056A (en) * 2017-06-19 2017-08-18 深圳市华星光电技术有限公司 AMOLED mixed compensation methods
CN113327540A (en) * 2021-06-01 2021-08-31 成都辰显光电有限公司 Display panel, driving method thereof and display device

Similar Documents

Publication Publication Date Title
US6911784B2 (en) Display apparatus
US7847769B2 (en) Liquid crystal display and driving method thereof
US6014258A (en) Color image display apparatus and method
JP3889837B2 (en) Multi-gradation display method for image display device
JPH09319342A (en) Liquid crystal display device, and driving method for the device
JP2003308048A (en) Liquid crystal display device
JP2000206922A (en) Display device
JP2001075527A (en) Display device
JP2003050566A (en) Liquid crystal display device
JP2008051833A (en) Multi-gradation display device
KR100465547B1 (en) Drive method for plasma display panel and plasma display device
WO1993023844A1 (en) Method and circuit for driving liquid crystal device, etc., and display device
WO2003044764A1 (en) Display drive method and display apparatus
JPH1097218A (en) Display panel drive method
US6850251B1 (en) Control circuit and control method for display device
JP3991737B2 (en) Electro-optical element driving method, driving apparatus, and electronic apparatus
JP2003069922A (en) Picture display device
JP2003084717A (en) Driving voltage pulse controller, gradation signal processor, gradation controller, and image display device
JP2000112426A (en) Operating method of display device
JP2003262848A (en) Method for driving electro-optical device
JP3632694B2 (en) Display device driving method, driving circuit, and display device
JP2004126626A (en) Multi-gradation display device
JPH07334117A (en) Multilevel display device and method thereof
JP2768046B2 (en) Multi-tone display device
KR100596238B1 (en) Driving Method of Plasma Display Panel and Driving Apparatus Thereof