JP2000196427A - Timer circuit - Google Patents

Timer circuit

Info

Publication number
JP2000196427A
JP2000196427A JP10333563A JP33356398A JP2000196427A JP 2000196427 A JP2000196427 A JP 2000196427A JP 10333563 A JP10333563 A JP 10333563A JP 33356398 A JP33356398 A JP 33356398A JP 2000196427 A JP2000196427 A JP 2000196427A
Authority
JP
Japan
Prior art keywords
circuit
output
input
integration
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10333563A
Other languages
Japanese (ja)
Inventor
Toru Matsutani
徹 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10333563A priority Critical patent/JP2000196427A/en
Publication of JP2000196427A publication Critical patent/JP2000196427A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an inexpensive and accurate circuit in small scale by connecting a pulse generating circuit to an input terminal, connecting an integration circuit to the output of a pulse signal, connecting the output of the integration circuit to one input of a comparator circuit, connecting the output of a reference voltage generating circuit to the other input, connecting the output of the comparator circuit to an output terminal and forwardly connecting a diode to the input of the integration circuit. SOLUTION: When an input signal is inputted from an input terminal 11 to a pulse generating circuit 12, the pulse generating circuit 12 outputs a pulse signal. By changing the duty of the pulse signal, timer time is set. When the pulse signal is inputted to an integration circuit 13, the integration circuit 13 outputs an integration circuit output signal. The integration circuit output signal provided by successively inputting the pulse signal to the integration circuit 13 is inputted to a comparator circuit input terminal 14a of a comparator circuit 14 and compared with the output signal of a reference voltage generating circuit 15 inputted to a comparator circuit input terminal 14b of the comparator circuit 14, and timer time is obtained from an output signal outputted to an output terminal 16 by the comparator circuit 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、タイマー回路に関
するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a timer circuit.

【0002】[0002]

【従来の技術】以下、従来のタイマー回路について説明
する。
2. Description of the Related Art A conventional timer circuit will be described below.

【0003】従来のタイマー回路は、図3に示すよう
に、入力端子1と、入力端子1に接続された積分回路2
とを備えている。この積分回路2の出力は比較回路4の
一方の比較回路入力端子4aに接続され、また、他方の
比較回路入力端子4bには基準電圧発生回路3の出力が
接続され、この比較回路4の出力が出力端子5に接続さ
れていた。また、積分回路2は、図4に示すように、入
力端子1に接続された抵抗6と、その信号通路とグラン
ド間に接続されたコンデンサ7により構成されていた。
そして、タイマー時間はコンデンサ7への充電時間によ
り決定されていた。図5にこのタイマー時間の様子を示
す。すなわち、8は入力端子1に入力される入力信号で
あり、9は積分回路2より出力される積分回路出力信号
であり、10は比較回路4の出力信号である。積分回路
出力信号9を比較回路4の比較回路入力端子4aに入力
し、積分回路出力信号9が比較回路4の比較回路入力端
子4bに入力される基準電圧発生回路3の出力と比較さ
れ、比較回路4の出力は10に示す出力信号となり、1
0aに示すタイマー時間が得られていた。また、タイマ
ー時間10aを長くするために、コンデンサ7には大容
量の電解コンデンサが使用されていた。
As shown in FIG. 3, a conventional timer circuit has an input terminal 1 and an integration circuit 2 connected to the input terminal 1.
And The output of the integration circuit 2 is connected to one comparison circuit input terminal 4a of the comparison circuit 4, and the output of the reference voltage generation circuit 3 is connected to the other comparison circuit input terminal 4b. Was connected to the output terminal 5. Further, as shown in FIG. 4, the integrating circuit 2 was constituted by a resistor 6 connected to the input terminal 1 and a capacitor 7 connected between the signal path and the ground.
The timer time is determined by the charging time of the capacitor 7. FIG. 5 shows the state of the timer time. That is, 8 is an input signal input to the input terminal 1, 9 is an integration circuit output signal output from the integration circuit 2, and 10 is an output signal of the comparison circuit 4. The integration circuit output signal 9 is input to the comparison circuit input terminal 4a of the comparison circuit 4, and the integration circuit output signal 9 is compared with the output of the reference voltage generation circuit 3 input to the comparison circuit input terminal 4b of the comparison circuit 4. The output of the circuit 4 becomes the output signal shown by 10, and 1
The timer time indicated by 0a was obtained. In order to extend the timer time 10a, a large-capacity electrolytic capacitor is used for the capacitor 7.

【0004】また、上記とは別の方式である従来のタイ
マー回路について図6、図7を用いて説明する。
A conventional timer circuit, which is another system different from the above, will be described with reference to FIGS. 6 and 7. FIG.

【0005】図6のタイマー回路は入力端子26と入力
端子26に接続された発振回路27とを備えている。ま
た、発振回路27の発振端子28aに抵抗29とコンデ
ンサ30が接続され、また、抵抗29の一方は発振回路
27の基準電圧端子28bに接続され、コンデンサ30
の一方はグランドに接続されていた。さらに、発振回路
27の出力にはカウンタ回路31、このカウンタ回路3
1の出力には出力端子32がそれぞれ接続されていた。
そして、タイマー時間は発振回路27に接続された抵抗
29とコンデンサ30による発振信号の周波数により決
定されていた。図7に、このタイマー時間の様子を示
す。すなわち、33は入力端子26に入力される入力信
号であり、34は発振回路27より出力される発振信号
である。そして、発振信号34のパルス数をカウンタ回
路31でカウントし、決められたカウント数に達する
と、カウンタ回路31の出力は出力信号35となり、3
6に示すタイマー時間が得られていた。このタイマー回
路のタイマー時間を決定するコンデンサ30に容量の小
さいセラミックコンデンサを使用し、発振信号34の周
波数を高くしても、カウンタ回路31のカウントアップ
数を大きくすることにより、長時間のタイマー時間が得
られていた。
The timer circuit shown in FIG. 6 has an input terminal 26 and an oscillation circuit 27 connected to the input terminal 26. A resistor 29 and a capacitor 30 are connected to an oscillation terminal 28a of the oscillation circuit 27. One of the resistors 29 is connected to a reference voltage terminal 28b of the oscillation circuit 27,
Was connected to ground. Further, the output of the oscillating circuit 27 is provided by a counter circuit 31,
The output terminals 32 were connected to the outputs of the first and second outputs, respectively.
The timer time is determined by the frequency of the oscillation signal from the resistor 29 and the capacitor 30 connected to the oscillation circuit 27. FIG. 7 shows the state of the timer time. That is, 33 is an input signal input to the input terminal 26, and 34 is an oscillation signal output from the oscillation circuit 27. The number of pulses of the oscillation signal 34 is counted by the counter circuit 31. When the number of pulses reaches the predetermined count, the output of the counter circuit 31 becomes the output signal 35
The timer time shown in FIG. 6 was obtained. By using a small-capacity ceramic capacitor as the capacitor 30 for determining the timer time of the timer circuit and increasing the count-up number of the counter circuit 31 even if the frequency of the oscillation signal 34 is increased, a long timer time can be obtained. Was obtained.

【0006】[0006]

【発明が解決しようとする課題】図3に示す従来の構成
では、長時間のタイマー時間を得るために、コンデンサ
7には電解コンデンサを使用するわけであるが、電解コ
ンデンサはその容量のばらつきが大きく、精度の良い長
時間のタイマー時間を得ることが難しいという問題があ
った。
In the conventional configuration shown in FIG. 3, an electrolytic capacitor is used for the capacitor 7 in order to obtain a long timer time. There is a problem that it is difficult to obtain a large and accurate long timer time.

【0007】また図6に示す発振回路27とカウンタ回
路31で構成されたタイマー回路では、コンデンサ30
として容量の小さなセラミックコンデンサを使用して
も、長時間のタイマー時間を得ることができるが、発振
回路27とカウンタ回路31は多くの能動素子で構成さ
れていた為、この2つの回路の占有面積が大きく、コス
ト高になるという課題があった。
In a timer circuit composed of an oscillation circuit 27 and a counter circuit 31 shown in FIG.
Even if a ceramic capacitor having a small capacitance is used, a long timer time can be obtained. However, since the oscillation circuit 27 and the counter circuit 31 are composed of many active elements, the area occupied by these two circuits is large. However, there was a problem that the cost was high.

【0008】本発明は、このような問題点を解決するも
ので、精度の良い長時間のタイマー時間を安価に得るこ
とを目的としたものである。
The present invention has been made to solve such a problem, and has as its object to obtain a long-time timer with high accuracy at low cost.

【0009】[0009]

【課題を解決するための手段】この目的を達成するため
に本発明のタイマー回路は、入力端子と積分回路の間に
パルス発生回路を挿入するとともに、積分回路にはその
積分回路の入力に順方向にダイオードを挿入し、積分回
路のコンデンサに小容量のセラミックコンデンサを使用
したものである。これにより、精度の良い長時間のタイ
マー時間を得ることができる。
In order to achieve this object, a timer circuit according to the present invention has a pulse generating circuit inserted between an input terminal and an integrating circuit. A diode is inserted in the direction, and a small-capacity ceramic capacitor is used for the capacitor of the integration circuit. As a result, it is possible to obtain a long timer time with high accuracy.

【0010】[0010]

【発明の実施の形態】本発明の請求項1に記載の発明
は、入力端子と、この入力端子に接続されたパルス発生
回路と、このパルス発生回路の出力に接続された積分回
路と、この積分回路の出力が、一方の入力に接続される
とともに、他方の入力には基準電圧発生回路の出力が接
続された比較回路と、この比較回路の出力が接続された
出力端子とを備え、前記積分回路はその積分回路の入力
にダイオードを順方向に接続したタイマー回路としたも
のである。このように、パルス発生回路を備えるととも
に、パルス発生回路の出力と積分回路の入力に順方向に
ダイオードを接続することにより、積分回路のコンデン
サの容量が小さくても、長時間のタイマー回路を得るこ
とができる。また、積分回路のコンデンサの容量が小さ
くできるので、積分回路のコンデンサに精度の良いセラ
ミックコンデンサを使用して、精度の良い長時間のタイ
マー時間を得ることができる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention provides an input terminal, a pulse generation circuit connected to the input terminal, an integration circuit connected to the output of the pulse generation circuit, An output of the integration circuit is connected to one input, and the other input includes a comparison circuit connected to an output of the reference voltage generation circuit, and an output terminal connected to an output of the comparison circuit. The integrating circuit is a timer circuit in which a diode is connected to the input of the integrating circuit in the forward direction. Thus, by providing the pulse generation circuit and connecting the diode in the forward direction to the output of the pulse generation circuit and the input of the integration circuit, a long-time timer circuit can be obtained even if the capacitance of the capacitor of the integration circuit is small. be able to. Further, since the capacity of the capacitor of the integration circuit can be reduced, a high-precision long timer time can be obtained by using a high-precision ceramic capacitor as the capacitor of the integration circuit.

【0011】以下、本発明の実施の形態について、図面
を用いて説明する。図1は、本発明のタイマー回路のブ
ロック図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a timer circuit according to the present invention.

【0012】図1において、11は入力端子であり、こ
の入力端子11はパルス発生回路12に接続されてい
る。このパルス発生回路12の出力には、積分回路13
が接続され、この積分回路13の出力は比較回路14の
一方の比較回路入力端子14aに接続されている。ま
た、比較回路14の他方の比較回路入力端子14bに
は、基準電圧発生回路15の出力が接続されている。こ
の比較回路14の出力には出力端子16に接続されてい
る。そして、このタイマー回路において、積分回路13
は、入力側にアノード側を接続したダイオード17と、
ダイオード17のカソード側には積分器18が接続され
た構成となっている。この積分器18は、直列に接続さ
れた抵抗19と、この抵抗19の出力とグランド間に接
続されたコンデンサ20より構成されており、このコン
デンサ20は精度の良いセラミックコンデンサを使用し
ている。
In FIG. 1, reference numeral 11 denotes an input terminal, which is connected to a pulse generating circuit 12. The output of the pulse generation circuit 12 is connected to an integration circuit 13
The output of the integration circuit 13 is connected to one comparison circuit input terminal 14a of the comparison circuit 14. The output of the reference voltage generation circuit 15 is connected to the other comparison circuit input terminal 14b of the comparison circuit 14. The output of the comparison circuit 14 is connected to an output terminal 16. In this timer circuit, the integration circuit 13
Is a diode 17 having an anode connected to the input side,
An integrator 18 is connected to the cathode side of the diode 17. The integrator 18 includes a resistor 19 connected in series, and a capacitor 20 connected between the output of the resistor 19 and the ground. The capacitor 20 uses a high-precision ceramic capacitor.

【0013】以上のように構成されたタイマー回路につ
いて、以下にその動作を図2に基づいて説明する。
The operation of the timer circuit configured as described above will be described below with reference to FIG.

【0014】図2において、21は入力端子11に入力
される入力信号である。この入力信号21がパルス発生
回路12に入力されると、パルス発生回路12の出力よ
りパルス信号22が出力される。このパルス信号22は
本実施の形態では、パルス信号22のデューティを1%
程度にしている。このパルス信号22のデューティを変
えることにより、タイマー時間25を設定することがで
きる。このパルス信号22を積分回路13に入力するこ
とにより、積分回路13より図2に示す積分回路出力信
号23が出力される。すなわち、第1のパルス22aを
抵抗19を通してコンデンサ20に充電することによ
り、積分回路出力信号23は23aの第1の出力波形が
得られ、さらに第2のパルス22bを抵抗19を通して
コンデンサ20に充電することにより、積分回路出力信
号23は23bの第2の出力波形が得られる。このよう
にしてパルス信号22を積分回路13に順次入力して得
られた積分回路出力信号23が比較回路14の比較回路
入力端子14aに入力し、積分回路出力信号23が比較
回路14の比較回路入力端子14bに入力される基準電
圧発生回路15の出力と比較され、比較回路14の出力
は24に示す出力信号となり、25に示すタイマー時間
が得られる。すなわち、本発明においては、積分回路1
3のコンデンサ20に精度の良いセラミックコンデンサ
を使用することにより、精度の良いタイマー時間25が
得られるとともに、長時間のタイマー時間25が得られ
る。例えば、抵抗19は400kΩ、コンデンサ20は
0.3μFとして、5秒程度の長時間のタイマー時間が
得られる。
In FIG. 2, reference numeral 21 denotes an input signal input to the input terminal 11. When the input signal 21 is input to the pulse generation circuit 12, a pulse signal 22 is output from the output of the pulse generation circuit 12. In this embodiment, the duty of the pulse signal 22 is 1%.
About. By changing the duty of the pulse signal 22, the timer time 25 can be set. By inputting the pulse signal 22 to the integration circuit 13, the integration circuit 13 outputs an integration circuit output signal 23 shown in FIG. That is, by charging the capacitor 20 with the first pulse 22a through the resistor 19, a first output waveform 23a of the integration circuit output signal 23 is obtained, and the capacitor 20 is further charged with the second pulse 22b through the resistor 19. Thus, a second output waveform 23b is obtained from the integration circuit output signal 23. The integration circuit output signal 23 obtained by sequentially inputting the pulse signal 22 to the integration circuit 13 is input to the comparison circuit input terminal 14a of the comparison circuit 14, and the integration circuit output signal 23 is output to the comparison circuit of the comparison circuit 14. The output of the comparison circuit 14 is compared with the output of the reference voltage generation circuit 15 input to the input terminal 14b. The output of the comparison circuit 14 becomes an output signal indicated by 24, and a timer time indicated by 25 is obtained. That is, in the present invention, the integration circuit 1
By using a high-precision ceramic capacitor as the third capacitor 20, a high-precision timer time 25 can be obtained and a long timer time 25 can be obtained. For example, when the resistance 19 is 400 kΩ and the capacitor 20 is 0.3 μF, a long timer time of about 5 seconds can be obtained.

【0015】[0015]

【発明の効果】以上のように本発明によれば、入力端子
と積分回路の間にパルス発生回路を挿入するとともに、
積分回路にはその積分回路の入力に順方向にダイオード
を挿入し、積分回路のコンデンサに小容量のセラミック
コンデンサを使用しているので、精度の良い長時間のタ
イマー時間を得ることができる。
As described above, according to the present invention, a pulse generating circuit is inserted between an input terminal and an integrating circuit.
In the integration circuit, a diode is inserted in a forward direction at the input of the integration circuit, and a small-capacity ceramic capacitor is used as a capacitor of the integration circuit, so that a long time with high accuracy can be obtained.

【0016】また、回路構成が小規模になり、タイマー
回路の占有面積を小さくするとともに、コストも安価な
ものにすることができる。
Further, the circuit configuration can be reduced in size, the area occupied by the timer circuit can be reduced, and the cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態によるタイマー回路のブ
ロック図
FIG. 1 is a block diagram of a timer circuit according to an embodiment of the present invention.

【図2】同タイマー回路のタイムチャートFIG. 2 is a time chart of the timer circuit.

【図3】従来のタイマー回路のブロック図FIG. 3 is a block diagram of a conventional timer circuit.

【図4】同タイマー回路の積分回路の回路図FIG. 4 is a circuit diagram of an integration circuit of the timer circuit.

【図5】同タイマー回路のタイムチャートFIG. 5 is a time chart of the timer circuit.

【図6】従来の他のタイマー回路のブロック図FIG. 6 is a block diagram of another conventional timer circuit.

【図7】同タイマー回路のタイムチャートFIG. 7 is a time chart of the timer circuit.

【符号の説明】[Explanation of symbols]

11 入力端子 12 パルス発生回路 13 積分回路 14 比較回路 15 基準電圧発生回路 16 出力端子 17 ダイオード Reference Signs List 11 input terminal 12 pulse generation circuit 13 integration circuit 14 comparison circuit 15 reference voltage generation circuit 16 output terminal 17 diode

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 入力端子と、この入力端子に接続された
パルス発生回路と、このパルス発生回路の出力に接続さ
れた積分回路と、この積分回路の出力が、一方の入力に
接続されるとともに、他方の入力には基準電圧発生回路
の出力が接続された比較回路と、この比較回路の出力が
接続された出力端子を備え、前記積分回路はその積分回
路の入力にダイオードを順方向に接続したタイマー回
路。
An input terminal, a pulse generation circuit connected to the input terminal, an integration circuit connected to an output of the pulse generation circuit, and an output of the integration circuit connected to one input. A comparison circuit connected to the output of the reference voltage generation circuit at the other input; and an output terminal connected to the output of the comparison circuit. The integration circuit connects a diode to the input of the integration circuit in the forward direction. Timer circuit.
JP10333563A 1998-11-25 1998-11-25 Timer circuit Pending JP2000196427A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10333563A JP2000196427A (en) 1998-11-25 1998-11-25 Timer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10333563A JP2000196427A (en) 1998-11-25 1998-11-25 Timer circuit

Publications (1)

Publication Number Publication Date
JP2000196427A true JP2000196427A (en) 2000-07-14

Family

ID=18267454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10333563A Pending JP2000196427A (en) 1998-11-25 1998-11-25 Timer circuit

Country Status (1)

Country Link
JP (1) JP2000196427A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141448A (en) * 2006-12-01 2008-06-19 Toa Corp Mobile electronic device
JP2010206335A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141448A (en) * 2006-12-01 2008-06-19 Toa Corp Mobile electronic device
JP2010206335A (en) * 2009-02-28 2010-09-16 Nagasaki Univ Signal generator

Similar Documents

Publication Publication Date Title
CN109564130B (en) Optical sensor device and method for light sensing
EP1963870B1 (en) Current measurement circuit and method
JPS60148217A (en) Monolithically integrated rc oscillator
JPS60254815A (en) Filter unit
CN109632118B (en) CMOS temperature sensing circuit and MEMS temperature sensor system
JPH07114335B2 (en) Buffer circuit
JP2000196427A (en) Timer circuit
JP2002107428A (en) Current/frequency converter and chargeable battery and chargeable battery pack having the same built-in
US7042742B2 (en) Charge-pump circuitry
JP3222308B2 (en) Electric signal delay circuit
CN111965431B (en) Semiconductor device with a plurality of semiconductor chips
CN112290612B (en) Light-load detection circuit
JPH10319055A (en) Voltage comparing circuit
JPS602676Y2 (en) IC circuit for timer
JPS6318178Y2 (en)
SU1275484A1 (en) Device for integrating the alternating signals with storing intermediate values
JPS63294254A (en) Constant charge generator
JPH0561992A (en) Definite integrating circuit
US3363110A (en) Binary storage counter
SU999011A1 (en) Comparing device
JP3264991B2 (en) Camera ranging device
KR930003564B1 (en) Synchronizing pulse generating circuit
JPH044285Y2 (en)
SU748795A1 (en) Device for shaping radio pulses
JPS62152217A (en) Electronic device