JP2000195968A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2000195968A
JP2000195968A JP10369562A JP36956298A JP2000195968A JP 2000195968 A JP2000195968 A JP 2000195968A JP 10369562 A JP10369562 A JP 10369562A JP 36956298 A JP36956298 A JP 36956298A JP 2000195968 A JP2000195968 A JP 2000195968A
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor device
manufacturing
semiconductor substrate
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10369562A
Other languages
Japanese (ja)
Inventor
輝宣 ▲こう▼良
Terunobu Koura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Semiconductor Engineering Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Engineering Corp, Mitsubishi Electric Corp filed Critical Renesas Semiconductor Engineering Corp
Priority to JP10369562A priority Critical patent/JP2000195968A/en
Publication of JP2000195968A publication Critical patent/JP2000195968A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacture of a semiconductor device, that does not increase the number of manufacturing processes or does not deteriorate the reliability of gate oxide films and MOS transistors to be finally obtained, when MOS transistors having gate oxide films each having a different thickness are formed on a substrate. SOLUTION: Ar ions are implanted in the surface of a silicon substrate 10 of a storage cell part to form an ion implantation region 21. Here, the Ar ion implantation energy is about 15 keV, which is set to that the ion penetrates a sacrificial oxide film 20 and reaches the surface of the silicon substrate 10. Since a resist mask 13 is formed in the logic region, the Ar ions are not implanted in the surface of the silicon substrate 10. In a later process, oxide films, each having a different thickness, are formed simultaneously on the surface of the silicon substrate 10 of the logic region and the storage cell region by one thermal oxidation process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に1つの基板上にゲート酸化膜の厚さが異
なるMOSトランジスタを有した半導体装置の製造方法
に関する。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device having MOS transistors having different gate oxide films on one substrate.

【0002】[0002]

【従来の技術】近年、1つの基板上にメモリセル部とロ
ジック部とを備えたシステムLSIが開発され、使用さ
れつつある。このようなシステムLSIにおいては、M
OSトランジスタを例に採れば、メモリセル部とロジッ
ク部とでは、そのスペックが異なっている。
2. Description of the Related Art In recent years, a system LSI having a memory cell section and a logic section on one substrate has been developed and is being used. In such a system LSI, M
Taking an OS transistor as an example, the memory cell section and the logic section have different specifications.

【0003】すなわち、メモリセル部においては信頼性
を確保するためMOSトランジスタのゲート酸化膜は比
較的厚く形成され、ロジック部においては高速動作を可
能にするためMOSトランジスタのゲート酸化膜は比較
的薄く形成される。
That is, in the memory cell portion, the gate oxide film of the MOS transistor is formed relatively thick in order to ensure reliability, and in the logic portion, the gate oxide film of the MOS transistor is formed relatively thin in order to enable high-speed operation. It is formed.

【0004】また、DRAMにおいても、その入出力部
では5V系の電源が用いられ、メモリセル部においては
3.3V系の電源が用いられるなど、1つのチップで異
なる電源系を使用する構成が多用され、1つの基板上に
ゲート絶縁膜の厚さが異なるMOSトランジスタを形成
する場合が多くなっている。
Also, in a DRAM, a single chip uses a different power supply system, for example, a 5V power supply is used in an input / output unit and a 3.3V power supply is used in a memory cell unit. It is frequently used and MOS transistors having different thicknesses of gate insulating films are formed on one substrate in many cases.

【0005】以下、このような、1つの基板上にゲート
絶縁膜の厚さが異なるMOSトランジスタを備えた半導
体装置の製造方法の一例を、製造工程を順に示した断面
図である図8〜図12を用いて説明する。なお、以下の
説明においてはシステムLSIのロジック部とメモリセ
ル部を例に採り、ゲート絶縁膜の厚さが異なる2種類の
MOSトランジスタの製造を前提として説明する。ここ
で、図8〜図12における(a)はシステムLSIのロ
ジック部を示す部分断面図であり、図8〜図12におけ
る(b)はシステムLSIのメモリセル部を示す部分断
面図である。
[0005] Hereinafter, an example of a method of manufacturing a semiconductor device having a MOS transistor having a gate insulating film having a different thickness on one substrate will be described with reference to FIGS. 12 will be described. In the following description, a logic part and a memory cell part of a system LSI will be described as an example, and the description will be made on the assumption that two types of MOS transistors having different thicknesses of gate insulating films are manufactured. Here, (a) in FIGS. 8 to 12 is a partial cross-sectional view showing a logic part of the system LSI, and (b) in FIGS. 8 to 12 is a partial cross-sectional view showing a memory cell part of the system LSI.

【0006】まず、図8(a)、(b)に示すように、
シリコン基板10の主面表面にLOCOS酸化膜11
(フィールド酸化膜)を選択的に形成してロジック部お
よびメモリセル部にそれぞれ素子形成領域(活性領域)
を規定する。
First, as shown in FIGS. 8A and 8B,
LOCOS oxide film 11 on the main surface of silicon substrate 10
(Field oxide film) is selectively formed, and an element formation region (active region) is formed in each of a logic portion and a memory cell portion.
Is specified.

【0007】その後、ロジック部およびメモリセル部に
おいて第1回目の酸化を行って、厚さ50オングストロ
ーム程度の酸化膜12を形成する。
Thereafter, the first oxidation is performed in the logic section and the memory cell section to form an oxide film 12 having a thickness of about 50 angstroms.

【0008】次に、図9(a)、(b)に示すように、
写真製版によりメモリセル部上をレジストマスク13で
覆う。なお、ロジック部にはレジストマスク13は形成
しない。
Next, as shown in FIGS. 9A and 9B,
The memory cell portion is covered with a resist mask 13 by photolithography. Note that the resist mask 13 is not formed in the logic portion.

【0009】次に、図10(a)、(b)に示すよう
に、ロジック部における酸化膜12をウエットエッチン
グにより除去し、シリコン基板10の表面を露出させ
る。なお、メモリセル部の酸化膜はレジストマスク13
で覆われているので除去されない。
Next, as shown in FIGS. 10A and 10B, the oxide film 12 in the logic portion is removed by wet etching to expose the surface of the silicon substrate 10. The oxide film in the memory cell portion is formed by a resist mask 13
It is not removed because it is covered with.

【0010】次に、図11(a)、(b)に示すよう
に、メモリセル部上のレジストマスク13をウエット処
理により化学的に除去して酸化膜12を露出させた後、
シリコン基板10全体に、酸化前処理としてRCA洗浄
などの洗浄処理を施す。この際、メモリセル部の酸化膜
12は数オングストローム程度除去される。
Next, as shown in FIGS. 11A and 11B, after the resist mask 13 on the memory cell portion is chemically removed by wet processing to expose the oxide film 12,
A cleaning process such as RCA cleaning is performed on the entire silicon substrate 10 as a pre-oxidation process. At this time, the oxide film 12 in the memory cell portion is removed by about several angstroms.

【0011】次に、図12(a)、(b)に示すよう
に、ロジック部およびメモリセル部において第2回目の
酸化を行って、ロジック部のシリコン基板10上に厚さ
50オングストローム程度の酸化膜120を形成し、メ
モリセル部においては酸化膜12の厚さを増して、厚さ
80〜100オングストローム程度の酸化膜121を形
成する。
Next, as shown in FIGS. 12A and 12B, a second oxidization is performed in the logic portion and the memory cell portion, so that the logic portion has a thickness of about 50 Å on the silicon substrate 10. An oxide film 120 is formed, and in the memory cell portion, the thickness of the oxide film 12 is increased to form an oxide film 121 having a thickness of about 80 to 100 angstroms.

【0012】この後は、ロジック部およびメモリセル部
において、酸化膜120および121をゲート酸化膜と
してそれぞれMOSトランジスタを形成する工程を経
て、最終的にシステムLSIを得る。
Thereafter, in the logic section and the memory cell section, MOS transistors are formed using the oxide films 120 and 121 as gate oxide films, respectively, to finally obtain a system LSI.

【0013】[0013]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように工程を有していたので、以下のよ
うな問題点を有していた。
Since the conventional method of manufacturing a semiconductor device has the above-described steps, it has the following problems.

【0014】すなわち、厚さの異なる2種類の酸化膜1
20および121を形成するため、図8および図12に
示すように2回の酸化工程を行うので、工程数が増加
し、生産性が低下するという問題があった。
That is, two types of oxide films 1 having different thicknesses
Since two oxidation steps are performed as shown in FIGS. 8 and 12 to form 20 and 121, there is a problem that the number of steps is increased and productivity is reduced.

【0015】また、ロジック部においては図10(a)
に示すように、酸化膜12を除去してシリコン基板10
を露出させるので、図11(b)において説明したよう
にメモリセル部上のレジストマスク13を除去する際
に、ロジック部のシリコン基板10がレジスト除去液に
曝されるため、図12(a)に示す工程で形成される酸
化膜120の信頼性が低下するという問題があった。
In the logic section, FIG.
As shown in FIG.
When the resist mask 13 on the memory cell portion is removed as described with reference to FIG. 11B, the silicon substrate 10 in the logic portion is exposed to the resist removing liquid, as shown in FIG. There is a problem that the reliability of the oxide film 120 formed in the process shown in FIG.

【0016】また、ロジック部においては図10(a)
に示すように、酸化膜12を除去するが、その際にLO
COS酸化膜11の端部のバーズビークも併せて除去さ
れ、それに起因して最終的に得られるMOSトランジス
タに不良が発生する可能性が高まるという問題があっ
た。この問題を図13〜図14を用いて詳細に説明す
る。
In the logic section, FIG.
The oxide film 12 is removed as shown in FIG.
The bird's beak at the end of the COS oxide film 11 is also removed, resulting in a problem that the possibility of occurrence of a defect in a finally obtained MOS transistor increases. This problem will be described in detail with reference to FIGS.

【0017】図13は図9(a)に示すロジック部のL
OCOS酸化膜11部分を示す詳細図である。図13に
示すようにLOCOS酸化膜11の端部からは酸化膜1
2が延在している。そして、図10(a)に示す酸化膜
12を除去した状態の詳細図が図14および図15であ
る。
FIG. 13 shows L of the logic section shown in FIG.
FIG. 3 is a detailed view showing an OCOS oxide film 11 part. As shown in FIG. 13, the oxide film 1 extends from the end of the LOCOS oxide film 11.
2 extend. FIGS. 14 and 15 are detailed views of a state where the oxide film 12 shown in FIG. 10A is removed.

【0018】図14は、LOCOS酸化膜11の端部の
バーズビークが除去され過ぎることなく、良好な状態を
保っている場合を示しているが、図14は、LOCOS
酸化膜11の端部のバーズビークが除去され過ぎて後退
し、シリコン基板10との境界に窪み部DPが形成され
た場合を示している。このような状態が発生する理由と
しては、酸化膜12の除去に際しては、酸化膜12を完
全に除去するため、酸化膜12の厚さのばらつきを考慮
して、例えば、除去液に浸漬する時間を長くするなど、
除去処理に余分の時間をかけるので、LOCOS酸化膜
11の形成状態によってはバーズビークが除去され過ぎ
るということが考えられる。
FIG. 14 shows a case where the bird's beak at the end of the LOCOS oxide film 11 is maintained in a good state without being excessively removed.
The case where the bird's beak at the end of the oxide film 11 is excessively removed and retreats to form a recess DP at the boundary with the silicon substrate 10 is shown. The reason why such a state occurs is that, when the oxide film 12 is removed, in order to completely remove the oxide film 12, for example, the time of immersion in the removing solution is considered in consideration of the variation in the thickness of the oxide film 12. Such as lengthening
Since extra time is required for the removal process, it is conceivable that the bird's beak is excessively removed depending on the state of formation of the LOCOS oxide film 11.

【0019】そして、例えば、窪み部DP上にかかるよ
うにゲート酸化膜、ゲート電極が形成され、装置動作時
に当該ゲート電極にバイアスが印加された場合には、窪
み部DP上のゲート酸化膜において電界集中が発生し、
ゲート酸化膜が絶縁破壊することになる。
For example, when a gate oxide film and a gate electrode are formed so as to cover the recess DP, and a bias is applied to the gate electrode during operation of the device, the gate oxide film and the gate electrode Electric field concentration occurs,
The gate oxide film will cause dielectric breakdown.

【0020】また、メモリセル部においては図10
(b)に示すように、酸化膜12の上部に直接にレジス
トマスク13を形成し、さらにそれを除去した後、図1
2(b)に示すように酸化膜12の厚さを厚くすること
になるので、種々の物質に曝され、最終的に得られた酸
化膜121、すなわちゲート酸化膜の信頼性が低いとい
う問題があった。
In the memory cell section, FIG.
As shown in FIG. 1B, a resist mask 13 is formed directly on the oxide film 12, and after removing it, the resist mask 13 is removed.
Since the thickness of the oxide film 12 is increased as shown in FIG. 2B, the oxide film 121 is exposed to various substances, and the reliability of the finally obtained oxide film 121, that is, the gate oxide film is low. was there.

【0021】また、図8〜図12を用いて説明した以外
の方法としては、特開平10−64898号公報に開示
されるように、基板上の異なる領域において、同じ厚さ
で形成されたゲート酸化膜上にゲート電極を形成した
後、一方の領域においてはゲート電極とゲート酸化膜の
接合界面近傍にフッ素イオン、あるいはフッ素を含む分
子イオンを注入して、Si−O結合を破壊し、フッ素置
換および遊離酸素の拡散によってゲート酸化膜の厚さを
増大させるという方法が存在するが、この方法ではゲー
ト酸化膜直下の基板中にもフッ素イオンが注入され、余
分なキャリアが発生して、しきい値電圧の制御が困難に
なるという可能性が推測される。
As another method described with reference to FIGS. 8 to 12, as disclosed in Japanese Patent Application Laid-Open No. 10-64898, gates formed in different regions on a substrate with the same thickness are used. After a gate electrode is formed over the oxide film, in one region, fluorine ions or molecular ions containing fluorine are implanted near the junction interface between the gate electrode and the gate oxide film to break Si-O bonds, There is a method in which the thickness of the gate oxide film is increased by substitution and diffusion of free oxygen. However, in this method, fluorine ions are implanted into the substrate immediately below the gate oxide film, and extra carriers are generated. It is assumed that the threshold voltage control becomes difficult.

【0022】本発明は上記のような問題点を解消するた
めになされたもので、1つの基板上にゲート酸化膜の厚
さが異なるMOSトランジスタを形成する際に、製造工
程数の増加を招かず、また、ゲート酸化膜の信頼性およ
び、最終的に得られるMOSトランジスタの信頼性を損
なうことのない半導体装置の製造方法を提供することを
目的とする。
The present invention has been made in order to solve the above problems, and when forming MOS transistors having different gate oxide films on one substrate, the number of manufacturing steps is increased. It is another object of the present invention to provide a method of manufacturing a semiconductor device which does not impair the reliability of a gate oxide film and the reliability of a finally obtained MOS transistor.

【0023】[0023]

【課題を解決するための手段】本発明に係る請求項1記
載の半導体装置の製造方法は、半導体基板上に形成さ
れ、それぞれ構成の異なる第1および第2の回路部を備
えた半導体装置の製造方法であって、前記半導体基板上
の前記第1および第2の回路部となる部分に対応させ
て、犠牲酸化膜の第1および第2の部分を形成する工程
(a)と、前記犠牲酸化膜の第1の部分上にレジストマス
クを形成する工程(b)と、半導体層中でキャリアとなら
ず、また前記半導体装置の動作を阻害しない性質のイオ
ンを、前記犠牲酸化膜の第2の部分の下部の前記半導体
基板の表面内に注入する工程(c)と、前記レジストマス
クの除去後、前記犠牲酸化膜の第1および第2の部分を
除去する工程(d)と、前記第1および第2の回路部とな
る前記半導体基板上に、熱酸化により第1の厚さの第1
の酸化膜および前記第1の厚さよりも厚い第2の厚さの
第2の酸化膜を同時に形成する工程(e)とを備えてい
る。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a semiconductor device having first and second circuit portions formed on a semiconductor substrate and having different configurations. Forming a first and second portion of a sacrificial oxide film corresponding to portions to be the first and second circuit portions on the semiconductor substrate.
(a), a step (b) of forming a resist mask on the first portion of the sacrificial oxide film, and ions of properties that do not become carriers in the semiconductor layer and do not inhibit the operation of the semiconductor device, Implanting (c) into the surface of the semiconductor substrate below the second portion of the sacrificial oxide film, and removing the first and second portions of the sacrificial oxide film after removing the resist mask (d) and a first thickness of the first thickness by thermal oxidation on the semiconductor substrate to be the first and second circuit portions.
And (e) simultaneously forming a second oxide film having a second thickness larger than the first thickness.

【0024】本発明に係る請求項2記載の半導体装置の
製造方法は、前記工程(c)が、不活性元素のイオン、あ
るいは4族元素のイオンを、前記犠牲酸化膜を貫通して
前記半導体基板の表面近傍に達する程度のエネルギーで
注入する工程を含んでいる。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the second aspect, in the step (c), ions of an inert element or ions of a Group IV element are penetrated through the sacrificial oxide film to form the semiconductor. The method includes a step of implanting with energy that reaches the vicinity of the surface of the substrate.

【0025】本発明に係る請求項3記載の半導体装置の
製造方法は、前記工程(c)が、アルゴンイオンを15k
eVのエネルギーで注入する工程を含んでいる。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the third aspect, the step (c) includes the step of:
and a step of implanting with eV energy.

【0026】本発明に係る請求項4記載の半導体装置の
製造方法は、前記工程(e)が、前記第1の酸化膜を形成
する熱酸化条件下で、前記第1および第2の酸化膜を形
成する工程を含んでいる。
5. The method of manufacturing a semiconductor device according to claim 4, wherein said step (e) is performed under a thermal oxidation condition for forming said first oxide film. Is formed.

【0027】本発明に係る請求項5記載の半導体装置の
製造方法は、前記工程(a)に先だって、前記半導体基板
上の前記第1および第2の回路部となる領域を規定する
ように、前記半導体基板上にフィールド酸化膜を選択的
に形成する工程をさらに含み、前記フィールド酸化膜
が、前記工程(d)に際して、前記犠牲酸化膜とともに除
去される厚さ分だけ、予め厚く形成される。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device, prior to the step (a), the first and second circuit portions on the semiconductor substrate are defined. A step of selectively forming a field oxide film on the semiconductor substrate, wherein the field oxide film is formed to be thicker in advance by the thickness removed together with the sacrificial oxide film in the step (d). .

【0028】本発明に係る請求項6記載の半導体装置の
製造方法は、半導体基板上に形成され、第1の厚さの第
1の酸化膜および前記第1の厚さよりも厚い第2の厚さ
の第2の酸化膜を有した、第1および第2の半導体素子
を備えた半導体装置の製造方法であって、前記第2の酸
化膜の形成に先だって、前記第2の酸化膜を形成する部
分の前記半導体基板の表面の結晶性を破壊する工程と、
熱酸化により前記第1および第2の酸化膜を同時に形成
する工程とを備えている。
According to a sixth aspect of the present invention, in a method of manufacturing a semiconductor device, a first oxide film having a first thickness and a second thickness greater than the first thickness are formed on a semiconductor substrate. A method of manufacturing a semiconductor device having first and second semiconductor elements having a second oxide film, wherein the second oxide film is formed prior to the formation of the second oxide film. Breaking the crystallinity of the surface of the semiconductor substrate of the portion to be,
Simultaneously forming the first and second oxide films by thermal oxidation.

【0029】本発明に係る請求項7記載の半導体装置の
製造方法は、前記半導体基板の表面の結晶性を破壊する
工程が、半導体層中でキャリアとならず、また前記半導
体装置の動作を阻害しない性質のイオンを、前記第2の
酸化膜を形成する部分の前記半導体基板の表面に注入す
る工程(a)を含んでいる。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device, the step of destroying the crystallinity of the surface of the semiconductor substrate does not become a carrier in the semiconductor layer, and the operation of the semiconductor device is inhibited The method includes a step (a) of implanting ions having a property not to be formed into a portion of the semiconductor substrate where the second oxide film is to be formed.

【0030】本発明に係る請求項8記載の半導体装置の
製造方法は、前記工程(a)が、不活性元素のイオン、あ
るいは4族元素のイオンを、前記第2の酸化膜を形成す
る部分の前記半導体基板の表面に注入する工程を含んで
いる。
9. The method of manufacturing a semiconductor device according to claim 8, wherein in the step (a), an ion of an inert element or an ion of a Group 4 element is used for forming the second oxide film. Implanting into the surface of the semiconductor substrate.

【0031】[0031]

【発明の実施の形態】以下、本発明に係る半導体装置の
製造方法の実施の形態について、製造工程を順に示した
断面図である図1〜図7を用いて説明する。なお、以下
の説明においてはシステムLSIのロジック部とメモリ
セル部を例に採り、ゲート絶縁膜の厚さが異なる2種類
のMOSトランジスタの製造を前提として説明する。こ
こで、図1〜図7における(a)はシステムLSIのロ
ジック部を示す部分断面図であり、図1〜図7における
(b)はシステムLSIのメモリセル部を示す部分断面
図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to FIGS. In the following description, a logic part and a memory cell part of a system LSI will be described as an example, and the description will be made on the assumption that two types of MOS transistors having different thicknesses of gate insulating films are manufactured. Here, (a) in FIGS. 1 to 7 is a partial sectional view showing a logic part of the system LSI, and (b) in FIGS. 1 to 7 is a partial sectional view showing a memory cell part of the system LSI.

【0032】まず、図1(a)、(b)に示すように、
シリコン基板10の主面表面にLOCOS(Local Oxid
e of Silicon)酸化膜11(フィールド酸化膜)を選択
的に形成してロジック部およびメモリセル部にそれぞれ
素子形成領域(活性領域)を規定する。なお、シリコン
基板10の表面内には所定の不純物が導入されている。
First, as shown in FIGS. 1A and 1B,
A LOCOS (Local Oxid) is provided on the main surface of the silicon substrate 10.
e of Silicon) oxide film 11 (field oxide film) is selectively formed to define an element formation region (active region) in each of the logic portion and the memory cell portion. Note that predetermined impurities are introduced into the surface of the silicon substrate 10.

【0033】その後、ロジック部およびメモリセル部に
おいて熱酸化を行って、厚さ150オングストローム程
度の犠牲酸化膜20を形成する。犠牲酸化膜20は、後
に、ゲート酸化膜の形成に先だって除去されるのでこの
ように呼称される。なお、ロジック部およびメモリセル
部上の犠牲酸化膜20は区別のため、犠牲酸化膜の第1
および第2の部分と呼称する。
Thereafter, thermal oxidation is performed in the logic section and the memory cell section to form a sacrificial oxide film 20 having a thickness of about 150 Å. The sacrificial oxide film 20 is referred to as such because it is later removed prior to the formation of the gate oxide film. The sacrificial oxide film 20 on the logic part and the memory cell part is distinguished from each other by the first sacrificial oxide film.
And the second part.

【0034】次に、図2(a)、(b)に示すように、
写真製版によりロジック部上をレジストマスク13で覆
う。なお、メモリセル部にはレジストマスク13は形成
しない。
Next, as shown in FIGS. 2A and 2B,
The logic portion is covered with a resist mask 13 by photolithography. Note that the resist mask 13 is not formed in the memory cell portion.

【0035】次に、図3(a)、(b)に示すように、
基板全面に渡ってArイオンを照射し、メモリセル部の
シリコン基板10の表面にArイオンを注入してイオン
注入領域21を形成する。ここで、Arイオンの注入エ
ネルギーは15keV程度であり、この値は犠牲酸化膜
20を貫通してシリコン基板10の表面に達するように
設定されている。従って、犠牲酸化膜20の厚さによっ
て変更される値である。
Next, as shown in FIGS. 3A and 3B,
Ar ions are irradiated over the entire surface of the substrate, and Ar ions are implanted into the surface of the silicon substrate 10 in the memory cell portion to form an ion implanted region 21. Here, the implantation energy of Ar ions is about 15 keV, and this value is set so as to penetrate the sacrificial oxide film 20 and reach the surface of the silicon substrate 10. Therefore, the value is changed depending on the thickness of the sacrificial oxide film 20.

【0036】なお、ロジック部においてはレジストマス
ク13が形成されているので、Arイオンがシリコン基
板10表面に注入されることはない。
Since the resist mask 13 is formed in the logic portion, Ar ions are not implanted into the surface of the silicon substrate 10.

【0037】また、ここで注入するイオンはArイオン
に限定されるものではなく、不活性元素のイオン、ある
いはSiなどの4族元素のイオンなど、半導体層中でキ
ャリアとならず、また半導体装置の動作を阻害しない性
質のイオンであれば良い。
The ions to be implanted here are not limited to Ar ions. For example, ions of an inert element or ions of a group 4 element such as Si do not become carriers in the semiconductor layer. Any ion may be used as long as it does not hinder the operation of.

【0038】なお、犠牲酸化膜20はシリコン基板10
表面に直接レジストマスク13を接触させないためと、
注入したイオンの濃度分布が深さ方向に広がりを持つこ
とを防止して、シリコン基板10の表面近傍だけの結晶
性を破壊することを目的として設けられる。従って、イ
オン注入領域21はシリコン基板10の表面近傍だけに
限定される。
The sacrificial oxide film 20 is formed on the silicon substrate 10
To prevent the resist mask 13 from directly contacting the surface,
It is provided for the purpose of preventing the concentration distribution of the implanted ions from expanding in the depth direction and destroying the crystallinity only near the surface of the silicon substrate 10. Therefore, the ion implantation region 21 is limited only to the vicinity of the surface of the silicon substrate 10.

【0039】次に、図4(a)、(b)に示すように、
ロジック部上のレジストマスク13をウエット処理によ
り化学的に除去して犠牲酸化膜20を露出させる。
Next, as shown in FIGS. 4A and 4B,
The resist mask 13 on the logic portion is chemically removed by wet processing to expose the sacrificial oxide film 20.

【0040】次に、図5(a)、(b)に示すように、
ロジック部およびメモリセル部の犠牲酸化膜20をフッ
酸処理で除去する。そして露出したシリコン基板10の
表面に、酸化前処理としてRCA洗浄などの洗浄処理を
施す。
Next, as shown in FIGS. 5A and 5B,
The sacrificial oxide film 20 in the logic section and the memory cell section is removed by hydrofluoric acid treatment. Then, a cleaning process such as RCA cleaning is performed on the exposed surface of the silicon substrate 10 as a pre-oxidation process.

【0041】なお、犠牲酸化膜20の厚さは150オン
グストローム程度であるが、犠牲酸化膜20を完全に除
去するため、犠牲酸化膜20の厚さのばらつきを考慮し
て300オングストローム程度の酸化膜を除去するよう
な条件を設定する。従って、犠牲酸化膜20を除去して
もLOCOS酸化膜11のバーズビークが後退しないよ
うに、予め、LOCOS酸化膜11を厚めに形成してお
くなどの措置を講じておく。
The thickness of the sacrificial oxide film 20 is about 150 angstroms. However, in order to completely remove the sacrificial oxide film 20, the thickness of the sacrificial oxide film 20 is about 300 angstroms in consideration of the thickness variation. Is set to remove. Therefore, in order to prevent the bird's beak of the LOCOS oxide film 11 from receding even if the sacrificial oxide film 20 is removed, measures such as forming the LOCOS oxide film 11 thicker in advance are taken.

【0042】次に、図6(a)、(b)に示すように、
ロジック部およびメモリセル部において露出したシリコ
ン基板10の表面を酸化して、それぞれ酸化膜22(第
1の酸化膜)および酸化膜23(第2の酸化膜)を同時
に形成する。ここで、メモリセル部においては、Arイ
オンの注入によりシリコン基板10の表面の結晶性が破
壊され、Siどうしの結合が破壊されているので、酸化
膜が成長しやすい表面状態となっており、ロジック部に
おいて50オングストローム程度の厚さの酸化膜22が
形成される条件で熱酸化を行うと、メモリセル部におい
ては80〜100オングストロームの厚さの酸化膜23
が形成されることになる。このように、酸化膜の成長が
通常のシリコン基板上での成長に比べて増進しているこ
とを増速酸化と呼称する。なお、イオン注入領域21中
のイオンは酸化膜23の形成に伴って拡散するので、図
6中においてはイオン注入領域21を省略している。
Next, as shown in FIGS. 6A and 6B,
The exposed surfaces of the silicon substrate 10 in the logic section and the memory cell section are oxidized to simultaneously form an oxide film 22 (first oxide film) and an oxide film 23 (second oxide film), respectively. Here, in the memory cell portion, the crystallinity of the surface of the silicon substrate 10 is broken by the implantation of Ar ions, and the bond between Si is broken, so that the surface state is such that an oxide film is easily grown, When thermal oxidation is performed under the condition that an oxide film 22 having a thickness of about 50 Å is formed in the logic portion, an oxide film 23 having a thickness of 80 to 100 Å is formed in the memory cell portion.
Is formed. The fact that the growth of the oxide film is increased as compared with the growth on a normal silicon substrate is called accelerated oxidation. Since the ions in the ion implantation region 21 are diffused with the formation of the oxide film 23, the ion implantation region 21 is omitted in FIG.

【0043】この後、ロジック部およびメモリセル部に
おいて、酸化膜22および23をゲート酸化膜とし、そ
れぞれの上にポリシリコン等のゲート電極16および1
61を形成し、酸化膜22およびゲート電極16の側面
をサイドウォール酸化膜17で、酸化膜23およびゲー
ト電極161の側面をサイドウォール酸化膜171で覆
い、シリコン基板10の表面内に、酸化膜22、ゲート
電極16、サイドウォール酸化膜17をマスクとして自
己整合的にソース・ドレイン領域18を、酸化膜23、
ゲート電極161、サイドウォール酸化膜171をマス
クとして自己整合的にソース・ドレイン領域181を形
成し、全体を層間絶縁膜15で覆った後、層間絶縁膜1
5を貫通してソース・ドレイン領域18および181に
電気的に接続されるコンタクト電極19および191を
形成することで、図8(a)、(b)に示すように、ロ
ジック部およびメモリセル部にそれぞれMOSトランジ
スタM1およびM2が形成されることになる。
Thereafter, in the logic portion and the memory cell portion, oxide films 22 and 23 are used as gate oxide films, and gate electrodes 16 and 1 made of polysilicon or the like are formed thereon, respectively.
61, the side surfaces of the oxide film 22 and the gate electrode 16 are covered with the sidewall oxide film 17, and the side surfaces of the oxide film 23 and the gate electrode 161 are covered with the sidewall oxide film 171. 22, the source / drain region 18 is self-aligned with the oxide film 23, using the gate electrode 16, the sidewall oxide film 17 as a mask.
A source / drain region 181 is formed in a self-aligned manner using the gate electrode 161 and the sidewall oxide film 171 as a mask, and the whole is covered with the interlayer insulating film 15.
8A and 8B, the contact electrodes 19 and 191 electrically connected to the source / drain regions 18 and 181, respectively, are formed. MOS transistors M1 and M2 are formed respectively.

【0044】なお、増速酸化のためにイオン注入を行っ
てシリコン基板10の表面の結晶性を破壊するが、MO
SトランジスタM1およびM2のソース・ドレイン領域
18および181の形成に際して、不純物イオンの注入
後にアニール処理を行うので、結晶性は回復する。
It is to be noted that ion implantation for accelerated oxidation destroys the crystallinity of the surface of the silicon substrate 10.
In forming the source / drain regions 18 and 181 of the S transistors M1 and M2, annealing is performed after impurity ions are implanted, so that crystallinity is restored.

【0045】なお、増速酸化を行った後、ソース・ドレ
イン領域18および181の形成の際のアニール処理と
は別に、窒素ガス中でアニール処理を行うようにしても
良い。
After the accelerated oxidation, an annealing process may be performed in a nitrogen gas separately from the annealing process for forming the source / drain regions 18 and 181.

【0046】<変形例>以上の説明においては、ロジッ
ク部において50オングストローム程度の厚さの酸化膜
22が形成される条件で熱酸化を行うことで、メモリセ
ル部において80〜100オングストロームの厚さの酸
化膜23を形成する例を示したが、換言すれば、メモリ
セル部において80〜100オングストロームの厚さの
酸化膜23が形成される条件で熱酸化を行うことで、ロ
ジック部において50オングストローム程度の厚さの酸
化膜22を形成するようにしても良いことは言うまでも
ない。ただし、イオン注入がされていないロジック部の
酸化膜の厚さを指標とする場合には、酸化膜の成長速度
等のデータが確立されており、厚さの制御が容易という
利点がある。
<Modification> In the above description, the thermal oxidation is performed under the condition that the oxide film 22 having a thickness of about 50 angstroms is formed in the logic section, so that the memory cell section has a thickness of 80 to 100 angstroms. In other words, thermal oxidation is performed under the condition that oxide film 23 having a thickness of 80 to 100 angstroms is formed in the memory cell portion, so that 50 angstroms is formed in the logic portion. It goes without saying that the oxide film 22 having a thickness of about the same may be formed. However, in the case where the thickness of the oxide film in the logic portion where the ion implantation is not performed is used as an index, data such as the growth rate of the oxide film is established, and there is an advantage that the thickness can be easily controlled.

【0047】また、以上の説明においては、システムL
SIのロジック部およびメモリセル部を例に採り、2種
類の厚さの酸化膜を形成する場合について説明したが、
本発明の適用はこれに限定されるものではなく、構成が
異なる、より具体的にはスペックの異なるMOSトラン
ジスタを備えた半導体装置であれば適用可能であり、ま
た、MOSトランジスタの種類も2種類に限定されるも
のではない。
In the above description, the system L
Taking the logic part and the memory cell part of the SI as an example, the case of forming oxide films of two kinds of thicknesses has been described.
The application of the present invention is not limited to this. The present invention can be applied to any semiconductor device having a different configuration, more specifically, a semiconductor device having MOS transistors having different specifications. However, the present invention is not limited to this.

【0048】例えば、第1の領域にはArイオンを全く
注入しないように第1のレジストマスクを最初から形成
しておき、第2、第3の領域には第1の注入量でArイ
オンを注入し、その後、第2の領域に第2のレジストマ
スクを形成し、第3の領域には第2の注入量となるよう
にさらにArイオンを注入することで、領域ごとにAr
イオンの注入量を変更して増速酸化の程度の異なる領域
を形成することで、2種類以上の厚さの酸化膜を形成す
ることも可能である。
For example, a first resist mask is formed from the beginning so that no Ar ions are implanted into the first region, and Ar ions are implanted into the second and third regions at a first dose. After that, a second resist mask is formed in the second region, and Ar ions are further implanted into the third region so as to have the second implantation amount.
By changing the amount of ion implantation to form regions having different degrees of accelerated oxidation, it is possible to form oxide films having two or more types of thicknesses.

【0049】また、以上の説明においては、MOSトラ
ンジスタのゲート酸化膜の形成を例に採って説明した
が、Arイオン等の注入によりシリコン基板の表面の結
晶性を破壊することで、酸化が促進されることを利用す
るという観点に立てば、本発明はMOSトランジスタの
ゲート酸化膜の形成に限定されるものではなく、1つの
シリコン基板上に異なる厚さの酸化膜が形成される半導
体装置であれば本発明を適用可能である。
In the above description, the formation of a gate oxide film of a MOS transistor has been described as an example. However, oxidation is promoted by destroying the crystallinity of the surface of the silicon substrate by implanting Ar ions or the like. From the viewpoint of utilizing the fact that the present invention is applied, the present invention is not limited to the formation of a gate oxide film of a MOS transistor, but is applied to a semiconductor device in which oxide films having different thicknesses are formed on one silicon substrate. If so, the present invention can be applied.

【0050】<特徴的作用効果>以上説明した本発明に
係る半導体装置の製造方法によれば、1の半導体基板上
で、イオン注入により結晶性を破壊して増速酸化を行う
領域と、通常の酸化を行う領域を作り分けることで、犠
牲酸化膜除去後は1回の酸化工程だけで厚さの異なるゲ
ート酸化膜が形成されるので、工程数が少なくて済み、
また、1回目の酸化と2回目の酸化の間の工程が省略で
きるので、酸化膜が長時間大気に曝されたり、薬品に曝
されることがないので、生産性が向上し、ゲート酸化膜
の信頼性が向上する。
<Characteristic Effects> According to the method of manufacturing a semiconductor device according to the present invention described above, the region where the crystallinity is destroyed by ion implantation to perform accelerated oxidation is formed on one semiconductor substrate. Since the gate oxide film having a different thickness is formed only by one oxidation step after removing the sacrificial oxide film, the number of steps can be reduced,
In addition, since the step between the first oxidation and the second oxidation can be omitted, the oxide film is not exposed to the air or chemical for a long time, so that the productivity is improved and the gate oxide film is improved. Reliability is improved.

【0051】また、露出したシリコン基板がレジスト除
去液に曝されることがないので、最終的に得られる酸化
膜、すなわちゲート酸化膜の信頼性が低下するというこ
とがない。
Further, since the exposed silicon substrate is not exposed to the resist removing solution, the reliability of the finally obtained oxide film, that is, the gate oxide film does not decrease.

【0052】また、犠牲酸化膜はロジック部およびメモ
リセル部に形成するので、犠牲酸化膜を除去してもLO
COS酸化膜のバーズビークが後退しないように、予
め、LOCOS酸化膜を厚めに形成しておくことで、L
OCOS酸化膜のバーズビークの後退に起因するMOS
トランジスタの不良発生を防止することができる。
Further, since the sacrificial oxide film is formed in the logic section and the memory cell section, even if the sacrificial oxide film is removed, the LO
By forming a thick LOCOS oxide film in advance so that bird's beak of the COS oxide film does not recede, L
MOS caused by bird's beak retreat of OCOS oxide film
It is possible to prevent occurrence of a defect in the transistor.

【0053】また、犠牲酸化膜除去後に形成される酸化
膜上にはレジストマスクを形成することがないので、最
終的にゲート酸化膜となる酸化膜が種々の物質に曝され
ることがなく、ゲート酸化膜の信頼性が低下することは
ない。
Further, since no resist mask is formed on the oxide film formed after the removal of the sacrificial oxide film, the oxide film which will eventually become the gate oxide film is not exposed to various substances. The reliability of the gate oxide film does not decrease.

【0054】また、増速酸化のためにシリコン基板に注
入されるイオンは、Arなどの不活性元素イオン、ある
いはSiなどの4族元素のイオンなど、半導体層中でキ
ャリアとならず、また半導体装置の動作を阻害しない性
質のイオンであるので、半導体層中に余分なキャリアが
発生し、しきい値電圧の制御が困難になるという問題も
発生しない。
In addition, ions implanted into the silicon substrate for accelerated oxidation do not become carriers in the semiconductor layer, such as inactive element ions such as Ar, or ions of Group 4 elements such as Si. Since the ions do not hinder the operation of the device, there is no problem that extra carriers are generated in the semiconductor layer and control of the threshold voltage becomes difficult.

【0055】[0055]

【発明の効果】本発明に係る請求項1記載の半導体装置
の製造方法によれば、1の半導体基板上で、イオン注入
により結晶性を破壊して増速酸化を行う領域と、通常の
酸化を行う領域を作り分けることで、犠牲酸化膜除去後
に1回の酸化工程だけで、例えばゲート酸化膜となる厚
さの異なる第1および第2の酸化膜が形成されるので、
ゲート酸化膜の形成工程数が少なくて済み、また、1回
目の酸化と2回目の酸化の間の工程が省略できるので、
酸化膜が長時間大気に曝されたり、薬品に曝されること
がないので、生産性が向上し、ゲート酸化膜の信頼性が
向上する。また、レジストマスクの除去の際には半導体
基板上の第2の回路部となる部分には犠牲酸化膜の第2
の部分が形成されているので、シリコン基板がレジスト
除去液に曝されることがなく、最終的に得られる酸化
膜、すなわちゲート酸化膜の信頼性が低下するというこ
とがない。また、犠牲酸化膜除去後に形成される第1お
よび第2の酸化膜上にはレジストマスクを形成すること
がないので、最終的にゲート酸化膜となる第1および第
2の酸化膜が種々の物質に曝されることがなく、ゲート
酸化膜の信頼性が低下することはない。また、半導体基
板に注入されるイオンは、半導体層中でキャリアとなら
ず、また半導体装置の動作を阻害しない性質のイオンで
あるので、半導体層中に余分なキャリアが発生し、しき
い値電圧の制御が困難になるという問題が発生しない。
According to the method of manufacturing a semiconductor device according to the first aspect of the present invention, a region where accelerated oxidation is performed by destroying crystallinity by ion implantation on one semiconductor substrate, and a region where normal oxidation is performed. The first and second oxide films having different thicknesses to become, for example, gate oxide films are formed only by one oxidation step after the removal of the sacrificial oxide film.
The number of steps for forming the gate oxide film can be reduced, and the step between the first oxidation and the second oxidation can be omitted.
Since the oxide film is not exposed to the atmosphere or the chemical for a long time, the productivity is improved, and the reliability of the gate oxide film is improved. In removing the resist mask, a second circuit portion on the semiconductor substrate is provided with a second sacrificial oxide film.
Is formed, the silicon substrate is not exposed to the resist removing solution, and the reliability of the finally obtained oxide film, that is, the gate oxide film does not decrease. In addition, since a resist mask is not formed on the first and second oxide films formed after the removal of the sacrificial oxide film, the first and second oxide films that ultimately become the gate oxide film have various shapes. There is no exposure to the substance, and the reliability of the gate oxide film is not reduced. Further, ions implanted into the semiconductor substrate do not become carriers in the semiconductor layer and do not hinder the operation of the semiconductor device. Therefore, extra carriers are generated in the semiconductor layer and the threshold voltage is reduced. Does not occur.

【0056】本発明に係る請求項2記載の半導体装置の
製造方法によれば、半導体基板の表面近傍の結晶性を破
壊して、酸化膜が成長しやすい表面状態を形成すること
ができる。
According to the method of manufacturing a semiconductor device according to the second aspect of the present invention, it is possible to form a surface state in which an oxide film is easily grown by destroying the crystallinity near the surface of the semiconductor substrate.

【0057】本発明に係る請求項3記載の半導体装置の
製造方法によれば、アルゴンイオンを15keVのエネ
ルギーで注入することで、犠牲酸化膜の厚さが例えば1
50オングストローム程度である場合に、アルゴンイオ
ンが犠牲酸化膜を貫通して半導体基板の表面近傍に達
し、イオンの濃度分布が深さ方向に広がりを持つことな
く表面の結晶性を破壊することができる。
According to the third aspect of the present invention, the thickness of the sacrificial oxide film is, for example, 1 by implanting argon ions at an energy of 15 keV.
In the case of about 50 angstroms, argon ions penetrate the sacrificial oxide film and reach the vicinity of the surface of the semiconductor substrate, and the crystallinity of the surface can be destroyed without the ion concentration distribution expanding in the depth direction. .

【0058】本発明に係る請求項4記載の半導体装置の
製造方法によれば、イオン注入による表面の結晶性が破
壊されていない半導体基板上に形成される第1の酸化膜
の形成条件下で第2の酸化膜を形成するので、第1およ
び第2の酸化膜の厚さ制御が容易となる。
According to the method of manufacturing a semiconductor device according to the fourth aspect of the present invention, under the conditions for forming the first oxide film formed on the semiconductor substrate whose surface crystallinity is not destroyed by ion implantation. Since the second oxide film is formed, it is easy to control the thickness of the first and second oxide films.

【0059】本発明に係る請求項5記載の半導体装置の
製造方法によれば、フィールド酸化膜を犠牲酸化膜とと
もに除去される厚さ分だけ、予め厚く形成しておくこと
で、フィールド酸化膜のバーズビークの後退に起因する
半導体装置の不良発生を防止することができる。
According to the method of manufacturing a semiconductor device according to the fifth aspect of the present invention, the field oxide film is formed thicker in advance by the thickness to be removed together with the sacrificial oxide film. It is possible to prevent the occurrence of defects in the semiconductor device due to the retreat of the bird's beak.

【0060】本発明に係る請求項6記載の半導体装置の
製造方法によれば、1の半導体基板上で部分的に結晶性
を破壊して増速酸化を行う領域と、通常の酸化を行う領
域を作り分けることができ、1回の酸化工程だけで、例
えばゲート酸化膜となる厚さの異なる第1および第2の
酸化膜が形成されるので、ゲート酸化膜の形成工程数が
少なくて済み、また、基板を酸化炉から取り出す必要が
なく、酸化膜が長時間大気に曝されたり、薬品に曝され
ることがないので、生産性が向上し、ゲート酸化膜の信
頼性が向上する。
According to the method of manufacturing a semiconductor device according to the sixth aspect of the present invention, a region where the crystallinity is partially destroyed to perform accelerated oxidation and a region where normal oxidation is performed on one semiconductor substrate. And the first and second oxide films having different thicknesses to become, for example, gate oxide films are formed only by one oxidation step, so that the number of gate oxide film formation steps can be reduced. Further, since the substrate does not need to be taken out of the oxidation furnace, and the oxide film is not exposed to the atmosphere or the chemical for a long time, the productivity is improved and the reliability of the gate oxide film is improved.

【0061】本発明に係る請求項7記載の半導体装置の
製造方法によれば、イオン注入により半導体基板の結晶
性を破壊するので、増速酸化を行う領域の設定が容易に
できる。また、半導体基板に注入されるイオンは、半導
体層中でキャリアとならず、また半導体装置の動作を阻
害しない性質のイオンであるので、半導体層中に余分な
キャリアが発生し、しきい値電圧の制御が困難になると
いう問題が発生しない。
According to the method of manufacturing a semiconductor device according to the seventh aspect of the present invention, since the crystallinity of the semiconductor substrate is destroyed by ion implantation, it is possible to easily set the region where the enhanced oxidation is performed. Further, ions implanted into the semiconductor substrate do not become carriers in the semiconductor layer and do not hinder the operation of the semiconductor device. Therefore, extra carriers are generated in the semiconductor layer and the threshold voltage is reduced. Does not occur.

【0062】本発明に係る請求項8記載の半導体装置の
製造方法によれば、半導体基板の表面近傍の結晶性を破
壊して、酸化膜が成長しやすい表面状態を形成すること
ができる。
According to the method of manufacturing a semiconductor device according to the eighth aspect of the present invention, crystallinity near the surface of the semiconductor substrate is destroyed, and a surface state in which an oxide film is easily grown can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a semiconductor device manufacturing method according to an embodiment of the present invention.

【図2】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 2 is a cross-sectional view illustrating a manufacturing process of a semiconductor device manufacturing method according to an embodiment of the present invention.

【図3】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 3 is a cross-sectional view for explaining a manufacturing step in the embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図4】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 4 is a cross-sectional view for explaining a manufacturing process in the embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図5】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 5 is a cross-sectional view for explaining a manufacturing process in the embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図6】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 6 is a cross-sectional view for explaining a manufacturing process in the embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図7】 本発明に係る半導体装置の製造方法の実施の
形態の製造工程を説明する断面図である。
FIG. 7 is a cross-sectional view for explaining a manufacturing step in the embodiment of the method for manufacturing a semiconductor device according to the present invention.

【図8】 従来の半導体装置の製造方法の製造工程を説
明する断面図である。
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図9】 従来の半導体装置の製造方法の製造工程を説
明する断面図である。
FIG. 9 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図10】 従来の半導体装置の製造方法の製造工程を
説明する断面図である。
FIG. 10 is a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図11】 従来の半導体装置の製造方法の製造工程を
説明する断面図である。
FIG. 11 is a cross-sectional view illustrating a manufacturing step in a conventional method of manufacturing a semiconductor device.

【図12】 従来の半導体装置の製造方法の製造工程を
説明する断面図である。
FIG. 12 is a cross-sectional view illustrating a manufacturing step of a conventional method for manufacturing a semiconductor device.

【図13】 従来の半導体装置の製造方法の問題点を説
明する図である。
FIG. 13 is a diagram illustrating a problem of a conventional method of manufacturing a semiconductor device.

【図14】 従来の半導体装置の製造方法の問題点を説
明する図である。
FIG. 14 is a diagram illustrating a problem of a conventional method of manufacturing a semiconductor device.

【図15】 従来の半導体装置の製造方法の問題点を説
明する図である。
FIG. 15 is a diagram illustrating a problem of a conventional method of manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

10 シリコン基板、11 LOCOS酸化膜、20
犠牲酸化膜、22,23 酸化膜、21 イオン注入領
域。
10 silicon substrate, 11 LOCOS oxide film, 20
Sacrificial oxide film, 22, 23 Oxide film, 21 Ion implantation region.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8242 H01L 21/265 602A 27/08 102H 27/10 681F Fターム(参考) 5F048 AB01 AB03 AC01 BB16 BG12 DA24 5F058 BA20 BC01 BC02 BE07 BF52 BJ01 5F083 GA24 GA27 NA02 PR14 PR36 PR43 PR44 PR45 PR53 PR54 PR55 ZA07 ZA08 ZA12 ZA13──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/8242 H01L 21/265 602A 27/08 102H 27/10 681F F-term (Reference) 5F048 AB01 AB03 AC01 BB16 BG12 DA24 5F058 BA20 BC01 BC02 BE07 BF52 BJ01 5F083 GA24 GA27 NA02 PR14 PR36 PR43 PR44 PR45 PR53 PR54 PR55 ZA07 ZA08 ZA12 ZA13

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成され、それぞれ構成
の異なる第1および第2の回路部を備えた半導体装置の
製造方法であって、 (a)前記半導体基板上の前記第1および第2の回路部と
なる部分に対応させて、犠牲酸化膜の第1および第2の
部分を形成する工程と、 (b)前記犠牲酸化膜の第1の部分上にレジストマスクを
形成する工程と、 (c)半導体層中でキャリアとならず、また前記半導体装
置の動作を阻害しない性質のイオンを、前記犠牲酸化膜
の第2の部分の下部の前記半導体基板の表面内に注入す
る工程と、 (d)前記レジストマスクの除去後、前記犠牲酸化膜の第
1および第2の部分を除去する工程と、 (e)前記第1および第2の回路部となる前記半導体基板
上に、熱酸化により第1の厚さの第1の酸化膜および前
記第1の厚さよりも厚い第2の厚さの第2の酸化膜を同
時に形成する工程とを備える、半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having first and second circuit portions formed on a semiconductor substrate and having different configurations, comprising: (a) the first and second circuit portions on the semiconductor substrate; Forming a first and a second portion of a sacrificial oxide film corresponding to a portion to be a circuit portion of (b); and (b) forming a resist mask on the first portion of the sacrificial oxide film; (c) implanting into the surface of the semiconductor substrate below the second portion of the sacrificial oxide film ions that do not become carriers in the semiconductor layer and do not inhibit the operation of the semiconductor device; (d) removing the first and second portions of the sacrificial oxide film after removing the resist mask; and (e) thermally oxidizing the semiconductor substrate to be the first and second circuit portions. The first oxide film having the first thickness and the first thickness Forming a thick second oxide film at the same time as the second oxide film.
【請求項2】 前記工程(c)は、 不活性元素のイオン、あるいは4族元素のイオンを、前
記犠牲酸化膜を貫通して前記半導体基板の表面近傍に達
する程度のエネルギーで注入する工程を含む、請求項1
記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the step (c) comprises implanting ions of an inert element or ions of a Group 4 element with an energy that penetrates the sacrificial oxide film and reaches near the surface of the semiconductor substrate. Claim 1 comprising
The manufacturing method of the semiconductor device described in the above.
【請求項3】 前記工程(c)は、 アルゴンイオンを15keVのエネルギーで注入する工
程を含む、請求項2記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein said step (c) includes a step of implanting argon ions at an energy of 15 keV.
【請求項4】 前記工程(e)は、 前記第1の酸化膜を形成する熱酸化条件下で、前記第1
および第2の酸化膜を形成する工程を含む、請求項1記
載の半導体装置の製造方法。
4. The method according to claim 1, wherein the step (e) is performed under a thermal oxidation condition for forming the first oxide film.
2. The method of manufacturing a semiconductor device according to claim 1, further comprising a step of forming a second oxide film.
【請求項5】 前記工程(a)に先だって、 前記半導体基板上の前記第1および第2の回路部となる
領域を規定するように、前記半導体基板上にフィールド
酸化膜を選択的に形成する工程をさらに含み、 前記フィールド酸化膜は、 前記工程(d)に際して、前記犠牲酸化膜とともに除去さ
れる厚さ分だけ、予め厚く形成される、請求項1記載の
半導体装置の製造方法。
5. Prior to the step (a), a field oxide film is selectively formed on the semiconductor substrate so as to define regions to be the first and second circuit portions on the semiconductor substrate. 2. The method according to claim 1, further comprising a step of: forming the field oxide film thicker in advance by the thickness removed together with the sacrificial oxide film in the step (d). 3.
【請求項6】 半導体基板上に形成され、第1の厚さの
第1の酸化膜および前記第1の厚さよりも厚い第2の厚
さの第2の酸化膜を有した、第1および第2の半導体素
子を備えた半導体装置の製造方法であって、 前記第2の酸化膜の形成に先だって、前記第2の酸化膜
を形成する部分の前記半導体基板の表面の結晶性を破壊
する工程と、 熱酸化により前記第1および第2の酸化膜を同時に形成
する工程と、を備える半導体装置の製造方法。
6. A first and a second oxide film formed on a semiconductor substrate and having a first oxide film of a first thickness and a second oxide film of a second thickness greater than the first thickness. A method for manufacturing a semiconductor device including a second semiconductor element, wherein prior to forming the second oxide film, crystallinity of a surface of the semiconductor substrate in a portion where the second oxide film is formed is destroyed. A method for manufacturing a semiconductor device, comprising: a step of simultaneously forming the first and second oxide films by thermal oxidation.
【請求項7】 前記半導体基板の表面の結晶性を破壊す
る工程は、 (a)半導体層中でキャリアとならず、また前記半導体装
置の動作を阻害しない性質のイオンを、前記第2の酸化
膜を形成する部分の前記半導体基板の表面に注入する工
程を含む、請求項6記載の半導体装置の製造方法。
7. The step of destroying the crystallinity of the surface of the semiconductor substrate includes the steps of: (a) removing ions that do not serve as carriers in the semiconductor layer and do not inhibit the operation of the semiconductor device into the second oxide; 7. The method for manufacturing a semiconductor device according to claim 6, further comprising a step of implanting a portion of the semiconductor substrate on which a film is to be formed.
【請求項8】 前記工程(a)は、 不活性元素のイオン、あるいは4族元素のイオンを、前
記第2の酸化膜を形成する部分の前記半導体基板の表面
に注入する工程を含む、請求項7記載の半導体装置の製
造方法。
8. The method according to claim 1, wherein the step (a) includes a step of injecting an ion of an inert element or an ion of a Group 4 element into a surface of the semiconductor substrate at a portion where the second oxide film is formed. Item 8. The method for manufacturing a semiconductor device according to Item 7.
JP10369562A 1998-12-25 1998-12-25 Manufacture of semiconductor device Pending JP2000195968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10369562A JP2000195968A (en) 1998-12-25 1998-12-25 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10369562A JP2000195968A (en) 1998-12-25 1998-12-25 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2000195968A true JP2000195968A (en) 2000-07-14

Family

ID=18494748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10369562A Pending JP2000195968A (en) 1998-12-25 1998-12-25 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2000195968A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317978A (en) * 2004-04-28 2005-11-10 Internatl Business Mach Corp <Ibm> Finfet semiconductor structure and manufacturing method therefor
JP2006222151A (en) * 2005-02-08 2006-08-24 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
KR100770499B1 (en) 2004-06-09 2007-10-25 야마하 가부시키가이샤 Manufacturing method of gate oxidation films
CN100399544C (en) * 2004-06-09 2008-07-02 雅马哈株式会社 Manufacturing method of grating oxide film
US7679132B2 (en) 2007-03-13 2010-03-16 Oki Semiconductor Co., Ltd. Silicon carbide semiconductor device and manufacturing method thereof
JP2012089802A (en) * 2010-10-22 2012-05-10 Toyota Motor Corp Manufacturing method of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317978A (en) * 2004-04-28 2005-11-10 Internatl Business Mach Corp <Ibm> Finfet semiconductor structure and manufacturing method therefor
KR100770499B1 (en) 2004-06-09 2007-10-25 야마하 가부시키가이샤 Manufacturing method of gate oxidation films
CN100399544C (en) * 2004-06-09 2008-07-02 雅马哈株式会社 Manufacturing method of grating oxide film
US7488652B2 (en) 2004-06-09 2009-02-10 Yamaha Corporation Manufacturing method of gate oxidation films
JP2006222151A (en) * 2005-02-08 2006-08-24 Oki Electric Ind Co Ltd Method for manufacturing semiconductor device
US7679132B2 (en) 2007-03-13 2010-03-16 Oki Semiconductor Co., Ltd. Silicon carbide semiconductor device and manufacturing method thereof
US8030162B2 (en) 2007-03-13 2011-10-04 Oki Semiconductor Co., Ltd. Silicon carbide semiconductor device and manufacturing method thereof
JP2012089802A (en) * 2010-10-22 2012-05-10 Toyota Motor Corp Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
US7863191B2 (en) Manufacturing method of semiconductor device
US6165846A (en) Method of eliminating gate leakage in nitrogen annealed oxides
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US6586293B1 (en) Semiconductor device and method of manufacturing the same
JP2001313389A (en) Semiconductor device and method of manufacturing the same
JP2000349164A (en) Manufacture of semiconductor device with element isolation insulating film
US6660587B2 (en) Method for forming a gate electrode in a semiconductor device
JP2003163289A (en) Method for manufacturing semiconductor memory and method for manufacturing semiconductor device containing semiconductor memory
JP2000195968A (en) Manufacture of semiconductor device
KR101054320B1 (en) Method for manufacturing semiconductor device
KR100444918B1 (en) Method of manufacturing semiconductor device
JPH10284698A (en) Manufacture of semiconductor device
JP2001176983A (en) Semiconductor device and producing method therefor
JP2630296B2 (en) Method for manufacturing semiconductor device
JPH10335445A (en) Manufacture of element isolating film of semiconductor element and semiconductor element utilizing the same
US20040058556A1 (en) Method of manufacturing a metal oxide semiconductor transistor
JPH10284479A (en) Manufacture of semiconductor integrated circuit
KR0167252B1 (en) Method for forming isolation on a semiconductor
JP3429208B2 (en) Method for manufacturing semiconductor device
US6169035B1 (en) Method of local oxidation using etchant and oxidizer
JP2001007217A (en) Manufacture of semiconductor device
US6420248B1 (en) Double gate oxide layer method of manufacture
JPH113974A (en) Semiconductor integrated circuit device and manufacture thereof
JP2001093855A (en) Method of manufacturing semiconductor device
JP3172081B2 (en) Semiconductor device and manufacturing method thereof