JP2000195707A - Chip type thermistor - Google Patents

Chip type thermistor

Info

Publication number
JP2000195707A
JP2000195707A JP10373418A JP37341898A JP2000195707A JP 2000195707 A JP2000195707 A JP 2000195707A JP 10373418 A JP10373418 A JP 10373418A JP 37341898 A JP37341898 A JP 37341898A JP 2000195707 A JP2000195707 A JP 2000195707A
Authority
JP
Japan
Prior art keywords
thermistor
terminal electrodes
chip
insulating film
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10373418A
Other languages
Japanese (ja)
Inventor
Mitsuaki Fujimoto
光章 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP10373418A priority Critical patent/JP2000195707A/en
Publication of JP2000195707A publication Critical patent/JP2000195707A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To hardly generate cracks of terminal electrodes when products are rubbed with each other in a parts feeder or the like, by arranging an insulating film having a thickness greater than the terminal electrodes on one surface of the peripheries of the first and the second terminal electrodes. SOLUTION: A chip type thermistor 1 is constituted by using a thermistor element 2 formed of semiconductor ceramics. A first and a second terminal electrodes 3, 4 are arranged on the upper surface 2a of the thermistor element 2 with a specified distance between them. An insulating film 5 is formed so as to surround the peripheries of the first and the second terminal electrodes 3, 4. The insulating film 5 is formed so as to have a thickness greater than the heights of the first and the second terminal electrodes 3, 4. The insulating film 5 is formed of heat-resistant resin like polyimide. As a result, cracks are hardly generated on the terminal electrodes when products are rubbed with each other in a parts feeder or the like, and generation of change of resistance value, terminal defects, etc., are prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば温度補償回
路や温度検出素子に用いられるチップ型サーミスタに関
し、より詳細には、サーミスタ素体の一方面に第1,第
2の端子電極が形成されたチップ型サーミスタに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip type thermistor used for, for example, a temperature compensation circuit or a temperature detecting element, and more particularly, to a thermistor element having first and second terminal electrodes formed on one surface thereof. To a chip-type thermistor.

【0002】[0002]

【従来の技術】従来、正もしくは負の抵抗温度特性を有
する半導体セラミックスを用いたチップ型サーミスタ
が、温度検出素子や温度補償回路などにおいて幅広く用
いられている。また、プリント回路基板等に容易に表面
実装し得るチップ型サーミスタとして、種々の構造のも
のが提案されている。
2. Description of the Related Art Conventionally, chip type thermistors using semiconductor ceramics having positive or negative resistance temperature characteristics have been widely used in temperature detecting elements, temperature compensating circuits and the like. In addition, various types of chip thermistors that can be easily surface-mounted on a printed circuit board or the like have been proposed.

【0003】図13は、実装面積を小さくすることがで
きる1面電極を端子電極として有する従来のチップ型サ
ーミスタを示す斜視図である。チップ型サーミスタ51
は、サーミスタ素体52から構成されており、サーミス
タ素体52の一面上には一対の表面電極53,54が形
成されている。表面電極53,54の間には、絶縁膜5
5が設けられている。また、表面電極53,54の上に
は、それぞれ端子電極56,57が設けられている。こ
のような構造のチップ型サーミスタ51は、実装面積が
小さくなるため、高密度実装化を図ることができるとい
う利点がある。
FIG. 13 is a perspective view showing a conventional chip type thermistor having a one-sided electrode as a terminal electrode capable of reducing a mounting area. Chip type thermistor 51
Is composed of a thermistor body 52, and a pair of surface electrodes 53 and 54 are formed on one surface of the thermistor body 52. An insulating film 5 is provided between the surface electrodes 53 and 54.
5 are provided. Further, terminal electrodes 56 and 57 are provided on the surface electrodes 53 and 54, respectively. Since the chip type thermistor 51 having such a structure has a small mounting area, there is an advantage that high-density mounting can be achieved.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、図13
に示す従来のチップ型サーミスタにおいては、チップの
角隅部に端子電極が形成されているため、端子電極が欠
け易いという問題があった。すなわち、プリント基板等
に実装する際、実際の作業ラインではパーツフィーダに
多数のチップ型サーミスタが収容され、パーツフィーダ
から供給されてプリント回路基板等に表面実装される
が、パーツフィーダ内では製品同士が擦れ合うため、図
13に示すようなチップ型サーミスタにおいては、角隅
部の端子電極が欠けてしまう場合があった。このように
端子電極の一部が欠けると、セラミックチップとの接触
面積が変わるため、チップ型サーミスタの抵抗値が変化
するという問題を生じた。また、端子電極が欠けると、
半田付けの際、電極喰われが生じ易くなるという問題を
生じる。
However, FIG.
In the conventional chip-type thermistor shown in (1), since the terminal electrodes are formed at the corners of the chip, there is a problem that the terminal electrodes are easily chipped. In other words, when mounting on a printed circuit board or the like, in the actual work line, a number of chip-type thermistors are accommodated in the parts feeder and supplied from the parts feeder and mounted on the printed circuit board etc. Are rubbed against each other, and in a chip type thermistor as shown in FIG. 13, the terminal electrode at the corner may be chipped. If a part of the terminal electrode is chipped, the contact area with the ceramic chip changes, which causes a problem that the resistance value of the chip type thermistor changes. Also, if the terminal electrode is missing,
At the time of soldering, there is a problem that the electrode is easily eroded.

【0005】本発明の目的は、パーツフィーダ内などで
製品同士が擦れ合っても端子電極に欠けを生じ難く、こ
れによる抵抗値の変化を生じ難いチップ型サーミスタを
提供することにある。
An object of the present invention is to provide a chip-type thermistor which is less likely to cause chipping of a terminal electrode even when products rub against each other in a parts feeder or the like, thereby hardly causing a change in resistance value.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明に
係るチップ型サーミスタは、サーミスタ素体と、サーミ
スタ素体の一面上において互いに対向するように形成さ
れた第1,第2の端子電極と、第1,第2の端子電極の
周囲の一面上に設けられ、第1,第2の端子電極よりも
高くなるような厚みで形成されている絶縁膜とを備える
ことを特徴とする。
According to a first aspect of the present invention, there is provided a chip-type thermistor comprising: a thermistor element; and first and second terminals formed on one surface of the thermistor element so as to face each other. An electrode, and an insulating film provided on one surface around the first and second terminal electrodes and having a thickness higher than that of the first and second terminal electrodes. .

【0007】請求項2に記載の発明では、第1,第2の
端子電極がサーミスタ素体と直接オーミック接触してい
ることを特徴としている。請求項3に記載の発明では、
第1,第2の端子電極とサーミスタ素体との間に、第
1,第2の端子電極とそれぞれ電気的に接続され、かつ
サーミスタ素体とオーミック接触している第1,第2の
表面電極が設けられている。
According to a second aspect of the present invention, the first and second terminal electrodes are in direct ohmic contact with the thermistor body. In the invention according to claim 3,
First and second surfaces between the first and second terminal electrodes and the thermistor element, which are electrically connected to the first and second terminal electrodes, respectively, and are in ohmic contact with the thermistor element. Electrodes are provided.

【0008】請求項4に記載の発明では、請求項3に記
載の発明において、第1,第2の表面電極間の距離が、
第1,第2の端子電極間の距離よりも短くなるように形
成されている。
According to a fourth aspect of the present invention, in the third aspect of the invention, the distance between the first and second surface electrodes is
It is formed to be shorter than the distance between the first and second terminal electrodes.

【0009】なお、本発明に係るチップ型サーミスタ
は、正の抵抗温度特性を有するサーミスタ素体及び負の
抵抗温度特性を有するサーミスタ素体のいずれを用いる
ものであってもよく、すなわち、サーミスタはNTCサ
ーミスタ及びPTCサーミスタのいずれであってもよ
い。
The chip type thermistor according to the present invention may use either a thermistor element having a positive resistance temperature characteristic or a thermistor element having a negative resistance temperature characteristic. Any of an NTC thermistor and a PTC thermistor may be used.

【0010】[0010]

【発明の実施の形態】以下、図面を参照しつつ本発明の
非限定的な実施例を挙げることにより、本発明を明らか
にする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be clarified below by giving non-limiting embodiments of the present invention with reference to the drawings.

【0011】(実施例1)図1は、本発明の第1の実施
例に係るチップ型サーミスタを示す側面断面図である。
また、図4及び図5は、同じく第1の実施例に係るチッ
プ型サーミスタを示す平面図及び側面図である。
FIG. 1 is a side sectional view showing a chip type thermistor according to a first embodiment of the present invention.
FIGS. 4 and 5 are a plan view and a side view, respectively, showing the chip thermistor according to the first embodiment.

【0012】チップ型サーミスタ1は、半導体セラミッ
クスよりなるサーミスタ素体2を用いて構成されてい
る。サーミスタ素体2の上面2a上には、第1,第2の
端子電極3,4が所定の距離隔てて設けられている。第
1,第2の端子電極の周囲の上面2a上には、第1,第
2の端子電極の周囲を取り囲むように絶縁膜5が形成さ
れている。絶縁膜5は、第1,第2の端子電極3,4の
高さよりも絶縁膜5の高さが高くなるような厚みで形成
されている。第1,第2の端子電極3,4の高さと絶縁
膜5の高さの差は特に限定されるものではないが、現在
のランド用半田ペーストの厚みは、一般に100〜20
0μmであるので、この高さの差は100μm以下にす
ることが好ましく、さらに好ましくは2〜30μmの範
囲である。
The chip type thermistor 1 is constituted by using a thermistor body 2 made of semiconductor ceramics. On the upper surface 2a of the thermistor body 2, first and second terminal electrodes 3 and 4 are provided at a predetermined distance. An insulating film 5 is formed on the upper surface 2a around the first and second terminal electrodes so as to surround the first and second terminal electrodes. The insulating film 5 is formed with a thickness such that the height of the insulating film 5 is higher than the heights of the first and second terminal electrodes 3 and 4. The difference between the heights of the first and second terminal electrodes 3 and 4 and the height of the insulating film 5 is not particularly limited, but the current thickness of the land solder paste is generally 100 to 20.
Since the height is 0 μm, the difference in height is preferably 100 μm or less, and more preferably in the range of 2 to 30 μm.

【0013】第1,第2の端子電極は、サーミスタ素体
2とオーミック接触する材料から形成することが好まし
い。端子電極の形成方法は特に限定されるものではない
が、例えばスクリーン印刷法で塗布により形成すること
ができる。絶縁膜5は、半田付けの工程に耐え得るよう
に耐熱性を有することが好ましく、例えばポリイミドな
どの耐熱性樹脂を用いて形成することができる。絶縁膜
5は、例えば、フォトリソグラフィ法により形成するこ
とができる。
The first and second terminal electrodes are preferably formed of a material that makes ohmic contact with the thermistor body 2. The method of forming the terminal electrode is not particularly limited, but the terminal electrode can be formed by, for example, a screen printing method. The insulating film 5 preferably has heat resistance so as to withstand the soldering step, and can be formed using, for example, a heat-resistant resin such as polyimide. The insulating film 5 can be formed by, for example, a photolithography method.

【0014】端子電極3,4と絶縁膜5は、図2に示す
ように間隔を空けて設けられていてもよいし、図3に示
すように互いに接触するように設けられていてもよい。
なお、図2に示すように間隔を空けて設ける場合は、1
00μm以下の間隔であることが好ましい。
The terminal electrodes 3, 4 and the insulating film 5 may be provided at an interval as shown in FIG. 2, or may be provided so as to be in contact with each other as shown in FIG.
In addition, as shown in FIG.
The interval is preferably not more than 00 μm.

【0015】チップ型サーミスタ1の抵抗値は、サーミ
スタ素体2の比抵抗と、サーミスタ素体2の形状と、第
1,第2の端子電極3,4の互いに対向する電極間の面
積で決定される。本実施例のチップ型サーミスタ1にお
いては、絶縁膜5が、第1,第2の端子電極3,4より
高くなるように設けられているので、パーツフィーダ内
で製品同士が擦れ合っても、絶縁膜5によって端子電極
3,4を保護することができ、端子電極3,4に他の製
品が当たるのを防ぐことができる。従って、端子電極
3,4が欠け難くなり、後工程で抵抗値が変化するのを
防止することができる。
The resistance value of the chip type thermistor 1 is determined by the specific resistance of the thermistor body 2, the shape of the thermistor body 2, and the area between the first and second terminal electrodes 3 and 4 facing each other. Is done. In the chip thermistor 1 of the present embodiment, the insulating film 5 is provided so as to be higher than the first and second terminal electrodes 3 and 4, so that even if products rub against each other in the parts feeder, The terminal electrodes 3 and 4 can be protected by the insulating film 5, and it is possible to prevent other products from hitting the terminal electrodes 3 and 4. Therefore, the terminal electrodes 3 and 4 are less likely to be chipped, and it is possible to prevent the resistance value from changing in a later step.

【0016】次に、チップ型サーミスタ1についての具
体的な実験例について説明する。以下の要領で、上記チ
ップ型サーミスタ1を作製した。まず、Mn化合物、N
i化合物及びCo化合物をバインダと共に混練し、スラ
リーを調製し、これをドクターブレード法によりシート
状に成形し、65×65mmの平面形状を有するように
カットし、矩形のグリーンシートを得た。複数枚の上記
グリーンシートを積層し、圧着した後、1300℃、1
時間の条件で焼成し、図6(a)に示す、50×50×
0.5mmの寸法のサーミスタ素体用セラミック焼結シ
ート2を得た。
Next, a specific experimental example of the chip type thermistor 1 will be described. The chip thermistor 1 was manufactured in the following manner. First, a Mn compound, N
The i compound and the Co compound were kneaded with a binder to prepare a slurry, which was formed into a sheet by a doctor blade method and cut into a 65 × 65 mm planar shape to obtain a rectangular green sheet. After laminating a plurality of the above green sheets and pressing them, 1300 ° C., 1
Baking under the condition of time, 50 × 50 × shown in FIG.
A sintered ceramic sheet 2 for thermistor body having a dimension of 0.5 mm was obtained.

【0017】次に、Ag/Pdのペーストをスクリーン
印刷法で塗布し、700℃、60分の条件で焼き付け、
厚さ20μmの端子電極3,4を形成した(図6
(b))。さらに、端子電極3,4及びサーミスタ素体
用セラミック焼結シート12の上に、感光性ポリイミド
樹脂をスピンコーターで厚さ30μmとなるように塗布
し、ポリイミド膜5を形成した(図6(c))。
Next, an Ag / Pd paste is applied by screen printing and baked at 700 ° C. for 60 minutes.
Terminal electrodes 3 and 4 having a thickness of 20 μm were formed (FIG. 6).
(B)). Further, a photosensitive polyimide resin was applied on the terminal electrodes 3 and 4 and the ceramic sintered sheet 12 for the thermistor element by a spin coater so as to have a thickness of 30 μm to form a polyimide film 5 (FIG. 6 (c)). )).

【0018】次に、端子電極3,4が形成されていない
部分に露光することができるパターンを有したフォトマ
スク6を、ポリイミド膜5の上に配置し露光した(図6
(d))。
Next, a photomask 6 having a pattern capable of exposing portions where the terminal electrodes 3 and 4 are not formed is disposed on the polyimide film 5 and exposed (FIG. 6).
(D)).

【0019】次に、図6(e)に示すように、溶剤で感
光性ポリイミド膜を現像し、350℃、60分の条件で
硬化させ、端子電極3,4の周囲を囲むように感光性ポ
リイミドからなる絶縁膜5を形成した。絶縁膜5の厚み
は25μmであった。図7は、図6(e)に示す状態の
ときの平面図である。
Next, as shown in FIG. 6 (e), the photosensitive polyimide film is developed with a solvent and cured at 350 ° C. for 60 minutes. An insulating film 5 made of polyimide was formed. The thickness of the insulating film 5 was 25 μm. FIG. 7 is a plan view in the state shown in FIG.

【0020】次に、図6(f)に示すように、サーミス
タ素体用セラミック焼結シート2を、1.6×0.8m
mのチップ状にダイシングでカットし、複数のチップ型
サーミスタ1を得た。図8は、図6(f)に示す状態の
ときの平面図である。
Next, as shown in FIG. 6 (f), the ceramic sintered sheet 2 for the thermistor body is 1.6 × 0.8 m
The resultant was cut by dicing into m-shaped chips to obtain a plurality of chip-type thermistors 1. FIG. 8 is a plan view in the state shown in FIG.

【0021】得られたチップ型サーミスタ1000個を
パーツフィーダに入れ、パーツフィーダ内で回転させた
後、外観検査を行ったところ、各チップ型サーミスタに
おいて端子電極の欠けなどの異常は認められなかった。
また、抵抗値変化においても、0.5%以上変化したチ
ップ型サーミスタは見られなかった。さらに、270℃
の溶融半田の中に30秒間浸漬し、外観検査を行ったと
ころ、半田喰われ面積が25%以下になったチップは全
く存在しなかった。
After 1000 obtained chip type thermistors were put into a parts feeder and rotated in the parts feeder, an appearance inspection was performed. As a result, no abnormality such as chipping of terminal electrodes was found in each chip type thermistor. .
Also, with respect to the change in the resistance value, no chip-type thermistor having changed by 0.5% or more was found. 270 ° C
The chip was immersed in the molten solder for 30 seconds and subjected to an appearance inspection. As a result, there was no chip having a solder eroded area of 25% or less.

【0022】(比較例1)図13に示す従来のチップ型
サーミスタについて、上記実施例1と同様に1000個
をパーツフィーダに入れ回転させた後、外観検査を行っ
たところ、端子電極が欠けているチップ型サーミスタが
6個確認された。また、端子電極が欠けた6個のチップ
型サーミスタについて、抵抗値変化を測定したところ、
0.5〜2.0%抵抗値が変化していた。
(Comparative Example 1) With respect to the conventional chip-type thermistor shown in FIG. 13, 1000 pieces were put into a parts feeder and rotated as in Example 1, and an appearance inspection was carried out. Six chip-type thermistors were found. In addition, when the resistance value change was measured for six chip-type thermistors lacking terminal electrodes,
The resistance value was changed by 0.5 to 2.0%.

【0023】1000個のチップ型サーミスタについ
て、270℃の溶融半田の中に30秒間浸漬し、外観検
査を行ったところ、半田喰われ面積が25%以下になっ
たチップが11個発生していた。
When 1000 chip-type thermistors were immersed in molten solder at 270 ° C. for 30 seconds and inspected for appearance, it was found that 11 chips had a solder erosion area of 25% or less. .

【0024】(実施例2)図9(a)〜(c)は、本発
明の第2の実施例に係るチップ型サーミスタを示してお
り、(a)は平面図、(b)は側面図、(c)は側面断
面図である。
(Embodiment 2) FIGS. 9A to 9C show a chip type thermistor according to a second embodiment of the present invention, wherein FIG. 9A is a plan view and FIG. , (C) is a side sectional view.

【0025】チップ型サーミスタ11は、半導体セラミ
ックスよりなるサーミスタ素体12を用いて構成されて
いる。サーミスタ素体12の上面12a上には、第1,
第2の表面電極16,17が形成されている。表面電極
16,17は、例えば、Ni/Cr合金膜とAu膜の積
層構造等により形成され、サーミスタ素体12とオーミ
ック接触している。また、後述するように、表面電極1
6,17は、例えばフォトリソグラフィ法によりパター
ニングして形成することができる。
The chip type thermistor 11 is constituted by using a thermistor body 12 made of semiconductor ceramics. On the upper surface 12a of the thermistor body 12, first,
Second surface electrodes 16 and 17 are formed. The surface electrodes 16 and 17 are formed by, for example, a laminated structure of a Ni / Cr alloy film and an Au film, and are in ohmic contact with the thermistor body 12. In addition, as described later, the surface electrode 1
6 and 17 can be formed by patterning, for example, by photolithography.

【0026】第1,第2の表面電極16,17の上に
は、第1,第2の端子電極13,14がそれぞれ形成さ
れている。第1,第2の端子電極13,14は、第1,
第2の表面電極16,17に電気的に接続されている。
端子電極13,14は、後述するように、例えばメッキ
法により、Au膜等により形成することができる。
First and second terminal electrodes 13 and 14 are formed on the first and second surface electrodes 16 and 17, respectively. The first and second terminal electrodes 13 and 14 are
The second surface electrodes 16 and 17 are electrically connected.
The terminal electrodes 13 and 14 can be formed of an Au film or the like by, for example, a plating method, as described later.

【0027】第1,第2の端子電極13,14の周囲に
は、第1,第2の端子電極13,14を囲むように絶縁
膜15が形成されている。本実施例においては、絶縁膜
15は、端子電極13,14とほぼ接するように形成さ
れている。このような絶縁膜15は、例えばフォトリソ
グラフィ法により、ポリイミドなどの耐熱性樹脂を用い
て形成することができる。絶縁膜15は、端子電極1
3,14の高さよりも絶縁膜15の高さが高くなるよう
な厚みで形成されている。
An insulating film 15 is formed around the first and second terminal electrodes 13 and 14 so as to surround the first and second terminal electrodes 13 and 14. In this embodiment, the insulating film 15 is formed so as to be almost in contact with the terminal electrodes 13 and 14. Such an insulating film 15 can be formed, for example, by a photolithography method using a heat-resistant resin such as polyimide. The insulating film 15 is a terminal electrode 1
The insulating film 15 is formed to have a thickness such that the height of the insulating film 15 is higher than the heights of the insulating films 15 and 16.

【0028】本実施例のチップ型サーミスタ11の抵抗
値は、サーミスタ素体12の比抵抗と、サーミスタ素体
12の形状と、第1,第2の表面電極16,17の互い
に対向する電極間の面積で決定される。従って、表面電
極16,17の電極間距離を狭くすることにより、抵抗
値を小さくすることができる。従って、端子電極13,
14間の距離を変えることなく、抵抗値を小さくするこ
とができる。
The resistance value of the chip type thermistor 11 of this embodiment is determined by the specific resistance of the thermistor body 12, the shape of the thermistor body 12, and the distance between the opposing electrodes of the first and second surface electrodes 16 and 17. Is determined by the area of Therefore, the resistance value can be reduced by reducing the distance between the surface electrodes 16 and 17. Therefore, the terminal electrodes 13,
The resistance value can be reduced without changing the distance between.

【0029】本実施例のチップ型サーミスタ11におい
ては、上述のように、端子電極13,14の高さよりも
高くなるように絶縁膜15が設けられている。このよう
に絶縁膜15が端子電極13,14よりも高くなるよう
に設けられているので、パーツフィーダ内で製品同士が
擦れ合っても、端子電極13,14に他の製品が当たる
のを防ぐことができる。従って、端子電極13,14が
欠け難くなり、抵抗値の変化や電極喰われ等を少なくす
ることができる。
In the chip type thermistor 11 of this embodiment, the insulating film 15 is provided so as to be higher than the heights of the terminal electrodes 13 and 14, as described above. As described above, since the insulating film 15 is provided so as to be higher than the terminal electrodes 13 and 14, even if products rub against each other in the parts feeder, it is possible to prevent another product from hitting the terminal electrodes 13 and 14. be able to. Therefore, the terminal electrodes 13 and 14 are hardly chipped, and a change in resistance value, electrode erosion, and the like can be reduced.

【0030】次に、第2の実施例のチップ型サーミスタ
11についての具体的な実験例を説明する。以下の要領
で、チップ型サーミスタ11を作製した。
Next, a specific experimental example of the chip type thermistor 11 of the second embodiment will be described. The chip thermistor 11 was manufactured in the following manner.

【0031】まず、Mn化合物、Ni化合物及びCo化
合物をバインダと共に混練し、スラリーを調製し、これ
をドクターブレード法によりシート状に成形し、65×
65mmの平面形状を有するようにカットし、矩形のグ
リーンシートを得た。複数枚の上記グリーンシートを積
層し、圧着した後、1300℃、1時間の条件で焼成
し、図10(a)に示す、50×50×0.5mmの寸
法のサーミスタ素体用セラミック焼結シート12を得
た。
First, a Mn compound, a Ni compound, and a Co compound are kneaded with a binder to prepare a slurry, which is formed into a sheet by a doctor blade method, and is formed into a sheet having a size of 65 ×.
The sheet was cut so as to have a planar shape of 65 mm to obtain a rectangular green sheet. A plurality of the above-mentioned green sheets are laminated, pressed and fired at 1300 ° C. for 1 hour, and the ceramic sintered body for a thermistor body having a size of 50 × 50 × 0.5 mm shown in FIG. Sheet 12 was obtained.

【0032】次に、図10(b)に示すように、サーミ
スタ素体用セラミック焼結シート12の上面に、下層部
にNi/Cr合金膜、上層部にAu膜を、蒸着にてそれ
ぞれ0.1μmの厚みとなるように順次形成して積層
し、積層金属膜20とした。この積層金属膜20は、最
終的に表面電極を構成するものであるが、特に下層部の
表面電極材料としては、サーミスタ素体と電気的にオー
ミック接触され、機械的剥離強度が強く、後加工し易い
材料を用いることが望ましい。また、上層部の電極材料
としては、比抵抗の低い金属材料を用いることが望まし
い。
Next, as shown in FIG. 10B, on the upper surface of the ceramic sintered sheet 12 for the thermistor body, a Ni / Cr alloy film is formed in a lower layer portion, an Au film is formed in an upper layer portion, and each is formed by evaporation. ... .Mu.m were sequentially formed and laminated to form a laminated metal film 20. FIG. The laminated metal film 20 finally constitutes a surface electrode. Particularly, as a surface electrode material of a lower layer portion, it is in electrical ohmic contact with the thermistor body, has a strong mechanical peel strength, and has a high post-processing strength. It is desirable to use a material that is easy to work with. Further, it is desirable to use a metal material having a low specific resistance as the electrode material of the upper layer portion.

【0033】次に、図10(c)に示すように、積層金
属膜20の上にフォトレジストをスピンコーターで、厚
み1μmとなるように塗布し、フォトレジスト層21を
形成した。
Next, as shown in FIG. 10C, a photoresist was applied on the laminated metal film 20 to a thickness of 1 μm by a spin coater to form a photoresist layer 21.

【0034】次に、図10(d)に示すように、フォト
レジスト層21の上に所定形状のマスク22を当接し、
露光した。次に、図10(e)に示すように、溶剤を用
いて現像し、フォトレジスト層21をパターニングし
た。
Next, as shown in FIG. 10D, a mask 22 having a predetermined shape is brought into contact with the photoresist layer 21.
Exposure. Next, as shown in FIG. 10E, development was performed using a solvent, and the photoresist layer 21 was patterned.

【0035】次に、フォトレジスト層21で覆われてい
ない部分を、上層部のAu膜、次に下層部のNi/Cr
膜の順で酸を用いてエッチングし、表面電極となるよう
にパターニングした。次に、パターニングした電極上に
残存しているフォトレジスト層21を溶剤により剥離
し、図10(f)に示すように、パターニングされた表
面電極16,17を得た。
Next, the portion not covered with the photoresist layer 21 is replaced with the upper Au film, and then the lower Ni / Cr film.
Etching was performed using an acid in the order of the film, and patterning was performed so as to be a surface electrode. Next, the photoresist layer 21 remaining on the patterned electrodes was stripped with a solvent to obtain patterned surface electrodes 16 and 17 as shown in FIG.

【0036】以上のようにして形成した表面電極16,
17は、複数のサーミスタ素子の表面電極を集合した形
状を有している。個々のサーミスタ素子部分における一
対の表面電極16,17間の対向距離は100μmとな
るようにパターニングした。サーミスタの抵抗精度は、
この表面電極間の距離に大きく依存しており、フォトリ
ソグラフィ加工の精度や求める抵抗値の関係から、電極
間の距離は、10〜100μm程度とすることが好まし
い。
The surface electrodes 16 formed as described above,
Reference numeral 17 has a shape in which surface electrodes of a plurality of thermistor elements are assembled. Patterning was performed so that the facing distance between the pair of surface electrodes 16 and 17 in each thermistor element portion was 100 μm. The resistance accuracy of the thermistor
The distance between the electrodes greatly depends on the distance between the surface electrodes, and the distance between the electrodes is preferably about 10 to 100 μm in consideration of the accuracy of photolithography processing and the required resistance value.

【0037】次に、図11(a)に示すように、表面電
極16,17及びサーミスタ素体用セラミック焼結シー
ト12の上の全面に、厚み10μmとなるように、感光
性ポリイミド樹脂をスピンコーターで塗布し、ポリイミ
ド膜15を形成した。
Next, as shown in FIG. 11A, a photosensitive polyimide resin is spun on the entire surface of the surface electrodes 16, 17 and the ceramic sintered sheet 12 for the thermistor body so as to have a thickness of 10 μm. It was applied with a coater to form a polyimide film 15.

【0038】次に、図11(b)に示すように、ポリイ
ミド膜15の上にフォトマスク23を配置した。フォト
マスク23は、表面電極16,17の間を覆う部分を露
光できるようなパターンを有したものを用いた。このよ
うなマスク23を用いてポリイミド膜15を露光した。
Next, as shown in FIG. 11B, a photomask 23 was disposed on the polyimide film 15. As the photomask 23, one having a pattern capable of exposing a portion covering the surface electrodes 16 and 17 was used. The polyimide film 15 was exposed using such a mask 23.

【0039】次に、溶剤で感光性ポリイミド膜を現像
し、350℃、60分の条件で硬化することにより、厚
み7μmのポリイミド膜からなる絶縁膜15を形成した
(図11(c))。
Next, the photosensitive polyimide film was developed with a solvent and cured at 350 ° C. for 60 minutes to form an insulating film 15 made of a 7 μm-thick polyimide film (FIG. 11C).

【0040】次に、Auのメッキ液に浸漬させて、絶縁
膜15が形成されていない、表面電極16,17の上
に、厚み5μmのAu膜を形成し、表面電極16,17
の上に、端子電極13,14を形成した(図11
(d))。
Next, a 5 μm thick Au film is formed on the surface electrodes 16 and 17 on which the insulating film 15 is not formed by immersing in an Au plating solution.
Terminal electrodes 13 and 14 were formed on the substrate (see FIG. 11).
(D)).

【0041】次に、図11(e)に示すように、サーミ
スタ素体用セラミック焼結シート12を、1.6×0.
8mmのチップ状にダイシングでカットし、複数のチッ
プ型サーミスタ11を得た。
Next, as shown in FIG. 11 (e), the ceramic sintered sheet 12 for thermistor body was placed in a 1.6 × 0.
The chip was cut into 8 mm chips by dicing to obtain a plurality of chip thermistors 11.

【0042】得られたチップ型サーミスタ1000個を
パーツフィーダ内に入れ回転させた後、外観検査を行っ
たところ、端子電極の欠けなどの異常は全く認められな
かった。また、抵抗値変化においても、0.5%以上抵
抗値が変化したチップ型サーミスタは認められなかっ
た。さらに、270℃の溶融半田中に30秒間浸漬し、
外観検査を行ったところ、半田喰われ面積が25%以下
になったチップは全く存在しなかった。
After 1,000 of the obtained chip-type thermistors were put in a parts feeder and rotated, an appearance inspection was performed. As a result, no abnormality such as chipping of the terminal electrodes was found at all. Regarding the change in resistance, no chip thermistor having a change in resistance of 0.5% or more was observed. Furthermore, it is immersed in molten solder at 270 ° C. for 30 seconds,
When a visual inspection was performed, there was no chip having a solder eroded area of 25% or less.

【0043】(実施例3)図12(a)〜(c)は、本
発明の第3の実施例に係るチップ型サーミスタを示す図
であり、(a)は平面図、(b)は側面図、(c)は側
面断面図である。チップ型サーミスタ31は、半導体セ
ラミックスよりなるサーミスタ素体32を用いて構成さ
れている。サーミスタ素体32の上面32a上には、第
1,第2の端子電極33,34が形成されている。端子
電極33,34はセラミック素体32とオーミック接触
する材料から形成されており、例えば上記実施例1と同
様にAg/Pdのペーストをスクリーン印刷法で塗布し
焼き付けることにより形成されている。
(Embodiment 3) FIGS. 12A to 12C are views showing a chip type thermistor according to a third embodiment of the present invention, wherein FIG. 12A is a plan view and FIG. FIG. 3C is a side sectional view. The chip thermistor 31 is configured using a thermistor body 32 made of semiconductor ceramics. On the upper surface 32a of the thermistor body 32, first and second terminal electrodes 33 and 34 are formed. The terminal electrodes 33 and 34 are formed of a material that makes ohmic contact with the ceramic body 32, and are formed, for example, by applying and baking an Ag / Pd paste by a screen printing method as in the first embodiment.

【0044】端子電極33,34の周囲には、端子電極
33,34を囲むように絶縁膜35が形成されている。
絶縁膜35は、例えばフォトリソグラフィ法により、ポ
リイミドなどの耐熱性樹脂を用いて形成されている。絶
縁膜35の高さは、端子電極33,34の高さよりも高
くなるように形成されている。従って、上記実施例1及
び実施例2と同様にパーツフィーダ内に入れて製品同士
が擦れ合っても、端子電極33,34に他の製品が当た
るのを防ぐことができ、端子電極33,34に欠けが発
生するのを防止し、抵抗値の変化を少なくすることがで
きる。
An insulating film 35 is formed around the terminal electrodes 33 and 34 so as to surround the terminal electrodes 33 and 34.
The insulating film 35 is formed, for example, by a photolithography method using a heat-resistant resin such as polyimide. The height of the insulating film 35 is formed to be higher than the height of the terminal electrodes 33 and 34. Therefore, even if the products are rubbed in the parts feeder as in the first and second embodiments, other products can be prevented from hitting the terminal electrodes 33 and 34, and the terminal electrodes 33 and 34 can be prevented. Can be prevented from occurring, and a change in resistance value can be reduced.

【0045】図12に示す実施例のセラミック素体32
は、角隅部が丸まった形状を有している。このようなチ
ップ型サーミスタは、例えば、角隅部が尖ったチップ型
サーミスタを得た後、これをバレル等で研磨し、サーミ
スタ素体の角隅部を強制的に削ることにより形成され
る。このようなバレル研磨は、一般にサーミスタの抵抗
値を調整するために行われる。本実施例のチップ型サー
ミスタは、絶縁膜35が、端子電極33,34よりも高
くなるように形成されているので、このようなバレル研
磨等でセラミック素体の角隅部を強制的に削る際にも、
端子電極33,34が欠けるのを防止することができ
る。
The ceramic body 32 of the embodiment shown in FIG.
Has a shape with rounded corners. Such a chip-type thermistor is formed, for example, by obtaining a chip-type thermistor having a sharp corner and then polishing it with a barrel or the like to forcibly cut the corner of the thermistor body. Such barrel polishing is generally performed to adjust the resistance value of the thermistor. In the chip-type thermistor of this embodiment, the insulating film 35 is formed so as to be higher than the terminal electrodes 33 and 34, so that the corners of the ceramic body are forcibly cut by such barrel polishing or the like. Sometimes
Chipping of the terminal electrodes 33 and 34 can be prevented.

【0046】上記各実施例においては、第1,第2の端
子電極の周囲を取り囲むように絶縁膜が形成されている
が、絶縁膜は必ずしも第1,第2の端子電極の周囲を取
り囲むように形成されていなくともよく、第1,第2の
端子電極の周囲に部分的に形成されていてもよい。
In each of the above embodiments, the insulating film is formed so as to surround the first and second terminal electrodes. However, the insulating film does not necessarily surround the first and second terminal electrodes. The first and second terminal electrodes may be partially formed around the first and second terminal electrodes.

【0047】[0047]

【発明の効果】請求項1に記載の発明に係るチップ型サ
ーミスタでは、絶縁膜が第1,第2の端子電極の周囲の
一面上に設けられ、第1,第2の端子電極よりも高くな
るような厚みで形成されている。従って、パーツフィー
ダ内などで製品同士が擦れ合っても、端子電極に欠けを
生じ難く、このため抵抗値の変化や電極喰われ等を生じ
難くすることができる。
In the chip thermistor according to the first aspect of the present invention, the insulating film is provided on one surface around the first and second terminal electrodes, and is higher than the first and second terminal electrodes. It is formed with such a thickness. Therefore, even if the products rub against each other in the parts feeder or the like, chipping of the terminal electrode hardly occurs, and therefore, change of the resistance value, electrode erosion and the like can be hardly caused.

【0048】請求項2に記載の発明では、第1,第2の
端子電極がサーミスタ素体上に直接設けられており、サ
ーミスタ素体とオーミック接触している。従って、この
ようなチップ型サーミスタにおいても、端子電極の欠け
を防止することができ、抵抗値の変化や電極喰われ等を
防止することができる。
According to the second aspect of the invention, the first and second terminal electrodes are provided directly on the thermistor body, and are in ohmic contact with the thermistor body. Therefore, even in such a chip type thermistor, chipping of the terminal electrode can be prevented, and change in resistance value, electrode erosion, and the like can be prevented.

【0049】請求項3に記載の発明では、サーミスタ素
体の上に第1,第2の表面電極が設けられ、この第1,
第2の表面電極の上に第1,第2の端子電極が設けられ
ている。従って、このようなタイプのチップ型サーミス
タにおいても、同様に端子電極の欠けの発生を防止する
ことができ、従って、抵抗値の変化や電極喰われ等を防
止することができる。
According to the third aspect of the present invention, the first and second surface electrodes are provided on the thermistor body, and the first and second surface electrodes are provided.
First and second terminal electrodes are provided on the second surface electrode. Therefore, even in such a chip thermistor of this type, the occurrence of chipping of the terminal electrode can be similarly prevented, so that a change in resistance value, electrode erosion, and the like can be prevented.

【0050】請求項4に記載の発明では、第1,第2の
表面電極間の距離が、第1,第2の端子電極間の距離よ
りも短くなるように形成されている。従って、第1,第
2の表面電極間の距離により抵抗値が決定されるので、
第1,第2の端子電極間の距離を変化させずに抵抗値を
調整することができる。また、このようなタイプのチッ
プ型サーミスタにおける端子電極の欠けを防止し、これ
による抵抗値の変化や電極喰われの発生を防止すること
ができる。
According to the fourth aspect of the present invention, the distance between the first and second surface electrodes is formed so as to be shorter than the distance between the first and second terminal electrodes. Therefore, since the resistance value is determined by the distance between the first and second surface electrodes,
The resistance value can be adjusted without changing the distance between the first and second terminal electrodes. Further, it is possible to prevent chipping of the terminal electrode in such a chip thermistor of this type, thereby preventing a change in resistance value and the occurrence of electrode erosion.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例に係るチップ型サーミス
タを示す側面断面図。
FIG. 1 is a side sectional view showing a chip type thermistor according to a first embodiment of the present invention.

【図2】絶縁膜と端子電極の間に隙間が形成された状態
を示す断面図。
FIG. 2 is a cross-sectional view showing a state in which a gap is formed between an insulating film and a terminal electrode.

【図3】絶縁膜と端子電極が接するように形成されてい
る状態を示す断面図。
FIG. 3 is a cross-sectional view showing a state where an insulating film and a terminal electrode are formed so as to be in contact with each other.

【図4】本発明の第1の実施例に係るチップ型サーミス
タの平面図。
FIG. 4 is a plan view of the chip thermistor according to the first embodiment of the present invention.

【図5】本発明の第1の実施例に係るチップ型サーミス
タの側面図。
FIG. 5 is a side view of the chip thermistor according to the first embodiment of the present invention.

【図6】本発明の第1の実施例に係るチップ型サーミス
タを製造する工程を示す断面図。
FIG. 6 is a sectional view showing a step of manufacturing the chip thermistor according to the first embodiment of the present invention.

【図7】図6(e)の状態を示す平面図。FIG. 7 is a plan view showing the state of FIG. 6 (e).

【図8】図6(f)の状態を示す平面図。FIG. 8 is a plan view showing the state of FIG. 6 (f).

【図9】本発明の第2の実施例に係るチップ型サーミス
タの(a)平面図、(b)側面図、及び(c)側面断面
図。
9A is a plan view, FIG. 9B is a side view, and FIG. 9C is a cross-sectional side view of a chip-type thermistor according to a second embodiment of the present invention.

【図10】本発明の第2の実施例に係るチップ型サーミ
スタの製造工程を示す断面図。
FIG. 10 is a sectional view showing a manufacturing process of the chip-type thermistor according to the second embodiment of the present invention.

【図11】本発明の第2の実施例に係るチップ型サーミ
スタの製造工程を示す断面図。
FIG. 11 is a sectional view showing a manufacturing process of the chip thermistor according to the second embodiment of the present invention.

【図12】本発明の第3の実施例に係るチップ型サーミ
スタを示す(a)平面図、(b)側面図、及び(c)側
面断面図。
12A is a plan view, FIG. 12B is a side view, and FIG. 12C is a sectional side view showing a chip type thermistor according to a third embodiment of the present invention.

【図13】従来のチップ型サーミスタを示す斜視図。FIG. 13 is a perspective view showing a conventional chip thermistor.

【符号の説明】[Explanation of symbols]

1…チップ型サーミスタ 2…サーミスタ素体 3,4…第1,第2の端子電極 5…絶縁膜 11…チップ型サーミスタ 12…サーミスタ素体 13,14…第1,第2の端子電極 15…絶縁膜 16,17…第1,第2の表面電極 31…チップ型サーミスタ 32…サーミスタ素体 33,34…第1,第2の端子電極 35…絶縁膜 DESCRIPTION OF SYMBOLS 1 ... Chip type thermistor 2 ... Thermistor body 3, 4 ... First and second terminal electrodes 5 ... Insulating film 11 ... Chip type thermistor 12 ... Thermistor body 13, 14 ... First and second terminal electrodes 15 ... Insulating films 16, 17 First and second surface electrodes 31 Chip thermistors 32 Thermistor bodies 33, 34 First and second terminal electrodes 35 Insulating films

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 サーミスタ素体と、 前記サーミスタ素体の一面上において互いに対向するよ
うに形成された第1,第2の端子電極と、 前記第1,第2の端子電極の周囲の前記一面上に設けら
れ、前記第1,第2の端子電極よりも高くなるような厚
みで形成されている絶縁膜とを備えるチップ型サーミス
タ。
1. A thermistor body, first and second terminal electrodes formed on one surface of the thermistor body so as to face each other, and the one surface around the first and second terminal electrodes. A chip thermistor, comprising: an insulating film provided thereon and having a thickness higher than the first and second terminal electrodes.
【請求項2】 前記第1,第2の端子電極が前記サーミ
スタ素体と直接オーミック接触している請求項1に記載
のチップ型サーミスタ。
2. The chip thermistor according to claim 1, wherein said first and second terminal electrodes are in direct ohmic contact with said thermistor body.
【請求項3】 前記第1,第2の端子電極と前記サーミ
スタ素体との間に、前記第1,第2の端子電極とそれぞ
れ電気的に接続され、かつ前記サーミスタ素体とオーミ
ック接触している第1,第2の表面電極が設けられてい
る請求項1に記載のチップ型サーミスタ。
3. The first and second terminal electrodes are electrically connected between the first and second terminal electrodes and the thermistor body, respectively, and are in ohmic contact with the thermistor body. 2. The chip thermistor according to claim 1, wherein said first and second surface electrodes are provided.
【請求項4】 前記第1,第2の表面電極間の距離が、
前記第1,第2の端子電極間の距離よりも短くなるよう
に形成されている請求項3に記載のチップ型サーミス
タ。
4. A distance between the first and second surface electrodes,
4. The chip thermistor according to claim 3, wherein said chip type thermistor is formed to be shorter than a distance between said first and second terminal electrodes.
JP10373418A 1998-12-28 1998-12-28 Chip type thermistor Pending JP2000195707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10373418A JP2000195707A (en) 1998-12-28 1998-12-28 Chip type thermistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10373418A JP2000195707A (en) 1998-12-28 1998-12-28 Chip type thermistor

Publications (1)

Publication Number Publication Date
JP2000195707A true JP2000195707A (en) 2000-07-14

Family

ID=18502127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10373418A Pending JP2000195707A (en) 1998-12-28 1998-12-28 Chip type thermistor

Country Status (1)

Country Link
JP (1) JP2000195707A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502468A (en) * 2008-09-05 2012-01-26 ヴィシェイ デール エレクトロニクス インコーポレイテッド Metal strip resistor and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012502468A (en) * 2008-09-05 2012-01-26 ヴィシェイ デール エレクトロニクス インコーポレイテッド Metal strip resistor and manufacturing method thereof
US8686828B2 (en) 2008-09-05 2014-04-01 Vishay Dale Electronics, Inc. Resistor and method for making same
JP2015233158A (en) * 2008-09-05 2015-12-24 ヴィシェイ デール エレクトロニクス エルエルシー Metal strip resistor and manufacturing method thereof
US9251936B2 (en) 2008-09-05 2016-02-02 Vishay Dale Electronics, Llc Resistor and method for making same
US9916921B2 (en) 2008-09-05 2018-03-13 Vishay Dale Electronics, Llc Resistor and method for making same

Similar Documents

Publication Publication Date Title
JP5474975B2 (en) Metal strip resistor and manufacturing method thereof
JP4722318B2 (en) Chip resistor
US6724295B2 (en) Chip resistor with upper electrode having nonuniform thickness and method of making the resistor
JP2000306711A (en) Multiple chip resistor and production thereof
JPH11204315A (en) Manufacture of resistor
JPH1050502A (en) Resistor and production thereof
JP2000195707A (en) Chip type thermistor
JP3567144B2 (en) Chip type resistor and method of manufacturing the same
JP3129170B2 (en) Method of manufacturing rectangular thin film chip resistor
JP2001351801A (en) Chip resistor
JP3092451B2 (en) Rectangular thin film chip resistor and method of manufacturing the same
JPH0963805A (en) Square chip resistor
JP4754710B2 (en) Chip resistor and manufacturing method thereof
JP3772270B2 (en) Small electronic component manufacturing method and chip resistor
JP2002299102A (en) Chip resistor
JPH09246004A (en) Resistor and its manufacture
JP4707895B2 (en) Chip resistor
JP4281136B2 (en) Chip-type thermistor resistance value correction method
JPH10321403A (en) Manufacture of resistor
JPH10321404A (en) Resistor and manufacture thereof
JP4058941B2 (en) Chip-type thermistor and manufacturing method thereof
JPH11224806A (en) Thermistor, method for correcting its resistance value, and its manufacture
JP2001044006A (en) Manufacture method for chip thermistor and adjusting method for resistance value
JP2000348910A (en) Chip type thermistor and correction of resistance of chip type thermistor
JPH1126203A (en) Resistor and manufacture thereof