JP2000194430A

JP2000194430A - 電源回路

Info

Publication number: JP2000194430A
Application number: JP10366457A
Authority: JP
Inventors: Kazuaki Murota; 和明室田
Original assignee: Denso Ten Ltd
Current assignee: Denso Ten Ltd
Priority date: 1998-12-24
Filing date: 1998-12-24
Publication date: 2000-07-14
Anticipated expiration: 2018-12-24
Also published as: JP3496750B2

Abstract

(57)【要約】【課題】供給電圧の高精度な制御が可能で、なお且つ
回路構成があまり複雑にとならない電源回路を提供する
こと。【解決手段】基準電圧と出力監視電圧とを誤差アンプ
ＡＭＰ１に取り込んで出力を一定電圧に制御するレギュ
レータを備え、電源スイッチＰＳＷの投入状態において
接続されるメインスイッチＳ１を介してレギュレータよ
りメイン電源の供給を行うと共に、メインスイッチＳ１
を介さずにサブ電源の供給を行う電源回路において、電
源スイッチＰＳＷの状態を検出する比較器ＣＭＰ２など
からなる検出手段と、該検出手段の検出結果に基づき、
電源スイッチＰＳＷの投入状態ではメイン電源の電圧を
出力監視電圧とし、電源スイッチＰＳＷの遮断状態では
サブ電源の電圧を出力監視電圧とするメインスイッチＳ
１、スイッチＳ２、Ｓ３、インバ−タＩＮＶ１などから
なる出力監視電圧選択手段とを装備する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、車載用機器に適し
た電源回路に係り、家電製品や携帯電話など、メモリバ
ックアップ用電源と使用する時にメインスイッチをオン
して作動させるメイン電源とを備えた電子機器すべてに
適用でき、特にメインの電源スイッチ、例えばイグニッ
ションスイッチオン時における供給電圧を高精度に制御
できる電源回路に関する。

【０００２】

【従来の技術】自動車に搭載される電子機器はコンピュ
ータ化が進み、高度な制御を行う電子機器が多くなって
きている。例えば、動作中の各種データを記憶してお
き、その後の制御にこれらデータを使用することによ
り、アクチュエータのバラツキや経年変化等にも対応し
た適切な制御を行うことができる学習制御も数多く行わ
れている。このような学習制御等においては、イグニッ
ションスイッチオフ時にもデータを保持しておく必要が
あるため、車載用電子機器の電源回路には、イグニッシ
ョンスイッチオフ時にもマイクロコンピュータ（マイコ
ン）等の必要な箇所に電力を供給するバックアップ電源
機能を有する電源回路が用いられている。

【０００３】図１８は、従来の車載用電子機器を構成す
る電源回路の一部を示す回路図である。電子機器の電源
入力端子ＶＩＮは自動車のバッテリＢＡＴＴに接続され
ており、この電源入力端子ＶＩＮに供給されるバッテリ
電源は、トランジスタＴＲ６１，抵抗Ｒ６１，Ｒ６２，
基準電源ＶＲ，コンデンサＣ１，誤差アンプＡＭＰ６１
から構成されるレギュレータにより定電圧化され、サブ
電源、メイン電源として電子機器内の各回路に供給され
る。そして、サブ電源は主に電子機器停止時における記
憶保持用等のためにメモリ等に電力を供給し、またメイ
ン電源は電子機器動作時における各回路の動作用として
電力を供給する。

【０００４】このレギュレータの動作を簡単に説明する
と、レギュレータはレギュレート電圧を抵抗Ｒ６１，Ｒ
６２で分圧し、その分圧された電圧を誤差アンプＡＭＰ
６１が基準電源ＶＲの基準電圧と等しくなるようにフィ
−ドバック制御してトランジスタＴＲ６１の制御端子に
出力し、レギュレート電圧が所定の電圧値となるように
制御している。そして電源スイッチＰＳＷの出力電圧
と、バッテリＢＡＴＴの抵抗Ｒ６３，６４による分圧電
圧とを比較器ＣＭＰ６２により比較することにより、電
源スイッチＰＳＷのオンオフ状態（電源スイッチＰＳＷ
の出力電圧が高い時電源スイッチＰＳＷオン、電源スイ
ッチＰＳＷの出力電圧が低い時電源スイッチＰＳＷオ
フ）で、メイン電源の供給状態を切り換える。つまり、
電源スイッチＰＳＷオンの時メインスイッチＳ１を接続
（オン）としてメイン電源の供給を行い、電源スイッチ
ＰＳＷオフの時メインスイッチＳ１を遮断（オフ）とし
てメイン電源の供給を停止する。

【０００５】

【発明が解決しようとする課題】しかし、メインスイッ
チＳ１は通常スイッチングトランジスタにより構成され
るため、このメインスイッチＳ１のオン抵抗等によりメ
イン電源の電圧低下が起こり、供給電圧制御の精度が低
下してしまう問題がある。そして、供給電圧の精度が低
下した場合、例えばアナログデジタル変換器による変換
精度が低下して制御特性が悪化する可能性があり、また
極端な場合には各種回路の動作がおかしくなることも考
えられる。

【０００６】このような問題を解決するために、メイン
電源用およびサブ電源用で別々のレギュレータを用いた
構成も考えられるが、この場合回路を構成するための部
品点数が多くなり、小型化や低価格化が困難となる。

【０００７】本発明は、この様な問題の無い電源回路、
つまり供給電圧の高精度な制御が可能で、なお且つ回路
構成があまり複雑とならない電源回路を提供することを
課題としている。

【０００８】

【課題を解決するための手段及びその効果】上記課題を
解決するため、本発明に係る電源回路（１）は、基準電
圧と出力監視電圧とを誤差アンプに取り込んで出力を一
定電圧に制御するレギュレータを備え、電源スイッチの
投入状態において接続されるメインスイッチを介して前
記レギュレータよりメイン電源の供給を行うと共に、前
記メインスイッチを介さずにサブ電源の供給を行う電源
回路において、前記電源スイッチの状態を検出する検
出手段と、該検出手段の検出結果に基づき、前記電源ス
イッチの投入状態では前記メイン電源の電圧を前記出力
監視電圧とし、前記電源スイッチの遮断状態では前記サ
ブ電源の電圧を前記出力監視電圧とする出力監視電圧選
択手段とを備えていることを特徴としている。

【０００９】上記電源回路（１）によれば、供給する電
源の電圧が基準電圧と等しくなるように制御されてレギ
ュレータの出力電圧が出力されるので、電源スイッチの
状態に関係なく常に供給すべき電圧が適切に制御され
る。また、メイン電源とサブ電源の供給を１つのレギュ
レータで行えるので、小型化、低価格化に有利となる。

【００１０】また本発明に係る電源回路（２）は、上記
電源回路（１）において、前記レギュレータが、制御端
子への入力信号状態に応じてバッテリからの電力を出力
するトランジスタと、入力端子に入力された前記出力監
視電圧が基準端子に入力された前記基準電圧と等しくな
るようにフィ−ドバック制御して前記制御端子に出力す
る前記誤差アンプとを含んで構成されていることを特徴
としている。上記電源回路（２）によれば、供給する電
源の電圧が誤差アンプで基準電圧とと等しくなるように
フィ−ドバック制御されて前記制御端子に出力されるの
で、電源スイッチの状態に関係なく、常に供給すべきレ
ギュレータ電圧が所定値に適切に制御される。

【００１１】また本発明に係る電源回路（３）は、上記
電源回路（２）において、前記出力監視電圧選択手段
が、前記メインスイッチの前記レギュレータ側と、前記
誤差アンプの入力端子との間に接続されたサブ電圧比較
スイッチと、前記メインスイッチの前記レギュレータ側
の反対側と、前記誤差アンプの入力端子との間に接続さ
れたメイン電圧比較スイッチと、前記検出手段の検出結
果に基づき、前記電源スイッチの投入状態では前記サブ
電圧比較スイッチを遮断状態とすると共に前記メイン電
圧比較スイッチを接続状態とし、前記電源スイッチの遮
断状態では前記サブ電圧比較スイッチを接続状態とする
と共に前記メイン電圧比較スイッチを遮断状態とする比
較スイッチ切換手段とを含んで構成されていることを特
徴としている。

【００１２】上記電源回路（３）によれば、前記各スイ
ッチにより前記誤差アンプの前記入力端子への入力電圧
が前記電源スイッチの状態に応じて適切に切り換えられ
ることにより、前記レギュレータの出力電圧が調整さ
れ、前記電源スイッチの状態に関係なく常に供給すべき
電圧が適切に制御される。

【００１３】また本発明に係る電源回路（４）は、上記
電源回路（２）において、前記出力監視電圧選択手段
が、前記メインスイッチの前記レギュレータ側の電圧を
分圧するサブ電圧分圧手段と、該サブ電圧分圧手段の出
力と前記誤差アンプの入力端子との間に接続されたサブ
電圧比較スイッチと、前記メインスイッチにおける前記
レギュレータ側と反対側の電圧を分圧するメイン電圧分
圧手段と、該メイン電圧分圧手段の出力と前記誤差アン
プの入力端子との間に接続されたメイン電圧比較スイッ
チと、前記検出手段の検出結果に基づき、前記電源スイ
ッチの投入状態では前記サブ電圧比較スイッチを遮断状
態とすると共に前記メイン電圧比較スイッチを接続状態
とし、電源スイッチの遮断状態では前記サブ電圧比較ス
イッチを接続状態とすると共に前記メイン電圧比較スイ
ッチを遮断状態とする比較スイッチ切換手段とを含んで
構成されていることを特徴としている。

【００１４】上記電源回路（４）によれば、前記各スイ
ッチにより前記誤差アンプの前記入力端子への入力電圧
が前記電源スイッチの状態に応じて適切に切り換えられ
ることにより、前記レギュレータの出力電圧が調整さ
れ、前記電源スイッチの状態に関係なく常に供給すべき
電圧が適切に制御される。

【００１５】また本発明に係る電源回路（５）は、上記
電源回路（３）または（４）において、前記メイン電圧
比較スイッチと前記サブ電圧比較スイッチが、ＣＭＯＳ
トランジスタからなるアナログスイッチで構成されてい
ることを特徴としている。上記電源回路（５）によれ
ば、前記メイン電圧比較スイッチと前記サブ電圧比較ス
イッチは、ＣＭＯＳトランジスタからなるので、小さな
素子面積で実現される。

【００１６】また本発明に係る電源回路（６）は、上記
電源回路（２）において、前記出力監視電圧選択手段
が、前記メインスイッチの前記レギュレータ側の電圧を
分圧するサブ電圧分圧手段と、前記メインスイッチの前
記レギュレータ側と反対側の電圧を分圧するメイン電圧
分圧手段と、前記サブ電圧分圧手段の出力と前記メイン
電圧分圧手段の出力とを入力とし、前記検出手段の検出
結果に基づき、前記電源スイッチの投入状態では前記サ
ブ電圧分圧手段の出力を前記誤差アンプの入力端子に出
力し、前記電源スイッチの遮断状態では前記メイン電圧
分圧手段の出力を前記誤差アンプの入力端子に出力する
マルチプレクサとを含んで構成されていることを特徴と
している。上記電源回路（６）によれば、抵抗や前記ス
イッチにより前記誤差アンプの入力端子への入力電圧が
前記電源スイッチの状態に応じて適切に切り換えられる
ことにより、前記レギュレータの出力電圧が調整され、
前記電源スイッチの状態に関係なく常に供給すべき電圧
が適切に制御される。

【００１７】また本発明に係る電源回路（７）は、上記
電源回路（５）または（６）において、前記マルチプレ
クサが、並列に接続された前記サブ電圧分圧手段の出力
を伝達するサブ伝達回路と、前記メイン電圧分圧手段の
出力を伝達するメイン伝達回路と、前記検出手段の出力
を受け、前記サブ伝達手段と前記メイン伝達手段の伝達
状態を排他的に切り換える排他切換回路とからなり、該
排他切換回路が、ＣＭＯＳトランジスタにより構成され
ていることを特徴としている。上記電源回路（７）によ
れば、前記マルチプレクサを前記ＣＭＯＳトランジスタ
により構成でき、集積回路化が可能となる。

【００１８】また本発明に係る電源回路（８）は、上記
電源回路（５）または（６）において、前記マルチプレ
クサが、並列に接続された前記サブ電圧分圧手段の出力
を伝達するサブ伝達回路と、前記メイン電圧分圧手段の
出力を伝達するメイン伝達回路と、前記検出手段の出力
を受け、前記サブ伝達手段と前記メイン伝達手段の伝達
状態を排他的に切り換える排他切換回路とからなり、該
排他切換回路が、バイポーラトランジスタにより構成さ
れていることを特徴としている。上記電源回路（８）に
よれば、前記マルチプレクサを前記バイポーラトランジ
スタにより構成でき、集積回路化が可能となる。

【００１９】また本発明に係る電源回路（９）は、上記
電源回路（２）において、前記誤差アンプが、差動対が
並列に接続された２個のＮＰＮトランジスタにより構成
され、これらＮＰＮトランジスタのベースが各々メイン
入力端子とサブ入力端子であるＮＰＮ入力受アンプであ
って、前記出力監視電圧選択手段が、前記メインスイッ
チの前記レギュレータ側の電圧を分圧すると共に該分圧
電圧を前記サブ入力端子に印加するサブ電圧分圧手段
と、前記メインスイッチの前記レギュレータ側と反対側
の電圧を分圧すると共に該分圧電圧を前記メイン入力端
子に印加するメイン電圧分圧手段と、前記検出手段の検
出結果に基づき、前記電源スイッチの投入状態では前記
サブ入力端子に印加する分圧電圧を接地電圧とするサブ
接地スイッチと、前記検出手段の検出結果に基づき、前
記電源スイッチの遮断状態では前記メイン入力端子に印
加する分圧電圧を接地電圧とするメイン接地スイッチと
を含んで構成されていることを特徴としている。上記電
源回路（９）によれば、コンパレータの簡単な回路改良
により電源回路を実現でき、あまりコストアップを招く
ことなく電源回路の能力を向上させることができる。

【００２０】また本発明に係る電源回路（１０）は、上
記電源回路（２）において、前記誤差アンプが、差動対
が並列に接続された２個のＮチャンネルＦＥＴにより構
成され、これらＮチャンネルＦＥＴのゲートが各々メイ
ン入力端子とサブ入力端子であるＮＰＮ入力受アンプで
あって、前記出力監視電圧選択手段が、前記メインスイ
ッチの前記レギュレータ側の電圧を分圧すると共に該分
圧電圧を前記サブ入力端子に印加するサブ電圧分圧手段
と、前記メインスイッチにおける前記レギュレータ側と
反対側の電圧を分圧すると共に該分圧電圧を前記メイン
入力端子に印加するメイン電圧分圧手段と、前記検出手
段の検出結果に基づき、前記電源スイッチの投入状態で
は前記サブ入力端子に印加する分圧電圧を接地電圧とす
るサブ接地スイッチと、前記検出手段の検出結果に基づ
き、前記電源スイッチの遮断状態では前記メイン入力端
子に印加する分圧電圧を接地電圧とするメイン接地スイ
ッチとを含んで構成されていることを特徴としている。
上記電源回路（１０）によれば、コンパレータの簡単な
回路改良により電源回路を実現でき、あまりコストアッ
プを招くことなく電源回路の能力を向上させることがで
きる。

【００２１】また本発明に係る電源回路（１１）は、上
記電源回路（２）において、前記誤差アンプが、差動対
が並列に接続された２個のＰＮＰトランジスタにより構
成され、前記ＰＮＰトランジスタのベースが各々メイン
入力端子とサブ入力端子であるＰＮＰ入力受アンプであ
って、前記出力監視電圧選択手段が、前記メインスイッ
チの前記レギュレータ側の電圧を分圧すると共に該分圧
電圧を前記サブ入力端子に印加するサブ電圧分圧手段
と、前記メインスイッチにおける前記レギュレータ側と
反対側の電圧を分圧すると共に該分圧電圧を前記メイン
入力端子に印加するメイン電圧分圧手段と、前記検出手
段の検出結果に基づき、前記電源スイッチの投入状態で
は前記サブ入力端子に印加する分圧電圧を前記誤差アン
プの作動電圧とするサブ電圧スイッチと、前記検出手段
の検出結果に基づき、前記電源スイッチの遮断状態では
前記メイン入力端子に印加する分圧電圧を前記誤差アン
プの作動電圧とするメイン電圧スイッチとを含んで構成
されていることを特徴としている。上記電源回路（１
１）によれば、コンパレータの簡単な回路改良により電
源回路を実現でき、あまりコストアップを招くことなく
電源回路の能力を向上させることができる。

【００２２】また本発明に係る電源回路（１２）は、上
記電源回路（２）において、前記誤差アンプが、差動対
が並列に接続された２個のＰチャンネルＦＥＴにより構
成され、これらＰチャンネルＦＥＴのゲートが各々メイ
ン入力端子とサブ入力端子であるＰＮＰ入力受アンプで
あって、前記出力監視電圧選択手段が、前記メインスイ
ッチの前記レギュレータ側の電圧を分圧すると共に該分
圧電圧を前記サブ入力端子に印加するサブ電圧分圧手段
と、前記メインスイッチにおける前記レギュレータ側と
反対側の電圧を分圧すると共に該分圧電圧を前記メイン
入力端子に印加するメイン電圧分圧手段と、前記検出手
段の検出結果に基づき、前記電源スイッチの投入状態で
は前記サブ入力端子に印加する分圧電圧を前記誤差アン
プの作動電圧とするサブ電圧スイッチと、前記検出手段
の検出結果に基づき、前記電源スイッチの遮断状態では
前記メイン入力端子に印加する分圧電圧を前記誤差アン
プの作動電圧とするメイン電圧スイッチとを含んで構成
されていることを特徴としている。上記電源回路（１
２）によれば、コンパレータの簡単な回路改良により電
源回路を実現でき、あまりコストアップを招くことなく
電源回路の能力を向上させることができる。

【００２３】また本発明に係る電源回路（１３）は、上
記電源回路（２）において、前記検出手段の検出結果に
基づき、前記電源スイッチの投入が検出された時、前記
メインスイッチを導通状態とした後遅延して前記メイン
電源の電圧を前記出力監視電圧とする投入時遅延手段を
備えていることを特徴としている。上記電源回路（１
３）によれば、電源投入時においてメイン電源の電圧が
安定した状態で出力監視電圧が切り換えられるので、電
圧制御の安定性が向上する。

【００２４】また本発明に係る電源回路（１４）は、上
記電源回路（２）または（１３）において、前記検出手
段の検出結果に基づき、前記電源スイッチの遮断が検出
された時、前記サブ電源の電圧を前記出力監視電圧とし
た後遅延してメインスイッチを遮断状態とする遮断時遅
延手段を備えていることを特徴としている。上記電源回
路（１４）によれば、電源投入時においてメイン電源の
電圧が変化する（０となる）前に、出力監視電圧が切り
換えられるので、電圧制御の安定性が向上する。

【００２５】また本発明に係る電源回路（１５）は、上
記電源回路（１４）において、前記遅延手段が、前記バ
ッテリ電圧を、高電圧と低電圧に２分圧する２分圧手段
と、前記検出手段の出力を充放電する充放電手段と、前
記２分圧手段の高電圧出力と、前記充放電手段の電圧と
を比較し、前記出力監視電圧を切り換える制御信号を出
力する出力監視電圧信号出力手段と、前記２分圧手段の
低電圧出力と、前記充放電手段の電圧とを比較し、前記
メインスイッチを切り換える制御信号を出力するスイッ
チ信号出力手段とを含んで構成されていることを特徴と
している。

【００２６】また本発明に係る電源回路（１６）は、上
記電源回路（１４）において、前記遅延手段が、前記検
出手段の出力によりリセットされる連結接続された複数
のＤ型フリップフロップからなり、最終段の出力がメイ
ンスイッチを切り換える制御信号となるスイッチ信号出
力手段と、前記検出手段の反転出力によりリセットされ
る連結接続された複数のＤ型フリップフロップからな
り、最終段の出力が前記出力監視電圧を切り換える制御
信号となる出力監視電圧信号出力手段とを含んで構成さ
れていることを特徴としている。

【００２７】また本発明に係る電源回路（１７）は、上
記電源回路（３）において、前記検出手段の検出結果に
基づき、前記電源スイッチの投入が検出された時、前記
メインスイッチを導通状態とした後遅延して、前記メイ
ン電圧比較スイッチを接続して、更に遅延して前記サブ
電圧比較スイッチを遮断して前記メイン電源の電圧を前
記出力監視電圧とする投入時遅延手段を備えていること
を特徴としている。上記電源回路（１７）によれば、電
源投入時においてメイン電源の電圧が安定した状態で出
力監視電圧が切り換えられるので、電圧制御の安定性が
向上する。

【００２８】また本発明に係る電源回路（１８）は、上
記電源回路（３）または（１７）において、前記検出手
段の検出結果に基づき、前記電源スイッチの遮断が検出
された時、前記サブ電圧比較スイッチを接続した後遅延
して、前記メイン電圧比較スイッチを遮断して、更に遅
延して前記メインスイッチを遮断状態とする遮断時遅延
手段を備えていることを特徴としている。上記電源回路
（１８）によれば、電源投入時においてメイン電源の電
圧が変化する（０となる）前に、出力監視電圧が切り換
えられるので、電圧制御の安定性が向上する。

【００２９】また本発明に係る電源回路（１９）は、上
記電源回路（１８）において、前記遅延手段が、前記バ
ッテリ電圧を、高電圧と中電圧と低電圧とに３分圧する
３分圧手段と、前記検出手段の出力を充放電する充放電
手段と、前記３分圧手段の低電圧出力と前記充放電手段
の電圧とを比較し、前記メインスイッチを切り換える制
御信号を出力するスイッチ信号出力手段と、前記３分圧
手段の中電圧出力と前記充放電手段の電圧とを比較し、
前記メイン電圧比較スイッチを切り換える制御信号を出
力するメインスイッチ信号出力手段と、前記３分圧手段
の高電圧出力と前記充放電手段の電圧とを比較し、前記
サブ電圧比較スイッチを切り換える制御信号を出力する
サブスイッチ信号出力手段とを含んで構成されているこ
とを特徴としている。

【００３０】また本発明に係る電源回路（２０）は、上
記電源回路（１）〜（１９）のいずれかにおいて、前記
検出手段が、前記バッテリ電圧を分圧する分圧手段と、
該分圧手段により分圧された電圧と前記メインスイッチ
を介して印加される前記バッテリ電圧とを比較するバッ
テリ電圧比較手段とを含んで構成されていることを特徴
としている。上記電源回路（２０）によれば、同じバッ
テリ電圧に基づく各部の電圧から、メインスイッチの状
態を検出するので、バッテリ電圧の変動があっても、メ
インスイッチの状態を確実に検出できる。

【００３１】

【発明の実施の形態】次に本発明の実施の形態について
説明する。図１は本発明の第１の実施の形態に係る電源
回路の回路構成図であり、車載用電子機器に用いられる
電源回路を示している。

【００３２】バッテリＢＡＴＴは、直接電子機器のバッ
クアップ電源端子Ｖｂに電力を供給し、また電源スイッ
チＰＳＷ（例えばイグニッションスイッチ）を介して電
源スイッチ入力端子Ｖｍに電力を供給している。そし
て、電源スイッチ入力端子Ｖｍは比較器ＣＭＰ２の非反
転入力端子＋に接続され、また比較器ＣＭＰ２の反転入
力端子−にはバッテリ電圧の抵抗Ｒ３，Ｒ４による分圧
電圧が印加されるようになっている。

【００３３】バックアップ電源端子Ｖｂは、レギュレー
タを構成するトランジスタＴＲ１の入力（エミッタ）に
接続され、トランジスタＴＲ１の出力（コレクタ）はサ
ブ電源の出力ＶＯＵＴ１およびメインスイッチＳ１を介
してメイン電源の出力ＶＯＵＴ２となっている。尚、メ
インスイッチＳ１はＦＥＴ等により構成されたスイッチ
ングトランジスタにより構成されている。そして、メイ
ンスイッチＳ１の両側には、電圧値を安定させるための
コンデンサＣ１，Ｃ２が接続されている。

【００３４】また、メインスイッチＳ１の両側、つまり
出力ＶＯＵＴ１，ＶＯＵＴ２は、各々スイッチＳ３，Ｓ
２を介して直列接続された分圧用の抵抗Ｒ１，Ｒ２に接
続され、また抵抗Ｒ１，Ｒ２の接続点（分圧電圧出力
点）は、誤差アンプＡＭＰ１の非反転入力端子＋に接続
されている。また誤差アンプＡＭＰ１の反転入力端子−
には基準電源ＶＲが接続されている。尚、スイッチＳ
２，Ｓ３はＦＥＴ等により構成されたスイッチングトラ
ンジスタにより構成されている。

【００３５】比較器ＣＭＰ２の出力は、メインスイッチ
Ｓ１，スイッチＳ２を制御（比較器ＣＭＰ２出力が高電
圧（Ｈ）信号の時接続）し、また反転回路ＩＮＶ１によ
る反転出力はスイッチＳ３を制御（比較器ＣＭＰ２出力
が高電圧（Ｈ）信号の時遮断）する。つまり、電源スイ
ッチＰＳＷが接続状態の場合には、比較器ＣＭＰ２の出
力はＨ信号となって、メインスイッチＳ１，スイッチＳ
２を接続し、スイッチＳ３を遮断するようになってい
る。

【００３６】次に回路動作を説明する。電源スイッチＰ
ＳＷオフ時には、比較器ＣＭＰ２の非反転入力端子＋に
入力される電圧は低いので、比較器ＣＭＰ２の出力はＬ
信号となって、メインスイッチＳ１，スイッチＳ２は遮
断され、スイッチＳ３は接続される。従って、誤差アン
プＡＭＰ１の非反転入力端子＋には、サブ電源供給電圧
の分圧電圧が入力されることになり、レギュレ−ト電圧
はサブ電源供給電圧の分圧電圧と基準電源ＶＲの電圧が
等しくなるように制御される。つまり、サブ電源供給電
圧が所定の電圧となるように制御され、またサブ電源の
み供給される。

【００３７】逆に、電源スイッチＰＳＷオン時には、比
較器ＣＭＰ２の非反転入力端子＋に入力される電圧は高
いので、比較器ＣＭＰ２の出力は高電圧（Ｈ）信号とな
って、メインスイッチＳ１，スイッチＳ２は接続され、
スイッチＳ３は遮断される。従って、誤差アンプＡＭＰ
１の非反転入力端子＋には、メイン電源供給電圧の分圧
電圧が入力されることになり、レギュレ−ト電圧はメイ
ン電源供給電圧の分圧電圧と基準電源ＶＲの電圧が等し
くなるように制御される。つまり、メイン電源供給電圧
が所定の電圧となるように制御され、またメイン電源お
よびサブ電源の両方が供給される。

【００３８】このように本実施の形態によれば、サブ電
源のみの供給時にはサブ電源の電圧が所定電圧となるよ
うに制御され、またメイン電源の供給時にはメイン電源
の電圧が所定電圧となるように制御されるので、電子機
器の動作電圧を高精度に制御できる。また、レギュレー
タ回路自体は１回路であるので、小型化、低価格化を図
ることができる。

【００３９】次に本発明の第２の実施の形態について説
明する。図２は第２の実施の形態に係る電源回路の回路
構成図であり、車載用電子機器に用いられる電源回路を
示している。尚、図１に示した第１の実施の形態と同様
の構成については、同一の符号を付しその説明を省略す
る。

【００４０】本第２の実施の形態では、メインスイッチ
Ｓ１の両側、つまり出力ＶＯＵＴ１，ＶＯＵＴ２は、各
々分圧用の抵抗Ｒ５，Ｒ６および抵抗Ｒ７，Ｒ８により
分圧され、その各分圧電圧が、各々がスイッチＳ４，Ｓ
５を介して誤差アンプＡＭＰ１の非反転入力端子＋に接
続されている。尚、スイッチＳ４，Ｓ５はＦＥＴ等から
なるスイッチングトランジスタにより構成されている。

【００４１】比較器ＣＭＰ２の出力は、メインスイッチ
Ｓ１，スイッチＳ５を制御（比較器ＣＭＰ２出力がＨ信
号の時接続）し、また反転回路ＩＮＶ２を介した反転出
力はスイッチＳ４を制御（比較器ＣＭＰ２出力がＨ信号
の時遮断）する。つまり、電源スイッチＰＳＷが接続状
態の場合には、比較器ＣＭＰ２の出力はＨ信号となっ
て、メインスイッチＳ１，スイッチＳ５を接続し、スイ
ッチＳ４を遮断するようになっている。

【００４２】次に回路動作を説明する。電源スイッチＰ
ＳＷオフ時には、比較器ＣＭＰ２の非反転入力端子＋に
入力される電圧は低いので、比較器ＣＭＰ２の出力はＬ
信号となって、メインスイッチＳ１，スイッチＳ５は遮
断され、スイッチＳ４は接続される。従って、誤差アン
プＣＭＰ１の非反転入力端子＋には、サブ電源供給電圧
の分圧電圧が入力されることになり、レギュレ−ト電圧
はサブ電源供給電圧の分圧電圧と基準電源ＶＲの電圧が
等しくなるように制御される。つまり、サブ電源供給電
圧が所定の電圧値となるように制御され、またサブ電源
のみ供給される。

【００４３】逆に、電源スイッチＰＳＷオン時には、比
較器ＣＭＰ２の非反転入力端子＋に入力される電圧は高
いので、比較器ＣＭＰ２の出力は高電圧（Ｈ）信号とな
って、メインスイッチＳ１，スイッチＳ５は接続され、
スイッチＳ４は遮断される。従って、誤差アンプＣＭＰ
１の非反転入力端子＋には、メイン電源供給電圧の分圧
電圧が入力されることになり、レギュレ−ト電圧はメイ
ン電源供給電圧の分圧電圧と基準電源ＶＲの電圧が等し
くなるように制御される。つまり、メイン電源供給電圧
が所定の電圧値となるように制御され、またメイン電源
およびサブ電源の両方が供給される。このように本第２
の実施の形態によれば、サブ電源のみの供給時にはサブ
電源の電圧値が所定電圧となるように制御され、またメ
イン電源の供給時にはメイン電源の電圧値が所定電圧と
なるように制御されるので、電子機器の動作電圧を高精
度に制御することができる。また、レギュレータ回路自
体は１回路であるので、小型化、低価格化を図ることが
できる。

【００４４】次に本発明の第３の実施の形態について説
明する。図３は第３の実施の形態に係る電源回路の回路
構成図であり、車載用電子機器に用いられる電源回路を
示している。尚、図２に示した第２の実施の形態と同様
の構成については、同一の符号を付しその説明を省略す
る。

【００４５】本第３の実施の形態では、図２に示した第
２の実施の形態におけるスイッチＳ４，Ｓ５が、制御信
号により接断状態が変化するアナログスイッチＡＳ４，
ＡＳ５で構成されている。かかる構成により、図２に示
した第２の実施の形態と同様の動作が実現されるように
なっている。

【００４６】図４はアナログスイッチの具体的回路例を
示す回路図である。相互に接続されたＰチャンネル（Ｐ
ｃｈ）ＣＭＯＳＦＥＴＦ１０とＮチャンネル（Ｎｃｈ）
ＣＭＯＳＦＥＴＦ１１のドレインは、アナログスイッチ
の入力Ｄを構成し、また相互に接続されたそれらのソー
スはアナログスイッチの出力Ｓを構成している。また、
電源と接地間に直列に接続されたＰｃｈＣＭＯＳＦＥＴ
Ｆ１２とＮｃｈＣＭＯＳＦＥＴＦ１３のゲートは制御信
号入力Ｇを構成している。そして、ＦＥＴＦ１２とＦＥ
ＴＦ１３のドレイン接続部は、ＦＥＴＦ１１のゲートに
接続されている。電源と接地間に直列に接続されたＰｃ
ｈＣＭＯＳＦＥＴＦ１４とＮｃｈＣＭＯＳＦＥＴＦ１５
のゲートはＦＥＴＦ１２とＦＥＴＦ１３のドレイン接続
部に接続され、そしてＦＥＴＦ１４とＦＥＴＦ１５のド
レイン接続部は、ＦＥＴＦ１０のゲートに接続されてい
る。

【００４７】次に動作を説明する。制御信号入力Ｇへの
入力がＨ信号の場合、ＦＥＴＦ１２が遮断、ＦＥＴＦ１
３が導通し、ＦＥＴＦ１２とＦＥＴＦ１３のドレイン接
続部はＬ信号となる。このため、ＦＥＴＦ１１は遮断と
なる。またＦＥＴＦ１４は導通、ＦＥＴＦ１５は遮断と
なって、ＦＥＴＦ１４とＦＥＴＦ１５のドレイン接続部
はＨ信号となるため、ＦＥＴＦ１０は遮断となる。従っ
て、アナログスイッチの入力Ｄ、出力Ｓ間は遮断状態と
なる。

【００４８】制御信号入力Ｇへの入力がＬ信号の場合、
ＦＥＴＦ１２が導通、ＦＥＴＦ１３が遮断され、ＦＥＴ
Ｆ１２とＦＥＴＦ１３のドレイン接続部はＨ信号とな
る。このため、ＦＥＴＦ１１は導通となる。またＦＥＴ
Ｆ１４は遮断、ＦＥＴＦ１５は導通となって、ＦＥＴＦ
１４とＦＥＴＦ１５のドレイン接続部はＬ信号となるた
め、ＦＥＴＦ１０は導通となる。従って、アナログスイ
ッチの入力Ｄ、出力Ｓ間は導通状態となる。

【００４９】次に本発明の第４の実施の形態について説
明する。図５は第４の実施の形態に係る電源回路の回路
構成図であり、車載用電子機器に用いられる電源回路を
示している。尚、図２に示した第２の実施の形態と同様
の構成については、同一の符号を付しその説明を省略す
る。

【００５０】本第４の実施の形態では、図２に示した第
２の実施の形態におけるスイッチＳ４，Ｓ５が、制御信
号により入力端子Ａ，Ｂに入力された信号の一方を出力
端子Ｏから選択的に出力するマルチプレクサＭＰにより
構成されている。つまり、このマルチプレクサＭＰは、
電源スイッチＰＳＷが接続状態、つまり比較器ＣＭＰ２
の出力がＨ信号の時、スイッチＳ６が導通、スイッチＳ
７が遮断となってメイン電源の電圧が誤差アンプＡＭＰ
１に出力されるように動作し、また電源スイッチＰＳＷ
が遮断状態、つまり比較器ＣＭＰ２の出力がＬ信号の
時、スイッチＳ６が遮断、スイッチＳ７が接続となって
サブ電源の電圧が誤差アンプＡＭＰ１に出力されるよう
に動作する。従って、かかる構成により図２に示した第
２の実施の形態の場合と同様の動作が実現される。

【００５１】図６はマルチプレクサの具体的回路例を示
す回路図である。相互に接続されたＰｃｈＣＭＯＳＦＥ
ＴＦ２０，２２とＮｃｈＣＭＯＳＦＥＴＦ２１，２３の
ソ−スは、マルチプレクサの出力Ｏを構成し、また各々
接続されたＦＥＴＦ２０とＦＥＴＦ２１のドレインおよ
びＦＥＴＦ２２とＦＥＴＦ２３のドレインは各入力端子
Ａ，Ｂを構成している。また、電源と接地間に直列に接
続されたＰｃｈＣＭＯＳＦＥＴＦ２４とＮｃｈＣＭＯＳ
ＦＥＴＦ２５のゲートは制御信号入力Ｇを構成する。そ
して、ＦＥＴＦ２４とＦＥＴＦ２５のドレイン接続部
は、ＦＥＴＦ２０，２３のゲートに接続されている。電
源と接地間に直列に接続されたＰｃｈＣＭＯＳＦＥＴＦ
２６とＮｃｈＣＭＯＳＦＥＴＦ２７のゲートはＦＥＴＦ
２４，ＦＥＴＦ２５のドレイン接続部に接続され、ＦＥ
ＴＦ２６とＦＥＴＦ２７ののドレイン接続部は、ＦＥＴ
Ｆ２１，２２のゲートに接続されている。

【００５２】次に動作を説明する。制御信号入力Ｇへの
入力がＨ信号の場合、ＦＥＴＦ２４が遮断、ＦＥＴＦ２
５が導通し、ＦＥＴＦ２４とＦＥＴＦ２５のドレイン接
続部はＬ信号となる。このため、ＦＥＴＦ２０は導通、
ＦＥＴＦ２３は遮断となる。またＦＥＴＦ２６は導通、
ＦＥＴＦ２７は遮断となって、ＦＥＴＦ２６とＦＥＴＦ
２７のドレイン接続部はＨ信号となるため、ＦＥＴＦ２
１は導通、ＦＥＴＦ２２は遮断となる。従って、マルチ
プレクサＭＰの出力Ｏは入力Ａと導通状態となって、誤
差アンプＡＭＰ１には、メイン電源の電圧の分圧電圧が
入力されることになる。

【００５３】制御信号入力Ｇへの入力がＬ信号の場合、
ＦＥＴＦ２４が導通、ＦＥＴＦ２５が遮断し、ＦＥＴＦ
２４とＦＥＴＦ２５のドレイン接続部はＨ信号となる。
このため、ＦＥＴＦ２０は遮断、ＦＥＴＦ２３は導通と
なる。またＦＥＴＦ２６は遮断、ＦＥＴＦ２７は導通と
なって、ＦＥＴＦ２６とＦＥＴＦ２７のドレイン接続部
はＬ信号となるため、ＦＥＴＦ２１は遮断、ＦＥＴＦ２
２は導通となる。従って、マルチプレクサＭＰの出力Ｏ
は入力Ｂと導通状態となって、誤差アンプＡＭＰ１に
は、サブ電源の電圧の分圧電圧が入力されることにな
る。従って、かかる構成により図２に示した第２の実施
の形態の場合と同様の動作が実現される。

【００５４】図７はマルチプレクサの別の具体的回路例
を示す回路図であり、バイポーラトランジスタを用いた
例を示している。定電流源Ｉ１および定電流源Ｉ３に
は、それぞれＰＮＰトランジスタＴ１、Ｔ６のエミッタ
が、ＰＮＰトランジスタＴ２，Ｔ３のベースが接続され
ている。定電流源Ｉ２にはＰＮＰトランジスタＴ２，Ｔ
３のエミッタが接続されており、またトランジスタＴ
２，Ｔ３のコレクタには、それぞれベース，コレクタ間
が接続されたＮＰＮトランジスタＴ４，Ｔ５が接続され
ている。そして、トランジスタＴ１のベースには制御入
力信号Ｇが入力され、トランジスタＴ６のベースには定
電圧（抵抗による電源の分圧電圧）が印加されるように
なっている。

【００５５】また、エミッタが電源ラインに接続された
ＰＮＰトランジスタＴ１０，１１は、ベースが相互に接
続され、またトランジスタＴ１０のベース，コレクタ間
が接続され、ミラー回路が構成されている。そしてトラ
ンジスタＴ１０のコレクタは、ベースがそれぞれ入力
Ａ，ＢとなっているＮＰＮトランジスタＴ１２，Ｔ７の
コレクタに接続されている。またトランジスタＴ１１の
コレクタは、トランジスタＴ１３のコレクタに接続され
ている。ＰＮＰトランジスタＴ８，Ｔ９は、ベースおよ
びコレクタが相互に接続され、またベース、コレクタ間
が接続されており、またＰＮＰトランジスタＴ１４，Ｔ
１５も、ベースおよびコレクタが相互に接続され、また
ベース、コレクタ間が接続されている。そして、トラン
ジスタＴ８のエミッタはトランジスタＴ７のエミッタ
に、トランジスタＴ１４のエミッタはトランジスタＴ１
２のエミッタに接続され、またトランジスタＴ９，Ｔ１
５のエミッタはトランジスタＴ１３のエミッタに接続さ
れている。

【００５６】トランジスタＴ８，Ｔ９のコレクタは、ベ
ースがトランジスタＴ４のベースに接続されたトランジ
スタＴ１９のコレクタに接続され、またトランジスタＴ
１４，Ｔ１５のコレクタは、ベースがトランジスタＴ５
のベースに接続されたトランジスタＴ１８のコレクタに
接続されている。トランジスタＴ１６はコレクタが電源
ラインに接続され、ベースはトランジスタＴ１１のコレ
クタに接続されている。またトランジスタＴ１７はコレ
クタが電源ラインに接続され、ベースはトランジスタＴ
１６のエミッタに接続され、またエミッタは定電流源Ｉ
４を介して接地されている。そして、トランジスタＴ１
７のエミッタが出力Ｏとなっている。

【００５７】次に動作を説明する。トランジスタＴ１は
制御信号入力ＧがＨ信号の時遮断し、Ｌ信号の時導通す
る。従って、トランジスタＴ２も制御信号入力ＧがＨ信
号の時遮断し、Ｌ信号の時導通する。一方、トランジス
タＴ６のベース電圧は一定であるので、トランジスタＴ
３のベース（トランジスタＴ６のエミッタ）は、一定電
圧となり、トランジスタＴ３のインピーダンスはほぼ一
定となる。そして、トランジスタＴ２，Ｔ３には定電流
源Ｉ２により定電流が供給されているので、制御信号入
力ＧがＨ信号の時には電流の殆どがトランジスタＴ３を
流れてトランジスタＴ５のベースがＨ信号（トランジス
タＴ４のベースはＬ信号）、制御信号入力ＧがＬ信号の
時には電流の殆どがトランジスタＴ２を流れてトランジ
スタＴ４のベースがＨ信号（トランジスタＴ５のベース
はＬ信号）となる。

【００５８】従って、制御信号入力ＧがＨ信号の時には
トランジスタＴ１８のベースがＨ信号となって導通し、
またトランジスタＴ１９のベースがＬ信号となって遮断
するので、トランジスタＴ１０，Ｔ１１，Ｔ１２，Ｔ１
３，Ｔ１４，Ｔ１５，Ｔ１６，Ｔ１７から構成される回
路が動作状態となり、トランジスタＴ１２の入力信号Ａ
に応じた信号が出力Ｏとなる。一方、制御信号入力Ｇが
Ｌ信号の時にはトランジスタＴ１９のベースがＨ信号と
なって導通し、またトランジスタＴ１８のベースがＬ信
号となって遮断するので、トランジスタＴ７，Ｔ８，Ｔ
９，Ｔ１０，Ｔ１１，Ｔ１３，Ｔ１６，Ｔ１７から構成
される回路が動作状態となり、トランジスタＴ７の入力
信号Ｂに応じた信号が出力Ｏとなる。

【００５９】次に本発明の第５の実施の形態について説
明する。図８は第５の実施の形態に係る電源回路の回路
構成図であり、車載用電子機器に用いられる電源回路を
示している。尚、図２に示した第２の実施の形態の場合
と同様の構成については、同一の符号を付しその説明を
省略する。

【００６０】本第５の実施の形態では、誤差アンプＡＭ
Ｐ３がＮＰＮトランジスタを入力差動対とし、非反転入
力端子＋を２端子持つアンプにより構成されている。ま
た、メインスイッチＳ１の電源ＢＡＴＴ側の電圧を分圧
して誤差アンプＡＭＰ３の非反転入力端子＋１に印加す
る分圧抵抗Ｒ５，Ｒ６の接続点は、スイッチＳ６を介し
て接地されており、またメインスイッチＳ１の負荷側
（電源ＢＡＴＴと反対側）の電圧を分圧して誤差アンプ
ＡＭＰ３の非反転入力端子＋２に印加する分圧抵抗Ｒ
７，Ｒ８の接続点は、スイッチＳ７を介して接地されて
いる。そして、比較器ＣＭＰ２の出力は、メインスイッ
チＳ１，スイッチＳ６を制御（比較器ＣＭＰ２出力がＨ
信号の時接続）し、また反転回路ＩＮＶ２による反転出
力はスイッチＳ７を制御（比較器ＣＭＰ２出力がＬ信号
の時接続）する。つまり、電源スイッチＰＳＷが接続状
態の場合には、比較器ＣＭＰ２の出力はＨ信号となっ
て、メインスイッチＳ１，スイッチＳ６は接続され、ス
イッチＳ７は遮断されるようになっている。

【００６１】次に回路動作を説明する。電源スイッチＰ
ＳＷオフ時には、比較器ＣＭＰ２の非反転入力端子＋に
入力される電圧は低いので、比較器ＣＭＰ２の出力はＬ
信号となって、メインスイッチＳ１，スイッチＳ６は遮
断され、スイッチＳ７は接続される。従って、誤差アン
プＡＭＰ３の非反転入力端子＋２は接地され、非反転入
力端子＋１にはサブ電源供給電圧の分圧電圧が入力され
ることになり、レギュレ−ト電圧はサブ電源供給電圧の
分圧電圧と基準電源ＶＲの電圧が等しくなるように制御
される。つまり、サブ電源供給電圧が所定の電圧値とな
るように制御され、またサブ電源のみ供給される。

【００６２】逆に、電源スイッチＰＳＷオン時には、比
較器ＣＭＰ２の非反転入力端子＋に入力される電圧は高
いので、比較器ＣＭＰ２の出力はＨ信号となって、メイ
ンスイッチＳ１，スイッチＳ６は接続され、スイッチＳ
７は遮断される。従って、誤差アンプＡＭＰ３の非反転
入力端子＋１は接地され、非反転入力端子＋２には、メ
イン電源供給電圧の分圧電圧が入力されることになり、
レギュレ−ト電圧はメイン電源供給電圧の分圧電圧と基
準電源ＶＲの電圧が等しくなるように制御される。つま
り、メイン電源供給電圧が所定の電圧値となるように制
御され、またメイン電源およびサブ電源の両方が供給さ
れる。

【００６３】図９は、誤差アンプＡＭＰ３の具体的回路
構成を示す回路図である。ＰＮＰトランジスタＴ２１，
Ｔ２２のエミッタは電源ラインに接続され、ミラー回路
を構成している。トランジスタＴ２１のコレクタは、Ｎ
ＰＮトランジスタＴ２４，Ｔ２５のコレクタに接続さ
れ、そしてトランジスタＴ２４，Ｔ２５のエミッタは定
電流源Ｉ２１を介して接地されている。またトランジス
タＴ２４，Ｔ２５のベースは、非反転入力端子＋１，＋
２を構成している。トランジスタＴ２２のコレクタは、
ＮＰＮトランジスタＴ２３のコレクタに接続され、そし
てトランジスタＴ２３のエミッタは定電流源Ｉ２１を介
して接地され、またそのベースには基準電源ＶＲが接続
されている。

【００６４】ＰＮＰトランジスタＴ２６のエミッタは電
源ラインに接続され、コレクタは抵抗Ｒ２２を介して接
地され、またベースはトランジスタＴ２２のコレクタお
よびローパスフィルタを構成するコンデンサＣ２１に接
続されている。ＮＰＮトランジスタＴ２７のベースはト
ランジスタＴ２６のコレクタに接続され、エミッタは接
地されている。そして、トランジスタＴ２７のコレクタ
は抵抗Ｒ２１を介してトランジスタＴＲ１のベースに接
続され、トランジスタＴＲ１の接断を制御している。抵
抗Ｒ２３はトランジスタＴＲ１のエミッタ、ベース間を
接続する帰還抵抗である。

【００６５】簡単に動作を説明すると、図８におけるス
イッチＳ７が接続され、スイッチＳ６が遮断されると、
非反転入力端子＋１には抵抗Ｒ５，Ｒ６による分圧電圧
が印加され、非反転入力端子＋２は接地される。従っ
て、入力差動対を形成するトランジスタの内、トランジ
スタＴ２５は遮断状態となって、誤差アンプＡＭＰ３は
抵抗Ｒ５，Ｒ６による分圧電圧と基準電源ＶＲによる比
較結果を出力する。また、スイッチＳ６が接続され、ス
イッチＳ７が遮断されると、非反転入力端子＋２には抵
抗Ｒ７，Ｒ８による分圧電圧が印加され、非反転入力端
子＋１は接地される。従って、入力差動対を形成するト
ランジスタの内、トランジスタＴ２４は遮断状態となっ
て、誤差アンプＡＭＰ３は抵抗Ｒ７，Ｒ８による分圧電
圧と基準電源ＶＲによる比較結果を出力する。

【００６６】このように本第５の実施の形態によれば、
サブ電源のみの供給時にはサブ電源の電圧が所定電圧値
となるように制御され、またメイン電源の供給時にはメ
イン電源の電圧が所定電圧値となるように制御されるの
で、電子機器の動作電圧を高精度に制御できる。また、
レギュレータ回路自体は１回路であるので、小型化、低
価格化を図ることができる。

【００６７】尚、本第５の実施の形態では誤差アンプＡ
ＭＰ３をＮＰＮトランジスタを入力差動対とする比較回
路としたが、誤差アンプＡＭＰ３をＮチャンネルＭＯＳ
ＦＥＴを入力差動対とする比較回路（図９に示した誤差
アンプＡＭＰ３の入力差動対をＮチャンネルＭＯＳＦＥ
Ｔに置き換え、また、他のバイポーラトランジスタをＭ
ＯＳＦＥＴに置き換えたもの）としても、同様の電源回
路を構成することができる。

【００６８】次に本発明の第６の実施の形態について説
明する。図１０は第６の実施の形態に係る電源回路の回
路構成図であり、車載用電子機器に用いられる電源回路
を示している。尚、図８に示した第５の実施の形態と同
様の構成については、同一の符号を付しその説明を省略
する。

【００６９】本第６の実施の形態では、誤差アンプＡＭ
Ｐ４がＰＮＰトランジスタを入力差動対とし、非反転入
力端子＋を２端子持つアンプにより構成されている。ま
た、メインスイッチＳ１の電源ＢＡＴＴ側の電圧を分圧
して誤差アンプＡＭＰ４の非反転入力端子＋３に印加す
る分圧抵抗Ｒ５，Ｒ６の接続点は、スイッチＳ６を介し
て誤差アンプＡＭＰ４の動作電源ＶＡに接続されてお
り、またメインスイッチＳ１の負荷側（電源ＢＡＴＴと
反対側）の電圧を分圧して誤差アンプＡＭＰ４の非反転
入力端子＋４に印加する分圧抵抗Ｒ７，Ｒ８の接続点
は、スイッチＳ７を介して誤差アンプＡＭＰ４の動作電
源ＶＡに接続されている。そして、比較器ＣＭＰ２の出
力は、メインスイッチＳ１，スイッチＳ６を制御（比較
器ＣＭＰ２出力がＨ信号の時接続）し、また反転回路Ｉ
ＮＶ２による反転出力はスイッチＳ７を制御（比較器Ｃ
ＭＰ２出力がＬ信号の時接続）する。つまり、電源スイ
ッチＰＳＷが接続状態の場合には、比較器ＣＭＰ２の出
力はＨ信号となって、メインスイッチＳ１、スイッチＳ
６は接続され、スイッチＳ７は遮断されるようになって
いる。

【００７０】次に回路動作を説明する。電源スイッチＰ
ＳＷオフ時には、比較器ＣＭＰ２の非反転入力端子＋に
入力される電圧は低いので、比較器ＣＭＰ２の出力はＬ
信号となって、メインスイッチＳ１、スイッチＳ６は遮
断され、スイッチＳ７は接続される。従って、誤差アン
プＡＭＰ４の非反転入力端子＋４には誤差アンプＡＭＰ
４の動作電圧、非反転入力端子＋３にはサブ電源供給電
圧の分圧電圧が入力されることになり、レギュレ−ト電
圧はサブ電源供給電圧の分圧電圧と基準電源ＶＲの電圧
が等しくなるように制御される。つまり、サブ電源供給
電圧が所定の電圧値となるように制御され、またサブ電
源のみ供給される。

【００７１】逆に、電源スイッチＰＳＷオン時には、比
較器ＣＭＰ２の非反転入力端子＋に入力される電圧は高
いので、比較器ＣＭＰ２の出力はＨ信号となって、メイ
ンスイッチＳ１、スイッチＳ６は接続され、スイッチＳ
７は遮断される。従って、誤差アンプＡＭＰ４の非反転
入力端子＋３には誤差アンプＡＭＰ４の動作電圧、非反
転入力端子＋４にはメイン電源供給電圧の分圧電圧が入
力されることになり、レギュレ−ト電圧はメイン電源供
給電圧の分圧電圧と基準電源ＶＲの電圧が等しくなるよ
うに制御される。つまり、メイン電源供給電圧が所定の
電圧値となるように制御され、またメイン電源およびサ
ブ電源の両方が供給される。

【００７２】図１１は、誤差アンプＡＭＰ４の具体的回
路構成を示す回路図である。ＮＰＮトランジスタＴ３
４，Ｔ３５のエミッタは接地され、またトランジスタＴ
３４のベース、コレクタ間は接続され、ミラー回路を構
成している。ＰＮＰトランジスタＴ３１のエミッタは、
ＰＮＰトランジスタＴ３２，Ｔ３３のエミッタに接続さ
れ、そしてトランジスタＴ３２，Ｔ３３のエミッタは定
電流源Ｉ３１を介して電源ラインに接続され、コレクタ
はトランジスタＴ３５のコレクタに接続されている。ま
たトランジスタＴ３２，Ｔ３３のベースは、非反転入力
端子＋３，＋４を構成している。トランジスタＴ３１の
コレクタは、トランジスタＴ３４のコレクタに接続さ
れ、そしてトランジスタＴ３１のエミッタは定電流源Ｉ
３１を介して電源ラインに接続され、またそのベースに
は基準電源ＶＲが接続されている。

【００７３】ＮＰＮトランジスタＴ３６のコレクタは抵
抗Ｒ３３を介してトランジスタＴＲ１のベ−スに接続さ
れ、エミッタは抵抗Ｒ３１を介して接地され、またベー
スはトランジスタＴ３５のコレクタに接続され、またト
ランジスタＴ３６のベースとコレクタ間にはローパスフ
ィルタを構成するコンデンサＣ３１が介装されている。
ＮＰＮトランジスタＴ３７のベースはトランジスタＴ３
６のエミッタに接続され、エミッタは接地されている。
そして、トランジスタＴ３７のコレクタは抵抗３３を介
してトランジスタＴＲ１のベースに接続され、トランジ
スタＴＲ１の接断を制御している。抵抗Ｒ３２はトラン
ジスタＴＲ１のエミッタ、ベース間に介装された帰還抵
抗である。

【００７４】簡単に動作を説明すると、図１０における
スイッチＳ７が接続され、スイッチＳ６が遮断される
と、非反転入力端子＋３には抵抗Ｒ５，Ｒ６による分圧
電圧が印加され、非反転入力端子＋４には誤差アンプＡ
ＭＰ４の作動電圧が印加される。従って、入力差動対を
形成するトランジスタの内、トランジスタＴ３３は遮断
状態となって、誤差アンプＡＭＰ４は抵抗Ｒ５，Ｒ６に
よる分圧電圧と基準電源ＶＲによる比較結果を出力す
る。また、スイッチＳ６が接続され、スイッチＳ７が遮
断されると、非反転入力端子＋４には抵抗Ｒ７，Ｒ８に
よる分圧電圧が印加され、非反転入力端子＋３には誤差
アンプＡＭＰ４の作動電圧が印加される。従って、入力
差動対を形成するトランジスタの内、トランジスタＴ３
２は遮断状態となって、誤差アンプＡＭＰ４は抵抗Ｒ
７，Ｒ８による分圧電圧と基準電源ＶＲによる比較結果
を出力する。

【００７５】このように本第６の実施の形態によれば、
サブ電源のみの供給時にはサブ電源の電圧が所定電圧値
となるように制御され、またメイン電源の供給時にはメ
イン電源の電圧が所定電圧値となるように制御されるの
で、電子機器の動作電圧を高精度に制御できる。また、
レギュレータ回路自体は１回路であるので、小型化、低
価格化を図ることができる。

【００７６】尚、本第６の実施の形態では誤差アンプＡ
ＭＰ４をＰＮＰトランジスタを入力差動対とするアンプ
としたが、誤差アンプＡＭＰ４をＰチャンネルＭＯＳＦ
ＥＴを入力差動対とするアンプ（図１１に示した誤差ア
ンプＡＭＰ４の入力差動対をＰチャンネルＭＯＳＦＥＴ
に置き換え、また、他のバイポーラトランジスタをＭＯ
ＳＦＥＴに置き換えたもの）としても、同様の電源回路
を構成することができる。

【００７７】次に本発明の第７の実施の形態について説
明する。本第７の実施の形態は、上述の第１〜６の実施
の形態における、メイン電源への電源供給を接断するス
イッチ（メインスイッチＳ１等）と、誤差アンプＡＭＰ
１，３，４への比較電圧の切換を行うスイッチ（スイッ
チＳ２，Ｓ３等）の動作タイミングを制御する部分の改
良に関する。図１２は、本発明の第７の実施の形態にお
ける切換タイミング制御回路を示す回路図であり、上述
の各実施の形態と同様の構成については、同一の符号を
付しその説明を省略する。

【００７８】抵抗Ｒ４２，Ｒ４３，Ｒ４４は電源ライン
と接地間に直列に接続された分圧抵抗である。比較器Ｃ
ＭＰ４１、ＣＭＰ４２の反転入力端子−には、抵抗Ｒ４
１を介して比較器ＣＭＰ２の出力が印加され、また非反
転入力端子＋は分圧抵抗Ｒ４２，Ｒ４３，Ｒ４４の各接
続点に接続されている。そして抵抗Ｒ４１と比較器ＣＭ
Ｐ４１、ＣＭＰ４２の反転入力端子−との間には、コン
デンサＣ４１が接続されている。そして、比較器ＣＭＰ
４２の出力Ｃｏ１でメイン電源への電源供給を接断する
スイッチを制御し（Ｌ信号時接続、Ｈ信号時遮断）、比
較器ＣＭＰ４１の出力Ｃｏ２で供給電圧制御用の比較電
圧の切換を行うスイッチを制御するようになっている
（Ｌ信号時メイン電源電圧で比較、Ｈ信号時サブ電源電
圧で比較）。

【００７９】次に動作を説明する。図１３は図１２に示
した切換タイミング制御回路の動作を示す動作波形図で
ある。電源スイッチＰＳＷが投入されて信号ＥＮがＨ信
号となると（時刻ｔ１）、比較器ＣＭＰ２の出力はＨ信
号となって、コンデンサＣ４１が充電され、比較器ＣＭ
Ｐ４１，ＣＭＰ４２の反転入力端子−の入力電圧は徐々
に上昇する。そして、先ず非反転入力端子−の電圧の低
い比較器ＣＭＰ４２の出力信号Ｃｏ１が反転（Ｌ信号）
し（時刻ｔ２）、メイン電源への電源供給が開始され
る。その後非反転入力端子−の電圧の高い比較器ＣＭＰ
４１の出力信号Ｃｏ２が反転（Ｌ信号）し（時刻ｔ
３）、供給電圧制御用の比較電圧がメイン電源側に切り
換えられる。

【００８０】電源スイッチＰＳＷが切断されて信号ＥＮ
がＬ信号となると（時刻ｔ４）、比較器ＣＭＰ２の出力
はＬ信号となって、コンデンサＣ４１は放電され、比較
器ＣＭＰ４１，ＣＭＰ４２の反転入力端子−の入力電圧
は徐々に低下する。そして、先ず非反転入力端子−の電
圧の高い比較器ＣＭＰ４１の出力信号Ｃｏ２が反転（Ｈ
信号）し（時刻ｔ５）、供給電圧制御用の比較電圧がサ
ブ電源側に切り換えられる。その後非反転入力端子−の
電圧の低い比較器ＣＭＰ４２の出力信号Ｃｏ１が反転
（Ｌ信号）し（時刻ｔ６）、メイン電源への電源供給が
停止される。

【００８１】従って、メイン電源の供給が開始される場
合には、メイン電源の供給が開始され、一定時間遅れて
供給電圧制御用の比較電圧がメイン電源側に切り換わる
ので、メイン電源の供給開始直後のメイン電源電圧不安
定状態における電圧制御がサブ電源側の電圧で行われ、
メイン電源電圧が安定した後に電圧制御がメイン電源側
の電圧で行われるので、安定した電圧制御が行われる。
また、メイン電源の供給が停止される場合には、先に電
圧制御がサブ電源側の電圧に切り換わるので、メイン電
源の供給停止時に不安定となるメイン電源側の電圧によ
る電圧制御を防止でき、安定した電圧制御が行える。

【００８２】次に本発明の第８の実施の形態について説
明する。本第８の実施の形態は、上述の第７の実施の形
態における回路構成を、デジタル回路にて構成したもの
である。図１４は、本発明の第８の実施の形態における
切換タイミング制御回路を示す回路図および動作波形図
であり、出力信号Ｃｏ１，Ｃｏ２によるスイッチ等の制
御は第７の実施の形態の場合と同様であるので、ここで
はその説明を省略する。

【００８３】ＤＦＦ１〜ＤＦＦ８はＤ型フリップフロッ
プであり、クロック信号ＣＫの立ち上がり時における入
力Ｄの論理を出力Ｑに出力し、その反転論理を反転出力
−Ｑ（図中Ｑバー）に出力する。そして、リセットＲＥ
ＳにＨ信号が入力されると、出力がＬ信号となる。そし
て、ＤＦＦ１，ＤＦＦ５の入力ＤにはＨ信号（ＶＤＤ）
が入力され、ＤＦＦ２，ＤＦＦ３，ＤＦＦ４，ＤＦＦ
６，ＤＦＦ７，ＤＦＦ８の入力Ｄには、ＤＦＦ１，ＤＦ
Ｆ２，ＤＦＦ３，ＤＦＦ５，ＤＦＦ６，ＤＦＦ７の出力
Ｑが入力されるようになっている。またＤＦＦ１〜ＤＦ
Ｆ４のリセットＲＥＳおよびＤＦＦ５〜ＤＦＦ８のリセ
ットＲＥＳには、電源スイッチＰＳＷが接続時Ｈ信号と
なる信号ＥＮおよび反転回路ＩＮ５１によるその反転信
号が入力されるようになっている。そしてＤＦＦ４の反
転出力−Ｑが信号Ｃｏ１、ＤＦＦ８の出力Ｑが信号Ｃｏ
２となっている。

【００８４】次に動作を説明する。電源スイッチＰＳＷ
が投入されて信号ＥＮがＨ信号となると、ＤＦＦ４がリ
セットされ、その反転出力−ＱがＨ信号となって、信号
Ｃｏ１はＨ信号となる。一方電源スイッチＰＳＷが投入
される前は、信号ＥＮがＬ信号であるのでＤＦＦ５〜Ｄ
ＦＦ８のリセットＲＥＳには信号ＥＮの反転回路ＩＮ５
１による反転信号、つまりＨ信号が入力され、ＤＦＦ５
〜ＤＦＦ８はリセット状態にあるので、それらの出力Ｑ
は全てＬ信号である。

【００８５】この状態で信号ＥＮがＨ信号となると、Ｄ
ＦＦ５〜ＤＦＦ８のリセット状態は解除されるので、ク
ロックＣＬＫの立ち上がり毎にＤＦＦ５〜ＤＦＦ８の出
力Ｑが順次Ｈ信号となっていき、信号ＥＮがＨ信号とな
った後４クロック目の立ち上がり時にＤＦＦ８の出力Ｑ
がＨ信号となる。つまり信号Ｃｏ２は時間Ｔｄ１遅延さ
れることになる。

【００８６】電源スイッチＰＳＷが切断されて信号ＥＮ
がＬ信号となると、ＤＦＦ８がリセットされ、その出力
ＱがＬ信号となって、信号Ｃｏ２はＬ信号となる。一方
電源スイッチＰＳＷが切断される前は、信号ＥＮがＨ信
号であるのでＤＦＦ１〜ＤＦＦ４のリセットＲＥＳには
信号ＥＮ、つまりＨ信号が入力されてＤＦＦ１〜ＤＦＦ
４はリセット状態にあるので、それらの出力Ｑは全てＬ
信号である。この状態で信号ＥＮがＬ信号となると、Ｄ
ＦＦ１〜ＤＦＦ４のリセット状態は解除されるので、ク
ロックＣＬＫの立ち上がり毎にＤＦＦ１〜ＤＦＦ４の出
力Ｑが順次Ｈ信号となっていき、信号ＥＮがＬ信号とな
った後４クロック目の立ち上がり時にＤＦＦ４の反転出
力−ＱがＬ信号となる。つまり信号Ｃｏ１は時間Ｔｄ２
遅延されることになる。

【００８７】次に本発明の第９の実施の形態について説
明する。本第９の実施の形態は、上述の第１〜６の実施
の形態における、メイン電源への電源供給を接断するス
イッチ（メインスイッチＳ１等）と、誤差アンプＡＭＰ
１，３，４への比較電圧の切換を行うスイッチ（スイッ
チＳ２，Ｓ３等）の動作タイミングを制御する部分の改
良に関する。図１５は、本発明の第９の実施の形態にお
ける切換タイミング制御回路を示す回路図であり、上述
の各実施の形態と同様の構成については、同一の符号を
付しその説明を省略する。

【００８８】抵抗Ｒ５２，Ｒ５３，Ｒ５４，Ｒ５５は電
源ラインと接地間に直列に接続された分圧抵抗である。
比較器ＣＭＰ５１、ＣＭＰ５２、ＣＭＰ５３の反転入力
端子−には、抵抗Ｒ５１を介して比較器ＣＭＰ２の出力
が印加され、また非反転入力端子＋は分圧抵抗Ｒ５２，
Ｒ５３，Ｒ５４，Ｒ５５の各接続点に接続されている。
そして抵抗Ｒ５１と比較器ＣＭＰ５１、ＣＭＰ５２、Ｃ
ＭＰ５３の反転入力端子−との間には、コンデンサＣ５
１が接続されている。そして、比較器ＣＭＰ５３の出力
Ｃｏ１でメイン電源への電源供給を接断するスイッチを
制御し（Ｌ信号時接続、Ｈ信号時遮断）、比較器ＣＭＰ
５２の出力Ｃｏ２で供給電圧制御用の比較電圧へのメイ
ン電源電圧印加を制御し（Ｌ信号時接続、Ｈ信号時遮
断）、比較器ＣＭＰ５１の出力Ｃｏ３で供給電圧制御用
の比較電圧へのサブ電源電圧印加を制御する（Ｈ信号時
接続、Ｌ信号時遮断）。

【００８９】次に動作を説明する。図１６は図１５に示
した切換タイミング制御回路の動作を示す動作波形図で
ある。電源スイッチＰＳＷが投入されると（時刻ｔ
１）、比較器ＣＭＰ２の出力（ＥＮ信号）はＨ信号とな
って、コンデンサＣ５１が充電され、比較器ＣＭＰ５
１，ＣＭＰ５２，ＣＭＰ５２の反転入力端子−への入力
電圧は徐々に上昇する。そして、先ず非反転入力端子−
の比較電圧が低い比較器ＣＭＰ５３の出力信号Ｃｏ１が
反転（Ｌ信号）し（時刻ｔ２）、メイン電源への電源供
給が開始される。その後非反転入力端子−の比較電圧が
中間の比較器ＣＭＰ５２の出力信号Ｃｏ２が反転（Ｌ信
号）し（時刻ｔ３）、サブ電源側の電圧が供給電圧制御
用の比較電圧から切断される。そして、非反転入力端子
−の比較電圧が高い比較器ＣＭＰ５１の出力信号Ｃｏ３
が最後に反転（Ｌ信号）し（時刻ｔ４）、メイン電源側
の電圧が供給電圧制御用の比較電圧として供給される。

【００９０】電源スイッチＰＳＷが切断されて信号ＥＮ
がＬ信号となると（時刻ｔ５）、コンデンサＣ５１は放
電し、比較器ＣＭＰ５１，ＣＭＰ５２，ＣＭＰ５３の反
転入力端子−への入力電圧は徐々に低下する。そして、
先ず非反転入力端子−の比較電圧が高い比較器ＣＭＰ５
１の出力信号Ｃｏ３が反転（Ｈ信号）し（時刻ｔ６）、
メイン電源電圧が供給電圧制御用の比較電圧から切断さ
れる。その後非反転入力端子−の比較電圧が中間の比較
器ＣＭＰ５２の出力信号Ｃｏ２が反転（Ｈ信号）し（時
刻ｔ７）、サブ電源電圧が供給電圧制御用の比較電圧と
して供給される。そして非反転入力端子−の比較電圧が
低い比較器ＣＭＰ５３の出力信号Ｃｏ１が反転（Ｌ信
号）し（時刻ｔ８）、メイン電源への電源供給が停止さ
れる。

【００９１】従って、メイン電源の供給が開始される場
合には、メイン電源の供給が開始され、一定時間遅れて
供給電圧制御用の比較電圧がメイン電源側に切り換わる
ので、メイン電源の供給開始直後のメイン電源電圧不安
定状態における電圧制御がサブ電源側の電圧で行われ、
メイン電源電圧が安定した後に電圧制御がメイン電源側
の電圧で行われるので、安定した電圧制御が行われる。
また、メイン電源の供給が停止される場合には、先に電
圧制御がサブ電源側の電圧に切り換わるので、メイン電
源の供給停止時に不安定となるメイン電源側の電圧によ
る電圧制御を防止でき、安定した電圧制御が行われる。

【００９２】尚、本第９の実施の形態においては、比較
器等を用いたアナログ回路で遅延回路を構成したが、図
１４で示したようなフリップフロップ等の論理回路を用
いたデジタル回路で遅延回路を構成することも可能であ
る。

【００９３】図１７は、本発明の第１０の実施の形態に
係る電源回路の構成を示す回路図である。第１０の実施
の形態に係る電源回路の構成が、図２に示した第２の実
施の形態に係る電源回路の構成と相違している点は、誤
差アンプＡＭＰ１の非反転入力端子＋にコンデンサＣ３
が接続されているか否かであり、その他の構成は図２に
示した電源回路と同様であるので、ここではその詳細な
説明を省略する。

【００９４】このように誤差アンプＡＭＰ１の非反転入
力端子＋にコンデンサＣ３を接続しておくと、スイッチ
Ｓ４とスイッチＳ５とが同時にオフするようなことが生
じても、非反転入力端子＋に対する安定した入力電圧が
保持され、誤差アンプＡＭＰ１からの出力電圧の正常性
が確保される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係る電源回路を示
す回路構成図である。

【図２】本発明の第２の実施の形態に係る電源回路を示
す回路構成図である。

【図３】本発明の第３の実施の形態に係る電源回路を示
す回路構成図である。

【図４】アナログスイッチの回路構成を示す回路図であ
る。

【図５】本発明の第４の実施の形態に係る電源回路を示
す回路構成図である。

【図６】マルチプレクサの回路構成を示す回路図であ
る。

【図７】マルチプレクサの別の回路構成を示す回路図で
ある。

【図８】本発明の第５の実施の形態に係る電源回路を示
す回路構成図である。

【図９】アンプの回路構成を示す回路図である。

【図１０】本発明の第６の実施の形態に係る電源回路を
示す回路構成図である。

【図１１】アンプの回路構成を示す回路図である。

【図１２】本発明の第７の実施の形態に係る電源切換制
御回路の回路構成を示す回路図である。

【図１３】電源切換動作状態を示す動作波形図である。

【図１４】本発明の第８の実施の形態に係る電源切換制
御回路の回路構成を示す回路図及び動作波形図である。

【図１５】本発明の第９の実施の形態に係る電源切換制
御回路の回路構成を示す回路図である。

【図１６】電源切換動作状態を示す動作波形図である。

【図１７】本発明の第１０の実施の形態に係る電源回路
を示す回路構成図である。

【図１８】従来の電源回路を示す回路構成図である。

【符号の説明】

ＴＲ１・・・トランジスタＡＭＰ１・・・誤差アンプＣＭＰ２・・・比較器Ｓ１・・・メインスイッチＳ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７・・・スイッチＰＳＷ・・・電源スイッチ

Claims

【特許請求の範囲】

【請求項１】基準電圧と出力監視電圧とを誤差アンプ
に取り込んで出力を一定電圧に制御するレギュレータを
備え、電源スイッチの投入状態において接続されるメイ
ンスイッチを介して前記レギュレータよりメイン電源の
供給を行うと共に、前記メインスイッチを介さずにサブ
電源の供給を行う電源回路において、前記電源スイッチの状態を検出する検出手段と、該検出手段の検出結果に基づき、前記電源スイッチの投
入状態では前記メイン電源の電圧を前記出力監視電圧と
し、前記電源スイッチの遮断状態では前記サブ電源の電
圧を前記出力監視電圧とする出力監視電圧選択手段とを
備えていることを特徴とする電源回路。
【請求項２】前記レギュレータが、制御端子への入力信号状態に応じてバッテリからの電力
を出力するトランジスタと、入力端子に入力された前記出力監視電圧が基準端子に入
力された前記基準電圧と等しくなるようにフィ−ドバッ
ク制御して前記制御端子に出力する前記誤差アンプとを
含んで構成されていることを特徴とする請求項１記載の
電源回路。
【請求項３】前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側と、前記誤差
アンプの入力端子との間に接続されたサブ電圧比較スイ
ッチと、前記メインスイッチの前記レギュレータ側の反対側と、
前記誤差アンプの入力端子との間に接続されたメイン電
圧比較スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ電圧比較スイッチを遮断状態とす
ると共に前記メイン電圧比較スイッチを接続状態とし、
前記電源スイッチの遮断状態では前記サブ電圧比較スイ
ッチを接続状態とすると共に前記メイン電圧比較スイッ
チを遮断状態とする比較スイッチ切換手段とを含んで構
成されていることを特徴とする請求項２記載の電源回
路。
【請求項４】前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
するサブ電圧分圧手段と、該サブ電圧分圧手段の出力と前記誤差アンプの入力端子
との間に接続されたサブ電圧比較スイッチと、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧するメイン電圧分圧手段と、該メイン電圧分圧手段の出力と前記誤差アンプの入力端
子との間に接続されたメイン電圧比較スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ電圧比較スイッチを遮断状態とす
ると共に前記メイン電圧比較スイッチを接続状態とし、
前記電源スイッチの遮断状態では前記サブ電圧比較スイ
ッチを接続状態とすると共に前記メイン電圧比較スイッ
チを遮断状態とする比較スイッチ切換手段とを含んで構
成されていることを特徴とする請求項２記載の電源回
路。
【請求項５】前記メイン電圧比較スイッチと前記サブ
電圧比較スイッチとが、ＣＭＯＳトランジスタからなる
アナログスイッチで構成されていることを特徴とする請
求項３または請求項４記載の電源回路。
【請求項６】前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
するサブ電圧分圧手段と、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧するメイン電圧分圧手段と、前記サブ電圧分圧手段の出力と前記メイン電圧分圧手段
の出力とを入力とし、前記検出手段の検出結果に基づ
き、前記電源スイッチの投入状態では前記サブ電圧分圧
手段の出力を前記誤差アンプの入力端子に出力し、前記
電源スイッチの遮断状態では前記メイン電圧分圧手段の
出力を前記誤差アンプの入力端子に出力するマルチプレ
クサとを含んで構成されていることを特徴とする請求項
２記載の電源回路。
【請求項７】前記マルチプレクサが、並列に接続された前記サブ電圧分圧手段の出力を伝達す
るサブ伝達回路と、前記メイン電圧分圧手段の出力を伝
達するメイン伝達回路と、前記検出手段の出力を受け、前記サブ伝達手段と前記メ
イン伝達手段の伝達状態を排他的に切り換える排他切換
回路とからなり、前記排他切換回路が、ＣＭＯＳトランジスタにより構成
されていることを特徴とする請求項５または請求項６記
載の電源回路。
【請求項８】前記マルチプレクサが、並列に接続された前記サブ電圧分圧手段の出力を伝達す
るサブ伝達回路と、前記メイン電圧分圧手段の出力を伝
達するメイン伝達回路と、前記検出手段の出力を受け、前記サブ伝達手段と前記メ
イン伝達手段の伝達状態を排他的に切り換える排他切換
回路とからなり、該排他切換回路が、バイポーラトランジスタにより構成
されていることを特徴とする請求項５または請求項６記
載の電源回路。
【請求項９】前記誤差アンプが、差動対が並列に接続
された２個のＮＰＮトランジスタにより構成され、これ
らＮＰＮトランジスタのベースが各々メイン入力端子と
サブ入力端子であるＮＰＮ入力受アンプであって、前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
すると共に前記分圧電圧を前記サブ入力端子に印加する
サブ電圧分圧手段と、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧すると共に該分圧電圧を前記メイン入力端子に
印加するメイン電圧分圧手段と、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ入力端子に印加する分圧電圧を接
地電圧とするサブ接地スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
遮断状態では前記メイン入力端子に印加する分圧電圧を
接地電圧とするメイン接地スイッチとを含んで構成され
ていることを特徴とする請求項２記載の電源回路。
【請求項１０】前記誤差アンプが、差動対が並列に接
続された２個のＮチャンネルＦＥＴにより構成され、こ
れらＮチャンネルＦＥＴのゲートが各々メイン入力端子
とサブ入力端子であるＮＰＮ入力受アンプであって、前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
すると共に該分圧電圧を前記サブ入力端子に印加するサ
ブ電圧分圧手段と、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧すると共に該分圧電圧を前記メイン入力端子に
印加するメイン電圧分圧手段と、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ入力端子に印加する分圧電圧を接
地電圧とするサブ接地スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
遮断状態では前記メイン入力端子に印加する分圧電圧を
接地電圧とするメイン接地スイッチとを含んで構成され
ていることを特徴とする請求項２記載の電源回路。
【請求項１１】前記誤差アンプが、差動対が並列に接
続された２個のＰＮＰトランジスタにより構成され、こ
れらＰＮＰトランジスタのベースが各々メイン入力端子
とサブ入力端子であるＰＮＰ入力受アンプであって、前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
すると共に該分圧電圧を前記サブ入力端子に印加するサ
ブ電圧分圧手段と、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧すると共に該分圧電圧を前記メイン入力端子に
印加するメイン電圧分圧手段と、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ入力端子に印加する分圧電圧を前
記誤差アンプの作動電圧とするサブ電圧スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
遮断状態では前記メイン入力端子に印加する分圧電圧を
前記誤差アンプの作動電圧とするメイン電圧スイッチと
を含んで構成されていることを特徴とする請求項２記載
の電源回路。
【請求項１２】前記誤差アンプが、差動対が並列に接
続された２個のＰチャンネルＦＥＴにより構成され、こ
れらＰチャンネルＦＥＴのゲートが各々メイン入力端子
とサブ入力端子であるＰＮＰ入力受アンプであって、前記出力監視電圧選択手段が、前記メインスイッチの前記レギュレータ側の電圧を分圧
すると共に該分圧電圧を前記サブ入力端子に印加するサ
ブ電圧分圧手段と、前記メインスイッチの前記レギュレータ側と反対側の電
圧を分圧すると共に該分圧電圧を前記メイン入力端子に
印加するメイン電圧分圧手段と、前記検出手段の検出結果に基づき、前記電源スイッチの
投入状態では前記サブ入力端子に印加する分圧電圧を前
記誤差アンプの作動電圧とするサブ電圧スイッチと、前記検出手段の検出結果に基づき、前記電源スイッチの
遮断状態では前記メイン入力端子に印加する分圧電圧を
前記誤差アンプの作動電圧とするメイン電圧スイッチと
を含んで構成されていることを特徴とする請求項２記載
の電源回路。
【請求項１３】前記検出手段の検出結果に基づき、前
記電源スイッチの投入が検出された時、前記メインスイ
ッチを導通状態とした後遅延して前記メイン電源の電圧
を前記出力監視電圧とする投入時遅延手段を備えている
ことを特徴とする請求項２記載の電源回路。
【請求項１４】前記検出手段の検出結果に基づき、前
記電源スイッチの遮断が検出された時、前記サブ電源の
電圧を前記出力監視電圧とした後遅延して前記メインス
イッチを遮断状態とする遮断時遅延手段を備えているこ
とを特徴とする請求項２または請求項１３記載の電源回
路。
【請求項１５】前記遅延手段が、前記バッテリ電圧を、高電圧と低電圧に２分圧する２分
圧手段と、前記検出手段の出力を充放電する充放電手段と、前記２分圧手段の高電圧出力と、前記充放電手段の電圧
とを比較し、前記出力監視電圧を切り換える制御信号を
出力する出力監視電圧信号出力手段と、前記２分圧手段の低電圧出力と、前記充放電手段の電圧
とを比較し、前記メインスイッチを切り換える制御信号
を出力するスイッチ信号出力手段とを含んで構成されて
いることを特徴とする請求項１４記載の電源回路。
【請求項１６】前記遅延手段が、前記検出手段の出力によりリセットされる連結接続され
た複数のＤ型フリップフロップからなり、最終段の出力
が前記メインスイッチを切り換える制御信号となるスイ
ッチ信号出力手段と、前記検出手段の反転出力によりリセットされる連結接続
された複数のＤ型フリップフロップからなり、最終段の
出力が前記出力監視電圧を切り換える制御信号となる出
力監視電圧信号出力手段とを含んで構成されていること
を特徴とする請求項１４記載の電源回路。
【請求項１７】前記検出手段の検出結果に基づき、前
記電源スイッチの投入が検出された時、前記メインスイ
ッチを導通状態とした後遅延して、前記メイン電圧比較
スイッチを接続して、更に遅延して前記サブ電圧比較ス
イッチを遮断して前記メイン電源の電圧を前記出力監視
電圧とする投入時遅延手段を備えていることを特徴とす
る請求項３記載の電源回路。
【請求項１８】前記検出手段の検出結果に基づき、前
記電源スイッチの遮断が検出された時、前記サブ電圧比
較スイッチを接続した後遅延して、前記メイン電圧比較
スイッチを遮断して、更に遅延して前記メインスイッチ
を遮断状態とする遮断時遅延手段を備えていることを特
徴とする請求項３または請求項１７記載の電源回路。
【請求項１９】前記遅延手段が、前記バッテリ電圧を、高電圧と中電圧と低電圧とに３分
圧する３分圧手段と、前記検出手段の出力を充放電する
充放電手段と、前記３分圧手段の低電圧出力と、前記充放電手段の電圧
とを比較し、前記メインスイッチを切り換える制御信号
を出力するスイッチ信号出力手段と、前記３分圧手段の中電圧出力と、前記充放電手段の電圧
とを比較し、前記メイン電圧比較スイッチを切り換える
制御信号を出力するメインスイッチ信号出力手段と、前記３分圧手段の高電圧出力と、前記充放電手段の電圧
とを比較し、前記サブ電圧比較スイッチを切り換える制
御信号を出力するサブスイッチ信号出力手段とを含んで
構成されていることを特徴とする請求項１８記載の電源
回路。
【請求項２０】前記検出手段が、前記バッテリ電圧を分圧する分圧手段と、該分圧手段による分圧電圧と、前記メインスイッチを介
して印加される前記バッテリ電圧とを比較するバッテリ
電圧比較手段とを含んで構成されていることを特徴とす
る請求項１〜１９のいずれかの項に記載の電源回路。