JP2000188290A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JP2000188290A JP2000188290A JP10365192A JP36519298A JP2000188290A JP 2000188290 A JP2000188290 A JP 2000188290A JP 10365192 A JP10365192 A JP 10365192A JP 36519298 A JP36519298 A JP 36519298A JP 2000188290 A JP2000188290 A JP 2000188290A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- oxide film
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing the same.
【０００２】[0002]
【背景技術及び発明が解決しようとする課題】半導体装
置の作製に使われる層間絶縁膜として、シリコン酸化膜
が広く用いられている。シリコン酸化膜の形成方法とし
ては、様々の方法がある。このうち、シラン等のシリコ
ン化合物と、過酸化水素とをＣＶＤ法により反応させる
ことにより形成されるシリコン酸化膜は、平坦性に優れ
ているという特長を有する（以下、「平坦性シリコン酸
化膜」という）。例えば、特開平９−１０２４９２号公
報にこの技術が開示されている。2. Description of the Related Art A silicon oxide film is widely used as an interlayer insulating film used for manufacturing a semiconductor device. There are various methods for forming a silicon oxide film. Among them, a silicon oxide film formed by reacting a silicon compound such as silane with hydrogen peroxide by a CVD method has a feature of being excellent in flatness (hereinafter, referred to as “flat silicon oxide film”). ). For example, this technique is disclosed in Japanese Patent Application Laid-Open No. 9-102492.
【０００３】この平坦性シリコン酸化膜は、減圧ＣＶＤ
法により形成されている。よって、比較的大きな引っ張
りの内部応力を有する。これが半導体装置の作製の際に
おける半導体ウェハの反りの原因となる。半導体ウェハ
の反りは、半導体装置の作製において、様々な不都合を
生じる。例えば、層間絶縁膜のクラックの原因となる。[0003] This flat silicon oxide film is formed by low pressure CVD.
It is formed by a method. Thus, it has a relatively large tensile internal stress. This causes warpage of the semiconductor wafer when manufacturing a semiconductor device. Warpage of a semiconductor wafer causes various inconveniences in manufacturing a semiconductor device. For example, it causes cracks in the interlayer insulating film.
【０００４】本発明の目的は、半導体装置の作製の際、
半導体ウェハの反りを低減することが可能な半導体装置
の製造方法及びその方法により製造された半導体装置を
提供することである。An object of the present invention is to provide a method for manufacturing a semiconductor device,
An object of the present invention is to provide a method of manufacturing a semiconductor device capable of reducing the warpage of a semiconductor wafer and a semiconductor device manufactured by the method.
【０００５】[0005]
【課題を解決するための手段】本発明は、主表面を有す
る半導体基板と、主表面上に位置する第１のシリコン酸
化膜を含む層間絶縁膜と、を備えた半導体装置の製造方
法であって、シリコン化合物と過酸化水素とをプラズマ
ＣＶＤ法によって反応させて、第１のシリコン酸化膜を
形成する工程を含む、半導体装置の製造方法である。SUMMARY OF THE INVENTION The present invention is a method for manufacturing a semiconductor device comprising a semiconductor substrate having a main surface and an interlayer insulating film including a first silicon oxide film located on the main surface. And forming a first silicon oxide film by reacting a silicon compound with hydrogen peroxide by a plasma CVD method.
【０００６】この製造方法により作製される半導体装置
は、主表面を有する半導体基板と、主表面上に位置する
第１のシリコン酸化膜を含む層間絶縁膜と、を備え、第
１のシリコン酸化膜は、主にシリコン化合物と過酸化水
素との重縮合反応によって形成され、かつ絶対値が１０
０ＭＰａ以下の引っ張り又は圧縮の内部応力を有する。A semiconductor device manufactured by this manufacturing method includes a semiconductor substrate having a main surface, and an interlayer insulating film including a first silicon oxide film located on the main surface, and a first silicon oxide film. Is mainly formed by a polycondensation reaction between a silicon compound and hydrogen peroxide and has an absolute value of 10
It has a tensile or compressive internal stress of 0 MPa or less.
【０００７】本発明の製造方法は、プラズマＣＶＤ法に
より、シリコン化合物と過酸化水素とを反応させて、第
１のシリコン酸化膜を形成している。すなわち、平坦性
シリコン酸化膜は、プラズマＣＶＤ法により形成されて
いる。プラズマＣＶＤ法で形成された平坦性シリコン酸
化膜は、比較的弱い引っ張り又は圧縮の内部応力を有す
ると考えられる。おそらく、絶対値が１００ＭＰａ以下
の引っ張り又は圧縮の内部応力と考えられる。したがっ
て、減圧ＣＶＤ法で形成した場合に比べ、半導体ウェハ
の反りを低減できる。In the manufacturing method of the present invention, a first silicon oxide film is formed by reacting a silicon compound with hydrogen peroxide by a plasma CVD method. That is, the flat silicon oxide film is formed by the plasma CVD method. It is considered that the flat silicon oxide film formed by the plasma CVD method has relatively weak tensile or compressive internal stress. Probably, it is considered as an internal stress of tension or compression having an absolute value of 100 MPa or less. Therefore, the warpage of the semiconductor wafer can be reduced as compared with the case where the semiconductor wafer is formed by the low pressure CVD method.
【０００８】特に、層間絶縁膜の引っ張りの内部応力が
２００ＭＰａ以上の場合、後工程の熱処理の際、アルミ
配線の伸縮により、層間絶縁膜にクラックが発生するこ
とがある。第１のシリコン酸化膜の引っ張りの内部応力
は、１００ＭＰａ以下なので、後工程の熱処理の際、ア
ルミ配線の伸縮により、層間絶縁膜にクラックが発生す
るのを防ぐことが可能となる。In particular, when the internal stress of the tensile strength of the interlayer insulating film is 200 MPa or more, cracks may be generated in the interlayer insulating film due to expansion and contraction of the aluminum wiring during a heat treatment in a later step. Since the internal stress of the tensile force of the first silicon oxide film is 100 MPa or less, it is possible to prevent cracks from being generated in the interlayer insulating film due to expansion and contraction of the aluminum wiring in a heat treatment in a later step.
【０００９】また、シリコン化合物と過酸化水素とをプ
ラズマＣＶＤ法によって反応させて第１のシリコン酸化
膜を形成することにより、平坦性の優れた層を形成する
ことができる。すなわち、本発明により形成される第１
のシリコン酸化膜は、それ自体で高い流動性を有し、表
面反応による優れた自己平坦化特性を有する。そのメカ
ニズムは、シリコン化合物と過酸化水素とをＣＶＤ法に
よって反応させると、気相中においてシラノールが形成
され、このシラノールがウエハ表面に堆積することによ
り流動性のよい膜が形成されることによると考えられ
る。Further, a layer having excellent flatness can be formed by reacting a silicon compound with hydrogen peroxide by a plasma CVD method to form a first silicon oxide film. That is, the first formed by the present invention
Has a high fluidity by itself and has excellent self-planarization characteristics due to a surface reaction. The mechanism is that when a silicon compound is reacted with hydrogen peroxide by a CVD method, silanol is formed in the gas phase, and the silanol is deposited on the wafer surface to form a film having good fluidity. Conceivable.
【００１０】これに加えて、高周波を印加することで、
ＯＨ及びＨの離脱並びに気相反応が促進され、水分が少
なく、内部応力の低い良質の膜が得られると考えられ
る。In addition to this, by applying a high frequency,
It is considered that elimination of OH and H and a gas phase reaction are promoted, and a high-quality film having low moisture and low internal stress can be obtained.
【００１１】上記シリコン化合物としては、例えばモノ
シラン、ジシラン、ＳｉＨ2Ｃｌ2、ＳｉＦ4などの無機
シラン化合物、およびＣＨ3ＳｉＨ3、ジメチルシラン、
トリプロピルシラン、テトラエトキシシランなどの有機
シラン化合物などを例示することができる。Examples of the silicon compound include inorganic silane compounds such as monosilane, disilane, SiH 2 Cl 2 and SiF 4 , and CH 3 SiH 3 , dimethyl silane,
Organic silane compounds such as tripropyl silane and tetraethoxy silane can be exemplified.
【００１２】本発明により形成される第１のシリコン酸
化膜は、下地の段差を十分にカバーできる程度の膜厚で
形成されることが望ましい。第１のシリコン酸化膜の膜
厚は、その下限値は下地の凹凸の高さに依存するが、好
ましくは３００〜１５００ｎｍである。The first silicon oxide film formed according to the present invention is desirably formed to a thickness that can sufficiently cover the steps of the base. The lower limit of the thickness of the first silicon oxide film depends on the height of the unevenness of the base, but is preferably 300 to 1500 nm.
【００１３】なお、本発明の層間絶縁膜には、一層構造
又は多層構造のいずれも含まれる。多層構造の場合、層
間絶縁膜が圧縮又は引っ張りの内部応力を有するとは、
層間絶縁膜全体としてみた場合、層間絶縁膜が圧縮又は
引っ張りの内部応力を有するという意味である。よっ
て、層間絶縁膜を構成するある層は、圧縮の内部応力を
有し、他の層は、引っ張りの内部応力を有することもあ
りうる。以下の層間絶縁膜もこの意味である。The interlayer insulating film of the present invention includes a single-layer structure or a multilayer structure. In the case of the multilayer structure, the interlayer insulating film has a compressive or tensile internal stress,
When viewed as the whole interlayer insulating film, it means that the interlayer insulating film has internal stress of compression or tension. Therefore, one layer constituting the interlayer insulating film may have a compressive internal stress, and another layer may have a tensile internal stress. The following interlayer insulating film also has this meaning.
【００１４】層間絶縁膜が第１及び第２のシリコン酸化
膜を含む二層以上の構造の場合、本発明の製造方法は、
以下の態様が好ましい。すなわち、第２のシリコン酸化
膜を、プラズマＣＶＤ法によって形成する工程を含むの
が好ましい。この態様によれば、第１及び第２のシリコ
ン酸化膜は、ともにプラズマＣＶＤ法で形成される。When the interlayer insulating film has a structure of two or more layers including the first and second silicon oxide films, the manufacturing method of the present invention
The following embodiments are preferred. That is, it is preferable to include a step of forming the second silicon oxide film by a plasma CVD method. According to this aspect, both the first and second silicon oxide films are formed by the plasma CVD method.
【００１５】層間絶縁膜が第１のシリコン酸化膜の下に
位置する第３のシリコン酸化膜を含む構造の場合、本発
明の製造方法は、以下の態様が好ましい。すなわち、第
１のシリコン酸化膜の形成工程の前に、シリコン化合物
と、酸素及び酸素を含む化合物の少なくとも一種と、を
ＣＶＤ法によって反応させてベース層となる第３のシリ
コン酸化膜を形成する工程を含むのが好ましい。In the case where the interlayer insulating film has a structure including a third silicon oxide film located below the first silicon oxide film, the manufacturing method of the present invention preferably has the following aspects. That is, before the step of forming the first silicon oxide film, a silicon compound and at least one of oxygen and a compound containing oxygen are reacted by a CVD method to form a third silicon oxide film serving as a base layer. Preferably, a step is included.
【００１６】このベース層は、ベース層の下の層（ベー
ス層の下に層がない場合は、半導体基板の主表面）に第
１のシリコン酸化膜から水分や余分な不純物が移動しな
いパッシベーション機能、およびベース層の下の層（ベ
ース層の下に層がない場合は、半導体基板の主表面）と
第１のシリコン酸化膜との密着性を高める機能を有す
る。The base layer has a passivation function in which moisture and extra impurities do not move from the first silicon oxide film to a layer below the base layer (or a main surface of the semiconductor substrate when there is no layer below the base layer). And a function of increasing the adhesion between a layer below the base layer (or a main surface of the semiconductor substrate when there is no layer below the base layer) and the first silicon oxide film.
【００１７】また、上記製造方法で得られた第１及び第
３のシリコン酸化膜を含む層間絶縁膜において、上端部
から底部に向かって徐々に口径が小さくなるテーパ状の
スルーホールが得られる。つまり、第１のシリコン酸化
膜は、ベース層を構成する第３のシリコン酸化膜より多
少エッチング速度が大きいので、適度な直線状テーパを
有するスルーホールが形成される。このようなテーパ状
のスルーホールでは、例えばスパッタによってアルミニ
ウム膜あるいはアルミニウム合金膜を埋め込むことがで
き、導電性が優れたコンタクト構造を形成することがで
きる。Further, in the interlayer insulating film including the first and third silicon oxide films obtained by the above-described manufacturing method, a tapered through hole whose diameter gradually decreases from the upper end to the bottom is obtained. That is, since the first silicon oxide film has a slightly higher etching rate than the third silicon oxide film constituting the base layer, a through-hole having an appropriate linear taper is formed. In such a tapered through hole, for example, an aluminum film or an aluminum alloy film can be embedded by sputtering, and a contact structure having excellent conductivity can be formed.
【００１８】上記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。The above-mentioned through hole is formed by anisotropic dry etching. In addition, an isotropic wet etching and an anisotropic dry etching are combined so that the upper end of the through hole is further curved and tapered. May be formed.
【００１９】また、上記スルーホール内には、まず、２
００℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第１のアルミニウム膜を
形成し、その後、３００℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第２
のアルミニウム膜を形成することが望ましい。In the through hole, first, 2
A first aluminum film made of aluminum or an alloy containing aluminum as a main component is formed at a temperature of 00 ° C. or less, and then a second aluminum film made of aluminum or an alloy containing aluminum as a main component is formed at a temperature of 300 ° C. or more.
It is desirable to form an aluminum film.
【００２０】上記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。Examples of the alloy containing aluminum as a main component include binary or ternary alloys with at least one selected from copper, silicon, germanium, magnesium, cobalt, beryllium and the like. .
【００２１】また、アルカリイオンに対するゲッタリン
グ効果が必要な場合には、ベース層を構成する第３のシ
リコン酸化膜中にリンなどの不純物を１〜６重量％添加
する手段、あるいは第３のシリコン酸化膜と第１のシリ
コン酸化膜との間に、例えばリンを１〜６重量％含むＰ
ＳＧ膜を形成する手段を採用することができる。If a gettering effect on alkali ions is required, the third silicon oxide film forming the base layer may be doped with 1 to 6% by weight of an impurity such as phosphorus, or a third silicon oxide film. Between the oxide film and the first silicon oxide film, for example, P containing 1 to 6% by weight of phosphorus
Means for forming an SG film can be employed.
【００２２】層間絶縁膜が、第１のシリコン酸化膜の上
に位置し、キャップ層を構成する第４のシリコン酸化膜
を含む構造の場合、以下の態様が好ましい。すなわち、
第１のシリコン酸化膜の形成工程の後に、シリコン化合
物と、酸素および酸素を含む化合物の少なくとも１種
と、をＣＶＤ法によって反応させて多孔性の第４のシリ
コン酸化膜を形成する工程を含むのが好ましい。In the case where the interlayer insulating film is located on the first silicon oxide film and includes a fourth silicon oxide film forming a cap layer, the following mode is preferable. That is,
After the step of forming the first silicon oxide film, a step of forming a porous fourth silicon oxide film by reacting the silicon compound with at least one of oxygen and a compound containing oxygen by a CVD method is included. Is preferred.
【００２３】この第４のシリコン酸化膜には、層間絶縁
膜の厚みを確保する機能及びキャップ層として機能があ
る。また、第４のシリコン酸化膜は、圧縮の内部応力を
有する。よって、第１のシリコン酸化膜が引っ張りの内
部応力を有する場合、それを緩和することができる。さ
らに、この第４のシリコン酸化膜は、多孔性であること
に加え、該膜にリン、ボロンなどの不純物、好ましくは
リンを添加することにより、該膜を構成するシリコン酸
化物のＳｉ−Ｏ分子間結合力を弱めることで該膜の応力
を緩和することができ、いわば適度に柔らかく更に割れ
にくい層を構成できる。また、第４のシリコン酸化膜の
重要な役割として、該シリコン酸化膜に含まれるリンな
どの不純物がアルカリイオンなどの素子の信頼特性に悪
影響を及ぼす可動イオンのゲッターとしての機能があ
る。第４のシリコン酸化膜に含まれる不純物の濃度は、
前述したゲッタリング機能や膜の応力緩和の点を考慮す
ると、好ましくは１〜６重量％である。The fourth silicon oxide film has a function to secure the thickness of the interlayer insulating film and a function as a cap layer. Further, the fourth silicon oxide film has a compressive internal stress. Therefore, when the first silicon oxide film has a tensile internal stress, it can be reduced. Further, in addition to being porous, the fourth silicon oxide film is doped with impurities such as phosphorus and boron, preferably phosphorus, to thereby form the silicon oxide Si-O By weakening the intermolecular bonding force, the stress of the film can be relieved, so that a layer that is appropriately soft and hard to crack can be formed. Further, as an important role of the fourth silicon oxide film, there is a function as a getter for mobile ions in which impurities such as phosphorus contained in the silicon oxide film adversely affect the reliability characteristics of the device such as alkali ions. The concentration of the impurity contained in the fourth silicon oxide film is:
In consideration of the gettering function and the stress relaxation of the film, the content is preferably 1 to 6% by weight.
【００２４】また、第４のシリコン酸化膜は、第１のシ
リコン酸化膜の吸湿を防止する機能も有する。Further, the fourth silicon oxide film has a function of preventing the first silicon oxide film from absorbing moisture.
【００２５】また、プラズマＣＶＤ法により形成された
平坦性シリコン酸化膜は、減圧ＣＶＤ法により形成され
た平坦性シリコン酸化膜に比べ、（１）成膜後の内部応
力が小さい、（２）プラズマにより重縮合が進んでい
る、という性質を有する。このため、平坦性シリコン酸
化膜形成後、半導体ウェハを一度大気中に出しても、層
間絶縁膜にクラックが発生しにくい。したがって、本発
明によれば、第１のシリコン酸化膜を形成する装置と第
４のシリコン酸化膜を形成する装置とを、別々にするこ
とができる。The flat silicon oxide film formed by the plasma CVD method has (1) a smaller internal stress after film formation, and (2) a plasma silicon oxide film than the flat silicon oxide film formed by the low pressure CVD method. Has the property that polycondensation is progressing. For this reason, even if the semiconductor wafer is once exposed to the air after the formation of the flat silicon oxide film, cracks are less likely to occur in the interlayer insulating film. Therefore, according to the present invention, the apparatus for forming the first silicon oxide film and the apparatus for forming the fourth silicon oxide film can be separated.
【００２６】また、この第４のシリコン酸化膜を形成す
るときのプラズマＣＶＤ法は、３００〜４５０℃の温度
条件下で、高周波によって行われることが望ましい。第
１のシリコン酸化膜中の水分の脱離効果があるからであ
る。The plasma CVD method for forming the fourth silicon oxide film is desirably performed at a high temperature under a temperature condition of 300 to 450.degree. This is because there is an effect of removing moisture in the first silicon oxide film.
【００２７】第４のシリコン酸化膜を形成するときに用
いられる酸素を含む化合物は、Ｏ2でもよいが、一酸化
二窒素（Ｎ2Ｏ）であることが望ましい。反応ガスとし
て一酸化二窒素を用いることにより、プラズマ状態の一
酸化二窒素は第１のシリコン酸化膜を構成するシリコン
化合物の水素ボンド（−Ｈ）と反応しやすいので、第４
のシリコン酸化膜を成膜中にも第１のシリコン酸化膜の
ガス化成分（水素、水）の脱離を促進することができ
る。The oxygen-containing compound used for forming the fourth silicon oxide film may be O 2 , but is preferably dinitrogen monoxide (N 2 O). By using nitrous oxide as a reaction gas, nitrous oxide in a plasma state easily reacts with a hydrogen bond (-H) of a silicon compound included in the first silicon oxide film.
During the formation of the silicon oxide film, the desorption of gasification components (hydrogen and water) from the first silicon oxide film can be promoted.
【００２８】第４のシリコン酸化膜の形成は、プラズマ
ＣＶＤ法の代わりに、３００〜５５０℃の温度条件下で
常圧ＣＶＤ法によって行われてもよい。この場合、第４
のシリコン酸化膜を形成するときに用いられる酸素を含
む化合物はオゾンであることが望ましい。The formation of the fourth silicon oxide film may be performed by a normal pressure CVD method at a temperature of 300 to 550 ° C. instead of the plasma CVD method. In this case, the fourth
The compound containing oxygen used when forming the silicon oxide film is desirably ozone.
【００２９】さらに、第４のシリコン酸化膜を成膜する
前に、第１のシリコン酸化膜をオゾン雰囲気にさらすこ
とが望ましい。この工程を経ることにより、オゾンが第
１のシリコン酸化膜を構成するシリコン化合物の水素ボ
ンド（−Ｈ）や水酸基（−ＯＨ）と反応しやすいので、
第１のシリコン酸化膜中の水素や水の脱離を促進するこ
とができる。Further, it is desirable that the first silicon oxide film is exposed to an ozone atmosphere before forming the fourth silicon oxide film. Through this step, ozone easily reacts with a hydrogen bond (-H) or a hydroxyl group (-OH) of a silicon compound constituting the first silicon oxide film.
Desorption of hydrogen and water in the first silicon oxide film can be promoted.
【００３０】また、第４のシリコン酸化膜の膜厚は、平
坦性、クラックの防止及び層間絶縁膜の厚みの点を考慮
すると、好ましくは１００ｎｍ以上である。The thickness of the fourth silicon oxide film is preferably 100 nm or more in consideration of flatness, prevention of cracks, and the thickness of the interlayer insulating film.
【００３１】また、本発明の製造方法においては、上述
した製造方法で得られた第１及び第４のシリコン酸化膜
を含む層間絶縁膜において、上端部から底部に向かって
徐々に口径が小さくなるテーパ状のスルーホールが得ら
れる。つまり、前記第１のシリコン酸化膜は第４のシリ
コン酸化膜に比べてエッチング速度がわずかに小さく、
また、第１のシリコン酸化膜と第４のシリコン酸化膜と
は両者の界面で良好に接しているので、段差がなく適度
な直線状テーパを有するスルーホールが形成される。こ
のようなテーパ状のスルーホールでは、例えばスパッタ
によってアルミニウム膜あるいはアルミニウム合金膜を
埋め込むことができ、導電性が優れたコンタクト構造を
形成することができる。In the manufacturing method of the present invention, the diameter of the interlayer insulating film including the first and fourth silicon oxide films obtained by the above-described manufacturing method gradually decreases from the upper end to the bottom. A tapered through hole is obtained. That is, the etching rate of the first silicon oxide film is slightly lower than that of the fourth silicon oxide film,
Further, since the first silicon oxide film and the fourth silicon oxide film are in good contact with each other at the interface between them, a through hole having no step and an appropriate linear taper is formed. In such a tapered through hole, for example, an aluminum film or an aluminum alloy film can be embedded by sputtering, and a contact structure having excellent conductivity can be formed.
【００３２】上記スルーホールは、異方性のドライエッ
チングによって形成されたものの他に、等方性のウエッ
トエッチングと異方性のドライエッチングとを組み合わ
せてスルーホールの上端部をさらに湾曲したテーパ状に
形成させたものであってもよい。The through hole is formed by anisotropic dry etching, and is combined with isotropic wet etching and anisotropic dry etching. May be formed.
【００３３】また、上記スルーホール内には、まず、２
００℃以下の温度で、アルミニウムあるいはアルミニウ
ムを主成分とする合金からなる第１のアルミニウム膜を
形成し、その後、３００℃以上の温度で、アルミニウム
あるいはアルミニウムを主成分とする合金からなる第２
のアルミニウム膜を形成することが望ましい。In the through hole, first, 2
A first aluminum film made of aluminum or an alloy containing aluminum as a main component is formed at a temperature of 00 ° C. or less, and then a second aluminum film made of aluminum or an alloy containing aluminum as a main component is formed at a temperature of 300 ° C. or more.
It is desirable to form an aluminum film.
【００３４】上記アルミニウムを主成分とする合金とし
ては、銅、シリコン、ゲルマニウム、マグネシウム、コ
バルト、ベリリウムなどから選択される少なくとも１種
との、２元あるいは３元以上の合金を例示することがで
きる。Examples of the alloy containing aluminum as a main component include binary or ternary alloys of at least one selected from copper, silicon, germanium, magnesium, cobalt, beryllium and the like. .
【００３５】なお、本発明により形成された第１のシリ
コン酸化膜は、比較的小さい引っ張り又は圧縮の内部応
力である。よって、本発明によれば、平坦性シリコン酸
化膜の上に必ずしもキャップ層（第４のシリコン酸化
膜）を、減圧下で連続して形成する必要はない。The first silicon oxide film formed according to the present invention has a relatively small internal stress of tension or compression. Therefore, according to the present invention, the cap layer (fourth silicon oxide film) does not necessarily need to be continuously formed under reduced pressure on the flat silicon oxide film.
【００３６】本発明の製造方法において、第１のシリコ
ン酸化膜の形成工程におけるプラズマＣＶＤに使われる
高周波は、一つの周波数又は二つ以上の周波数を重ね合
わせたものがある。一つの周波数とは、例えば、１３.
５６ＭＨｚの高周波でプラズマＣＶＤを行うという意味
である。二つ以上の周波数を重ね合わせたものとは、例
えば、１３.５６ＭＨｚの高周波と２７０ｋＨｚの高周
波とを同時に用いてプラズマＣＶＤを行うという意味で
ある。また、第１のシリコン酸化膜の堆積開始時は、第
１の周波数の高周波でプラズマＣＶＤを行い、途中で第
２の周波数の高周波でプラズマＣＶＤを行なってもよ
い。なお、本発明の製造方法において用いられる高周波
の波形としては、正弦波、非正弦波、パルス波等があ
る。In the manufacturing method of the present invention, the high frequency used for plasma CVD in the step of forming the first silicon oxide film may include one frequency or a combination of two or more frequencies. One frequency is, for example, 13.
This means that plasma CVD is performed at a high frequency of 56 MHz. The superposition of two or more frequencies means that plasma CVD is performed using, for example, a high frequency of 13.56 MHz and a high frequency of 270 kHz at the same time. Further, at the start of deposition of the first silicon oxide film, plasma CVD may be performed at a high frequency of the first frequency, and plasma CVD may be performed at a high frequency of the second frequency on the way. The high-frequency waveform used in the manufacturing method of the present invention includes a sine wave, a non-sine wave, and a pulse wave.
【００３７】本発明の製造方法において、層間絶縁膜を
形成した後、層間絶縁膜にスルーホールを形成する工程
と、スルーホールの表面及び層間絶縁膜の表面に、配線
の一部となるバリア層を形成する工程と、バリア層の表
面に配線の一部となる導電膜を形成する工程と、を含む
のが好ましい。In the manufacturing method of the present invention, after forming an interlayer insulating film, a step of forming a through hole in the interlayer insulating film, and a step of forming a barrier layer to be a part of wiring on the surface of the through hole and the surface of the interlayer insulating film And a step of forming a conductive film to be a part of the wiring on the surface of the barrier layer.
【００３８】この製造方法によって製造された半導体装
置において、層間絶縁膜は、スルーホールを有する。こ
の半導体装置は、さらに、スルーホールの表面及び層間
絶縁膜の表面に形成され、配線の一部となるバリア層
と、バリア層の表面に形成され、配線の一部となる導電
膜と、を含む。In the semiconductor device manufactured by this manufacturing method, the interlayer insulating film has a through hole. The semiconductor device further includes a barrier layer formed on the surface of the through hole and the surface of the interlayer insulating film and forming a part of the wiring, and a conductive film formed on the surface of the barrier layer and forming a part of the wiring. Including.
【００３９】[0039]
【発明の実施の形態】［第１の実施の形態］ ｛構造の説明｝図１は、本発明の第１の実施の形態に係
る半導体装置の断面構造図である。第１の実施の形態に
係る半導体装置の構造を簡単に説明する。シリコン基板
１１の主表面には、ゲート電極１４を有するＭＯＳ電界
効果トランジスタが形成されている。ＭＯＳ電界効果ト
ランジスタを覆うように、シリコン基板１１の主表面上
に層間絶縁膜２０が形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] {Description of Structure} FIG. 1 is a sectional structural view of a semiconductor device according to a first embodiment of the present invention. The structure of the semiconductor device according to the first embodiment will be briefly described. On the main surface of the silicon substrate 11, a MOS field-effect transistor having a gate electrode 14 is formed. An interlayer insulating film 20 is formed on the main surface of silicon substrate 11 so as to cover the MOS field effect transistor.
【００４０】層間絶縁膜２０上には、第１の金属配線層
３８が形成されている。第１の金属配線層３８を覆うよ
うに、層間絶縁膜２０上に層間絶縁膜４６が形成されて
いる。層間絶縁膜４６は、三層構造である。層間絶縁膜
４６は、平坦性シリコン酸化膜である第１のシリコン酸
化膜４２を含む。On the interlayer insulating film 20, a first metal wiring layer 38 is formed. An interlayer insulating film 46 is formed on interlayer insulating film 20 so as to cover first metal wiring layer 38. The interlayer insulating film 46 has a three-layer structure. The interlayer insulating film 46 includes a first silicon oxide film 42 which is a flat silicon oxide film.
【００４１】層間絶縁膜４６上には、第２の金属配線層
６４が形成されている。第１の金属配線層３８と第２の
金属配線層６４とは、アルミニウム膜を含む導電膜によ
り電気的に接続されている。On the interlayer insulating film 46, a second metal wiring layer 64 is formed. The first metal wiring layer 38 and the second metal wiring layer 64 are electrically connected by a conductive film including an aluminum film.
【００４２】｛製造方法の説明｝次に、本発明の第１の
実施の形態に係る半導体装置の製造方法を説明する。図
２〜図５は、これを工程順に説明するための断面構造図
である。{Description of Manufacturing Method} Next, a method of manufacturing the semiconductor device according to the first embodiment of the present invention will be described. 2 to 5 are cross-sectional structural views for explaining this in the order of steps.
【００４３】（素子の形成）図２に示すように、まず、
一般的に用いられる方法によって、シリコン基板１１に
ＭＯＳ電界効果トランジスタが形成される。具体的に
は、例えば、シリコン基板１１上に選択酸化によってフ
ィールド絶縁膜１２が形成され、アクティブ領域にゲー
ト酸化膜１３が形成される。チャネル注入により、しき
い値電圧を調整した後、ＳｉＨ4を熱分解して成長させ
たポリシリコン膜の上にタングステンシリサイドをスパ
ッタし、さらにシリコン酸化膜１８を積層し、さらに所
定パターンにエッチングすることにより、ゲート電極１
４が形成される。(Formation of Element) As shown in FIG.
A MOS field effect transistor is formed on the silicon substrate 11 by a generally used method. Specifically, for example, a field insulating film 12 is formed on a silicon substrate 11 by selective oxidation, and a gate oxide film 13 is formed in an active region. After adjusting the threshold voltage by channel implantation, tungsten silicide is sputtered on the polysilicon film grown by thermally decomposing SiH 4 , a silicon oxide film 18 is further laminated, and further etched into a predetermined pattern. The gate electrode 1
4 are formed.
【００４４】次いで、リンをイオン注入することにより
ソース領域あるいはドレイン領域の低濃度不純物層１５
が形成される。次いで、ゲート電極１４のサイドにシリ
コン酸化膜からなる側壁スペーサ１７が形成された後、
ヒ素をイオン注入し、ハロゲンランプを用いたアニール
処理によって不純物の活性化を行うことにより、ソース
領域あるいはドレイン領域の高濃度不純物層１６が形成
される。Next, the low-concentration impurity layer 15 in the source region or the drain region is implanted by ion-implanting phosphorus.
Is formed. Next, after a sidewall spacer 17 made of a silicon oxide film is formed on the side of the gate electrode 14,
Arsenic is ion-implanted, and impurities are activated by annealing using a halogen lamp, whereby the high-concentration impurity layer 16 in the source region or the drain region is formed.
【００４５】次に、１００ｎｍ以下のＣＶＤシリコン酸
化膜を形成し、該膜をＨＦとＮＨ4Ｆの混合水溶液で選
択的にエッチングすることにより、所定のシリコン基板
領域を露出させる。続いて、例えばチタンを３０〜１０
０ｎｍ程度の膜厚でスパッタし、酸素を５０ｐｐｍ以下
に制御した窒素雰囲気中において６５０〜７５０℃の温
度で数秒〜６０秒程度の瞬間アニールを行うことによ
り、開口したシリコン基板の主表面にチタンのモノシリ
サイド層が、シリコン酸化膜１８上にはチタンリッチの
チタンナイトライド（ＴｉＮ）層が形成される。次い
で、ＮＨ4ＯＨとＨ2Ｏ2の混合水溶液中に浸漬すると、
前記チタンナイトライド層はエッチング除去されてシリ
コン基板の主表面のみにチタンのモノシリサイド層が残
る。さらに、７５０〜８５０℃のランプアニールを行っ
て、前記モノシリサイド層をダイシリサイド化させて、
高濃度不純物層１６の表面に自己整合的にチタンシリサ
イド層１９が形成される。Next, a CVD silicon oxide film having a thickness of 100 nm or less is formed, and the film is selectively etched with a mixed aqueous solution of HF and NH 4 F to expose a predetermined silicon substrate region. Subsequently, for example, 30 to 10 titanium
Sputtering with a film thickness of about 0 nm and instantaneous annealing for about several seconds to about 60 seconds at a temperature of 650 to 750 ° C. in a nitrogen atmosphere in which oxygen is controlled to 50 ppm or less, thereby forming titanium on the opened main surface of the silicon substrate. A monosilicide layer and a titanium-rich titanium nitride (TiN) layer are formed on the silicon oxide film 18. Then, when immersed in a mixed aqueous solution of NH 4 OH and H 2 O 2 ,
The titanium nitride layer is etched away, leaving a monosilicide layer of titanium only on the main surface of the silicon substrate. Furthermore, lamp annealing at 750 to 850 ° C. is performed to convert the monosilicide layer into a disilicide,
A titanium silicide layer 19 is formed on the surface of the high concentration impurity layer 16 in a self-aligned manner.
【００４６】なお、ゲート電極１４をポリシリコンのみ
で形成して選択エッチングで露出させた場合には、ゲー
ト電極とソース，ドレイン領域の両者が側壁スペーサで
分離されたチタンサリサイド構造になる。When the gate electrode 14 is formed only of polysilicon and is exposed by selective etching, a titanium salicide structure in which both the gate electrode and the source and drain regions are separated by a side wall spacer.
【００４７】なお、サリサイド構造は、チタンシリサイ
ドの代わりに、タングステンシリサイド、モリブデンシ
リサイドから構成されていてもよい。The salicide structure may be made of tungsten silicide or molybdenum silicide instead of titanium silicide.
【００４８】つぎに、図３に示すように、例えば、ＣＶ
Ｄ法により、シリコン酸化膜を含む層間絶縁膜２０を形
成する。形成条件は、公知の条件を用いることができ
る。層間絶縁膜２０は、一層構造でもよいし、多層構造
でもよい。Next, as shown in FIG.
The interlayer insulating film 20 including the silicon oxide film is formed by the method D. Known formation conditions can be used. The interlayer insulating film 20 may have a single-layer structure or a multilayer structure.
【００４９】そして、層間絶縁膜２０の上に、例えば、
スパッタリング法により、アルミニウム膜を含む第１の
金属配線層３８を形成する。第１の金属配線層３８は、
一層構造でもよいし、多層構造でもよい。Then, on the interlayer insulating film 20, for example,
A first metal wiring layer including an aluminum film is formed by a sputtering method. The first metal wiring layer 38 includes
It may have a single-layer structure or a multilayer structure.
【００５０】（平坦性シリコン酸化膜を有する層間絶縁
膜４６の形成） ａ．第３のシリコン酸化膜４０の形成 まず、テトラエトキシラン（ＴＥＯＳ）と酸素とを３０
０〜５００℃でプラズマＣＶＤ法で反応させることによ
り、膜厚５０〜２００ｎｍの第３のシリコン酸化膜４０
が形成される。このシリコン酸化膜４０は、第１の金属
配線層３８の酸化やカスピングもなく、ＳｉＨ4から成
長させた膜より絶縁性も高く、フッ化水素の水溶液に対
するエッチング速度も遅く、緻密な膜となる。(Formation of Interlayer Insulating Film 46 Having Flat Silicon Oxide Film) a. Formation of Third Silicon Oxide Film 40 First, tetraethoxysilane (TEOS) and oxygen are added for 30 minutes.
The third silicon oxide film 40 having a thickness of 50 to 200 nm is reacted by a plasma CVD method at 0 to 500 ° C.
Is formed. The silicon oxide film 40 is a dense film having no oxidation or caspging of the first metal wiring layer 38, higher insulation than a film grown from SiH 4 , a lower etching rate with respect to an aqueous solution of hydrogen fluoride, and a lower density. .
【００５１】ｂ．第１のシリコン酸化膜４２の形成 次に、プラズマＣＶＤ法によって、平坦性シリコン酸化
膜である第１のシリコン酸化膜４２が形成される。第１
のシリコン酸化膜４２の形成条件としては、以下の条件
が例示できる。B. Formation of First Silicon Oxide Film 42 Next, a first silicon oxide film 42 that is a flat silicon oxide film is formed by a plasma CVD method. First
The following conditions can be exemplified as the conditions for forming the silicon oxide film 42.
【００５２】Ｈ2Ｏ2の流量：濃度３０〜６５体積％のＨ
2Ｏ2を０．５〜０．８ｇ／分 ＳｉＨ4の流量：１００ｓｃｃｍ（これに〜２０００ｓ
ｃｃｍのＮ2Ｏを添加してもよい） チャンバ内圧力：０．５〜１０ｔｏｒｒ 高周波パワー：２００〜５００ｗ 高周波の周波数：２００ｋＨｚ〜１３．５６ＭＨｚ ウエハ載置台の温度：室温〜２００℃ キャリアガス：Ｎ2等 装置の種類：平行平板枚葉装置 なお、シリコン化合物としてＳｉＨ4のかわりにＴＥＯ
Ｓを用いる場合、流量は、例えば、１０００ｓｃｃｍ
（希釈ガスとしてＨｅを含む）である。これに〜１００
０ｓｃｃｍのＯ2を添加してもよい。H 2 O 2 flow rate: H at a concentration of 30 to 65% by volume
0.5 to 0.8 g / min of 2 O 2 Flow rate of SiH 4 : 100 sccm (up to 2000 s)
(Ccm of N 2 O may be added.) In-chamber pressure: 0.5 to 10 torr High-frequency power: 200 to 500 w High-frequency frequency: 200 kHz to 13.56 MHz Temperature of wafer mounting table: room temperature to 200 ° C. Carrier gas: N 2 etc. Apparatus type: Parallel plate single-wafer apparatus In addition, instead of SiH 4 as a silicon compound, TEO
When using S, the flow rate is, for example, 1000 sccm
(Including He as a dilution gas). ~ 100
O 2 of 0 sccm may be added.
【００５３】また、パルス波形をした高周波を用いる場
合、デュティー比は、例えば、３０〜８０％である。デ
ュティー比を高くすると、（１）内部応力は、圧縮の内
部応力が大きくなる傾向、（２）第１のシリコン酸化膜
の平坦性は、劣化する傾向にある。When a high frequency having a pulse waveform is used, the duty ratio is, for example, 30 to 80%. When the duty ratio is increased, (1) the internal stress tends to increase the internal stress of compression, and (2) the flatness of the first silicon oxide film tends to deteriorate.
【００５４】また、二つ以上の周波数を重ね合わせた場
合は、例えば、１３．５６ＭＨｚ（高周波パワー：５０
０ｗ）と２７０ｋＨｚ（高周波パワー：５００ｗ）とを
同時に用いる。また、プラズマＣＶＤの途中で高周波の
周波数を変える場合、例えば、第１のシリコン酸化膜の
堆積開始時は、３８０ｋＨｚの高周波でプラズマＣＶＤ
を行い、途中で１３．５６ＭＨｚの高周波でプラズマＣ
ＶＤを行なう。When two or more frequencies are superposed, for example, 13.56 MHz (high-frequency power: 50
0w) and 270 kHz (high-frequency power: 500 w) are used simultaneously. When the frequency of the high frequency is changed during the plasma CVD, for example, at the start of the deposition of the first silicon oxide film, the plasma CVD is performed at a high frequency of 380 kHz.
And plasma C at a high frequency of 13.56 MHz.
Perform VD.
【００５５】第１のシリコン酸化膜４２は、少なくと
も、下層の第３のシリコン酸化膜４０の段差より大きい
膜厚を有し、つまり該段差を十分にカバーする膜厚で成
膜される。また、第１のシリコン酸化膜４２の膜厚の上
限は、該膜中にクラックが生じない程度に設定される。
具体的には、第１のシリコン酸化膜４２の膜厚は、より
良好な平坦性を得るために、下層の段差より厚いことが
望ましく、好ましくは３００〜１５００ｎｍに設定され
る。The first silicon oxide film 42 has a thickness at least larger than the step of the lower third silicon oxide film 40, that is, the first silicon oxide film 42 is formed to a thickness sufficiently covering the step. Further, the upper limit of the thickness of the first silicon oxide film 42 is set to such a degree that no crack occurs in the film.
Specifically, the film thickness of the first silicon oxide film 42 is desirably thicker than the lower step in order to obtain better flatness, and is preferably set to 300 to 1500 nm.
【００５６】第１のシリコン酸化膜４２の成膜温度は、
該膜の成膜時の流動性に関与し、成膜温度が高いと膜の
流動性が低下して平坦性を損なうので、成膜時の温度は
好ましくは０〜２０℃、より好ましくは０〜１０℃に設
定される。The film forming temperature of the first silicon oxide film 42 is
The temperature at the time of film formation is preferably from 0 to 20 ° C., more preferably 0 to 20 ° C., because it is involved in the fluidity of the film at the time of film formation. Set to -10 ° C.
【００５７】また、Ｈ2Ｏ2の流量は特に制限されない
が、例えば濃度は５５〜６５体積％で、ＳｉＨ4の２倍
以上の流量であることが好ましく、膜の均一性並びにス
ループットの点から、例えばガス換算で１００〜１００
０ＳＣＣＭの流量範囲に設定されることが望ましい。Although the flow rate of H 2 O 2 is not particularly limited, for example, the concentration is 55 to 65% by volume, preferably a flow rate twice or more that of SiH 4 , from the viewpoint of film uniformity and throughput. For example, 100 to 100 in gas conversion
It is desirable to set the flow rate to 0 SCCM.
【００５８】この工程で形成される第１のシリコン酸化
膜４２は、シラノールポリマーの状態にあり、流動性が
よく、高い自己平坦化特性を有する。また、第１のシリ
コン酸化膜４２は、多くの水酸基（−ＯＨ）を含むため
に吸湿性が高い状態にある。しかし、高周波を印加しな
い場合に比べ吸湿性は改善され、低い状態にある。The first silicon oxide film 42 formed in this step is in a silanol polymer state, has good fluidity, and has high self-planarizing characteristics. Further, the first silicon oxide film 42 has a high hygroscopicity because it contains many hydroxyl groups (-OH). However, the hygroscopicity is improved and the state is low as compared with the case where no high frequency is applied.
【００５９】ｃ．第４のシリコン酸化膜４４の形成 次に、チャンバ内で減圧下で３０〜１２０秒間放置し、
第１のシリコン酸化膜４２中の水分を多少除去した後、
続けて、ＳｉＨ4、ＰＨ3およびＮ2Ｏの存在下におい
て、温度３００〜４５０℃で２００〜６００ｋＨｚの高
周波でプラズマＣＶＤ法によってガスを反応させること
により、膜厚１００〜６００ｎｍのＰＳＧ膜（第４のシ
リコン酸化膜）４４が形成される。この第４のシリコン
酸化膜４４は、前記第１のシリコン酸化膜４２の吸湿性
が高いことを考慮して、前記第１のシリコン酸化膜４２
の形成に続いて連続的に形成されるか、あるいは第１の
シリコン酸化膜４２が水分を含まない雰囲気中で保存さ
れた後に形成されることが望ましい。C. Formation of Fourth Silicon Oxide Film 44 Next, the substrate is left under a reduced pressure for 30 to 120 seconds,
After removing some water in the first silicon oxide film 42,
Subsequently, in the presence of SiH 4 , PH 3 and N 2 O, a gas is reacted by a plasma CVD method at a temperature of 300 to 450 ° C. and a high frequency of 200 to 600 kHz to form a PSG film having a thickness of 100 to 600 nm (first 4 silicon oxide film) 44 is formed. The fourth silicon oxide film 44 is formed in consideration of the high hygroscopicity of the first silicon oxide film 42.
It is preferable that the first silicon oxide film 42 is formed continuously after the formation of the first silicon oxide film 42 or after the first silicon oxide film 42 is stored in an atmosphere containing no moisture.
【００６０】また、第４のシリコン酸化膜４４は、後に
行われるアニール処理によって前記第１のシリコン酸化
膜４２中に含まれる水、水素などのガス化成分の脱離が
容易かつ十分に行われることを考慮して、ポーラス（多
孔性）であることが必要である。そのためには、第４の
シリコン酸化膜４４は、例えば温度が好ましくは４５０
℃以下、より好ましくは３００〜４００℃、好ましくは
１ＭＨｚ以下、より好ましくは２００〜６００ｋＨｚの
プラズマＣＶＤ法によって成膜され、かつリンなどの不
純物を含むことが望ましい。第４のシリコン酸化膜４４
にこのような不純物が含まれることにより、第４のシリ
コン酸化膜４４は、よりポーラスな状態となって膜に対
するストレスを緩和できるだけでなく、アルカリイオン
等に対するゲッタリング効果も持ち合わせることができ
る。このような不純物の濃度は、ゲッタリング効果、耐
ストレス性などの点を考慮して設定される。例えば、不
純物がリンの場合には、２〜６重量％の割合で含まれる
ことが望ましい。In the fourth silicon oxide film 44, gasification components such as water and hydrogen contained in the first silicon oxide film 42 are easily and sufficiently removed by an annealing process performed later. In consideration of this, it is necessary to be porous. For this purpose, the fourth silicon oxide film 44 has a temperature of, for example, preferably 450
The film is formed by a plasma CVD method at a temperature of 300C or lower, more preferably 300 to 400C, preferably 1 MHz or lower, and more preferably 200 to 600 kHz, and desirably contains impurities such as phosphorus. Fourth silicon oxide film 44
Since the fourth silicon oxide film 44 contains such impurities, the fourth silicon oxide film 44 becomes more porous, not only can alleviate the stress on the film, but also can have a gettering effect on alkali ions and the like. The concentration of such an impurity is set in consideration of the gettering effect, stress resistance, and the like. For example, when the impurity is phosphorus, it is desirable that the impurity be contained at a ratio of 2 to 6% by weight.
【００６１】また、プラズマＣＶＤにおいて、酸素を含
む化合物としてＮ2Ｏを用いることにより、第１のシリ
コン酸化膜４２中の水素ボンドの脱離が促進される。そ
の結果、第１のシリコン酸化膜４２に含まれる水分およ
び水素などのガス化成分をより確実に除去することがで
きる。In the plasma CVD, the use of N 2 O as a compound containing oxygen promotes the desorption of hydrogen bonds in the first silicon oxide film 42. As a result, gasified components such as moisture and hydrogen contained in the first silicon oxide film 42 can be more reliably removed.
【００６２】この第４のシリコン酸化膜４４の膜厚は、
必要とされる層間絶縁膜の厚みを調整する役割と、Ｎ2
Ｏプラズマが水素ボンドを脱離する機能を考慮して、好
ましくは１００ｎｍ以上、より好ましくは２００〜６０
０ｎｍに設定される。The thickness of the fourth silicon oxide film 44 is
The role of adjusting the thickness of the interlayer insulating film is required, N 2
In consideration of the function of O plasma for desorbing a hydrogen bond, it is preferably 100 nm or more, more preferably 200 to 60 nm.
It is set to 0 nm.
【００６３】ｄ．アニール処理 次に、窒素雰囲気中で、温度３５０〜５００℃でアニー
ル処理を行う。このアニール処理によって、前記第１の
シリコン酸化膜４２および第４のシリコン酸化膜４４は
より緻密化され、良好な絶縁性並びに耐水性を有する。
すなわち、アニール温度を３５０℃以上に設定すること
により、第１のシリコン酸化膜４２でのシラノールの縮
重合反応がほぼ完全に行われ、該膜中に含まれる水およ
び水素が十分に放出されて、さらに緻密な膜を形成する
ことができる。また、アニール温度を５００℃以下に設
定することにより、第１の金属配線層３８を構成するア
ルミニウム膜に悪影響を与えることがない。アニール温
度は許される限り、高い方が好ましい。なぜなら、
（１）層間絶縁膜の絶縁性の向上、（２）後工程におけ
る熱処理により、層間絶縁膜が悪影響を受けにくい、か
らである。D. Annealing Next, annealing is performed at a temperature of 350 to 500 ° C. in a nitrogen atmosphere. By this annealing treatment, the first silicon oxide film 42 and the fourth silicon oxide film 44 are further densified, and have good insulating properties and water resistance.
That is, by setting the annealing temperature to 350 ° C. or higher, the polycondensation reaction of silanol in the first silicon oxide film 42 is almost completely performed, and the water and hydrogen contained in the film are sufficiently released. And a denser film can be formed. Further, by setting the annealing temperature to 500 ° C. or less, the aluminum film forming the first metal wiring layer 38 is not adversely affected. The higher the annealing temperature, the better, if possible. Because
This is because (1) the insulating property of the interlayer insulating film is improved, and (2) the interlayer insulating film is less likely to be adversely affected by the heat treatment in a later step.
【００６４】アニール処理においては、第１のシリコン
酸化膜４２に対する熱ひずみの影響を小さくするため
に、段階的にもしくは連続的にウエハの温度を上げる、
ランピングアニールを行うことがより望ましい。In the annealing process, the temperature of the wafer is increased stepwise or continuously in order to reduce the influence of thermal strain on the first silicon oxide film 42.
It is more desirable to perform a ramping anneal.
【００６５】なお、層間絶縁膜４６が層間絶縁膜２０の
形成位置にある場合、５００℃以上でアニール処理を行
うことができる。アルミ配線が形成されていないからで
ある。When the interlayer insulating film 46 is located at the position where the interlayer insulating film 20 is formed, annealing can be performed at 500 ° C. or higher. This is because the aluminum wiring is not formed.
【００６６】（スルーホールの形成）ＣＨＦ3とＣＦ4と
を主ガスとした反応性イオンエッチャーで層間絶縁膜４
６を構成するシリコン酸化膜４０、４２、４４を選択的
に異方性エッチングする。これにより、図５に示すよう
に、口径が０．３〜０．５μｍのスルーホール４８が形
成される。(Formation of Through Hole) The interlayer insulating film 4 is formed by a reactive ion etcher using CHF 3 and CF 4 as main gases.
6 are selectively anisotropically etched. Thereby, as shown in FIG. 5, a through hole 48 having a diameter of 0.3 to 0.5 μm is formed.
【００６７】このスルーホール４８は、上端部から底部
に向かって直線的に口径が小さくなるテーパー状を成
す。テーパーの角度θは、エッチング条件などによって
一概には規定できないが、たとえば、５〜１５度の傾斜
を有する。このようなテーパー状のスルーホールが得ら
れる理由としては、第１に、シリコン酸化膜４０、４
２、４４は、基本的にはほぼ同じエッチング速度を有
し、さらに第１のシリコン酸化膜４２は第４のシリコン
酸化膜４４に比べてエッチング速度がわずかに小さいこ
と、第２に、各シリコン酸化膜の界面が極めて良好に密
着していることにある。このようなテーパ状のスルーホ
ール４８内では、後述するように、アルミニウム膜の良
好な堆積が可能である。The through hole 48 has a tapered shape in which the diameter decreases linearly from the upper end to the bottom. The angle θ of the taper cannot be specified unconditionally depending on etching conditions and the like, but has, for example, an inclination of 5 to 15 degrees. The reason why such a tapered through hole can be obtained is firstly that the silicon oxide films 40, 4
2 and 44 have basically the same etching rate, and the first silicon oxide film 42 has a slightly lower etching rate than the fourth silicon oxide film 44; This is because the interface of the oxide film is extremely well adhered. In such a tapered through hole 48, an excellent deposition of an aluminum film is possible as described later.
【００６８】以下に、本願発明者らが測定した各シリコ
ン酸化膜のドライエッチング速度を記載する。なお、ド
ライエッチングは、パワー；８００Ｗ、気圧；２０Ｐ
ａ、エッチャントガス；ＣＦ4：ＣＨＦ3：Ｈｅ＝１：
２：９の条件で行った。The dry etching rate of each silicon oxide film measured by the present inventors will be described below. Note that dry etching has a power of 800 W, an atmospheric pressure of 20 P
a, etchant gas; CF 4 : CHF 3 : He = 1:
The test was performed under the condition of 2: 9.
【００６９】 第１のシリコン酸化膜４２ ；５２５ｎｍ／分 第４のシリコン酸化膜４４ ；５５０ｎｍ／分 第３のシリコン酸化膜４０ ；５００ｎｍ／分 （脱ガス処理）まず、脱ガス工程を含む熱処理ついて説
明する。ランプチャンバで、１．５×１０-4Ｐａ以下の
ベース圧力、１５０〜３５０℃、好ましくは１５０〜２
５０℃の温度で３０〜６０秒間のランプ加熱（熱処理
Ａ）を施す。次いで、別のチャンバで１×１０-1〜１５
×１０-1Ｐａの圧力でアルゴンガスを導入し、３００〜
５００℃の温度で、３０〜３００秒間の熱処理（脱ガス
工程；熱処理Ｂ）を行うことによって、脱ガス処理を行
う。First silicon oxide film 42; 525 nm / min. Fourth silicon oxide film 44; 550 nm / min. Third silicon oxide film 40; 500 nm / min. (Degassing treatment) First, heat treatment including a degassing process will be described. explain. In the lamp chamber, a base pressure of 1.5 × 10 −4 Pa or less, 150 to 350 ° C., preferably 150 to 2 ° C.
Lamp heating (heat treatment A) is performed at a temperature of 50 ° C. for 30 to 60 seconds. Then, in another chamber, 1 × 10 −1 to 15
Argon gas was introduced at a pressure of × 10 -1 Pa,
Degassing is performed by performing a heat treatment (degassing step; heat treatment B) at a temperature of 500 ° C. for 30 to 300 seconds.
【００７０】この工程においては、まず、熱処理Ａにお
いて、主として、ウエハの裏面および側面を含むウエハ
全体を加熱処理することにより、ウエハに付着している
水分などを除去できる。In this step, first, in the heat treatment A, the entire wafer including the back surface and side surfaces of the wafer is subjected to heat treatment, whereby moisture or the like adhering to the wafer can be removed.
【００７１】さらに、熱処理Ｂにおいて、主として、層
間絶縁膜４６を構成する第１のシリコン酸化膜４２中の
ガス化成分（Ｈ，Ｈ2Ｏ）を除去することができる。そ
の結果、次工程のバリア層およびアルミニウム膜の形成
時に、層間絶縁膜４６からのガス化成分の発生が防止で
きる。Further, in the heat treatment B, gasification components (H, H 2 O) in the first silicon oxide film 42 constituting the interlayer insulating film 46 can be mainly removed. As a result, at the time of forming the barrier layer and the aluminum film in the next step, generation of gasification components from the interlayer insulating film 46 can be prevented.
【００７２】本実施の形態においては、ウェッテング
層、例えばＴｉ膜は数十原子％のガス化成分（Ｏ，Ｈ，
Ｈ2Ｏ，Ｎ）を固溶することから、この膜を形成する前
に、層間絶縁膜４６中のガス化成分を除去することが、
スルーホール４８内でのアルミニウム膜の成膜を良好に
行う上で、極めて有効である。ウェッテング層の下位の
層間絶縁膜４６中のガス化成分を十分に除去しておかな
いと、ウェッテング層の形成時の温度（通常、３００℃
以上）で、層間絶縁膜４６中のガス化成分が放出され、
このガスがウェッテング層中に取り込まれる。さらに、
このガスがアルミニウム膜の成膜時にウェッテング層か
ら離脱してウェッテング層とアルミニウム膜との界面に
出てくるため、アルミニウム膜の密着性や流動性に悪影
響を与える。In the present embodiment, the wetting layer, for example, the Ti film has a gasification component (O, H,
Since H 2 O, N) is dissolved, it is necessary to remove gasification components in the interlayer insulating film 46 before forming this film.
This is extremely effective in favorably forming an aluminum film in the through hole 48. Unless gasification components in the interlayer insulating film 46 below the wetting layer are sufficiently removed, the temperature at which the wetting layer is formed (usually 300 ° C.)
As described above, gasification components in the interlayer insulating film 46 are released,
This gas is taken into the wetting layer. further,
This gas separates from the wetting layer and forms at the interface between the wetting layer and the aluminum film during the formation of the aluminum film, which adversely affects the adhesion and fluidity of the aluminum film.
【００７３】（ウェッテング層の成膜）図１に示すよう
に、スパッタ法により、ウェッテング層５０を構成する
膜として、チタン膜を２０〜７０ｎｍの膜厚で形成す
る。スパッタの温度は、膜厚に応じて、２００〜４５０
℃の範囲で選択される。(Formation of Wetting Layer) As shown in FIG. 1, a titanium film having a thickness of 20 to 70 nm is formed as a film constituting the wetting layer 50 by a sputtering method. The sputtering temperature is 200 to 450 depending on the film thickness.
It is selected in the range of ° C.
【００７４】（アルミニウム膜の成膜前の脱ガス処理お
よびウエハの冷却）図１に示すように、まず、ウエハの
冷却を行う前に、ランプチャンバ内において、１．５×
１０-4Ｐａ以下のベース圧力、１５０〜２５０℃の温度
で３０〜６０秒間の熱処理（熱処理Ｃ）を行い、基板に
付着した水などの物質を除去する。その後、アルミニウ
ム膜を成膜する前に、基板温度を１００℃以下、好まし
くは常温〜５０℃の温度に下げる。この冷却工程は、上
記熱処理Ｃにより上昇した基板温度を下げるために重要
なもので、例えば水冷機能を有するステージ上にウエハ
を載置して該ウエハ温度を所定温度まで下げる。(Degassing Process and Cooling of Wafer Before Forming Aluminum Film) As shown in FIG. 1, first, before cooling the wafer, 1.5 ×
A heat treatment (heat treatment C) is performed at a base pressure of 10 −4 Pa or less and a temperature of 150 to 250 ° C. for 30 to 60 seconds to remove substances such as water attached to the substrate. After that, before forming the aluminum film, the substrate temperature is lowered to 100 ° C. or lower, preferably from room temperature to 50 ° C. This cooling step is important for lowering the substrate temperature raised by the heat treatment C. For example, a wafer is placed on a stage having a water cooling function, and the wafer temperature is lowered to a predetermined temperature.
【００７５】このようにウエハの冷却を行うことによ
り、第１のアルミニウム膜５２を成膜する際に、層間絶
縁膜４６およびウェッテング層５０、さらにウエハ全面
から放出されるガス量を極力少なくすることができる。
その結果、ウェッテング層５０と第１のアルミニウム膜
５２との界面に吸着する、カバレッジ性や密着性に有害
なガスの影響を防ぐことができる。By cooling the wafer in this manner, when forming the first aluminum film 52, the amount of gas released from the interlayer insulating film 46, the wetting layer 50, and the entire surface of the wafer is minimized. Can be.
As a result, it is possible to prevent the gas adsorbed at the interface between the wetting layer 50 and the first aluminum film 52 from being harmful to the coverage and adhesion.
【００７６】（アルミニウム膜の成膜）図１に示すよう
に、まず、２００℃以下、より好ましくは３０〜１００
℃の温度で、０．２〜１．０重量％の銅を含むアルミニ
ウムを膜厚１５０〜３００ｎｍでスパッタによって高速
度で成膜し、第１のアルミニウム膜５２が形成される。
続いて、同一チャンバ内で基板温度４２０〜４６０℃に
加熱して、同様に銅を含むアルミニウムをスパッタによ
り低速度で成膜し、膜厚３００〜６００ｎｍの第２のア
ルミニウム膜５４が形成される。ここで、アルミニウム
膜の成膜において、「高速度」とは、成膜条件や製造さ
れるデバイスの設計事項によって一概に規定できない
が、おおよそ１０ｎｍ／秒以上のスパッタ速度を意味
し、「低速度」とは、おおよそ３ｎｍ／秒以下のスパッ
タ速度を意味する。(Formation of Aluminum Film) As shown in FIG. 1, first, at 200 ° C. or less, more preferably 30 to 100 ° C.
At a temperature of ° C., aluminum containing 0.2 to 1.0% by weight of copper is formed at a high speed by sputtering with a film thickness of 150 to 300 nm to form a first aluminum film 52.
Subsequently, the substrate is heated to a substrate temperature of 420 to 460 ° C. in the same chamber, and aluminum containing copper is similarly formed at a low speed by sputtering to form a second aluminum film 54 having a thickness of 300 to 600 nm. . Here, in the formation of an aluminum film, “high speed” means a sputtering speed of about 10 nm / sec or more, which cannot be unconditionally defined by the film formation conditions or the design items of a device to be manufactured. "Means a sputtering rate of about 3 nm / sec or less.
【００７７】図６に、第１および第２のアルミニウム膜
５２，５４を成膜するためのスパッタ装置の一例を示
す。このスパッタ装置は、チャンバ５５内に、電極をか
ねるターゲット５６およびステージをかねる電極５７を
有する。電極５７上には処理される基板（ウエハ）Ｗが
設置される。チャンバ５５には、第１のガス供給路５８
が接続され、電極５７には、第２のガス供給路５９が接
続されている。ガス供給路５８，５９からは、いずれも
アルゴンガスが供給される。そして、第２のガス供給路
５９から供給されるガスによって、ウエハＷの温度が制
御される。なお、チャンバ５５内のガスを排出するため
の手段は図示しない。FIG. 6 shows an example of a sputtering apparatus for forming the first and second aluminum films 52 and 54. The sputtering apparatus has a target 56 serving as an electrode and an electrode 57 serving as a stage in a chamber 55. A substrate (wafer) W to be processed is provided on the electrode 57. The chamber 55 includes a first gas supply path 58.
, And a second gas supply path 59 is connected to the electrode 57. Argon gas is supplied from each of the gas supply paths 58 and 59. Then, the temperature of the wafer W is controlled by the gas supplied from the second gas supply path 59. The means for discharging the gas in the chamber 55 is not shown.
【００７８】このようなスパッタ装置を用いて基板温度
をコントロールした一例を図７に示す。図７において、
横軸は経過時間を示し、縦軸は基板（ウエハ）温度を示
す。また、図７において、符号ａで示すラインはスパッ
タ装置のステージ５７の温度を３５０℃に設定したとき
の基板温度変化を示し、符号ｂで示すラインは第２のガ
ス供給路５９を通して高温のアルゴンガスをチャンバ内
に供給することによってステージ５７の温度を高めてい
ったときの基板温度の変化を示している。FIG. 7 shows an example in which the substrate temperature is controlled by using such a sputtering apparatus. In FIG.
The horizontal axis indicates elapsed time, and the vertical axis indicates substrate (wafer) temperature. In FIG. 7, a line indicated by a represents a substrate temperature change when the temperature of the stage 57 of the sputtering apparatus is set to 350 ° C., and a line indicated by b represents a high-temperature argon through the second gas supply path 59. This shows a change in the substrate temperature when the temperature of the stage 57 is increased by supplying gas into the chamber.
【００７９】例えば、基板の温度制御は以下のように行
われる。まず、ステージ５７の温度は、予め、第２のア
ルミニウム膜を形成するための温度（３５０〜５００
℃）に設定されている。第１のアルミニウム膜を形成す
る際には、第２のガス供給路５９からのガスの供給はな
く、基板温度はステージ５７による加熱によって、図７
の符号ａで示すように徐々に上昇する。第２のアルミニ
ウム膜を形成する際には、第２のガス供給路５９を介し
て加熱されたガスが供給されることによって図７の符号
ｂで示すように、基板温度は急激に上昇し、所定の温度
で一定になるように制御される。For example, the temperature control of the substrate is performed as follows. First, the temperature of the stage 57 is previously set to a temperature (350 to 500) for forming the second aluminum film.
° C). When the first aluminum film is formed, no gas is supplied from the second gas supply path 59, and the substrate temperature is controlled by heating by the stage 57 as shown in FIG.
Gradually rises as shown by the symbol a. When the second aluminum film is formed, the heated gas is supplied through the second gas supply path 59, so that the substrate temperature rises sharply, as shown by reference numeral b in FIG. It is controlled to be constant at a predetermined temperature.
【００８０】図７に示す例では、ステージ温度が３５０
℃に設定され、そして、基板温度が１２５〜１５０℃に
設定されている間に第１のアルミニウム膜５２が成膜さ
れ、その後すぐに第２のアルミニウム膜５４の成膜が行
われる。In the example shown in FIG.
The first aluminum film 52 is formed while the substrate temperature is set to 125 ° C. and the substrate temperature is set to 125 to 150 ° C., and immediately thereafter, the second aluminum film 54 is formed.
【００８１】アルミニウム膜の成膜においては、成膜速
度および基板温度制御とともに、スパッタ装置に印加さ
れるパワーの制御も重要である。つまり、成膜速度とも
関連するが、第１のアルミニウム膜５２の成膜は高いパ
ワーで行われ、第２のアルミニウム膜５４は低いパワー
で行われ、さらに高いパワーから低いパワーに切り換え
る際にパワーをゼロにしないことが重要である。パワー
をゼロにすると、減圧下においても第１のアルミニウム
膜の表面に酸化膜が形成され、第１のアルミニウム膜に
対する第２のアルミニウム膜の濡れ性が低下し、両者の
密着性が悪くなる。言い換えれば、パワーを常に印加す
ることにより、成膜中のアルミニウム膜の表面に活性な
アルミニウムを供給し続けることができ、酸化膜の形成
を抑制できる。なお、パワーの大きさは、スパッタ装置
や成膜条件などに依存し一概に規定できないが、例えば
図７に示す温度条件の場合、高パワーが５〜１０ｋＷ、
低パワーが３００Ｗ〜１ｋＷに設定されることが望まし
い。In forming an aluminum film, it is important to control the power applied to the sputtering apparatus as well as the film forming speed and the substrate temperature. In other words, although related to the film formation speed, the first aluminum film 52 is formed with a high power, the second aluminum film 54 is formed with a low power, and when the power is switched from a higher power to a lower power, the power is reduced. It is important not to set to zero. When the power is set to zero, an oxide film is formed on the surface of the first aluminum film even under reduced pressure, and the wettability of the second aluminum film to the first aluminum film is reduced, and the adhesion between the two is deteriorated. In other words, by constantly applying power, active aluminum can be continuously supplied to the surface of the aluminum film being formed, and the formation of an oxide film can be suppressed. The magnitude of the power depends on the sputtering apparatus and the film forming conditions, and cannot be specified unconditionally. For example, in the case of the temperature condition shown in FIG.
It is desirable that the low power be set between 300 W and 1 kW.
【００８２】このように、同一チャンバ内で第１のアル
ミニウム膜５２および第２のアルミニウム膜５４を連続
的に成膜することにより、温度およびパワーの制御を厳
密に行うことができ、従来よりも低温でかつ安定したア
ルミニウム膜を効率よく形成することが可能となる。As described above, by continuously forming the first aluminum film 52 and the second aluminum film 54 in the same chamber, the temperature and the power can be strictly controlled, and the temperature and power can be controlled strictly. It is possible to efficiently form a low-temperature and stable aluminum film.
【００８３】前記第１のアルミニウム膜５２の膜厚は、
良好なステップカバレッジで連続層を形成することがで
きること、並びに該アルミニウム膜５２より下層のウェ
ッテング層５０および層間絶縁膜４６からのガス化成分
の放出を抑制できることなどを考慮して、適正な範囲が
選択されるが、例えば１００〜３００ｎｍが望ましい。
また、第２のアルミニウム膜５４は、スルーホール４８
の大きさ並びにそのアスペクト比などによって決定され
るが、例えばアスペクト比が３程度で０．５μｍ以下の
ホールを埋めるためには、３００〜８００ｎｍの膜厚が
必要である。The thickness of the first aluminum film 52 is as follows:
Considering that a continuous layer can be formed with good step coverage, and that the release of gasification components from the wetting layer 50 and the interlayer insulating film 46 below the aluminum film 52 can be suppressed, an appropriate range is set. Although it is selected, for example, 100 to 300 nm is desirable.
In addition, the second aluminum film 54 has a through hole 48.
Is determined by the size and aspect ratio thereof, for example, in order to fill a hole having an aspect ratio of about 3 and 0.5 μm or less, a film thickness of 300 to 800 nm is required.
【００８４】（反射防止膜の成膜）さらに、別のスパッ
タチャンバで、スパッタによりＴｉＮを堆積することに
より、膜厚３０〜８０ｎｍの反射防止膜６２が形成され
る。その後、Ｃｌ2とＢＣｌ3のガスを主体とする異方性
ドライエッチャーで前記ウェッテング層５０、第１のア
ルミニウム膜５２、第２のアルミニウム膜５４および反
射防止膜６２からなる堆積層を選択的にエッチングし
て、第２の金属配線層６４のパターニングを行う。(Formation of Antireflection Film) Further, TiN is deposited by sputtering in another sputtering chamber to form an antireflection film 62 having a thickness of 30 to 80 nm. Thereafter, the deposited layer including the wetting layer 50, the first aluminum film 52, the second aluminum film 54, and the antireflection film 62 is selectively formed by an anisotropic dry etcher mainly composed of Cl 2 and BCl 3 gas. The second metal wiring layer 64 is patterned by etching.
【００８５】このようにして形成された第２の金属配線
層６４では、アスペクト比が０．５〜３で、口径が０．
２〜０．８μｍのスルーホール４８内において、ボイド
を発生させることなく良好なステップカバレッジでアル
ミニウムが埋め込まれることが確認された。The second metal wiring layer 64 thus formed has an aspect ratio of 0.5 to 3 and a diameter of 0.5.
It was confirmed that aluminum was embedded in the through hole 48 of 2 to 0.8 μm with good step coverage without generating voids.
【００８６】｛主な効果の説明｝ （１）第１の実施の形態によれば、プラズマＣＶＤ法に
より、シリコン化合物と過酸化水素とを反応させて、第
１のシリコン酸化膜４２を形成している。すなわち、平
坦性シリコン酸化膜は、プラズマＣＶＤ法により形成さ
れている。プラズマＣＶＤ法で形成された平坦性シリコ
ン酸化膜は、比較的弱い引っ張り又は圧縮の内部応力
（絶対値が１００ＭＰａ）を有すると考えられる。した
がって、減圧ＣＶＤ法で形成した場合に比べ、半導体ウ
ェハの反り、及びアルミ配線上の層間絶縁膜にクラック
が発生するのを低減できる。<< Description of Main Effects >> (1) According to the first embodiment, a first silicon oxide film 42 is formed by reacting a silicon compound with hydrogen peroxide by a plasma CVD method. ing. That is, the flat silicon oxide film is formed by the plasma CVD method. It is considered that the flat silicon oxide film formed by the plasma CVD method has relatively weak internal stress of tensile or compressive (absolute value is 100 MPa). Therefore, it is possible to reduce the warpage of the semiconductor wafer and the occurrence of cracks in the interlayer insulating film on the aluminum wiring, as compared with the case where the low-pressure CVD method is used.
【００８７】（２）減圧ＣＶＤ法で形成された平坦性シ
リコン酸化膜は、比較的大きな引っ張りの内部応力（２
００〜６００ＭＰａ）を有する。このため、層間絶縁膜
にクラックが発生するのを防止するため、平坦性シリコ
ン酸化膜の上に連続して、圧縮の内部応力を有するキャ
ップ層（第４のシリコン酸化膜４４）を形成しなければ
ならない。一方、第１の実施の形態によれば、平坦性シ
リコン酸化膜である第１のシリコン酸化膜４２の内部応
力を比較的小さくすることができる。よって、第１の実
施の形態によれば、平坦性シリコン酸化膜の上に必ずし
もキャップ層（第４のシリコン酸化膜４４）を、減圧下
で連続して形成する必要はない。(2) The flat silicon oxide film formed by the low pressure CVD method has a relatively large internal stress (2).
00 to 600 MPa). Therefore, in order to prevent cracks from occurring in the interlayer insulating film, a cap layer (a fourth silicon oxide film 44) having a compressive internal stress must be formed continuously on the flat silicon oxide film. Must. On the other hand, according to the first embodiment, the internal stress of the first silicon oxide film 42, which is a flat silicon oxide film, can be made relatively small. Therefore, according to the first embodiment, it is not always necessary to continuously form the cap layer (the fourth silicon oxide film 44) on the flat silicon oxide film under reduced pressure.
【００８８】（３）減圧ＣＶＤ法で平坦性シリコン酸化
膜を形成し、その上にプラズマＣＶＤ法でキャップ層
（第４のシリコン酸化膜４４）を形成する場合、二つの
チャンバを有する装置を用いなければならない。なぜな
ら、平坦性シリコン酸化膜とキャップ層（第４のシリコ
ン酸化膜４４）とを、別の装置で形成する場合、平坦性
シリコン酸化膜形成後、半導体ウェハを一度大気中に出
さなければならない。このとき、平坦性シリコン酸化膜
は、成長の最中で重縮合が十分進んでいない。よって、
平坦性シリコン酸化膜は、大気を吸収したり、その表面
のみの反応が進んだりする結果、平坦性シリコン酸化膜
にクラックが発生する可能性がある。この時点でクラッ
クが発生しなくても、キャップ層（第４のシリコン酸化
膜４４）を形成する段階で、キャップ層からのストレス
により、平坦性シリコン酸化膜にクラックが発生する可
能性がある。(3) When a flat silicon oxide film is formed by low-pressure CVD and a cap layer (fourth silicon oxide film 44) is formed thereon by plasma CVD, an apparatus having two chambers is used. There must be. This is because, when the flat silicon oxide film and the cap layer (fourth silicon oxide film 44) are formed by different devices, the semiconductor wafer must be once exposed to the air after the formation of the flat silicon oxide film. At this time, the polycondensation of the flat silicon oxide film is not sufficiently advanced during the growth. Therefore,
The flat silicon oxide film may absorb the atmosphere or cause a reaction only on its surface, and as a result, cracks may occur in the flat silicon oxide film. Even if no crack occurs at this point, cracks may occur in the flat silicon oxide film due to stress from the cap layer at the stage of forming the cap layer (the fourth silicon oxide film 44).
【００８９】したがって、平坦性シリコン酸化膜とキャ
ップ層（第４のシリコン酸化膜４４）とは、二つのチャ
ンバを有する装置で形成する必要がある。二つのチャン
バを有する装置は、一つチャンバを有する装置と比べ、
スループットが悪く、また高価である。Therefore, the flat silicon oxide film and the cap layer (the fourth silicon oxide film 44) need to be formed by an apparatus having two chambers. A device with two chambers, compared to a device with one chamber,
Poor throughput and expensive.
【００９０】プラズマＣＶＤ法により形成された平坦性
シリコン酸化膜は、比較的内部応力が小さく、かつ重縮
合が十分進んでいるので、平坦性シリコン酸化膜形成
後、半導体ウェハを一度大気中に出しても、層間絶縁膜
にクラックが発生しにくい。したがって、第１の実施の
形態によれば、平坦性シリコン酸化膜を形成する装置と
キャップ層を形成する装置とを、別々にすることができ
る。よって、安価な装置を用いることができ、かつスル
ープットも向上する。The flat silicon oxide film formed by the plasma CVD method has a relatively small internal stress and the polycondensation has sufficiently proceeded. Therefore, after forming the flat silicon oxide film, the semiconductor wafer is once exposed to the air. However, cracks hardly occur in the interlayer insulating film. Therefore, according to the first embodiment, an apparatus for forming a flat silicon oxide film and an apparatus for forming a cap layer can be separated. Therefore, an inexpensive apparatus can be used, and the throughput is improved.
【００９１】（４）第１の実施の形態によれば、シリコ
ン化合物と過酸化水素との気相反応によって得られる、
シラノールを含む第１のシリコン酸化膜４２を形成する
ことにより、極めて良好な平坦性を有する層間絶縁膜４
６を形成することができる。よって、配線層の加工など
を含めたプロセスマージンを増加させ、品質および歩留
まりを向上させることができる。(4) According to the first embodiment, it is obtained by a gas phase reaction between a silicon compound and hydrogen peroxide.
By forming the first silicon oxide film 42 containing silanol, the interlayer insulating film 4 having extremely good flatness is formed.
6 can be formed. Therefore, the process margin including the processing of the wiring layer can be increased, and the quality and yield can be improved.
【００９２】特に、層間絶縁膜４６をシリコン基板１１
の主表面と第１の金属配線層３８との間（層間絶縁膜２
０の形成位置）に形成した場合、次のことが言える。層
間絶縁膜４６は、従来のＢＰＳＧ膜のリフロー温度に比
べて、かなり低温で平坦化された膜を得ることができる
ため、パンチスルーや接合リークなどの点で特性を改善
することができ、したがって、素子の微細化および信頼
性の高いコンタクト構造を達成することができ、また製
造プロセス上も有利である。In particular, the interlayer insulating film 46 is formed on the silicon substrate 11
(The interlayer insulating film 2) between the main surface of
When it is formed at the position (0 forming position), the following can be said. Since the interlayer insulating film 46 can obtain a flattened film at a considerably lower temperature than the reflow temperature of the conventional BPSG film, characteristics can be improved in terms of punch-through, junction leakage, and the like. In addition, it is possible to achieve a miniaturized element and a highly reliable contact structure, and it is advantageous in a manufacturing process.
【００９３】（５）第１の実施の形態によれば、アルミ
ニウム膜のスパッタ前に少なくとも脱ガス工程と冷却工
程を含み、さらに好ましくは同一チャンバ内で連続的に
アルミニウム膜を成膜することにより、０．２μｍ程度
までのスルーホール４８をアルミニウムあるいはアルミ
ニウム合金だけで埋め込むことが可能となり、信頼性お
よび歩留まりの点で向上がはかれた。また、コンタクト
部を構成するアルミニウム膜における銅等の偏析や結晶
粒の異常成長もなく、マイグレーション等を含めた信頼
性の点でも良好であることが確認された。(5) According to the first embodiment, at least a degassing step and a cooling step are included before the aluminum film is sputtered. More preferably, the aluminum film is formed continuously in the same chamber. , Through holes 48 of up to about 0.2 μm can be buried with only aluminum or aluminum alloy, thereby improving reliability and yield. Further, it was confirmed that there was no segregation of copper or the like and abnormal growth of crystal grains in the aluminum film constituting the contact portion, and that the reliability including the migration was good.
【００９４】第１の実施の形態において、スルーホール
４８に、第１および第２のアルミニウム膜５２，５４が
良好に埋め込まれた理由としては、以下のことが考えら
れる。The reason why the first and second aluminum films 52 and 54 are satisfactorily buried in the through holes 48 in the first embodiment may be as follows.
【００９５】（ａ）脱ガス工程を行うことにより、層間
絶縁膜４６に含まれる水や窒素をガス化して充分に放出
することにより、その後の第１のアルミニウム膜５２，
５４の成膜において、層間絶縁膜４６やウェッテング層
５０からのガスの発生を防止することで、ウェッテング
層５０と第１のアルミニウム膜５２との密着性を高め、
良好なステップカバレッジの成膜が可能であったこと。(A) By performing a degassing step, water and nitrogen contained in the interlayer insulating film 46 are gasified and sufficiently released, so that the first aluminum film 52,
In the formation of the film 54, by preventing the generation of gas from the interlayer insulating film 46 and the wetting layer 50, the adhesion between the wetting layer 50 and the first aluminum film 52 is increased,
A good step coverage film could be formed.
【００９６】（ｂ）第１のアルミニウム膜５２の成膜に
おいて、基板温度を２００℃以下の比較的低温に設定す
ることにより、層間絶縁膜４６およびウェッテング層５
０に含まれる水分や窒素を放出させないようにして、前
記脱ガス工程の効果に加えて第１のアルミニウム膜５２
の密着性を高めたこと。(B) In forming the first aluminum film 52, the substrate temperature is set at a relatively low temperature of 200 ° C. or less, so that the interlayer insulating film 46 and the wetting layer 5 are formed.
In addition to releasing the moisture and nitrogen contained in the first aluminum film 52 in addition to the effect of the degassing step,
To improve the adhesion.
【００９７】（ｃ）さらに、第１のアルミニウム膜５２
自体が、基板温度が上がった場合に下層からのガスの発
生を抑制する役割を果たすため、次の第２のアルミニウ
ム膜５４の成膜を比較的高い温度で行うことができ、第
２のアルミニウム膜の流動拡散を良好に行うことができ
ること。(C) Further, the first aluminum film 52
Since the substrate itself plays a role of suppressing generation of gas from the lower layer when the substrate temperature rises, the next second aluminum film 54 can be formed at a relatively high temperature. The ability to perform flow diffusion of the membrane well.
【００９８】［他の実施の形態］本発明は上記第１の実
施の形態に限定されず、その一部を以下の手段で置き換
えることができる。[Other Embodiments] The present invention is not limited to the first embodiment described above, and a part thereof can be replaced by the following means.
【００９９】｛１｝第１の実施の形態においては、第４
のシリコン酸化膜４４のプラズマＣＶＤによる成膜時
に、酸素を含む化合物として一酸化二窒素を用いたが、
その代わりにオゾンを用いることもできる。そして、第
４のシリコン酸化膜４４を形成する前に、ウエハをオゾ
ン雰囲気にさらすことが望ましい。{1} In the first embodiment, the fourth
When forming the silicon oxide film 44 by plasma CVD, dinitrogen monoxide was used as a compound containing oxygen.
Instead, ozone can be used. It is desirable that the wafer is exposed to an ozone atmosphere before the fourth silicon oxide film 44 is formed.
【０１００】例えば、図８に示すベルト炉を用い、ヒー
ター８２によって４００〜５００℃に加熱された搬送ベ
ルト８０上にウエハＷを載置して所定の速度で移動させ
る。このとき、第１のガスヘッド８６ａからオゾンを供
給し、２〜８重量％のオゾン雰囲気中を前記ウエハＷを
５分以上の時間をかけて通過させる。次いで、第２およ
び第３のガスヘッド８６ｂ，８６ｃからオゾン、ＴＥＯ
ＳおよびＴＭＰ（Ｐ（ＯＣＨ3）3）をほぼ常圧で供給
し、リンの濃度が３〜６重量％のＰＳＧ膜（第４のシリ
コン酸化膜）４４を、膜厚１００〜６００ｎｍで成膜す
る。なお、図８において符号８４は、カバーを示す。For example, using a belt furnace shown in FIG. 8, a wafer W is placed on a transfer belt 80 heated to 400 to 500 ° C. by a heater 82 and moved at a predetermined speed. At this time, ozone is supplied from the first gas head 86a, and the wafer W is passed through an ozone atmosphere of 2 to 8% by weight over 5 minutes or more. Next, ozone and TEO are supplied from the second and third gas heads 86b and 86c.
S and TMP (P (OCH 3 ) 3 ) are supplied at almost normal pressure, and a PSG film (fourth silicon oxide film) 44 having a phosphorus concentration of 3 to 6% by weight is formed in a thickness of 100 to 600 nm. I do. In FIG. 8, reference numeral 84 denotes a cover.
【０１０１】このように一酸化二窒素の代わりにオゾン
を用いることにより、常圧ＣＶＤによってＴＥＯＳによ
るシリコン酸化膜を形成することができる。また、ベル
ト炉を用いることにより、成膜を連続的に効率よく行う
ことができる。By using ozone instead of nitrous oxide, a silicon oxide film can be formed by TEOS by normal pressure CVD. Further, by using a belt furnace, film formation can be continuously and efficiently performed.
【０１０２】また、オゾン雰囲気中にウエハＷをさらす
ことにより、熱脱離スペクトル（ＴＤＳ）および赤外分
光法（ＦＴＩＲ）によって、第１のシリコン酸化膜４２
は吸湿性や水分が十分少ないこと、反応ガスとして一酸
化二窒素を用いた場合と同様に層間絶縁膜４６の平坦性
が良好であること、および第１のシリコン酸化膜４２に
クラックが発生しないことが確認された。By exposing the wafer W to an ozone atmosphere, the first silicon oxide film 42 is obtained by thermal desorption spectroscopy (TDS) and infrared spectroscopy (FTIR).
Is that the hygroscopicity and water content are sufficiently low, that the flatness of the interlayer insulating film 46 is good as in the case where dinitrogen monoxide is used as the reaction gas, and that the first silicon oxide film 42 does not crack. It was confirmed that.
【０１０３】｛２｝第１の実施の形態では、第３のシリ
コン酸化膜４０として、プラズマＣＶＤによるＴＥＯＳ
を用いたシリコン酸化膜を用いたが、これに代わり他の
シリコン酸化膜を用いてもよい（特に、層間絶縁膜２０
の形成位置にある場合）。例えば、このような第３のシ
リコン酸化膜として、モノシランと一酸化二窒素を用い
た高温減圧熱ＣＶＤ法によって形成した膜でもよい。こ
のシリコン酸化膜は、下地の表面形状に忠実に成膜さ
れ、カバレッジ性がよいだけでなく、緻密であるのでパ
ッシベーション機能が高く、さらにアニール処理におい
て急激に昇温しても第１のシリコン酸化膜４２にクラッ
クが発生しにくい。また、熱ＣＶＤ法を用いるため、プ
ラズマダメージがない利点がある。ここでいう高温と
は、７００〜８５０℃のことである。{2} In the first embodiment, TEOS by plasma CVD is used as the third silicon oxide film 40.
Although a silicon oxide film using GaN is used, another silicon oxide film may be used instead (in particular, the interlayer insulating film 20).
When it is in the formation position). For example, such a third silicon oxide film may be a film formed by a high-temperature reduced-pressure thermal CVD method using monosilane and dinitrogen monoxide. This silicon oxide film is formed with a faithful shape to the surface shape of the underlayer, and has not only good coverage but also a high passivation function due to its denseness. Cracks hardly occur in the film 42. Further, since the thermal CVD method is used, there is an advantage that there is no plasma damage. Here, the high temperature is 700 to 850 ° C.
【０１０４】｛３｝第１の実施の形態では、層間絶縁膜
４６は、３層のシリコン酸化膜から構成されているが、
これに限らず他のシリコン酸化膜を加えてもよい。例え
ば、第３のシリコン酸化膜４０と第１のシリコン酸化膜
４２との間に、プラズマＣＶＤ法により形成された、膜
厚１００〜３００ｎｍのＰＳＧ膜（リンの濃度；１〜６
重量％）を形成してもよい。このＰＳＧ膜を入れること
により、可動イオンのゲッタリング機能がさらに向上す
ることが確認された。また、このＰＳＧ膜を入れること
により、第１のシリコン酸化膜４２に作用する第３のシ
リコン酸化膜４０の内部応力を減少及び第３のシリコン
酸化膜４０に作用する第１のシリコン酸化膜４２の内部
応力を減少させることができる。{3} In the first embodiment, the interlayer insulating film 46 is composed of three silicon oxide films.
The invention is not limited to this, and another silicon oxide film may be added. For example, a 100-300 nm-thick PSG film (phosphorus concentration: 1-6) formed between the third silicon oxide film 40 and the first silicon oxide film 42 by a plasma CVD method.
% By weight). It was confirmed that the introduction of the PSG film further improved the function of gettering mobile ions. Further, by inserting the PSG film, the internal stress of the third silicon oxide film 40 acting on the first silicon oxide film 42 is reduced, and the first silicon oxide film 42 acting on the third silicon oxide film 40 is reduced. Internal stress can be reduced.
【０１０５】また、例えば、第４のシリコン酸化膜４４
の平坦性が不十分な場合、次のようにすることができ
る。第４のシリコン酸化膜４４の上に、厚いシリコン酸
化膜を形成し、これをさらにＣＭＰによって平坦化する
のである。Further, for example, the fourth silicon oxide film 44
If the flatness of is not sufficient, the following can be performed. A thick silicon oxide film is formed on the fourth silicon oxide film 44, and is flattened by CMP.
【図１】本発明の第１の実施の形態に係る半導体装置の
断面構造図である。FIG. 1 is a sectional structural view of a semiconductor device according to a first embodiment of the present invention.
【図２】本発明の第１の実施の形態に係る半導体装置の
製造方法の第１工程を示す断面構造図である。FIG. 2 is a sectional structural view showing a first step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図３】本発明の第１の実施の形態に係る半導体装置の
製造方法の第２工程を示す断面構造図である。FIG. 3 is a sectional structural view showing a second step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図４】本発明の第１の実施の形態に係る半導体装置の
製造方法の第３工程を示す断面構造図である。FIG. 4 is a sectional structural view showing a third step of the method for manufacturing a semiconductor device according to the first embodiment of the present invention.
【図５】本発明の第１の実施の形態に係る半導体装置の
製造方法の第４工程を示す断面構造図である。FIG. 5 is a sectional structural view showing a fourth step of the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
【図６】本発明に係る実施の形態に用いられるスパッタ
装置の一例を模式的に示す図である。FIG. 6 is a diagram schematically illustrating an example of a sputtering apparatus used in an embodiment according to the present invention.
【図７】図６に示すスパッタ装置を用いて基板温度を制
御したときの、時間と基板温度との関係を示す図であ
る。FIG. 7 is a diagram showing the relationship between time and substrate temperature when the substrate temperature is controlled using the sputtering apparatus shown in FIG.
【図８】本発明に係る実施の形態に用いられるベルト炉
を模式的に示す図である。FIG. 8 is a diagram schematically showing a belt furnace used in the embodiment according to the present invention.
１１ シリコン基板 １２ フィールド絶縁膜 １３ ゲート酸化膜 １４ ゲート電極 １５ 低濃度不純物層 １６ 高濃度不純物層 １７ 側壁スペーサ １８ シリコン酸化膜 １９ チタンシリサイド層 ２０ 層間絶縁膜 ３８ 第１の金属配線層 ４０ 第３のシリコン酸化膜 ４２ 第１のシリコン酸化膜 ４４ 第４のシリコン酸化膜 ４６ 層間絶縁膜 ４８ スルーホール ５０ ウェッテング層 ５２ 第１のアルミニウム膜 ５４ 第２のアルミニウム膜 ６２ 反射防止膜 ６４ 第２の金属配線層 Reference Signs List 11 silicon substrate 12 field insulating film 13 gate oxide film 14 gate electrode 15 low concentration impurity layer 16 high concentration impurity layer 17 sidewall spacer 18 silicon oxide film 19 titanium silicide layer 20 interlayer insulating film 38 first metal wiring layer 40 third Silicon oxide film 42 First silicon oxide film 44 Fourth silicon oxide film 46 Interlayer insulating film 48 Through hole 50 Wetting layer 52 First aluminum film 54 Second aluminum film 62 Antireflection film 64 Second metal wiring layer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH08 HH18 HH33 KK08 KK27 KK28 KK29 NN32 PP15 PP18 QQ00 QQ09 QQ13 QQ16 QQ19 QQ37 QQ70 QQ74 QQ82 QQ84 QQ85 QQ88 QQ98 RR04 RR14 SS01 SS02 SS03 SS04 SS11 SS13 SS15 TT02 WW00 WW03 XX01 XX02 XX17 XX19 5F045 AA08 AB32 AC01 AC09 AC11 AC15 AD04 AD05 AE19 AE21 AE23 AF03 BB01 BB13 DC53 DC65 DQ12 GB12 HA22 5F058 BA09 BD02 BD04 BF07 BF23 BF25 BF29 BJ02 ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference) 5F033 HH08 HH18 HH33 KK08 KK27 KK28 KK29 NN32 PP15 PP18 QQ00 QQ09 QQ13 QQ16 QQ19 QQ37 QQ70 QQ74 QQ82 QQ84 QQ85 QQ88 QQ98 RR04 RR14 SS01 SS02 SS03 SS04 SS01 SS02 SS03 SS04 SS01 SS02 SS01 XX17 XX19 5F045 AA08 AB32 AC01 AC09 AC11 AC15 AD04 AD05 AE19 AE21 AE23 AF03 BB01 BB13 DC53 DC65 DQ12 GB12 HA22 5F058 BA09 BD02 BD04 BF07 BF23 BF25 BF29 BJ02
Claims (19)
面上に位置する第１のシリコン酸化膜を含む層間絶縁膜
と、を備えた半導体装置の製造方法であって、 シリコン化合物と過酸化水素とをプラズマＣＶＤ法によ
って反応させて、前記第１のシリコン酸化膜を形成する
工程を含む、半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising: a semiconductor substrate having a main surface; and an interlayer insulating film including a first silicon oxide film located on the main surface, the method comprising: A method for manufacturing a semiconductor device, comprising: forming a first silicon oxide film by reacting hydrogen with a plasma CVD method.
て形成する工程を含む、半導体装置の製造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein the interlayer insulating film includes a second silicon oxide film, and includes a step of forming the second silicon oxide film by a plasma CVD method.
置する第３のシリコン酸化膜を含み、 前記第１のシリコン酸化膜の形成工程の前に、 シリコン化合物と、酸素及び酸素を含む化合物の少なく
とも一種と、をＣＶＤ法によって反応させてベース層と
なる前記第３のシリコン酸化膜を形成する工程を含む、
半導体装置の製造方法。3. The method according to claim 1, wherein the interlayer insulating film includes a third silicon oxide film located below the first silicon oxide film. Forming a third silicon oxide film serving as a base layer by reacting a silicon compound with at least one of oxygen and a compound containing oxygen by a CVD method.
A method for manufacturing a semiconductor device.
置するキャップ層を構成する第４のシリコン酸化膜を含
み、 前記第１のシリコン酸化膜の形成工程の後に、 シリコン化合物と、酸素および酸素を含む化合物の少な
くとも１種と、をＣＶＤ法によって反応させて多孔性の
前記第４のシリコン酸化膜を形成する工程を含む、半導
体装置の製造方法。4. The first interlayer insulating film according to claim 1, wherein the interlayer insulating film includes a fourth silicon oxide film forming a cap layer located on the first silicon oxide film. A semiconductor comprising, after the step of forming a silicon oxide film, a step of reacting a silicon compound with at least one of oxygen and a compound containing oxygen by a CVD method to form the porous fourth silicon oxide film; Device manufacturing method.
法によって形成する、半導体装置の製造方法。5. The method according to claim 3, wherein the third and fourth silicon oxide films are formed by plasma CVD.
A method for manufacturing a semiconductor device formed by a method.
配線の一部となるバリア層を形成する工程と、 前記バリア層の表面に配線の一部となる導電膜を形成す
る工程と、 を含む、半導体装置の製造方法。6. The method according to claim 1, wherein after the step of forming the interlayer insulating film, a step of forming a through hole in the interlayer insulating film; On the surface of the membrane,
A method of manufacturing a semiconductor device, comprising: a step of forming a barrier layer to be a part of a wiring; and a step of forming a conductive film to be a part of a wiring on a surface of the barrier layer.
々に口径が小さくなるテーパ状である、半導体装置の製
造方法。7. The method of manufacturing a semiconductor device according to claim 6, wherein the through hole has a tapered shape whose diameter gradually decreases from an upper end to a bottom.
るいはアルミニウムを主成分とする合金からなる第１の
アルミニウム膜を形成し、その後、３００℃以上の温度
で、アルミニウムあるいはアルミニウムを主成分とする
合金からなる第２のアルミニウム膜を形成する、半導体
装置の製造方法。8. The conductive film according to claim 6, wherein the conductive film forms a first aluminum film made of aluminum or an alloy containing aluminum as a main component at a temperature of 200 ° C. or less, and then forms a first aluminum film of 300 ° C. or more. A method for manufacturing a semiconductor device, wherein a second aluminum film made of aluminum or an alloy containing aluminum as a main component is formed at a temperature.
８において、 前記第１のシリコン酸化膜の形成工程で用いられる前記
シリコン化合物は、モノシラン、ジシラン、ＳｉＨ2Ｃ
ｌ2、ＳｉＦ4などの無機シラン化合物、およびＣＨ3Ｓ
ｉＨ3、ジメチルシラン、トリプロピルシラン、テトラ
エトキシシランなどの有機シラン化合物から選択される
少なくとも１種である、半導体装置の製造方法。9. The silicon compound according to claim 1, wherein the silicon compound used in the step of forming the first silicon oxide film is monosilane, disilane, or SiH 2 C.
l 2 , an inorganic silane compound such as SiF 4 , and CH 3 S
A method for manufacturing a semiconductor device, which is at least one selected from organic silane compounds such as iH 3 , dimethylsilane, tripropylsilane, and tetraethoxysilane.
いて、 前記第４のシリコン酸化膜の形成工程で用いられる前記
酸素を含む化合物は一酸化二窒素である、半導体装置の
製造方法。10. The semiconductor device according to claim 4, wherein the compound containing oxygen used in the step of forming the fourth silicon oxide film is nitrous oxide. Method.
０において、 前記第４のシリコン酸化膜の形成工程の前に、前記第１
のシリコン酸化膜をオゾン雰囲気にさらす、半導体装置
の製造方法。11. The method of claim 4, 5, 6, 7, 8, 9 or 1.
0, before the step of forming the fourth silicon oxide film,
Exposing the silicon oxide film to an ozone atmosphere.
８、９、１０又は１１において、 前記第１のシリコン酸化膜の形成工程におけるプラズマ
ＣＶＤに用いられる高周波は、一つの周波数又は二つ以
上の周波数を重ね合わせたものである、半導体装置の製
造方法。12. The method of claim 1, 2, 3, 4, 5, 6, 7,
8, 9, 10 or 11, wherein the high frequency used for plasma CVD in the step of forming the first silicon oxide film is a single frequency or a combination of two or more frequencies. .
８、９、１０、１１又は１２において、 前記第１のシリコン酸化膜の堆積開始時は、第１の周波
数の高周波でプラズマＣＶＤを行い、途中で第２の周波
数の高周波でプラズマＣＶＤを行なう、半導体装置の製
造方法。13. The method of claim 1, 2, 3, 4, 5, 6, 7,
In 8, 9, 10, 11 or 12, at the start of the deposition of the first silicon oxide film, plasma CVD is performed at a high frequency of a first frequency, and plasma CVD is performed at a high frequency of a second frequency on the way. A method for manufacturing a semiconductor device.
表面上に位置する第１のシリコン酸化膜を含む層間絶縁
膜と、を備えた半導体装置であって、 前記第１のシリコン酸化膜は、主にシリコン化合物と過
酸化水素との重縮合反応によって形成され、かつ絶対値
が１００ＭＰａ以下の引っ張り又は圧縮の内部応力を有
する、半導体装置。14. A semiconductor device comprising: a semiconductor substrate having a main surface; and an interlayer insulating film including a first silicon oxide film located on the main surface, wherein the first silicon oxide film is A semiconductor device mainly formed by a polycondensation reaction between a silicon compound and hydrogen peroxide and having a tensile or compressive internal stress having an absolute value of 100 MPa or less.
置し、ベース層を構成する第３のシリコン酸化膜を含
む、半導体装置。15. The semiconductor device according to claim 14, wherein said interlayer insulating film is located under said first silicon oxide film and includes a third silicon oxide film forming a base layer.
置し、キャップ層を構成する第４のシリコン酸化膜を含
む、半導体装置。16. The semiconductor device according to claim 14, wherein the interlayer insulating film is located on the first silicon oxide film and includes a fourth silicon oxide film forming a cap layer.
成され、配線の一部となるバリア層と、 前記バリア層の表面に形成され、配線の一部となる導電
膜と、 を含む、半導体装置。17. The barrier layer according to claim 14, 15 or 16, wherein the interlayer insulating film has a through hole, and is formed on a surface of the through hole and a surface of the interlayer insulating film and becomes a part of a wiring. And a conductive film formed on a surface of the barrier layer and forming a part of a wiring.
々に口径が小さくなるテーパ状である、半導体装置。18. The semiconductor device according to claim 17, wherein the through hole has a tapered shape whose diameter gradually decreases from an upper end to a bottom.
とする、半導体装置。19. The semiconductor device according to claim 17, wherein the conductive film contains aluminum or aluminum as a main component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36519298A JP3562357B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36519298A JP3562357B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000188290A true JP2000188290A (en) | 2000-07-04 |
| JP3562357B2 JP3562357B2 (en) | 2004-09-08 |
Family
ID=18483663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36519298A Expired - Fee Related JP3562357B2 (en) | 1998-12-22 | 1998-12-22 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3562357B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1100121A2 (en) * | 1999-11-12 | 2001-05-16 | Lsi Logic Corporation | Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant |
| JP2002198364A (en) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| JP2007134712A (en) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | Semiconductor device and manufacturing method of the same |
-
1998
- 1998-12-22 JP JP36519298A patent/JP3562357B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1100121A2 (en) * | 1999-11-12 | 2001-05-16 | Lsi Logic Corporation | Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant |
| EP1100121A3 (en) * | 1999-11-12 | 2004-04-14 | Lsi Logic Corporation | Process for forming low K silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant |
| JP2002198364A (en) * | 2000-12-25 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | Manufacturing method of semiconductor device |
| JP4610080B2 (en) * | 2000-12-25 | 2011-01-12 | 株式会社半導体エネルギー研究所 | Method for manufacturing semiconductor device |
| JP2007134712A (en) * | 2005-11-07 | 2007-05-31 | Samsung Electronics Co Ltd | Semiconductor device and manufacturing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3562357B2 (en) | 2004-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3456391B2 (en) | Method for manufacturing semiconductor device | |
| JP2000164716A (en) | Semiconductor device and manufacture thereof | |
| US6614119B1 (en) | Semiconductor device and method of fabricating the same | |
| US7858519B2 (en) | Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer | |
| US6144097A (en) | Semiconductor device and method of fabricating the same | |
| KR100489456B1 (en) | Semiconductor device and its manufacturing method | |
| JPH09148268A (en) | Method for manufacturing semiconductor device | |
| TWI228958B (en) | Method for capping over a copper layer | |
| JP3533968B2 (en) | Method for manufacturing semiconductor device | |
| JP2000150652A (en) | Semiconductor device and its manufacture | |
| JP2000188332A (en) | Semiconductor device and its manufacture | |
| JPH06349950A (en) | Semiconductor device and manufacture thereof | |
| US6812123B2 (en) | Semiconductor devices and methods for manufacturing the same | |
| JPH08255791A (en) | Formation of interlayer insulating film of semiconductor device | |
| JP5217272B2 (en) | Wiring forming method and semiconductor device manufacturing method | |
| JP3562357B2 (en) | Method for manufacturing semiconductor device | |
| US7074698B2 (en) | Method of fabricating semiconductor device using plasma-enhanced CVD | |
| JP3922355B2 (en) | Manufacturing method of semiconductor device | |
| JP3456392B2 (en) | Method for manufacturing semiconductor device | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4273268B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101005740B1 (en) | Method of forming copper wiring in semiconductor device | |
| JP2001274241A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |