JP2000184371A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2000184371A JP2000184371A JP10361138A JP36113898A JP2000184371A JP 2000184371 A JP2000184371 A JP 2000184371A JP 10361138 A JP10361138 A JP 10361138A JP 36113898 A JP36113898 A JP 36113898A JP 2000184371 A JP2000184371 A JP 2000184371A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- video signal
- circuit
- video
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Studio Circuits (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】
【課題】 映像信号の動きを検出する画像センサーと、
映像信号の所定の範囲を抜き取って出力する手段を有す
る映像信号処理回路の構成を、簡素化すること。 【解決手段】 画面上の水平位置および垂直位置が記憶
されたメモリ手段と、前記メモリ手段に記憶された画面
上の水平位置および垂直位置を基点として設定される第
１の領域内の映像信号の時間的変化を検出する検出手段
と、前記メモリ手段に記憶された画面上の水平位置およ
び垂直位置を基点として設定される第２の領域内の映像
信号を抜き取って出力する出力手段と、を具備した。
映像信号の所定の範囲を抜き取って出力する手段を有す
る映像信号処理回路の構成を、簡素化すること。 【解決手段】 画面上の水平位置および垂直位置が記憶
されたメモリ手段と、前記メモリ手段に記憶された画面
上の水平位置および垂直位置を基点として設定される第
１の領域内の映像信号の時間的変化を検出する検出手段
と、前記メモリ手段に記憶された画面上の水平位置およ
び垂直位置を基点として設定される第２の領域内の映像
信号を抜き取って出力する出力手段と、を具備した。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の監視用カメ
ラからの映像信号を処理し、時分割多重記録や画面分割
表示を行うマルチプレクサ等の映像信号処理装置に関す
る。
ラからの映像信号を処理し、時分割多重記録や画面分割
表示を行うマルチプレクサ等の映像信号処理装置に関す
る。
【０００２】
【従来の技術】マルチプレクサは、複数の映像信号を所
定期間毎に切り換えて、ビデオテープレコーダにフルサ
イズで時分割出力する時分割回路と、複数の映像信号を
所定期間毎に切り換えて圧縮し、画面分割して一度にモ
ニタに出力する画面分割回路を有している。
定期間毎に切り換えて、ビデオテープレコーダにフルサ
イズで時分割出力する時分割回路と、複数の映像信号を
所定期間毎に切り換えて圧縮し、画面分割して一度にモ
ニタに出力する画面分割回路を有している。
【０００３】そして、時分割回路には、画面上に設けら
れた所定の領域内の映像信号の時間的変化を検出するこ
とにより、被写体の動きの有無を検出する画像センサー
が設けられ、画面分割回路には、画面上に設けられた所
定の領域内の映像信号を抜取り拡大して表示するズーム
機能が設けられていた。
れた所定の領域内の映像信号の時間的変化を検出するこ
とにより、被写体の動きの有無を検出する画像センサー
が設けられ、画面分割回路には、画面上に設けられた所
定の領域内の映像信号を抜取り拡大して表示するズーム
機能が設けられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
マルチプレクサでは、画像センサーで使用する画面上の
領域を設定する回路と、ズーム機能にて拡大表示する画
面上の領域を設定する回路を、それぞれ別々に設けてい
たため、回路規模が大きくなり、よって安価に提供する
ことができなかった。
マルチプレクサでは、画像センサーで使用する画面上の
領域を設定する回路と、ズーム機能にて拡大表示する画
面上の領域を設定する回路を、それぞれ別々に設けてい
たため、回路規模が大きくなり、よって安価に提供する
ことができなかった。
【０００５】本発明は、映像信号の動きを検出する画像
センサーと、映像信号の所定の範囲を抜き取って出力す
る手段を有する映像信号処理回路の構成を、簡素化する
ことを目的とする。
センサーと、映像信号の所定の範囲を抜き取って出力す
る手段を有する映像信号処理回路の構成を、簡素化する
ことを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決するために、映像信号処理装置として、画面上の水平
位置および垂直位置が記憶されたメモリ手段と、前記メ
モリ手段に記憶された画面上の水平位置および垂直位置
を基点として設定される第１の領域内の映像信号の時間
的変化を検出する検出手段と、前記メモリ手段に記憶さ
れた画面上の水平位置および垂直位置を基点として設定
される第２の領域内の映像信号を抜き取って出力する出
力手段と、を具備した。
決するために、映像信号処理装置として、画面上の水平
位置および垂直位置が記憶されたメモリ手段と、前記メ
モリ手段に記憶された画面上の水平位置および垂直位置
を基点として設定される第１の領域内の映像信号の時間
的変化を検出する検出手段と、前記メモリ手段に記憶さ
れた画面上の水平位置および垂直位置を基点として設定
される第２の領域内の映像信号を抜き取って出力する出
力手段と、を具備した。
【０００７】さらに、複数の映像信号を所定期間毎に切
り換えて順次第１のメモリに記憶することにより、所定
期間毎に切り換えて時分割出力する時分割回路と、複数
の映像信号を所定期間毎に切り換え圧縮して順次第２の
メモリに記憶することにより、画面分割して出力する画
面分割回路と、を具備し、前記時分割回路動作時には前
記検出手段が前記メモリ手段を使用し、前記画面分割回
路動作時には前記出力手段が前記メモり手段を使用する
ようにした。
り換えて順次第１のメモリに記憶することにより、所定
期間毎に切り換えて時分割出力する時分割回路と、複数
の映像信号を所定期間毎に切り換え圧縮して順次第２の
メモリに記憶することにより、画面分割して出力する画
面分割回路と、を具備し、前記時分割回路動作時には前
記検出手段が前記メモリ手段を使用し、前記画面分割回
路動作時には前記出力手段が前記メモり手段を使用する
ようにした。
【０００８】
【発明の実施の形態】以下図面に従い、本発明の実施の
形態について説明する。図１は本発明の実施例である映
像信号処理装置を示した機能ブロック図であり、時分割
回路１および画面分割回路２を含んでいる。時分割回路
１は、入力映像信号の輝度信号および色信号を時間圧縮
して多重し、ビデオテープレコーダに出力する出力端子
３を含む。また、画面分割回路２は、複数の入力映像信
号をフィールド毎にメモりに記憶し、画面を分割してモ
ニタに出力する出力端子を含む。
形態について説明する。図１は本発明の実施例である映
像信号処理装置を示した機能ブロック図であり、時分割
回路１および画面分割回路２を含んでいる。時分割回路
１は、入力映像信号の輝度信号および色信号を時間圧縮
して多重し、ビデオテープレコーダに出力する出力端子
３を含む。また、画面分割回路２は、複数の入力映像信
号をフィールド毎にメモりに記憶し、画面を分割してモ
ニタに出力する出力端子を含む。
【０００９】入力端子５ａ、５ｂ、５ｃ、５ｄから入力
された複数の映像信号、つまりカメラ６ａ、６ｂ、６
ｃ、６ｄからの映像信号は、セレクタ７に入力される。
セレクタ７はマイクロコンピュータで構成された制御回
路８からの切換信号に応じて制御され、所定間隔毎に
（例えば１秒毎に）、入力された複数の映像信号の一つ
を選択的に出力する。そして、選択された映像信号は、
ＡＤ変換器９によってデジタル変換される。
された複数の映像信号、つまりカメラ６ａ、６ｂ、６
ｃ、６ｄからの映像信号は、セレクタ７に入力される。
セレクタ７はマイクロコンピュータで構成された制御回
路８からの切換信号に応じて制御され、所定間隔毎に
（例えば１秒毎に）、入力された複数の映像信号の一つ
を選択的に出力する。そして、選択された映像信号は、
ＡＤ変換器９によってデジタル変換される。
【００１０】時分割回路１では、ＡＤ変換器９によって
デジタル変換された映像信号を、フルサイズで第１ビデ
オＲＡＭ１０に書き込み、ＤＡ変換器１１によってアナ
ログ変換し出力端子３より出力される。なお、セレクタ
７に入力される複数の映像信号は、互いに非同期である
が、第１ビデオＲＡＭ１０により同期のずれが吸収され
る。
デジタル変換された映像信号を、フルサイズで第１ビデ
オＲＡＭ１０に書き込み、ＤＡ変換器１１によってアナ
ログ変換し出力端子３より出力される。なお、セレクタ
７に入力される複数の映像信号は、互いに非同期である
が、第１ビデオＲＡＭ１０により同期のずれが吸収され
る。
【００１１】また、画面分割回路２では、ＡＤ変換器９
によってデジタル変換された映像信号を、フィルタ回路
１２にて間引き処理により縦２分の１、横２分の１であ
る４分の１のサイズに縮小ズームする。そして、図２に
示すように、４つの映像信号が１つの画面を構成するよ
うに第２ビデオＲＡＭ１３に書き込み、ＤＡ変換器１４
によってアナログ変換し出力端子４より出力される。
によってデジタル変換された映像信号を、フィルタ回路
１２にて間引き処理により縦２分の１、横２分の１であ
る４分の１のサイズに縮小ズームする。そして、図２に
示すように、４つの映像信号が１つの画面を構成するよ
うに第２ビデオＲＡＭ１３に書き込み、ＤＡ変換器１４
によってアナログ変換し出力端子４より出力される。
【００１２】一方、１５は時分割回路１に設けられた画
像センサーであり、ＡＤ変換器９によってデジタル変換
された映像信号のある部分を数フィールド分にわたって
演算し、差分をとることにより被写体の動きを検出し、
検出結果に応じて出力端子１６より警告信号を出力する
ものである。図３に示すように、画像センサー１５が動
きを検出する検出領域３０は画面上に設けられ、その位
置は検出領域開始位置Ａの水平位置をメモリ１７に、垂
直位置をメモリ１８に設定することによって任意の位置
に設定される。
像センサーであり、ＡＤ変換器９によってデジタル変換
された映像信号のある部分を数フィールド分にわたって
演算し、差分をとることにより被写体の動きを検出し、
検出結果に応じて出力端子１６より警告信号を出力する
ものである。図３に示すように、画像センサー１５が動
きを検出する検出領域３０は画面上に設けられ、その位
置は検出領域開始位置Ａの水平位置をメモリ１７に、垂
直位置をメモリ１８に設定することによって任意の位置
に設定される。
【００１３】先ず制御回路８は、セレクタ７の選択状
況、ずなわちＡＤ変換器９から出力されている映像信号
が検出領域３０が設けられたものであることを画像セン
サー１５知らせる。ＡＤ変換器９から出力されている映
像信号が検出領域３０が設けられたものであるときにの
み、画像センサー１５は動作する。そして、セレクタ７
から出力される映像信号から同期分離回路１９にて水平
同期信号および垂直同期信号を分離し、映像信号の画面
上の位置を示す水平カウンタ２０と垂直カウンタ２１を
動作させ、比較回路２２は各カウンタの値がメモリ１
７、１８の値とそれぞれの一致するのを検出し、一致し
たタイミングでパルスを画像センサー１５に出力する。
画像センサー１５では、そのパルスを拠点として、所定
範囲、例えば水平５ドット垂直２ラインの範囲で動き検
出を行う。
況、ずなわちＡＤ変換器９から出力されている映像信号
が検出領域３０が設けられたものであることを画像セン
サー１５知らせる。ＡＤ変換器９から出力されている映
像信号が検出領域３０が設けられたものであるときにの
み、画像センサー１５は動作する。そして、セレクタ７
から出力される映像信号から同期分離回路１９にて水平
同期信号および垂直同期信号を分離し、映像信号の画面
上の位置を示す水平カウンタ２０と垂直カウンタ２１を
動作させ、比較回路２２は各カウンタの値がメモリ１
７、１８の値とそれぞれの一致するのを検出し、一致し
たタイミングでパルスを画像センサー１５に出力する。
画像センサー１５では、そのパルスを拠点として、所定
範囲、例えば水平５ドット垂直２ラインの範囲で動き検
出を行う。
【００１４】画像センサー１５は、比較回路２２からの
パルスを基にＡＤ変換器９の出力より前記所定範囲の映
像信号を通過させるゲート１５ａを有し、ゲート１５ａ
を通過した映像信号は、同期分離回路１９からの垂直同
期信号を入力し、数フィールド毎に切り替わるスイッチ
１５ｂを通り、積分回路１５ｃ、１５ｄに入力させる。
積分回路１５ｃ、１５ｄでは、それぞれ前記数フィール
ド分にわたって映像信号を積算し、比較回路１５ｅにて
２つの積算結果を比較し、その差が所定値よりも大きけ
れば動きがあると検出し、出力端子１６より警告信号を
出力する。
パルスを基にＡＤ変換器９の出力より前記所定範囲の映
像信号を通過させるゲート１５ａを有し、ゲート１５ａ
を通過した映像信号は、同期分離回路１９からの垂直同
期信号を入力し、数フィールド毎に切り替わるスイッチ
１５ｂを通り、積分回路１５ｃ、１５ｄに入力させる。
積分回路１５ｃ、１５ｄでは、それぞれ前記数フィール
ド分にわたって映像信号を積算し、比較回路１５ｅにて
２つの積算結果を比較し、その差が所定値よりも大きけ
れば動きがあると検出し、出力端子１６より警告信号を
出力する。
【００１５】また、画面分割回路２には、画像センサー
の機能はないが、各画面を分割して出力する際に、画面
上に設けられた所定の領域内の映像信号を抜取り拡大し
て表示するズーム機能が設けられている。通常はフィル
タ回路１２にて間引き処理により縦２分の１、横２分の
１である４分の１のサイズに縮小ズームされるが、図４
に示すように４つの映像信号の内の１つ（図４ではカメ
ラ６ａからの映像信号）に縦２分の１、横２分のズーム
表示領域５０が設けられ、該領域内の映像信号をフィル
タ回路１２にて間引き処理を行うことなく第２ビデオＲ
ＡＭ１３に書き込むことにより拡大ズーム表示が行われ
る。ズーム表示領域５０の位置は、ズーム表示領域開始
位置Ｂの水平位置をメモリ１７に、垂直位置をメモリ１
８に設定することによって任意の位置に設定される。
の機能はないが、各画面を分割して出力する際に、画面
上に設けられた所定の領域内の映像信号を抜取り拡大し
て表示するズーム機能が設けられている。通常はフィル
タ回路１２にて間引き処理により縦２分の１、横２分の
１である４分の１のサイズに縮小ズームされるが、図４
に示すように４つの映像信号の内の１つ（図４ではカメ
ラ６ａからの映像信号）に縦２分の１、横２分のズーム
表示領域５０が設けられ、該領域内の映像信号をフィル
タ回路１２にて間引き処理を行うことなく第２ビデオＲ
ＡＭ１３に書き込むことにより拡大ズーム表示が行われ
る。ズーム表示領域５０の位置は、ズーム表示領域開始
位置Ｂの水平位置をメモリ１７に、垂直位置をメモリ１
８に設定することによって任意の位置に設定される。
【００１６】具体的に説明すると、先ず制御回路８は、
セレクタ７の選択状況、ずなわちＡＤ変換器９から出力
されている映像信号がズーム表示領域５０が設けられた
ものであることをフィルタ１２及び書込制御回路２３に
知らせる。ＡＤ変換器９から出力されている映像信号が
ズーム表示領域５０が設けられたものであるときは、フ
ィルタ１２は間引き処理を行わない。そして、制御回路
８は入力端子５ａ、５ｂ、５ｃ、５ｄの内、いづれか１
つにズーム表示領域５０を設けるために、セレクタ７か
らその映像信号が出力される時にのみ該映像信号から同
期分離回路１９にて水平同期信号および垂直同期信号を
分離し、映像信号の画面上の位置を示す水平カウンタ２
０と垂直カウンタ２１を動作させ、比較回路２２は各カ
ウンタの値がメモリ１７、１８の値とそれぞれの一致す
るのを検出し、一致したタイミングでパルスを書込制御
回路２３に出力する。書込制御回路２３は、第２ビデオ
ＲＡＭ１３がそのパルスを拠点として特定されるズーム
表示領域５０内の映像信号を書き込む様制御する。よっ
て、ズーム表示領域５０が設定された映像信号は、縦横
２倍に拡大ズームされて表示される。
セレクタ７の選択状況、ずなわちＡＤ変換器９から出力
されている映像信号がズーム表示領域５０が設けられた
ものであることをフィルタ１２及び書込制御回路２３に
知らせる。ＡＤ変換器９から出力されている映像信号が
ズーム表示領域５０が設けられたものであるときは、フ
ィルタ１２は間引き処理を行わない。そして、制御回路
８は入力端子５ａ、５ｂ、５ｃ、５ｄの内、いづれか１
つにズーム表示領域５０を設けるために、セレクタ７か
らその映像信号が出力される時にのみ該映像信号から同
期分離回路１９にて水平同期信号および垂直同期信号を
分離し、映像信号の画面上の位置を示す水平カウンタ２
０と垂直カウンタ２１を動作させ、比較回路２２は各カ
ウンタの値がメモリ１７、１８の値とそれぞれの一致す
るのを検出し、一致したタイミングでパルスを書込制御
回路２３に出力する。書込制御回路２３は、第２ビデオ
ＲＡＭ１３がそのパルスを拠点として特定されるズーム
表示領域５０内の映像信号を書き込む様制御する。よっ
て、ズーム表示領域５０が設定された映像信号は、縦横
２倍に拡大ズームされて表示される。
【００１７】なお、本実施例では、フィルタ１２の間引
き処理を禁止することによりズーム倍率を縦横２倍とし
たが、フィルタ１２の間引き処理及び補間処理の設定に
より、任意のズーム倍率が設定できるということは言う
までもない。
き処理を禁止することによりズーム倍率を縦横２倍とし
たが、フィルタ１２の間引き処理及び補間処理の設定に
より、任意のズーム倍率が設定できるということは言う
までもない。
【００１８】
【発明の効果】本発明によれば、映像信号の動きを検出
する画像センサーと、映像信号の所定の範囲を抜き取っ
て出力する手段とで、水平および垂直位置を記憶したメ
モリを共用することにより、映像信号処理回路の構成を
簡素化することができるので、低コストで映像信号処理
回路を提供することができ、その効果は大である。
する画像センサーと、映像信号の所定の範囲を抜き取っ
て出力する手段とで、水平および垂直位置を記憶したメ
モリを共用することにより、映像信号処理回路の構成を
簡素化することができるので、低コストで映像信号処理
回路を提供することができ、その効果は大である。
【図１】本発明の実施例を示した機能ブロック図であ
る。
る。
【図２】図１に示した本発明の実施例の動作を説明する
説明図である。
説明図である。
【図３】図１に示した本発明の実施例の動作を説明する
説明図である。
説明図である。
【図４】図１に示した本発明の実施例の動作を説明する
説明図である。
説明図である。
１ 時分割回路 ２ 画面分割回路 ７ セレクタ １０ 第１ビデオＲＡＭ １２ フィルタ １３ 第２ビデオＲＡＭ １５ 画像センサー １７、１８ メモリ １９ 同期分離回路 ２０ 水平カウンタ ２１ 垂直カウンタ ２２ 比較回路 ２３ 書込制御回路
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C023 AA02 AA04 AA14 AA16 AA21 AA34 AA37 AA38 BA16 CA03 CA08 DA04 EA10 EA12 EA16 5C054 CH09 EA03 EA07 EB05 EC01 EC03 EG04 FC12 FC13 FD07 FE12 FE18 GA01 GA04 GB01 HA18
Claims (2)
- 【請求項１】 画面上の水平位置および垂直位置が記憶
されたメモリ手段と、前記メモリ手段に記憶された画面
上の水平位置および垂直位置を基点として設定される第
１の領域内の映像信号の時間的変化を検出する検出手段
と、前記メモリ手段に記憶された画面上の水平位置およ
び垂直位置を基点として設定される第２の領域内の映像
信号を抜き取って出力する出力手段と、を具備すること
を特徴とする映像信号処理装置。 - 【請求項２】 複数の映像信号を所定期間毎に切り換え
て順次第１のメモリに記憶することにより、所定期間毎
に切り換えて時分割出力する時分割回路と、複数の映像
信号を所定期間毎に切り換え圧縮して順次第２のメモリ
に記憶することにより、画面分割して出力する画面分割
回路と、をさらに具備し、前記時分割回路動作時には前
記検出手段が前記メモリ手段を使用し、前記画面分割回
路動作時には前記出力手段が前記メモり手段を使用する
ことを特徴とする請求項１に記載の映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36113898A JP3668027B2 (ja) | 1998-12-18 | 1998-12-18 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36113898A JP3668027B2 (ja) | 1998-12-18 | 1998-12-18 | 映像信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000184371A true JP2000184371A (ja) | 2000-06-30 |
| JP3668027B2 JP3668027B2 (ja) | 2005-07-06 |
Family
ID=18472354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36113898A Expired - Fee Related JP3668027B2 (ja) | 1998-12-18 | 1998-12-18 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3668027B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010748A (ja) * | 2008-06-24 | 2010-01-14 | Panasonic Corp | 画角制御装置及び画角制御方法 |
-
1998
- 1998-12-18 JP JP36113898A patent/JP3668027B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010748A (ja) * | 2008-06-24 | 2010-01-14 | Panasonic Corp | 画角制御装置及び画角制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3668027B2 (ja) | 2005-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103313069A (zh) | 图像合成装置 | |
| US6333731B1 (en) | Apparatus for simultaneously displaying TV and PC images | |
| EP0726507B1 (en) | An aspect conversion circuit used in a camera apparatus | |
| JP2000184371A (ja) | 映像信号処理装置 | |
| JPS6194479A (ja) | 表示装置 | |
| KR980013299A (ko) | 자화면을 이용하는 영상 확대 장치 및 방법 | |
| JP2971229B2 (ja) | テレビモニタ装置 | |
| KR100284970B1 (ko) | 프레임 영상으로 녹화하는 방식이 첨가된 화면분할기 | |
| EP0804024B1 (en) | Video scanning line format converter controllable by a user | |
| KR100274392B1 (ko) | 씨씨티브이 시스템의 분할 화면 출력 장치 | |
| KR100206784B1 (ko) | 영상기기의 수퍼임포즈 장치 및 방법 | |
| JP2942373B2 (ja) | テレビモニタ装置 | |
| JPH06292152A (ja) | 映像信号変換装置 | |
| JP3258723B2 (ja) | マルチビジョンシステム | |
| JPH03106286A (ja) | 多数カメラ同時表示装置 | |
| JPH09284724A (ja) | 監視装置 | |
| KR920004118Y1 (ko) | 화면 동작 부분의 디스플레이회로 | |
| JPS6390281A (ja) | 監視映像複合表示方法 | |
| JP2000032443A (ja) | 監視カメラシステムの画像表示方法 | |
| KR100284182B1 (ko) | 디지탈 광학기기의 온 스크린 디스플레이(osd) 표시 장치와처리 방법 | |
| KR100295326B1 (ko) | 디지탈광학기기의온스크린디스플레이(osd)처리장치 | |
| KR100199877B1 (ko) | 텔레비전의 파노라마화면 제어장치 | |
| JPH06350957A (ja) | 監視装置 | |
| JPH056987U (ja) | 画像切換装置 | |
| JPH04167881A (ja) | 多画面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |