JP2000183704A - 変化信号検出回路 - Google Patents
変化信号検出回路Info
- Publication number
- JP2000183704A JP2000183704A JP10357495A JP35749598A JP2000183704A JP 2000183704 A JP2000183704 A JP 2000183704A JP 10357495 A JP10357495 A JP 10357495A JP 35749598 A JP35749598 A JP 35749598A JP 2000183704 A JP2000183704 A JP 2000183704A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- detection circuit
- flop
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 変化信号検出回路に関し、集積回路に適して
おり、変化信号の過渡状態における不安定期間をマスク
することが可能で、しかも、実電源投入時にも正しい状
態を検出することができる変化信号検出回路を提供す
る。 【解決手段】 入力される変化信号の立上がりを検出す
る立上がり検出回路と、該変化信号の立下がりを検出す
る立下がり検出回路と、該立上がり検出回路の出力によ
って起動され、該立下がり検出回路の出力によってリセ
ットされるタイマーと、該タイマーの出力と該変化信号
の論理積演算をする論理積回路と、該立上がり検出回路
の出力と該立下がり検出回路の出力との論理和演算をす
る論理和回路と、該論理積回路の出力によってセットさ
れ、該論理和回路の出力によってリセットされるフリッ
プ・フロップとを備えて構成する。
おり、変化信号の過渡状態における不安定期間をマスク
することが可能で、しかも、実電源投入時にも正しい状
態を検出することができる変化信号検出回路を提供す
る。 【解決手段】 入力される変化信号の立上がりを検出す
る立上がり検出回路と、該変化信号の立下がりを検出す
る立下がり検出回路と、該立上がり検出回路の出力によ
って起動され、該立下がり検出回路の出力によってリセ
ットされるタイマーと、該タイマーの出力と該変化信号
の論理積演算をする論理積回路と、該立上がり検出回路
の出力と該立下がり検出回路の出力との論理和演算をす
る論理和回路と、該論理積回路の出力によってセットさ
れ、該論理和回路の出力によってリセットされるフリッ
プ・フロップとを備えて構成する。
Description
【0001】
【発明の属する技術分野】本発明は、変化信号検出回路
に係り、特に、集積回路に適しており、変化信号の過渡
状態における不安定期間をマスクすることが可能で、し
かも、電源投入時にも正しい状態を検出することができ
る変化信号検出回路に関する。
に係り、特に、集積回路に適しており、変化信号の過渡
状態における不安定期間をマスクすることが可能で、し
かも、電源投入時にも正しい状態を検出することができ
る変化信号検出回路に関する。
【0002】通信装置において、例えば、装置の構成要
素であるプリント板パッケージの挿抜を検出して実装状
態を表示したり、装置の障害を検出して警報を発生・表
示させる変化信号検出回路は重要である。
素であるプリント板パッケージの挿抜を検出して実装状
態を表示したり、装置の障害を検出して警報を発生・表
示させる変化信号検出回路は重要である。
【0003】プリント板パッケージを挿抜する時や、装
置の障害を検出する時の過渡状態には不安定期間があ
り、プリント板パッケージの挿抜を示す信号や障害を検
出する信号の論理レベルが固定されないことがある。
又、振動によってプリント板パッケージとバックボード
が一時的に離れて直ぐに元の接触状態に戻る不安定期間
に未実装だとして検出・表示することは、保守作業を混
乱させる。
置の障害を検出する時の過渡状態には不安定期間があ
り、プリント板パッケージの挿抜を示す信号や障害を検
出する信号の論理レベルが固定されないことがある。
又、振動によってプリント板パッケージとバックボード
が一時的に離れて直ぐに元の接触状態に戻る不安定期間
に未実装だとして検出・表示することは、保守作業を混
乱させる。
【0004】従って、プリント板パッケージの挿抜を示
す信号や障害を検出する信号を正確に出力するには、上
記不安定期間をマスクする必要がある。又、電源投入時
にも正しい状態を検出することが必要である。
す信号や障害を検出する信号を正確に出力するには、上
記不安定期間をマスクする必要がある。又、電源投入時
にも正しい状態を検出することが必要である。
【0005】更に、通信装置の集積回路化は進んでいる
が、現在集積回路化が遅れている部分を集積回路に取込
む努力を続けなければならない。
が、現在集積回路化が遅れている部分を集積回路に取込
む努力を続けなければならない。
【0006】
【従来の技術】図9は、従来の変化信号検出回路の例で
ある。
ある。
【0007】図9において、51はモノ・ステーブル・
マルチバイブレータ、52は抵抗、53はコンデンサ、
54は論理積回路、55は遅延フリップ・フロップであ
る。
マルチバイブレータ、52は抵抗、53はコンデンサ、
54は論理積回路、55は遅延フリップ・フロップであ
る。
【0008】該モノ・ステーブル・マルチバイブレータ
51は、B入力端子の論理レベルが“1”になるとQ出
力端子の論理レベルが“1”に上がり、XQ(Q出力の論
理反転出力の意味である。)出力端子の論理レベルが
“0”に下がる。
51は、B入力端子の論理レベルが“1”になるとQ出
力端子の論理レベルが“1”に上がり、XQ(Q出力の論
理反転出力の意味である。)出力端子の論理レベルが
“0”に下がる。
【0009】そして、抵抗52の抵抗値とコンデンサ5
3の容量値によって決まる所定の時間(これをTw と標
記する。)が経過すると、Q出力端子の論理レベルが
“0”に下がって元に戻り、XQ出力端子の論理レベルが
“1”に上がって元に戻る。
3の容量値によって決まる所定の時間(これをTw と標
記する。)が経過すると、Q出力端子の論理レベルが
“0”に下がって元に戻り、XQ出力端子の論理レベルが
“1”に上がって元に戻る。
【0010】図9に示した構成の変化信号検出回路は上
記の原理を適用して、変化信号を検出するものである。
記の原理を適用して、変化信号を検出するものである。
【0011】尚、図9を示すに当たっては、説明をより
具体的にするために、プリント板パッケージの実装情報
の変化を検出するために適用することを前提としてい
る。従って、変化信号検出回路の入力信号と出力信号を
実装情報であるものとしている。
具体的にするために、プリント板パッケージの実装情報
の変化を検出するために適用することを前提としてい
る。従って、変化信号検出回路の入力信号と出力信号を
実装情報であるものとしている。
【0012】図10は、図9の構成の動作を示すタイム
チャート(その1)で、未実装であったプリント板パッ
ケージが実装される時の動作を示す。以降、図9を参照
しながら、図10のタイムチャートについて説明する。
チャート(その1)で、未実装であったプリント板パッ
ケージが実装される時の動作を示す。以降、図9を参照
しながら、図10のタイムチャートについて説明する。
【0013】プリント板パッケージが実装される時に
は、プリント板にパターン化されて設けられているプリ
ント・ジャックがバックボード側に設けられているコネ
クタのプラグに挿入されたり、又は、バックボード側に
設けられているコネクタに植え込まれている棒状のジャ
ックがプリント板パッケージ側に設けられているコネク
タのプラグに挿入される。この時、プラグとジャックの
接触は安定ではないために接触と非接触を繰り返す(こ
の繰り返しをチャタリングと呼ぶ。)のが通常である。
は、プリント板にパターン化されて設けられているプリ
ント・ジャックがバックボード側に設けられているコネ
クタのプラグに挿入されたり、又は、バックボード側に
設けられているコネクタに植え込まれている棒状のジャ
ックがプリント板パッケージ側に設けられているコネク
タのプラグに挿入される。この時、プラグとジャックの
接触は安定ではないために接触と非接触を繰り返す(こ
の繰り返しをチャタリングと呼ぶ。)のが通常である。
【0014】従って、入力される実装情報は、図10の
“実装情報入力”に示すように断続を繰り返す。
“実装情報入力”に示すように断続を繰り返す。
【0015】このような入力に対して、図10の“モノ
マルチQ”及び“モノマルチXQ”に示す如く、該モノ・
ステーブル・マルチバイブレータ51のQ出力端子の論
理レベルは“1”に上がり、XQ出力端子の論理レベルは
“0”に下がり、時間Tw の間は、実装情報入力の論理
レベルが“0”になっても、この論理レベルを保ったま
までいる。
マルチQ”及び“モノマルチXQ”に示す如く、該モノ・
ステーブル・マルチバイブレータ51のQ出力端子の論
理レベルは“1”に上がり、XQ出力端子の論理レベルは
“0”に下がり、時間Tw の間は、実装情報入力の論理
レベルが“0”になっても、この論理レベルを保ったま
までいる。
【0016】そして、時間Tw の間に実装情報入力が再
び“1”になると、該モノ・ステーブル・マルチバイブ
レータ51のQ出力端子の論理レベルは“1”を保ち、
XQ出力端子の論理レベルは“0”を保っている。
び“1”になると、該モノ・ステーブル・マルチバイブ
レータ51のQ出力端子の論理レベルは“1”を保ち、
XQ出力端子の論理レベルは“0”を保っている。
【0017】そして、実装情報入力が安定して“1”に
なってから時間Tw が経過すると、該モノ・ステーブル
・マルチバイブレータ51のQ出力端子の論理レベルは
安定的に“0”に下がり、XQ出力端子の論理レベルは安
定的に“1”に上がり、実装状態を最終的に示す。
なってから時間Tw が経過すると、該モノ・ステーブル
・マルチバイブレータ51のQ出力端子の論理レベルは
安定的に“0”に下がり、XQ出力端子の論理レベルは安
定的に“1”に上がり、実装状態を最終的に示す。
【0018】図9の構成では、該論理積回路54におい
て該モノ・ステーブル・マルチバイブレータ51のXQ出
力と実装情報入力の論理積演算を行なう。従って、図1
0の“AND出力”に示す如く、該モノ・ステーブル・
マルチバイブレータ51のXQ出力が“1”に上がった時
点に該論理積回路54は“1”を出力する。
て該モノ・ステーブル・マルチバイブレータ51のXQ出
力と実装情報入力の論理積演算を行なう。従って、図1
0の“AND出力”に示す如く、該モノ・ステーブル・
マルチバイブレータ51のXQ出力が“1”に上がった時
点に該論理積回路54は“1”を出力する。
【0019】該論理積回路54の出力を該遅延フリップ
・フロップ55がクロックによって読み込むので、図9
の構成の出力は“実装情報出力”に示す如く、AND出
力が“1”になった後の初めてのクロックの立上がりで
“1”に上がり、実装状態の確定を示す信号(実装確定
信号と呼ぶことにする。)が出力されることになる。
・フロップ55がクロックによって読み込むので、図9
の構成の出力は“実装情報出力”に示す如く、AND出
力が“1”になった後の初めてのクロックの立上がりで
“1”に上がり、実装状態の確定を示す信号(実装確定
信号と呼ぶことにする。)が出力されることになる。
【0020】従って、未実装状態から実装状態に移行す
る際の状態不安定期間をマスクして実装確定信号を出力
することができる。
る際の状態不安定期間をマスクして実装確定信号を出力
することができる。
【0021】尚、振動によってプリント板パッケージと
バックボードの接触状態が一時的に変化する場合は、図
示は省略するが、最終的に実装情報は“0”に下がって
安定するので、実装情報とモノ・ステーブル・マルチバ
イブレータの反転出力XQの論理積がとれないので、実装
情報出力は“0”を保ったままで、実装確定信号は出力
されない。即ち、振動によってプリント板パッケージと
バックボードの接触状態が一時的に変化する場合に誤っ
た実装情報が出力されることはない。
バックボードの接触状態が一時的に変化する場合は、図
示は省略するが、最終的に実装情報は“0”に下がって
安定するので、実装情報とモノ・ステーブル・マルチバ
イブレータの反転出力XQの論理積がとれないので、実装
情報出力は“0”を保ったままで、実装確定信号は出力
されない。即ち、振動によってプリント板パッケージと
バックボードの接触状態が一時的に変化する場合に誤っ
た実装情報が出力されることはない。
【0022】図11は、図9の構成の動作を示すタイム
チャート(その2)で、実装されていたプリント板パッ
ケージが抜去される時の動作を示す。以降、図9を参照
しながら、図11のタイムチャートについて説明する。
チャート(その2)で、実装されていたプリント板パッ
ケージが抜去される時の動作を示す。以降、図9を参照
しながら、図11のタイムチャートについて説明する。
【0023】実装されていたプリント板パッケージが抜
去される時には、ジャックがプラグから引き抜かれるこ
とになるが、この際にもジャックとプラグの間で接触、
非接触が繰り返されて、チャタリングが発生する。この
状態を図11の“実装情報入力”に示す。
去される時には、ジャックがプラグから引き抜かれるこ
とになるが、この際にもジャックとプラグの間で接触、
非接触が繰り返されて、チャタリングが発生する。この
状態を図11の“実装情報入力”に示す。
【0024】上記実装情報入力が該モノ・ステーブル・
マルチバイブレータ51に与えられるので、該モノ・ス
テーブル・マルチバイブレータ51のQ出力端子の論理
レベルは実装情報入力の立上がりで“1”に上がり、XQ
出力端子の論理レベルは実装情報入力の立上がりで
“0”に下がる。
マルチバイブレータ51に与えられるので、該モノ・ス
テーブル・マルチバイブレータ51のQ出力端子の論理
レベルは実装情報入力の立上がりで“1”に上がり、XQ
出力端子の論理レベルは実装情報入力の立上がりで
“0”に下がる。
【0025】もし、時間Tw の間に実装情報入力が再び
立ち上がると、該モノ・ステーブル・マルチバイブレー
タ51のQ出力端子の論理レベルは“1”を保ち、XQ出
力端子の論理レベルは“0”を保っている。
立ち上がると、該モノ・ステーブル・マルチバイブレー
タ51のQ出力端子の論理レベルは“1”を保ち、XQ出
力端子の論理レベルは“0”を保っている。
【0026】そして、実装情報入力の最後の立上がりか
ら時間Tw を経過すると、該モノ・ステーブル・マルチ
バイブレータ51のQ出力端子の論理レベルは“0”に
下がり、XQ出力端子の論理レベルは“1”に上がって安
定する。
ら時間Tw を経過すると、該モノ・ステーブル・マルチ
バイブレータ51のQ出力端子の論理レベルは“0”に
下がり、XQ出力端子の論理レベルは“1”に上がって安
定する。
【0027】ところで、該論理積回路54では実装情報
入力と該モノ・ステーブル・マルチバイブレータ51の
XQ出力の論理積演算をする。該モノ・ステーブル・マル
チバイブレータ51のXQ出力と実装情報入力の論理レベ
ルの関係は図11のようになっているので、該論理積回
路54は実装情報入力が初めて“0”に下がる時点に
“0”に下がり、該モノ・ステーブル・マルチバイブレ
ータ51のXQ出力が“0”に下がる時点で生ずる可能性
がある時間幅が狭いパルスを除いては“0”を継続す
る。
入力と該モノ・ステーブル・マルチバイブレータ51の
XQ出力の論理積演算をする。該モノ・ステーブル・マル
チバイブレータ51のXQ出力と実装情報入力の論理レベ
ルの関係は図11のようになっているので、該論理積回
路54は実装情報入力が初めて“0”に下がる時点に
“0”に下がり、該モノ・ステーブル・マルチバイブレ
ータ51のXQ出力が“0”に下がる時点で生ずる可能性
がある時間幅が狭いパルスを除いては“0”を継続す
る。
【0028】そして、該論理積回路54の出力は、該論
理積回路54の論理レベルが“0”に下がった後の初め
てのクロックの立上がりで該遅延フリップ・フロップ5
5に読み込まれるので、図9の構成の出力は“実装情報
出力”に示される如く、該論理積回路54の論理レベル
が“0”に下がった後の初めてのクロックの立上がりで
“0”に下がり、未実装状態の確定を示す信号(未実装
確定信号と呼ぶことにする。)が出力されることにな
る。
理積回路54の論理レベルが“0”に下がった後の初め
てのクロックの立上がりで該遅延フリップ・フロップ5
5に読み込まれるので、図9の構成の出力は“実装情報
出力”に示される如く、該論理積回路54の論理レベル
が“0”に下がった後の初めてのクロックの立上がりで
“0”に下がり、未実装状態の確定を示す信号(未実装
確定信号と呼ぶことにする。)が出力されることにな
る。
【0029】つまり、実装状態から未実装状態に変わる
時には、状態不安定期間を経ることなく未実装確定信号
が出力される。
時には、状態不安定期間を経ることなく未実装確定信号
が出力される。
【0030】上では、プリント板パッケージの実装状態
を検出する目的で変化信号検出回路を使用する場合を例
に説明したが、装置の障害を検出して警報を発生させる
目的等においても動作は同様である。
を検出する目的で変化信号検出回路を使用する場合を例
に説明したが、装置の障害を検出して警報を発生させる
目的等においても動作は同様である。
【0031】
【発明が解決しようとする課題】しかし、図9の構成に
は問題点が2つある。
は問題点が2つある。
【0032】まず、該抵抗52の抵抗値と該コンデンサ
53の容量値によって時間Tw を設定していることで、
特に、コンデンサを使用しているために集積回路との整
合性が極めて悪い。
53の容量値によって時間Tw を設定していることで、
特に、コンデンサを使用しているために集積回路との整
合性が極めて悪い。
【0033】変化信号検出回路が実装状態を検出する目
的で使用される場合には、プリント板パッケージ毎に図
9の構成を設ける必要があり、装置の障害を検出して警
報を発生させる目的で使用される場合にも障害検出点毎
に図9の構成を設ける必要があるので、図9の構成は装
置の小型化を推進する際の障害となっている。
的で使用される場合には、プリント板パッケージ毎に図
9の構成を設ける必要があり、装置の障害を検出して警
報を発生させる目的で使用される場合にも障害検出点毎
に図9の構成を設ける必要があるので、図9の構成は装
置の小型化を推進する際の障害となっている。
【0034】又、上記では電源が投入された状態でプリ
ント板パッケージの挿抜が行なわれる時について説明し
たが、プリント板パッケージが既に実装されている状態
で電源が投入された時にも正確に実装状態を検出できな
ければならない。
ント板パッケージの挿抜が行なわれる時について説明し
たが、プリント板パッケージが既に実装されている状態
で電源が投入された時にも正確に実装状態を検出できな
ければならない。
【0035】しかし、プリント板パッケージが既に実装
されている状態で電源を投入する場合には、実装情報入
力に変化が生じないので、図9の構成では、実際にプリ
ント板パッケージが実装されているにも係わらず実装情
報を検出することができない。
されている状態で電源を投入する場合には、実装情報入
力に変化が生じないので、図9の構成では、実際にプリ
ント板パッケージが実装されているにも係わらず実装情
報を検出することができない。
【0036】本発明は、かかる問題点に鑑み、集積回路
との整合性がよく、変化信号の過渡状態における不安定
期間をマスクすることが可能で、しかも、電源投入時に
も正しい状態を検出することができる変化信号検出回路
を提供することを目的とする。
との整合性がよく、変化信号の過渡状態における不安定
期間をマスクすることが可能で、しかも、電源投入時に
も正しい状態を検出することができる変化信号検出回路
を提供することを目的とする。
【0037】
【課題を解決するための手段】第一の発明は、入力され
る変化情報の立上がりと立下がりとを検出し、立上がり
を検出した信号によってタイマーを起動し、立下がりを
検出した信号によって該タイマーをリセットし、該タイ
マーの出力と該変化情報の論理積演算結果によってフリ
ップ・フロップをセットし、立上がりを検出した信号と
立下がりを検出した信号の論理和演算結果によって該フ
リップ・フロップをリセットして確定した変化情報を得
る技術である。
る変化情報の立上がりと立下がりとを検出し、立上がり
を検出した信号によってタイマーを起動し、立下がりを
検出した信号によって該タイマーをリセットし、該タイ
マーの出力と該変化情報の論理積演算結果によってフリ
ップ・フロップをセットし、立上がりを検出した信号と
立下がりを検出した信号の論理和演算結果によって該フ
リップ・フロップをリセットして確定した変化情報を得
る技術である。
【0038】第一の発明によれば、変化情報が“0”か
ら“1”に移行する時の過渡状態において、当初は立上
がりと立下がりの対によって該タイマーは起動とリセッ
トを繰り返されて該タイマーの出力に変化が生ずること
はなく、最後に立上がりを検出した信号によって該タイ
マーが所定時間の経過を検出する。従って、該タイマー
が所定時間の経過を検出した信号と変化情報の論理積演
算結果によって変化情報が“0”から“1”に移行した
ことを検出することができる。
ら“1”に移行する時の過渡状態において、当初は立上
がりと立下がりの対によって該タイマーは起動とリセッ
トを繰り返されて該タイマーの出力に変化が生ずること
はなく、最後に立上がりを検出した信号によって該タイ
マーが所定時間の経過を検出する。従って、該タイマー
が所定時間の経過を検出した信号と変化情報の論理積演
算結果によって変化情報が“0”から“1”に移行した
ことを検出することができる。
【0039】又、変化情報が“1”から“0”に移行す
る時の過渡状態においては、最初に立下がりを検出した
信号によって上記フリップ・フロップをリセットし、そ
の後の立上がりと立下がりの対によって該タイマーは起
動とリセットを繰り返されて該タイマーの出力に変化が
生ずることはない。従って、変化情報が“1”から
“0”に移行したことを検出することができる。
る時の過渡状態においては、最初に立下がりを検出した
信号によって上記フリップ・フロップをリセットし、そ
の後の立上がりと立下がりの対によって該タイマーは起
動とリセットを繰り返されて該タイマーの出力に変化が
生ずることはない。従って、変化情報が“1”から
“0”に移行したことを検出することができる。
【0040】第二の発明は、入力される変化情報の立上
がりと立下がりとを検出し、立上がりを検出した信号に
よってタイマーを起動し、変化情報の立下がりを検出し
た信号によって該タイマーをリセットし、パワー・オン
・リセット信号の立上がりを検出した信号と該タイマー
の出力の論理和演算(実際には、パワーオンリセット信
号の立上がりを検出した信号と等しい結果になる。)を
し、パワー・オン・リセット信号の立上がりを検出した
信号と該タイマーの出力の論理和演算結果と該変化情報
との論理積演算結果によってフリップ・フロップをセッ
トし、変化情報の立上がりを検出した信号と変化情報の
立下がりを検出した信号の論理和演算結果によって該フ
リップ・フロップをリセットして確定した変化情報を得
る技術である。
がりと立下がりとを検出し、立上がりを検出した信号に
よってタイマーを起動し、変化情報の立下がりを検出し
た信号によって該タイマーをリセットし、パワー・オン
・リセット信号の立上がりを検出した信号と該タイマー
の出力の論理和演算(実際には、パワーオンリセット信
号の立上がりを検出した信号と等しい結果になる。)を
し、パワー・オン・リセット信号の立上がりを検出した
信号と該タイマーの出力の論理和演算結果と該変化情報
との論理積演算結果によってフリップ・フロップをセッ
トし、変化情報の立上がりを検出した信号と変化情報の
立下がりを検出した信号の論理和演算結果によって該フ
リップ・フロップをリセットして確定した変化情報を得
る技術である。
【0041】第二の発明によれば、変化情報が“0”か
ら“1”に移行する過渡状態と、変化情報が“1”から
“0”に移行する過渡状態において確定した変化情報を
得ることは第一の発明と全く同様である。
ら“1”に移行する過渡状態と、変化情報が“1”から
“0”に移行する過渡状態において確定した変化情報を
得ることは第一の発明と全く同様である。
【0042】そして、プリント板パッケージが既に実装
されていて電源が投入される時には、パワー・オン・リ
セット信号の立上がりを検出した信号と変化情報との論
理積が“1”になるので該フリップ・フロップがセット
され、それ以降は回路に何の変化を生じないために正し
く変化情報を検出することができる。
されていて電源が投入される時には、パワー・オン・リ
セット信号の立上がりを検出した信号と変化情報との論
理積が“1”になるので該フリップ・フロップがセット
され、それ以降は回路に何の変化を生じないために正し
く変化情報を検出することができる。
【0043】
【発明の実施の形態】図1は、本発明の第一の実施の形
態で、実装状態を検出する目的で使われる場合を想定し
ている。
態で、実装状態を検出する目的で使われる場合を想定し
ている。
【0044】図1において、1は入力される実装情報を
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4は該立上がり検出回
路2の出力によって起動され、該立下がり検出回路3の
出力によってリセットされるタイマー、5は該立上がり
検出回路2と該立下がり検出回路3の出力の論理和演算
をする論理和回路、6は該タイマー4の出力と該遅延フ
リップ・フロップ1の出力との論理積演算をする論理積
回路、7は該論理積回路6の出力によってセットされ、
該論理和回路5の出力によってリセットされるフリップ
・フロップである。
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4は該立上がり検出回
路2の出力によって起動され、該立下がり検出回路3の
出力によってリセットされるタイマー、5は該立上がり
検出回路2と該立下がり検出回路3の出力の論理和演算
をする論理和回路、6は該タイマー4の出力と該遅延フ
リップ・フロップ1の出力との論理積演算をする論理積
回路、7は該論理積回路6の出力によってセットされ、
該論理和回路5の出力によってリセットされるフリップ
・フロップである。
【0045】尚、該立上がり検出回路は、よく知られて
いるように、遅延フリップ・フロップの入力信号と同相
出力信号の排他的論理和演算をするか、遅延フリップ・
フロップの入力信号と反転出力信号の論理積演算をすれ
ば得られ、該立下がり検出回路は遅延フリップ・フロッ
プの入力信号と同相出力信号の排他的論理和演算をする
か、遅延フリップ・フロップの入力信号と反転出力信号
の反転論理和演算をすれば得られる。
いるように、遅延フリップ・フロップの入力信号と同相
出力信号の排他的論理和演算をするか、遅延フリップ・
フロップの入力信号と反転出力信号の論理積演算をすれ
ば得られ、該立下がり検出回路は遅延フリップ・フロッ
プの入力信号と同相出力信号の排他的論理和演算をする
か、遅延フリップ・フロップの入力信号と反転出力信号
の反転論理和演算をすれば得られる。
【0046】図2は、図1の構成の動作を示すタイムチ
ャート(その1)で、電源が投入されている状態でプリ
ント板パッケージを実装する際の動作を示すものであ
る。以降、図1も参照しながら図2のタイムチャートに
ついて説明する。
ャート(その1)で、電源が投入されている状態でプリ
ント板パッケージを実装する際の動作を示すものであ
る。以降、図1も参照しながら図2のタイムチャートに
ついて説明する。
【0047】入力される実装情報は、図2の“実装情報
入力”の如く、チャタリングしながら“0”から“1”
に移行する。
入力”の如く、チャタリングしながら“0”から“1”
に移行する。
【0048】上記実装情報入力を該遅延フリップ・フロ
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図2の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図2の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
【0049】該遅延フリップ・フロップ1の出力の立上
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図2の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図2の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図2の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図2の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
【0050】該立上がり検出回路2の出力によって該タ
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
【0051】今の場合、図2の“実装情報入力”の如
く、入力される実装情報は“0”から“1”に移行する
ので、実装情報入力における立上がりの数は立下がりの
数より1つだけ多く、しかも、最後に検出されるのは立
上がりである。
く、入力される実装情報は“0”から“1”に移行する
ので、実装情報入力における立上がりの数は立下がりの
数より1つだけ多く、しかも、最後に検出されるのは立
上がりである。
【0052】従って、当初の立上がりと立下がりを検出
したパルスによって該タイマー4は等しい回数の起動と
リセットを受ける。この間、該タイマー4が所定の時間
を検出しないように該タイマー4を設定することは容易
なので、該遅延フリップ・フロップ1の立上がりと立下
がりを検出したパルスによって該タイマー4が等しい回
数の起動とリセットを受けている間は該タイマーは所定
の時間が経過したことを示す信号を出力しない。
したパルスによって該タイマー4は等しい回数の起動と
リセットを受ける。この間、該タイマー4が所定の時間
を検出しないように該タイマー4を設定することは容易
なので、該遅延フリップ・フロップ1の立上がりと立下
がりを検出したパルスによって該タイマー4が等しい回
数の起動とリセットを受けている間は該タイマーは所定
の時間が経過したことを示す信号を出力しない。
【0053】又、この間、該論理和回路5が立上がり検
出タイミングと立下がり検出タイミングにパルスを出力
して該フリップ・フロップ7のリセットを繰り返すの
で、該フリップ・フロップ7の出力も“0”を保ってい
る。
出タイミングと立下がり検出タイミングにパルスを出力
して該フリップ・フロップ7のリセットを繰り返すの
で、該フリップ・フロップ7の出力も“0”を保ってい
る。
【0054】そして、該立上がり検出回路2が最後に立
上がりを検出して出力するパルスによって該タイマー4
が起動され、所定の時間が経過すると該タイマー4はパ
ルスを出力する。
上がりを検出して出力するパルスによって該タイマー4
が起動され、所定の時間が経過すると該タイマー4はパ
ルスを出力する。
【0055】該論理積回路6において該タイマー4の出
力と該遅延フリップ・フロップ1の出力の論理積演算を
するが、この時には該遅延フリップ・フロップ1の出力
は“1”に固定されているので、該論理積回路6は論理
レベル“1”のパルスを出力する。
力と該遅延フリップ・フロップ1の出力の論理積演算を
するが、この時には該遅延フリップ・フロップ1の出力
は“1”に固定されているので、該論理積回路6は論理
レベル“1”のパルスを出力する。
【0056】該論理積回路6の出力するパルスによって
該フリップ・フロップ7がセットされるので、以降図1
の構成は論理レベル“1”を保つようになり、この時点
で確定した実装状態を表示することができる。つまり、
実装情報の過渡状態における不安定期間をマスクして確
定した実装状態を表示することができる。
該フリップ・フロップ7がセットされるので、以降図1
の構成は論理レベル“1”を保つようになり、この時点
で確定した実装状態を表示することができる。つまり、
実装情報の過渡状態における不安定期間をマスクして確
定した実装状態を表示することができる。
【0057】図3は、図1の構成の動作を示すタイムチ
ャート(その2)で、実装されていたプリント板パッケ
ージが抜去される時の動作を示すものである。以降、図
1も参照しながら図3のタイムチャートを説明する。
ャート(その2)で、実装されていたプリント板パッケ
ージが抜去される時の動作を示すものである。以降、図
1も参照しながら図3のタイムチャートを説明する。
【0058】入力される実装情報は、図3の“実装情報
入力”の如く、チャタリングしながら“1”から“0”
に移行する。
入力”の如く、チャタリングしながら“1”から“0”
に移行する。
【0059】上記実装情報入力を該遅延フリップ・フロ
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図3の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図3の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
【0060】該遅延フリップ・フロップ1の出力の立上
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図3の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図3の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図3の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図3の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
【0061】該立上がり検出回路2の出力によって該タ
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
【0062】今の場合、図3の“実装情報入力”の如
く、入力される実装情報は“1”から“0”に移行する
ので、実装情報入力における立下がりの数は立上がりの
数より1つだけ多く、しかも、最初に検出されるのは立
下がりである。
く、入力される実装情報は“1”から“0”に移行する
ので、実装情報入力における立下がりの数は立上がりの
数より1つだけ多く、しかも、最初に検出されるのは立
下がりである。
【0063】従って、該立下がり検出回路3が最初に立
下がりを検出して出力するパルスによって該フリップ・
フロップ7がリセットされる。
下がりを検出して出力するパルスによって該フリップ・
フロップ7がリセットされる。
【0064】そして、以降の立上がりと立下がりを検出
したパルスによって該フリップ・フロップ7はリセット
され続ける。
したパルスによって該フリップ・フロップ7はリセット
され続ける。
【0065】この間、該立下がり検出回路3が最初に立
下がりを検出して出力するパルスによって該タイマー4
はリセットされ、以降の立上がりと立下がりを検出した
パルスによって該タイマー4は等しい回数の起動とリセ
ットを受ける。この間、所定の時間を検出しないように
該タイマー4を設定することは容易なので、該遅延フリ
ップ・フロップ1の立上がりと立下がりを検出したパル
スによって該タイマー4が等しい回数の起動とリセット
を受けている間は該タイマーの出力は変化せず、以降は
該タイマー4の出力は変化せずに“0”を保っている。
下がりを検出して出力するパルスによって該タイマー4
はリセットされ、以降の立上がりと立下がりを検出した
パルスによって該タイマー4は等しい回数の起動とリセ
ットを受ける。この間、所定の時間を検出しないように
該タイマー4を設定することは容易なので、該遅延フリ
ップ・フロップ1の立上がりと立下がりを検出したパル
スによって該タイマー4が等しい回数の起動とリセット
を受けている間は該タイマーの出力は変化せず、以降は
該タイマー4の出力は変化せずに“0”を保っている。
【0066】これで、該論理積回路6の出力は固定的に
“0”を保つことになるため、該フリップ・フロップ7
はセットされることはない。
“0”を保つことになるため、該フリップ・フロップ7
はセットされることはない。
【0067】従って、該フリップ・フロップ7は該立下
がり検出回路3が該遅延フリップ・フロップ1の最初の
立下がりを検出して出力するパルスによってリセットさ
れたままの状態を保っている。この時点で確定した未実
装状態を表示することができる。つまり、実装情報の過
渡状態における不安定期間の有無に係わらず、確定した
未実装状態を表示することができる。
がり検出回路3が該遅延フリップ・フロップ1の最初の
立下がりを検出して出力するパルスによってリセットさ
れたままの状態を保っている。この時点で確定した未実
装状態を表示することができる。つまり、実装情報の過
渡状態における不安定期間の有無に係わらず、確定した
未実装状態を表示することができる。
【0068】上では、実装情報の表示に適用することを
想定した説明を行なったが、障害を検出して警報を発生
させる場合等にも全く同様に適用することができる。
想定した説明を行なったが、障害を検出して警報を発生
させる場合等にも全く同様に適用することができる。
【0069】しかも、図1の構成では抵抗やコンデンサ
を使用して時間を設定する必要がないので、図1の構成
は集積回路と整合性が極めてよい。従って、プリント板
パッケージ毎や障害検出点毎に図1の構成を適用して
も、装置が大型化することはない。
を使用して時間を設定する必要がないので、図1の構成
は集積回路と整合性が極めてよい。従って、プリント板
パッケージ毎や障害検出点毎に図1の構成を適用して
も、装置が大型化することはない。
【0070】図4は、本発明の第二の実施の形態で、実
装情報の表示に適用することを前提に示している。
装情報の表示に適用することを前提に示している。
【0071】図4において、1は入力される実装情報を
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4は該立上がり検出回
路2の出力によるて起動され、該立下がり検出回路3の
出力によってリセットされるタイマー、5は該立上がり
検出回路2と該立下がり検出回路3の出力の論理和演算
をする論理和回路、8はパワー・オン・リセット信号の
立上がりを検出する第二の立上がり検出回路、9は該タ
イマー4の出力と該第二の立上がり検出回路8の出力の
論理和演算をする論理和回路、6は該論理和回路9の出
力と該遅延フリップ・フロップ1の出力との論理積演算
をする論理積回路、7は該論理積回路6の出力によって
セットされ、該論理和回路5の出力によってリセットさ
れるフリップ・フロップである。
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4は該立上がり検出回
路2の出力によるて起動され、該立下がり検出回路3の
出力によってリセットされるタイマー、5は該立上がり
検出回路2と該立下がり検出回路3の出力の論理和演算
をする論理和回路、8はパワー・オン・リセット信号の
立上がりを検出する第二の立上がり検出回路、9は該タ
イマー4の出力と該第二の立上がり検出回路8の出力の
論理和演算をする論理和回路、6は該論理和回路9の出
力と該遅延フリップ・フロップ1の出力との論理積演算
をする論理積回路、7は該論理積回路6の出力によって
セットされ、該論理和回路5の出力によってリセットさ
れるフリップ・フロップである。
【0072】図5は、図4の構成の動作を示すタイムチ
ャート(その1)で、プリント板パッケージが既に実装
されている状態で電源が投入される時に実装情報を表示
するケースの動作を示すものである。以降、図4も参照
しながら図5のタイムチャートについて説明する。
ャート(その1)で、プリント板パッケージが既に実装
されている状態で電源が投入される時に実装情報を表示
するケースの動作を示すものである。以降、図4も参照
しながら図5のタイムチャートについて説明する。
【0073】この場合、図5の“実装情報入力”に示す
如く、入力される実装情報は“1”を保っている。従っ
て、該立上がり検出回路2も該立下がり検出回路3も
何も変化を検出しないので“0”を保ったままである。
如く、入力される実装情報は“1”を保っている。従っ
て、該立上がり検出回路2も該立下がり検出回路3も
何も変化を検出しないので“0”を保ったままである。
【0074】従って、該タイマー4の出力には変化がな
く“0”が継続し、、該論理和回路5の出力も“0”を
継続する。
く“0”が継続し、、該論理和回路5の出力も“0”を
継続する。
【0075】この時、唯一変化を検出するのは該第二の
立上がり検出回路8で、電源投入の後に生成されるパワ
ー・オン・リセット信号の立上がりを検出してクロック
幅のパルスを出力する。
立上がり検出回路8で、電源投入の後に生成されるパワ
ー・オン・リセット信号の立上がりを検出してクロック
幅のパルスを出力する。
【0076】該第二の立上がり検出回路8の出力が該第
二の論理和回路9に供給されるので、該第二の論理和回
路9はクロック幅のパルスを出力する。
二の論理和回路9に供給されるので、該第二の論理和回
路9はクロック幅のパルスを出力する。
【0077】該論理積回路6において、該第二の論理和
回路9の出力と該遅延フリップ・フロップ1の出力との
論理積演算をするが、この場合には該遅延フリップ・フ
ロップ1の出力は“1”に固定されているので該第二の
論理和回路9の出力との論理積がとれて、該論理積回路
6はクロック幅のパルスを出力する。
回路9の出力と該遅延フリップ・フロップ1の出力との
論理積演算をするが、この場合には該遅延フリップ・フ
ロップ1の出力は“1”に固定されているので該第二の
論理和回路9の出力との論理積がとれて、該論理積回路
6はクロック幅のパルスを出力する。
【0078】該論理積回路6が出力するクロック幅のパ
ルスによって該フリップ・フロップ7がセットされ、こ
れ以降は何の変化を生じないので、該フリップ・フロッ
プ7の出力は“1”に固定される。
ルスによって該フリップ・フロップ7がセットされ、こ
れ以降は何の変化を生じないので、該フリップ・フロッ
プ7の出力は“1”に固定される。
【0079】従って、既にプリント板パッケージが実装
された状態で電源が投入される場合、図4の構成によっ
て正しく確定した実装情報を表示することができる。
された状態で電源が投入される場合、図4の構成によっ
て正しく確定した実装情報を表示することができる。
【0080】図6は、図4の構成の動作を示すタイムチ
ャート(その2)で、電源が投入された状態でプリント
板パッケージを挿入する場合の動作を示すものである。
以降、図4も参照しながら図6のタイムチャートについ
て説明する。
ャート(その2)で、電源が投入された状態でプリント
板パッケージを挿入する場合の動作を示すものである。
以降、図4も参照しながら図6のタイムチャートについ
て説明する。
【0081】入力される実装情報は、図6の“実装情報
入力”の如く、チャタリングしながら“0”から“1”
に移行する。
入力”の如く、チャタリングしながら“0”から“1”
に移行する。
【0082】上記実装情報入力を該遅延フリップ・フロ
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図6の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図6の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
【0083】該遅延フリップ・フロップ1の出力の立上
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図6の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図6の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図6の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図6の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
【0084】該立上がり検出回路2の出力によって該タ
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
【0085】今の場合、図6の“実装情報入力”の如
く、入力される実装情報は“0”から“1”に移行する
ので、実装情報入力における立上がりの数は立下がりの
数より1つだけ多く、しかも、最後に検出されるのは立
上がりである。
く、入力される実装情報は“0”から“1”に移行する
ので、実装情報入力における立上がりの数は立下がりの
数より1つだけ多く、しかも、最後に検出されるのは立
上がりである。
【0086】従って、当初の立上がりと立下がりを検出
したパルスによって該タイマー4は等しい回数の起動と
リセットを受ける。この間、所定の時間を検出しないよ
うに該タイマー4を設定することは容易であり、該遅延
フリップ・フロップ1の立上がりと立下がりを検出した
パルスによって該タイマー4が等しい回数の起動とリセ
ットを受けている間は該タイマーは所定の時間の経過を
検出したことを示すパルスを出力しない。
したパルスによって該タイマー4は等しい回数の起動と
リセットを受ける。この間、所定の時間を検出しないよ
うに該タイマー4を設定することは容易であり、該遅延
フリップ・フロップ1の立上がりと立下がりを検出した
パルスによって該タイマー4が等しい回数の起動とリセ
ットを受けている間は該タイマーは所定の時間の経過を
検出したことを示すパルスを出力しない。
【0087】この間、該フリップ・フロップ7のリセッ
ト端子には、該論理和回路5を経由して実装情報入力の
立上がりを検出したパルスと立下がりを検出したパルス
が供給される続けるので、該フリップ・フロップ7の出
力は“0”を保ったままでいる。
ト端子には、該論理和回路5を経由して実装情報入力の
立上がりを検出したパルスと立下がりを検出したパルス
が供給される続けるので、該フリップ・フロップ7の出
力は“0”を保ったままでいる。
【0088】そして、該立上がり検出回路2が該遅延フ
リップ・フロップ1の出力の最後の立上がりを検出して
出力するパルスによって該タイマー4が起動され、所定
時間が経過したことを検出すると該タイマー4は論理レ
ベル“1”のパルスを出力する。
リップ・フロップ1の出力の最後の立上がりを検出して
出力するパルスによって該タイマー4が起動され、所定
時間が経過したことを検出すると該タイマー4は論理レ
ベル“1”のパルスを出力する。
【0089】該論理和回路9において該タイマー4の出
力と該第二の立上がり検出回路8の出力の論理和演算を
行なうが、この時には該第二の立上がり検出回路8の出
力は“0”に固定されているので、該論理和回路9の出
力は固定的に該タイマー4の出力に等しい。
力と該第二の立上がり検出回路8の出力の論理和演算を
行なうが、この時には該第二の立上がり検出回路8の出
力は“0”に固定されているので、該論理和回路9の出
力は固定的に該タイマー4の出力に等しい。
【0090】そして、該論理積回路6において該遅延フ
リップ・フロップ1の出力と該論理和回路9の出力との
論理積演算を行なうが、この時には該遅延フリップ・フ
ロップ1の出力は“1”に固定されているので、該論理
積回路6の出力は該論理和回路9の出力即ち該タイマー
4の出力に等しく、該論理積回路6は論理レベル“1”
のクロック幅のパルスを出力する。
リップ・フロップ1の出力と該論理和回路9の出力との
論理積演算を行なうが、この時には該遅延フリップ・フ
ロップ1の出力は“1”に固定されているので、該論理
積回路6の出力は該論理和回路9の出力即ち該タイマー
4の出力に等しく、該論理積回路6は論理レベル“1”
のクロック幅のパルスを出力する。
【0091】該論理積回路6の出力するパルスによって
該フリップ・フロップ7がセットされるので、以降図4
の構成は論理レベル“1”を保つようになり、この時点
で確定した実装状態を表示することができる。つまり、
実装情報の過渡状態における不安定期間をマスクして確
定した実装状態を表示することができる。
該フリップ・フロップ7がセットされるので、以降図4
の構成は論理レベル“1”を保つようになり、この時点
で確定した実装状態を表示することができる。つまり、
実装情報の過渡状態における不安定期間をマスクして確
定した実装状態を表示することができる。
【0092】図7は、図4の構成の動作を示すタイムチ
ャート(その3)で、実装されていたプリント板パッケ
ージが抜去される時の動作を示すものである。以降、図
4も参照しながら図7のタイムチャートを説明する。
ャート(その3)で、実装されていたプリント板パッケ
ージが抜去される時の動作を示すものである。以降、図
4も参照しながら図7のタイムチャートを説明する。
【0093】入力される実装情報は、図7の“実装情報
入力”の如く、チャタリングしながら“1”から“0”
に移行する。
入力”の如く、チャタリングしながら“1”から“0”
に移行する。
【0094】上記実装情報入力を該遅延フリップ・フロ
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図7の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
ップ1にクロックで読み込むので、該遅延フリップ・フ
ロップ1の出力は図7の“FF1の出力”の如く、実装
情報入力をシフトしたものになる。
【0095】該遅延フリップ・フロップ1の出力の立上
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図7の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図7の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
がりを該立上がり検出回路2によって検出するので、該
立上がり検出回路2の出力は図7の“立上がり検出回路
出力”の如く、該遅延フリップ・フロップ1の出力の立
上がり部にクロック幅のパルスを有する信号となり、該
遅延フリップ・フロップ1の出力の立下がりを該立下が
り検出回路3によって検出するので、該立下がり検出回
路3の出力は図7の“立下がり検出回路出力”の如く、
該遅延フリップ・フロップ1の出力の立下がり部にクロ
ック幅のパルスを有する信号となる。
【0096】該立上がり検出回路2の出力によって該タ
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
イマー4を起動し、該立下がり検出回路3の出力によっ
て該タイマーをリセットする。
【0097】今の場合、図7の“実装情報入力”の如
く、入力される実装情報は“1”から“0”に移行する
ので、実装情報入力における立下がりの数は立上がりの
数より1つだけ多く、しかも、最初に検出されるのは立
下がりである。
く、入力される実装情報は“1”から“0”に移行する
ので、実装情報入力における立下がりの数は立上がりの
数より1つだけ多く、しかも、最初に検出されるのは立
下がりである。
【0098】従って、該立下がり検出回路3が最初に立
下がりを検出して出力するパルスによって該フリップ・
フロップ7がリセットされる。
下がりを検出して出力するパルスによって該フリップ・
フロップ7がリセットされる。
【0099】そして、以降の立上がりと立下がりを検出
したパルスによって該フリップ・フロップ7はリセット
され続ける。
したパルスによって該フリップ・フロップ7はリセット
され続ける。
【0100】この間、該立下がり検出回路3が最初に立
下がりを検出して出力するパルスによって該タイマー4
はリセットされ、以降の立上がりと立下がりを検出した
パルスによって該タイマー4は等しい回数の起動とリセ
ットを受ける。この間、該タイマー4が所定の時間が経
過したことを検出しないように該タイマー4を設定する
ことは容易なので、該遅延フリップ・フロップ1の立上
がりと立下がりを検出したパルスによって該タイマー4
が等しい回数の起動とリセットを受けている間は該タイ
マー4からは所定の時間が経過したことを示すパルスが
出力されず、該タイマー4の出力は変化せずに“0”を
保っている。
下がりを検出して出力するパルスによって該タイマー4
はリセットされ、以降の立上がりと立下がりを検出した
パルスによって該タイマー4は等しい回数の起動とリセ
ットを受ける。この間、該タイマー4が所定の時間が経
過したことを検出しないように該タイマー4を設定する
ことは容易なので、該遅延フリップ・フロップ1の立上
がりと立下がりを検出したパルスによって該タイマー4
が等しい回数の起動とリセットを受けている間は該タイ
マー4からは所定の時間が経過したことを示すパルスが
出力されず、該タイマー4の出力は変化せずに“0”を
保っている。
【0101】そして、該第二の立上がり検出回路8の出
力は“0”を保っているので、該第二の論理和回路9の
出力は“0”である。このため、該論理積回路6の出力
も固定的に“0”であり、該フリップ・フロップ7はセ
ットされない。
力は“0”を保っているので、該第二の論理和回路9の
出力は“0”である。このため、該論理積回路6の出力
も固定的に“0”であり、該フリップ・フロップ7はセ
ットされない。
【0102】従って、該フリップ・フロップ7は該立下
がり検出回路3が該遅延フリップ・フロップ1の最初の
立下がりを検出して出力するパルスによってリセットさ
れたままの状態を保つことになり、この時点で確定した
未実装状態を表示することができる。つまり、実装情報
の過渡状態における不安定期間の有無に係わらず、確定
した未実装状態を表示することができる。
がり検出回路3が該遅延フリップ・フロップ1の最初の
立下がりを検出して出力するパルスによってリセットさ
れたままの状態を保つことになり、この時点で確定した
未実装状態を表示することができる。つまり、実装情報
の過渡状態における不安定期間の有無に係わらず、確定
した未実装状態を表示することができる。
【0103】上では、実装情報の表示に適用することを
想定した説明を行なったが、障害を検出して警報を発生
させる場合等にも全く同様に適用することができる。
想定した説明を行なったが、障害を検出して警報を発生
させる場合等にも全く同様に適用することができる。
【0104】しかも、図4の構成では抵抗やコンデンサ
を使用して時間を設定する必要がないので、図4の構成
は集積回路との整合性が極めてよい。従って、プリント
板パッケージ毎や障害検出点毎に図4の構成を適用して
も、装置は大型化することはない。
を使用して時間を設定する必要がないので、図4の構成
は集積回路との整合性が極めてよい。従って、プリント
板パッケージ毎や障害検出点毎に図4の構成を適用して
も、装置は大型化することはない。
【0105】図8は、本発明の第三の実施の形態であ
る。
る。
【0106】図8において、1は入力される実装情報を
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4aは該立上がり検出
回路2の出力によるて起動され、該立下がり検出回路3
の出力によってリセットされるタイマー、5は該立上が
り検出回路2と該立下がり検出回路3の出力の論理和演
算をする論理和回路、8はパワー・オン・リセット信号
の立上がりを検出する第二の立上がり検出回路、9は該
タイマー4aの出力と該第二の立上がり検出回路8の出
力の論理和演算をする論理和回路、6は該論理和回路9
の出力と該遅延フリップ・フロップ1の出力との論理積
演算をする論理積回路、7は該論理積回路6の出力によ
ってセットされ、該論理和回路5の出力によってリセッ
トされるフリップ・フロップ、10は該タイマー4aに
任意の時間を設定する時間設定部である。
読み込む遅延フリップ・フロップ、2は該遅延フリップ
・フロップ1の出力の立上がりを検出する立上がり検出
回路、3は該遅延フリップ・フロップ1の出力の立下が
りを検出する立下がり検出回路、4aは該立上がり検出
回路2の出力によるて起動され、該立下がり検出回路3
の出力によってリセットされるタイマー、5は該立上が
り検出回路2と該立下がり検出回路3の出力の論理和演
算をする論理和回路、8はパワー・オン・リセット信号
の立上がりを検出する第二の立上がり検出回路、9は該
タイマー4aの出力と該第二の立上がり検出回路8の出
力の論理和演算をする論理和回路、6は該論理和回路9
の出力と該遅延フリップ・フロップ1の出力との論理積
演算をする論理積回路、7は該論理積回路6の出力によ
ってセットされ、該論理和回路5の出力によってリセッ
トされるフリップ・フロップ、10は該タイマー4aに
任意の時間を設定する時間設定部である。
【0107】図8の構成の特徴は該タイマー4aに任意
の時間を設定できることにある。具体的には、該タイマ
ー4aを構成するカウンタの出力にデコーダを接続し、
該デコーダが設定されたカウント値をデコードして出力
するパルスによって該カウンタをリセットする構成をと
る。尚、図の煩雑化をさけるために、図8では単に該タ
イマー4aと該時間設定部をつないだ形で表現してい
る。
の時間を設定できることにある。具体的には、該タイマ
ー4aを構成するカウンタの出力にデコーダを接続し、
該デコーダが設定されたカウント値をデコードして出力
するパルスによって該カウンタをリセットする構成をと
る。尚、図の煩雑化をさけるために、図8では単に該タ
イマー4aと該時間設定部をつないだ形で表現してい
る。
【0108】図8の構成におけるその他の動作と図8の
構成によって生ずる効果は図4の構成と全く同じなの
で、動作と効果の詳細な説明は省略する。
構成によって生ずる効果は図4の構成と全く同じなの
で、動作と効果の詳細な説明は省略する。
【0109】尚、タイマーに任意の時間を設定すること
は図1の構成においても可能なことはいうまでもない。
は図1の構成においても可能なことはいうまでもない。
【0110】さて、図1、図4及び図8の構成において
は、入力される変化信号を一旦遅延フリップ・フロップ
に読み込んでから立上がりと立下がりを検出する構成を
示しているが、これは波形を整形するためであって、本
質的には入力される変化信号の立上がりと立下がりを直
接検出すればよい。又、立上がり検出回路と立下がり検
出回路では遅延フリップ・フロップを使用するので、図
1、図4及び図8を遅延フリップ・フロップ1を立上が
り検出回路及び立下がり検出回路に使用される遅延フリ
ップ・フロップで代用することも可能である。
は、入力される変化信号を一旦遅延フリップ・フロップ
に読み込んでから立上がりと立下がりを検出する構成を
示しているが、これは波形を整形するためであって、本
質的には入力される変化信号の立上がりと立下がりを直
接検出すればよい。又、立上がり検出回路と立下がり検
出回路では遅延フリップ・フロップを使用するので、図
1、図4及び図8を遅延フリップ・フロップ1を立上が
り検出回路及び立下がり検出回路に使用される遅延フリ
ップ・フロップで代用することも可能である。
【0111】
【発明の効果】第一の発明によれば、変化情報が“0”
から“1”に移行する時の過渡状態において、当初は立
上がりと立下がりの対によって該タイマーは起動とリセ
ットを繰り返されて該タイマーの出力に変化が生ずるこ
とはなく、最後に立上がりを検出した信号によって該タ
イマーが所定時間の経過を検出する。従って、該タイマ
ーが所定時間の経過を検出した信号と変化情報の論理積
演算結果によって変化情報が“0”から“1”に移行し
たことを検出することができる。
から“1”に移行する時の過渡状態において、当初は立
上がりと立下がりの対によって該タイマーは起動とリセ
ットを繰り返されて該タイマーの出力に変化が生ずるこ
とはなく、最後に立上がりを検出した信号によって該タ
イマーが所定時間の経過を検出する。従って、該タイマ
ーが所定時間の経過を検出した信号と変化情報の論理積
演算結果によって変化情報が“0”から“1”に移行し
たことを検出することができる。
【0112】又、変化情報が“1”から“0”に移行す
る時の過渡状態においては、最初に立下がりを検出した
信号によって上記フリップ・フロップをリセットし、そ
の後の立上がりと立下がりの対によって該タイマーは起
動とリセットを繰り返されて該タイマーの出力に変化が
生ずることはない。従って、変化情報が“1”から
“0”に移行したことを検出することができる。
る時の過渡状態においては、最初に立下がりを検出した
信号によって上記フリップ・フロップをリセットし、そ
の後の立上がりと立下がりの対によって該タイマーは起
動とリセットを繰り返されて該タイマーの出力に変化が
生ずることはない。従って、変化情報が“1”から
“0”に移行したことを検出することができる。
【0113】第二の発明によれば、変化情報が“0”か
ら“1”に移行する過渡状態と、変化情報が“1”から
“0”に移行する過渡状態において確定した変化情報を
得ることは第一の発明と全く同様である。
ら“1”に移行する過渡状態と、変化情報が“1”から
“0”に移行する過渡状態において確定した変化情報を
得ることは第一の発明と全く同様である。
【0114】そして、プリント板パッケージが既に実装
されていて電源が投入される時には、パワー・オン・リ
セット信号の立上がりを検出した信号と変化情報との論
理積が“1”になるので該フリップ・フロップがセット
され、それ以降は回路に何の変化を生じないために正し
く変化情報を検出することができる。
されていて電源が投入される時には、パワー・オン・リ
セット信号の立上がりを検出した信号と変化情報との論
理積が“1”になるので該フリップ・フロップがセット
され、それ以降は回路に何の変化を生じないために正し
く変化情報を検出することができる。
【0115】そして、第一の発明によっても、第二の発
明によっても、構成は集積回路に適合するものであり、
プリント板パッケージ毎や障害検出点毎に変化信号検出
回路を設けても、装置は大型化することはない。
明によっても、構成は集積回路に適合するものであり、
プリント板パッケージ毎や障害検出点毎に変化信号検出
回路を設けても、装置は大型化することはない。
【図1】 本発明の第一の実施の形態。
【図2】 図1の構成の動作を示すタイムチャート(そ
の1)。
の1)。
【図3】 図1の構成の動作を示すタイムチャート(そ
の2)。
の2)。
【図4】 本発明の第二の実施の形態。
【図5】 図4の構成の動作を示すタイムチャート(そ
の1)。
の1)。
【図6】 図4の構成の動作を示すタイムチャート(そ
の2)。
の2)。
【図7】 図4の構成の動作を示すタイムチャート(そ
の3)。
の3)。
【図8】 本発明の第三の実施の形態。
【図9】 従来の変化信号検出回路の例。
【図10】 図9の構成の動作を示すタイムチャート
(その1)。
(その1)。
【図11】 図9の構成の動作を示すタイムチャート
(その2)。
(その2)。
1 遅延フリップ・フロップ 2 立上がり検出回路 3 立下がり検出回路 4 タイマー 4a タイマー 5 論理和回路 6 論理積回路 7 フリップ・フロップ 8 第二の立上がり検出回路 9 第二の論理和回路 10 時間設定部 51 モノ・ステーブル・マルチバイブレータ 52 抵抗 53 コンデンサ 54 論理積回路 55 遅延フリップ・フロップ
フロントページの続き (72)発明者 久保 武雄 福岡県福岡市博多区博多駅前三丁目22番8 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 野口 敏広 福岡県福岡市博多区博多駅前三丁目22番8 号 富士通九州ディジタル・テクノロジ株 式会社内
Claims (2)
- 【請求項1】 入力される装置状態の変化を示す変化信
号の立上がりを検出する立上がり検出回路と、該変化信
号の立下がりを検出する立下がり検出回路と、 該立上がり検出回路の出力によって起動され、該立下が
り検出回路の出力によってリセットされるタイマーと、 該タイマーの出力と該変化信号の論理積演算をする論理
積回路と、 該立上がり検出回路の出力と該立下がり検出回路の出力
との論理和演算をする論理和回路と、 該論理積回路の出力によってセットされ、該論理和回路
の出力によってリセットされるフリップ・フロップとを
備えることを特徴とする変化信号検出回路。 - 【請求項2】 入力される装置状態の変化を示す変化信
号の立上がりを検出する立上がり検出回路と、該変化信
号の立下がりを検出する立下がり検出回路と、 パワーオンリセット信号の立上がりを検出する第二の立
上がり検出回路と、 該立上がり検出回路の出力によって起動され、該立下が
り検出回路の出力によってリセットされるタイマーと、 該立上がり検出回路の出力と該立下がり検出回路の出力
との論理和演算をする論理和回路と、 該タイマーの出力と該第二の立上がり検出回路の出力の
論理和演算をする第二の論理和回路と、 該第二の論理和回路の出力と該変化信号との論理積演算
をする論理積回路と、 該論理積回路の出力によってセットされ、該論理和回路
の出力によってリセットされるフリップ・フロップとを
備えることを特徴とする変化信号検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10357495A JP2000183704A (ja) | 1998-12-16 | 1998-12-16 | 変化信号検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10357495A JP2000183704A (ja) | 1998-12-16 | 1998-12-16 | 変化信号検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000183704A true JP2000183704A (ja) | 2000-06-30 |
Family
ID=18454423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10357495A Withdrawn JP2000183704A (ja) | 1998-12-16 | 1998-12-16 | 変化信号検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000183704A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015431A (ja) * | 2008-07-04 | 2010-01-21 | Seiko Epson Corp | ホストコントローラ、情報処理装置及び電子機器 |
JP2014068208A (ja) * | 2012-09-26 | 2014-04-17 | Yokogawa Electric Corp | チャタリング除去回路 |
-
1998
- 1998-12-16 JP JP10357495A patent/JP2000183704A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010015431A (ja) * | 2008-07-04 | 2010-01-21 | Seiko Epson Corp | ホストコントローラ、情報処理装置及び電子機器 |
JP2014068208A (ja) * | 2012-09-26 | 2014-04-17 | Yokogawa Electric Corp | チャタリング除去回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1451666B1 (en) | Glitch free clock selection switch | |
KR101086426B1 (ko) | I2c 컨트롤러에서 직렬 데이터 라인의 상태 변화의타이밍 제어 장치 및 그 제어 방법 | |
KR970003439B1 (ko) | 모니터의 전원 제어회로 | |
US5808486A (en) | Glitch free clock enable circuit | |
WO2002069146A2 (en) | Data processing system having an on-chip background debug system and method therefor | |
KR20010099595A (ko) | 다중 콤포넌트 시스템을 위한 리셋 시스템 및 리셋 방법 | |
JP2000183704A (ja) | 変化信号検出回路 | |
US20050135424A1 (en) | Synchronous/asynchronous interface circuit and electronic device | |
EP0917039B1 (en) | Coordinate data output equipment and liquid crystal tablet equipment having high coordinate measuring accuracy | |
WO1999044752A3 (en) | Circuit and method for specifying performance parameters in integrated circuits | |
US7574618B2 (en) | Interface circuit | |
CN113377699B (zh) | 电子装置及相关的控制方法 | |
JP3515443B2 (ja) | 液晶表示装置 | |
KR950001831B1 (ko) | 인덱스 센서를 이용한 디스크 교체신호 발생회로 및 방법 | |
JPH11312078A (ja) | 乱数発生回路を有する半導体装置 | |
KR100365406B1 (ko) | 액정 디스플레이 컨트롤러의 자동 리셋 회로 | |
KR100262413B1 (ko) | 액정표시소자의 자동 모드 검출 회로 | |
KR100328849B1 (ko) | 액정표시소자의모드선택회로 | |
KR100260440B1 (ko) | 키폰시스템에서 타이머를 동기시키기 위한 방법 | |
KR100429394B1 (ko) | 액정표시소자의 자동 모드 검출 회로 | |
US5974561A (en) | Method and apparatus for generating a reset signal within an integrated circuit | |
KR970029279A (ko) | 액정표시장치의 데이터 인에이블 모드 우선 순위 검출회로 | |
KR100365407B1 (ko) | 리셋 신호 발생 회로를 내장한 액정 디스플레이 제어기 | |
JP2599759B2 (ja) | フリップフロップテスト方式 | |
JP3039474B2 (ja) | 非同期パルス信号リタイミング回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060307 |