JP2000183354A - Manufacture of thin-film transistor and continuous film- forming apparatus - Google Patents

Manufacture of thin-film transistor and continuous film- forming apparatus

Info

Publication number
JP2000183354A
JP2000183354A JP10355843A JP35584398A JP2000183354A JP 2000183354 A JP2000183354 A JP 2000183354A JP 10355843 A JP10355843 A JP 10355843A JP 35584398 A JP35584398 A JP 35584398A JP 2000183354 A JP2000183354 A JP 2000183354A
Authority
JP
Japan
Prior art keywords
thin film
film
semiconductor thin
forming
reaction gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10355843A
Other languages
Japanese (ja)
Inventor
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
ST Liquid Crystal Display Corp
Original Assignee
Sony Corp
ST Liquid Crystal Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ST Liquid Crystal Display Corp filed Critical Sony Corp
Priority to JP10355843A priority Critical patent/JP2000183354A/en
Publication of JP2000183354A publication Critical patent/JP2000183354A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To rationalize a manufacturing process, without deteriorating the characteristics of a bottom gate thin-film transistor. SOLUTION: For manufacturing a thin-film transistor, a gate electrode forming process for forming a gate electrode on an insulating substrate 70 is executed. A continuous film-forming process for supplying the insulating substrate 70, where the gate electrode is formed to the reaction room 12 of a film forming device, forming a gate oxide film with a chemical vapor phase growing method, and forming a semiconductor thin film by overlapping it on the gate oxide in the same reaction room 12 is executed. Then, an implanting process for selectively implanting impurities to the semiconductor thin film and forming a source area and a drain region is executed. In the continuous film-forming process, first reaction gas containing an oxygen element is introduced to the reaction room, the gate oxide film is stacked by chemical vapor phase growing, the reaction room 12 is vacuum-sucked, first reaction gas is exhausted, second reaction gas which does not contain the oxygen element is made to flow into the reaction room 12, the remainder of first reaction gas is diluted, and the semiconductor thin film is stacked with chemical vapor phase growing by using second reaction gas.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法及び連続成膜装置に関する。より詳しくは、下
から順にゲート電極、ゲート酸化膜、半導体薄膜を積層
したボトムゲート型の薄膜トランジスタにおいて、ゲー
ト酸化膜及び半導体薄膜を連続的に成膜する技術に関す
る。
The present invention relates to a method of manufacturing a thin film transistor and a continuous film forming apparatus. More specifically, the present invention relates to a technique for continuously forming a gate oxide film and a semiconductor thin film in a bottom-gate thin film transistor in which a gate electrode, a gate oxide film, and a semiconductor thin film are stacked in order from the bottom.

【0002】[0002]

【従来の技術】ボトムゲート型の薄膜トランジスタは絶
縁基板の上に形成され、下から順にゲート電極、ゲート
酸化膜、半導体薄膜を重ねた積層構造となっている。例
えば、ゲート電極はモリブデンなどの金属からなり、ゲ
ート酸化膜は二酸化シリコン(SiO2 )からなり、半
導体薄膜は非晶質シリコン又は多結晶シリコンからな
る。例えば絶縁基板として安価なガラス板を用いる場
合、上述した積層構造を比較的低温で成膜する必要があ
る。例えば、プラズマ化学気相成長法を用いてゲート酸
化膜や半導体薄膜を成膜していた。
2. Description of the Related Art A bottom gate type thin film transistor is formed on an insulating substrate, and has a laminated structure in which a gate electrode, a gate oxide film, and a semiconductor thin film are sequentially stacked from the bottom. For example, the gate electrode is made of a metal such as molybdenum, the gate oxide film is made of silicon dioxide (SiO 2 ), and the semiconductor thin film is made of amorphous silicon or polycrystalline silicon. For example, when an inexpensive glass plate is used as the insulating substrate, it is necessary to form the above-described laminated structure at a relatively low temperature. For example, a gate oxide film and a semiconductor thin film have been formed using a plasma enhanced chemical vapor deposition method.

【0003】[0003]

【発明が解決しようとする課題】ゲート酸化膜として二
酸化シリコンを形成する場合には、例えばSiH4 とN
2 Oの混合物からなる反応ガスを成膜チャンバに導入
し、高周波を印加したプラズマ状態で、ガラスなどから
なる絶縁基板の上にSiO2 を堆積する。又、半導体薄
膜として非晶質シリコンを成膜する場合には例えばSi
4 からなる反応ガスを成膜チャンバに導入し、高周波
を印加したプラズマ状態で、ガラスなどからなる絶縁基
板の上にSi原子を堆積する。従来、ゲート酸化膜とな
る二酸化シリコンと半導体薄膜となる非晶質シリコンを
別々の成膜チャンバで形成していた。仮に、同一の成膜
チャンバで形成しようとすると、SiO2 を成膜する時
に使う反応ガス(SiH4,N2 O)の残留分が、非晶
質シリコンを成膜する時に悪影響を与える為である。特
に、酸素原子が非晶質シリコン内に取り込まれると、シ
リコンを活性層とする薄膜トランジスタの移動度が小さ
くなってしまう。この為、従来ゲート酸化膜と半導体薄
膜は別々の成膜チャンバで形成していた。しかしなが
ら、これでは成膜チャンバを切り換える毎に基板の移送
や成膜チャンバの排気が必要となり、生産性(スループ
ット)が悪くなる。又、SiO2 を成膜したチャンバか
らSiを成膜するチャンバに基板を移送する時、SiO
2 の表面が大気に暴露される。この結果、SiO2 とS
iの界面にH2 Oなどの吸着層が形成され、界面特性が
悪くなるという欠点がある。
SUMMARY OF THE INVENTION As a gate oxide film,
When forming silicon oxide, for example, SiHFour And N
Two Introducing a reaction gas consisting of a mixture of O into the deposition chamber
And in a plasma state with high frequency applied,
SiO on insulating substrateTwo Is deposited. Also, semiconductor thin
When forming amorphous silicon as a film, for example, Si
HFour Reaction gas consisting of
Insulating substrate made of glass etc.
Deposit Si atoms on the plate. Conventionally, the gate oxide film
Silicon dioxide and amorphous silicon as a semiconductor thin film
They were formed in separate film forming chambers. If the same film formation
When trying to form in a chamber,Two When forming a film
Reaction gas (SiHFour, NTwo O) remains amorphous
This is because it has an adverse effect when forming high quality silicon. Special
When oxygen atoms are incorporated into amorphous silicon
Low mobility of thin film transistor using recon as active layer
It will get worse. For this reason, the conventional gate oxide film and semiconductor thin film
The films were formed in separate deposition chambers. However
In this method, the substrate is transferred every time the deposition chamber is switched.
And the deposition chamber needs to be evacuated.
Is worse). Also, SiOTwo Chamber
When the substrate is transferred to the chamber where Si is deposited, SiO
Two Surface is exposed to the atmosphere. As a result, SiOTwo And S
H at the interface of iTwo An adsorption layer such as O is formed, and the interface characteristics
There is a disadvantage that it gets worse.

【0004】[0004]

【課題を解決する為の手段】上述した従来の技術の課題
に鑑み、本発明はボトムゲート型の薄膜トランジスタの
特性を悪化させることなく製造工程を合理化することを
目的とする。かかる目的を達成するために、以下の手段
を講じた。即ち、本発明に係る薄膜トランジスタの製造
方法は、絶縁基板の上にゲート電極を形成するゲート電
極形成工程と、該ゲート電極を形成した絶縁基板を反応
室に投入して化学気相成長法によりゲート酸化膜を形成
し、更に同一の反応室内で該ゲート酸化膜に重ねて半導
体薄膜を形成する連続成膜工程と、該半導体薄膜に不純
物を選択的に注入してソース領域及びドレイン領域を形
成する注入工程とからなる。好ましくは、前記連続成膜
工程は、酸素元素を含む第一反応ガスを反応室に導入し
て化学気相成長によりゲート酸化膜を堆積した後、反応
室内を真空引きして第一反応ガスを排気し、更に酸素元
素を含まない第二反応ガスを反応室に流して第一反応ガ
スの残留分を希釈してから、第二反応ガスを用いた化学
気相成長で半導体薄膜を堆積する。又好ましくは、前記
連続成膜工程は、SiHとNOを含む第一反応ガス
を用いてSiOからなるゲート酸化膜を形成し、Si
を含む第二反応ガスを用いてSiからなる半導体薄
膜を形成する。
SUMMARY OF THE INVENTION In view of the above-mentioned problems in the prior art, an object of the present invention is to rationalize the manufacturing process without deteriorating the characteristics of a bottom gate type thin film transistor. In order to achieve this purpose, the following measures were taken. That is, the method for manufacturing a thin film transistor according to the present invention includes a gate electrode forming step of forming a gate electrode on an insulating substrate, and placing the insulating substrate on which the gate electrode is formed into a reaction chamber and performing a gate by chemical vapor deposition. Forming an oxide film, further forming a semiconductor thin film over the gate oxide film in the same reaction chamber, and forming a source region and a drain region by selectively implanting impurities into the semiconductor thin film; And an injection step. Preferably, in the continuous film forming step, after introducing a first reaction gas containing an oxygen element into the reaction chamber and depositing a gate oxide film by chemical vapor deposition, the first reaction gas is evacuated by evacuation of the reaction chamber. After evacuating and further flowing a second reaction gas containing no oxygen element into the reaction chamber to dilute the remainder of the first reaction gas, a semiconductor thin film is deposited by chemical vapor deposition using the second reaction gas. Preferably, in the continuous film forming step, a gate oxide film made of SiO 2 is formed by using a first reaction gas containing SiH 4 and N 2 O;
Forming a semiconductor thin film made of Si with a second reaction gas containing H 4.

【0005】又、本発明は、絶縁基板の上にゲート電極
を形成した後反応室に投入して化学気相成長法によりゲ
ート酸化膜を形成し、更に同一の反応室内で該ゲート酸
化膜に重ねて半導体薄膜を形成した積層構造を有する薄
膜トランジスタであって、前記半導体薄膜は酸素濃度が
1×1020/cm以下に制御されていることを特徴
とする。好ましくは、前記ゲート酸化膜と半導体薄膜と
の界面におけるトラップ密度が3×1011/cm
下に制御されている。
Further, according to the present invention, after a gate electrode is formed on an insulating substrate, the gate electrode is put into a reaction chamber, a gate oxide film is formed by a chemical vapor deposition method, and the gate oxide film is formed in the same reaction chamber. A thin film transistor having a stacked structure in which a semiconductor thin film is formed by stacking, wherein an oxygen concentration of the semiconductor thin film is controlled to 1 × 10 20 / cm 3 or less. Preferably, the trap density at the interface between the gate oxide film and the semiconductor thin film is controlled to 3 × 10 11 / cm 2 or less.

【0006】又、本発明は、真空排気可能な反応室と、
高周波を印加する電極と、処理対象となる基板を載置す
るステージとを備えた連続成膜装置であって、酸素元素
を含む第一反応ガスを反応室に導入して高周波を印加し
ながら酸化膜を堆積した後、酸素元素を含まない第二反
応ガスを同一の反応室に導入して半導体薄膜を堆積する
ため、該電極を含む反応室内の材質が第一反応ガスに対
して非吸着性である事を特徴とする。好ましくは、連続
成膜装置は複数個の反応室を備えており、一個一個が互
いに独立して酸化膜と半導体薄膜の連続成膜を実行す
る。
Further, the present invention provides a reaction chamber capable of evacuating,
A continuous film forming apparatus including an electrode to which a high frequency is applied and a stage on which a substrate to be processed is placed, wherein a first reaction gas containing an oxygen element is introduced into a reaction chamber to oxidize while applying a high frequency. After depositing the film, a second reaction gas containing no oxygen element is introduced into the same reaction chamber to deposit a semiconductor thin film, so that the material in the reaction chamber including the electrode is non-adsorbing to the first reaction gas. It is characterized by being. Preferably, the continuous film forming apparatus includes a plurality of reaction chambers, each of which performs a continuous film formation of an oxide film and a semiconductor thin film independently of each other.

【0007】又、本発明は、所定の間隙を介して互いに
接合した一対の絶縁基板と該間隙に保持された電気光学
物質とからなり、一方の絶縁基板には画素電極とこれを
駆動する薄膜トランジスタが形成され、他方の絶縁基板
には対向電極が形成されている表示装置の製造方法であ
って、前記薄膜トランジスタを形成するために、該一方
の絶縁基板の上にゲート電極を形成するゲート電極形成
工程と、該ゲート電極を形成した絶縁基板を反応室に投
入して化学気相成長法によりゲート酸化膜を形成し更に
同一の反応室内で該ゲート酸化膜に重ねて半導体薄膜を
形成する連続成膜工程と、該半導体薄膜に不純物を選択
的に注入してソース領域及びドレイン領域を形成する注
入工程とを行なうことを特徴とする。
Further, the present invention comprises a pair of insulating substrates joined to each other via a predetermined gap and an electro-optical material held in the gap, and one of the insulating substrates has a pixel electrode and a thin film transistor for driving the pixel electrode. Is formed, and a counter electrode is formed on the other insulating substrate, wherein a gate electrode is formed on the one insulating substrate to form the thin film transistor. A step of forming a gate oxide film by a chemical vapor deposition method by introducing the insulating substrate on which the gate electrode is formed into a reaction chamber, and further forming a semiconductor thin film over the gate oxide film in the same reaction chamber. A film step and an implantation step of selectively implanting impurities into the semiconductor thin film to form a source region and a drain region are performed.

【0008】本発明によれば、ボトムゲート構造を有す
る薄膜トランジスタを作成する際、ゲート酸化膜と半導
体薄膜を同一の反応室内で連続成膜する。これにより、
ゲート酸化膜と半導体薄膜の界面特性を改善するととも
に、製造工程を合理化する。特に、半導体薄膜の膜質を
維持し極力酸素原子を膜中から排除する為、反応室内の
材質が酸素原子を含む反応ガスに対して非吸着性のもの
を用いている。又、酸素元素を含む反応ガスを用いてゲ
ート酸化膜を堆積した後、一旦反応室内を真空引きして
排気し、更に酸素元素を含まない別の反応ガスを反応室
に流して先に用いた反応ガスの残留分を希釈してから、
酸素元素を含まない反応ガスを用いて半導体薄膜を堆積
している。
According to the present invention, when fabricating a thin film transistor having a bottom gate structure, a gate oxide film and a semiconductor thin film are continuously formed in the same reaction chamber. This allows
The interface characteristics between the gate oxide film and the semiconductor thin film are improved, and the manufacturing process is rationalized. In particular, in order to maintain the film quality of the semiconductor thin film and remove oxygen atoms from the film as much as possible, the material in the reaction chamber is made of a material that is non-adsorbing to a reaction gas containing oxygen atoms. Also, after depositing a gate oxide film using a reaction gas containing an oxygen element, the reaction chamber was once evacuated and evacuated, and another reaction gas containing no oxygen element was flowed into the reaction chamber and used earlier. After diluting the residue of the reaction gas,
The semiconductor thin film is deposited using a reaction gas containing no oxygen element.

【0009】[0009]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態の例を詳細に説明する。図1は、本発明に係る連
続成膜装置の基本的な構成を示す模式的なブロック図で
ある。本連続成膜装置は基本的に成膜チャンバ1を主な
構成要素とする。成膜チャンバ1は真空排気可能な反応
室12からなり、その内部に高周波を印加する電極13
と、処理対象となる絶縁基板70を載置するステージ1
4とを収納している。ノズル状になった電極13の上部
には導入管14が接続しており、バルブを介して所望の
反応ガスが導入される。導入管14には高周波電源19
が接続されており、電極13に高周波を印加する。一方
ステージ14は接地電位に保持されており、その内部に
は絶縁基板70を加熱する為のヒータ15が格納されて
いる。処理対象となる絶縁基板70はゲートバルブ16
を介して反応室12に送り込まれる。処理が終わった
後、絶縁基板70はゲートバルブ16を介して取り出さ
れる。反応室12に収納されたステージ14の上に絶縁
基板70を配置するとともに、これと対向するノズル状
の電極13から反応室12内に所望の反応ガスを供給し
ながら、高周波電源19で高周波を上部平板電極13に
印加すると、プラズマが発生し、絶縁基板70の上に所
望の膜が形成される。この際には、ステージ14をヒー
タ15で加熱し、絶縁基板70を所定の温度に保持して
おく。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic block diagram showing a basic configuration of a continuous film forming apparatus according to the present invention. This continuous film forming apparatus basically includes the film forming chamber 1 as a main component. The film forming chamber 1 comprises a reaction chamber 12 which can be evacuated, and an electrode 13 for applying a high frequency therein.
And a stage 1 on which an insulating substrate 70 to be processed is placed
4 are stored. An introduction pipe 14 is connected to an upper part of the electrode 13 in a nozzle shape, and a desired reaction gas is introduced through a valve. A high frequency power supply 19 is
Are connected, and a high frequency is applied to the electrode 13. On the other hand, the stage 14 is held at the ground potential, and a heater 15 for heating the insulating substrate 70 is stored inside the stage 14. The insulating substrate 70 to be processed is the gate valve 16
Through the reaction chamber 12. After the processing is completed, the insulating substrate 70 is taken out through the gate valve 16. The insulating substrate 70 is placed on the stage 14 housed in the reaction chamber 12, and a high frequency power is supplied from the high frequency power supply 19 while supplying a desired reaction gas into the reaction chamber 12 from the nozzle-shaped electrode 13 opposed thereto. When applied to the upper plate electrode 13, plasma is generated, and a desired film is formed on the insulating substrate 70. At this time, the stage 14 is heated by the heater 15 to keep the insulating substrate 70 at a predetermined temperature.

【0010】本発明では、成膜チャンバ1を用いてゲー
ト酸化膜と半導体薄膜の連続成膜を行なっている。ま
ず、酸素元素を含む第一反応ガスを反応室12に導入し
て高周波を印加しながら絶縁基板70の上に酸化膜を堆
積した後、酸素元素を含まない第二反応ガスを同一の反
応室12に導入して半導体薄膜を堆積している。この
際、上部平板電極13を含む反応室12内の材質が第一
反応ガスに対して非吸着性のものを使用しており、半導
体薄膜に対する酸素元素の混入を極力防いでいる。例え
ば、上部平板電極13は従来ポーラスなアルミナなどを
用いていたが、本発明ではこれに代えて例えば鏡面仕上
げしたアルミニウムを用いる。
In the present invention, the gate oxide film and the semiconductor thin film are continuously formed by using the film forming chamber 1. First, an oxide film is deposited on the insulating substrate 70 while introducing a first reaction gas containing an oxygen element into the reaction chamber 12 and applying a high frequency, and then a second reaction gas containing no oxygen element is supplied to the same reaction chamber. 12 to deposit a semiconductor thin film. At this time, the material in the reaction chamber 12 including the upper plate electrode 13 is made of a material that is non-adsorbable to the first reaction gas, and the entry of oxygen element into the semiconductor thin film is prevented as much as possible. For example, porous alumina or the like is conventionally used for the upper plate electrode 13, but in the present invention, for example, mirror-finished aluminum is used instead.

【0011】上述した連続成膜工程では、酸素元素を含
む第一反応ガスを反応室12に導入して化学気相成長に
よりゲート酸化膜を堆積した後、一旦反応室12内を真
空引きして第一反応ガスを排気する。この後更に、酸素
元素を含まない第二反応ガスを排気後の反応室12に流
して第一反応ガスの残留分を十分希釈してから(パー
ジ)、第二反応ガスを用いた化学気相成長で半導体薄膜
を堆積する。この様な真空引き及びパージを併用するこ
とで半導体薄膜に対する酸素元素の混入を防いでいる。
尚、具体的には、SiH4 とN2 Oを含む第一反応ガス
を用いてSiO2からなるゲート酸化膜を形成し、Si
4 からなる第二反応ガスを用いてSiからなる半導体
薄膜を形成する。この際、SiO2 を堆積する為高周波
電源19のプラズマ出力は例えば2kWに設定する。
又、Siからなる半導体薄膜を堆積する為、高周波電源
19のプラズマ出力を例えば1.5kWに設定する。
In the above-described continuous film forming process, a first reaction gas containing an oxygen element is introduced into the reaction chamber 12 to deposit a gate oxide film by chemical vapor deposition, and then the inside of the reaction chamber 12 is evacuated once. Exhaust the first reaction gas. Thereafter, a second reaction gas containing no oxygen element is further passed through the exhausted reaction chamber 12 to sufficiently dilute the residue of the first reaction gas (purge), and then a chemical vapor using the second reaction gas is used. A semiconductor thin film is deposited by growth. By using such vacuuming and purging together, the incorporation of oxygen element into the semiconductor thin film is prevented.
Specifically, a gate oxide film made of SiO 2 is formed using a first reaction gas containing SiH 4 and N 2 O,
A semiconductor thin film made of Si is formed using a second reaction gas made of H 4 . At this time, the plasma output of the high frequency power supply 19 is set to, for example, 2 kW to deposit SiO 2 .
Further, in order to deposit a semiconductor thin film made of Si, the plasma output of the high frequency power supply 19 is set to, for example, 1.5 kW.

【0012】上述した連続成膜工程において、真空引き
とパージを併用することによって、シリコンからなる半
導体薄膜の酸素濃度を1×1020/cm3 以下に抑制す
ることができた。この真空引き及びパージを行なわない
と、半導体薄膜中の酸素濃度は2×1020/cm3 を超
えてしまう。更に、反応室12内の電極13をアルミナ
からアルミニウムに変えることで、シリコン半導体薄膜
中の酸素濃度を3×1019/cm3 まで下げることがで
きた。この濃度は、ゲート酸化膜の成膜と半導体薄膜の
成膜を別々のチャンバで行なった場合における、半導体
薄膜中の酸素濃度とほぼ等しい。加えて、ゲート酸化膜
と半導体薄膜を連続成膜することで、両者の界面におけ
るトラップ密度を3×1011/cm2 以下に制御するこ
とができた。これに対し、ゲート酸化膜の成膜と半導体
薄膜の成膜を別々のチャンバで行なった場合には、界面
のトラップ密度が1×1012/cm2 に達している。
In the above-described continuous film forming step, the oxygen concentration of the semiconductor thin film made of silicon could be suppressed to 1 × 10 20 / cm 3 or less by using both vacuum evacuation and purging. Without this evacuation and purging, the oxygen concentration in the semiconductor thin film will exceed 2 × 10 20 / cm 3 . Further, by changing the electrode 13 in the reaction chamber 12 from aluminum to aluminum, the oxygen concentration in the silicon semiconductor thin film could be reduced to 3 × 10 19 / cm 3 . This concentration is substantially equal to the oxygen concentration in the semiconductor thin film when the gate oxide film and the semiconductor thin film are formed in different chambers. In addition, by continuously forming the gate oxide film and the semiconductor thin film, the trap density at the interface between the two could be controlled to 3 × 10 11 / cm 2 or less. On the other hand, when the gate oxide film and the semiconductor thin film are formed in different chambers, the trap density at the interface reaches 1 × 10 12 / cm 2 .

【0013】図2は、本発明に係る連続成膜装置の全体
構成の例を示す模式的な斜視図である。本成膜装置は本
体部と成膜系と基板給送部とに大別される。本体部は4
個の成膜チャンバ1とロードロックチャンバ6とアンロ
ードロックチャンバ8と加熱チャンバ2とを備えてい
る。又、成膜系はガス供給システム61、本体制御ラッ
ク62、リモート熱交換器モジュール63、本体ポンプ
モジュール64、プロセスポンプモジュール65などを
含んでいる。この成膜系は本体部の各成膜チャンバ1に
接続されており、プラズマ化学気相成長に必要な処理を
実行する。基板供給部は基板カセット4を取り扱う自動
カセットロードステーション3を含んでおり、本体部の
ロードロックチャンバ6及びアンロードロックチャンバ
8に接続している。尚、本体部を構成する各チャンバは
星型に配置されており、その中央に搬送ロボットからな
る搬送機構5が配置している。この搬送機構5は周辺の
各成膜チャンバ1に対してゲートバルブを介して接続し
ている。この成膜装置は複数個の成膜チャンバ1を備え
ていることが特徴であり、一個一個が互いに独立して酸
化膜と半導体薄膜の連続成膜を実行する。従って、1つ
の成膜チャンバを保守点検している間に、残りの成膜チ
ャンバで引き続き連続成膜処理を実行できるので、全体
として処理能力が向上する。
FIG. 2 is a schematic perspective view showing an example of the entire configuration of the continuous film forming apparatus according to the present invention. The film forming apparatus is roughly divided into a main body, a film forming system, and a substrate feeding section. The body is 4
It includes a film forming chamber 1, a load lock chamber 6, an unload lock chamber 8, and a heating chamber 2. The film forming system includes a gas supply system 61, a main body control rack 62, a remote heat exchanger module 63, a main body pump module 64, a process pump module 65, and the like. This film forming system is connected to each of the film forming chambers 1 of the main body, and performs processing required for plasma enhanced chemical vapor deposition. The substrate supply unit includes an automatic cassette load station 3 that handles a substrate cassette 4 and is connected to a load lock chamber 6 and an unload lock chamber 8 of the main body. The chambers constituting the main body are arranged in a star shape, and a transfer mechanism 5 including a transfer robot is disposed at the center. The transport mechanism 5 is connected to each of the peripheral film forming chambers 1 via a gate valve. This film forming apparatus is characterized in that it has a plurality of film forming chambers 1, each of which performs continuous film formation of an oxide film and a semiconductor thin film independently of each other. Therefore, while one of the film forming chambers is being maintained and inspected, the continuous film forming process can be continuously performed in the remaining film forming chambers, so that the processing capacity is improved as a whole.

【0014】図3は、本発明に係る薄膜トランジスタの
製造方法を示す工程図である。本例ではゲート窒化膜、
ゲート酸化膜、半導体薄膜の連続成膜を行なう為に、図
1及び図2に示した成膜装置を用いている。ここではボ
トムゲート構造の薄膜トランジスタを基板70の上に集
積形成している。先ず(A)に示すように、例えば30
0mm×350mmの面積を有する例えば無アルカリガラス
からなる基板70の上に金属を例えばスパッタ法で堆積
する。ここでは、Mo・Taを堆積した。フォトリソグ
ラフィー及びエッチングにより堆積した金属をパタニン
グしてゲート電極71に加工する。その後、各ゲート電
極71の表面を陽極酸化しTa酸化膜72を形成する。
FIG. 3 is a process chart showing a method for manufacturing a thin film transistor according to the present invention. In this example, the gate nitride film,
In order to continuously form a gate oxide film and a semiconductor thin film, the film forming apparatus shown in FIGS. 1 and 2 is used. Here, a thin film transistor having a bottom gate structure is integrated over a substrate 70. First, as shown in FIG.
A metal is deposited, for example, by sputtering on a substrate 70 having an area of 0 mm × 350 mm and made of, for example, non-alkali glass. Here, Mo.Ta was deposited. The metal deposited by photolithography and etching is patterned and processed into a gate electrode 71. Thereafter, the surface of each gate electrode 71 is anodized to form a Ta oxide film 72.

【0015】工程(B)に進み、基板70を本発明にか
かる成膜装置に投入する。成膜チャンバ内で、プラズマ
CVD法(PE−CVD法)によりSiN及びSiO2
を堆積し二層のゲート絶縁膜73a,73bを設ける。
その上に、非晶質シリコンを堆積して半導体薄膜74を
設ける。ここでは、同一の成膜チャンバで真空を破らず
にゲート絶縁膜73a,73b及び半導体薄膜74を連
続成長させるている。この後基板を加熱チャンバに転送
する。ここで基板70を例えば400℃の温度まで加熱
する。PE−CVD法で成膜した非晶質シリコンの半導
体薄膜74には約10%の水素が含まれており、400
℃の熱処理でこの水素は脱離する。この熱処理を行なっ
た後、基板70はレーザ照射装置に移送される。ここで
波長308nmのXeClエキシマレーザ光75を照射し
て半導体薄膜74の結晶化を図る。レーザ光のエネルギ
ーによって非晶質シリコンが溶融し、固まる時に多結晶
シリコンとなる。この固まる時の時間によって結晶性
(主にグレインサイズ)が決められる。本例では、15
0mm×0.4mmのライン状に整形されたレーザ光を照射
し、左右にスキャニングするだけで2分程度で一枚の基
板を処理することが可能である。この結晶化処理が終了
した後、基板70はレーザ照射装置から取り出され後工
程に進む。
In step (B), the substrate 70 is loaded into the film forming apparatus according to the present invention. In a film forming chamber, SiN and SiO 2 are formed by a plasma CVD method (PE-CVD method).
To provide two layers of gate insulating films 73a and 73b.
A semiconductor thin film 74 is provided thereon by depositing amorphous silicon. Here, the gate insulating films 73a and 73b and the semiconductor thin film 74 are continuously grown without breaking the vacuum in the same film forming chamber. Thereafter, the substrate is transferred to the heating chamber. Here, the substrate 70 is heated to, for example, a temperature of 400 ° C. The amorphous silicon semiconductor thin film 74 formed by the PE-CVD method contains about 10% hydrogen,
This hydrogen is desorbed by the heat treatment at ℃. After performing this heat treatment, the substrate 70 is transferred to a laser irradiation device. Here, XeCl excimer laser light 75 having a wavelength of 308 nm is irradiated to crystallize the semiconductor thin film 74. The amorphous silicon is melted by the energy of the laser light and becomes polycrystalline when it hardens. Crystallinity (mainly grain size) is determined by the time at which the solidification occurs. In this example, 15
A single substrate can be processed in about 2 minutes by irradiating a laser beam shaped into a line of 0 mm × 0.4 mm and scanning left and right. After the crystallization process is completed, the substrate 70 is taken out of the laser irradiation device and proceeds to a subsequent step.

【0016】(C)に示すように、半導体薄膜74の上
にSiO2 をPE−CVD法で堆積する。ここで裏面露
光技術を使ってSiO2 をパタニングし、ストッパ76
に加工する。即ち、ゲート電極71をマスクとして裏面
露光を行なうことによりセルフアライメントでゲート電
極71に整合したストッパ76を得ることができる。こ
こでイオンドーピング法により例えば低濃度の燐ドーパ
ント77を半導体薄膜74にドーピングする。
As shown in FIG. 1C, SiO 2 is deposited on the semiconductor thin film 74 by PE-CVD. Here, the SiO 2 is patterned using the backside exposure technique,
Process into That is, by performing backside exposure using the gate electrode 71 as a mask, the stopper 76 aligned with the gate electrode 71 can be obtained by self-alignment. Here, the semiconductor thin film 74 is doped with, for example, a low-concentration phosphorus dopant 77 by an ion doping method.

【0017】工程(D)に進み、Nチャネル型の薄膜ト
ランジスタとなる半導体薄膜の領域には例えば高濃度の
燐ドーパント78をドーピングする。又、Pチャネル型
トランジスタとなる半導体薄膜の領域には高濃度のボロ
ンドーパントをドーピングする。燐及びボロンを領域分
割的に打ち分ける為、レジスト79が用いられる。通
常、高温プロセスの多結晶シリコン薄膜トランジスタで
はイオンインプランテーション法を用いて不純物イオン
を注入している。これは質量分離機能を持っていて、特
定の不純物イオンのみを注入できる。しかしながら、こ
の方法ではイオンビームをスキャニングするので大面積
に高濃度の不純物イオンを注入するには処理時間が長く
なり生産性が悪い。そこで、本実施例ではイオンドーピ
ング法を用いて不純物を注入している。イオンドーピン
グ法はプラズマ状態のイオンを一気に電界加速して基板
にドーピングするものであり、短時間で処理できる。反
面、質量分離しないので不要な原子までドーピングされ
てしまう可能性がある。又、正確な原子の数が分らない
のでバラツキの原因になる。最近は、両者の欠点をなく
した大型のイオンインプランテーション装置が開発され
ているので性能向上が期待される。
Proceeding to step (D), a region of the semiconductor thin film to be an N-channel type thin film transistor is doped with, for example, a high-concentration phosphorus dopant 78. Further, a region of the semiconductor thin film to be a P-channel transistor is doped with a high concentration of boron dopant. A resist 79 is used to separate phosphorus and boron into regions. Usually, impurity ions are implanted in a polycrystalline silicon thin film transistor of a high temperature process by using an ion implantation method. It has a mass separation function and can implant only specific impurity ions. However, in this method, since the ion beam is scanned, a long processing time is required to implant high-concentration impurity ions in a large area, resulting in poor productivity. Therefore, in this embodiment, the impurities are implanted by using the ion doping method. The ion doping method is a method in which ions in a plasma state are rapidly accelerated by an electric field to dope a substrate, and can be processed in a short time. On the other hand, since there is no mass separation, unnecessary atoms may be doped. In addition, the exact number of atoms is not known, which causes variation. Recently, a large-sized ion implantation apparatus that eliminates both disadvantages has been developed, so that improvement in performance is expected.

【0018】工程(E)に進み、ドーピングされた原子
を活性化する為に再度レーザ光を照射する。レーザ結晶
化と同一方法であるが、結晶を大きくする必要がない為
弱いエネルギーで十分である。活性化する為には一般に
熱を与えればよいが、ガラスは400℃以上で熱収縮す
る為に単純な熱処理は使えない。例えばレーザ照射等の
ように半導体薄膜のみに熱を与える方法が使われる。
尚、イオンドーピング時に水素を同時に注入すると30
0℃程度の温度で不純物が活性化するという報告もあ
る。この後、配線間の絶縁の為にSiO2 を堆積して層
間絶縁膜80とする。
Proceeding to step (E), laser light is again irradiated to activate the doped atoms. This is the same method as laser crystallization, but weak energy is sufficient because it is not necessary to enlarge the crystal. In general, heat may be applied to activate the glass, but simple heat treatment cannot be used because glass shrinks at 400 ° C. or higher. For example, a method of applying heat only to the semiconductor thin film such as laser irradiation is used.
Incidentally, if hydrogen is simultaneously implanted during ion doping, 30
There is also a report that impurities are activated at a temperature of about 0 ° C. Thereafter, SiO 2 is deposited for insulation between wirings to form an interlayer insulating film 80.

【0019】工程(F)に進み、層間絶縁膜80にコン
タクトホールを開口した後、例えば金属アルミニウムを
スパッタで堆積し、所定の形状にパタニングして配線8
1に加工する。
Proceeding to step (F), after opening a contact hole in the interlayer insulating film 80, for example, metal aluminum is deposited by sputtering and patterned into a predetermined shape to form the wiring 8
Process into 1.

【0020】最後に工程(G)に進み、例えばSiNを
堆積してパシベーション膜82とする。このパシベーシ
ョン膜82は外部からの不純物侵入を防ぐ。
Finally, the process proceeds to step (G), for example, depositing SiN to form a passivation film 82. This passivation film 82 prevents impurities from entering from outside.

【0021】図4は本発明に従って連続成膜された積層
構造の酸素濃度プロファイルを示すグラフである。縦軸
に濃度を示し、横軸に積層構造の深さを表わしている。
この積層構造は上から順に非晶質シリコンからなる半導
体薄膜、SiO2 からなるゲート酸化膜、SiNからな
るゲート窒化膜をシリコンウエハーからなる絶縁基板の
上に形成したものである。最上層の半導体薄膜の表面か
ら計った深さ寸法を横軸に取ってある。尚、このグラフ
はOの膜中濃度に加え、Si,N,F,C,Hの濃度も
参考に表わしてある。グラフから明らかな様に、ゲート
酸化膜の形成と半導体薄膜の形成の間に真空引きとパー
ジを加えることで、半導体薄膜中の酸素濃度を1020
cm3 に抑えることができる。尚、成膜チャンバ内のプ
ラズマ電極はアルミナ被覆されたものを用いている。
FIG. 4 is a graph showing an oxygen concentration profile of a laminated structure formed continuously according to the present invention. The vertical axis indicates the concentration, and the horizontal axis indicates the depth of the laminated structure.
In this laminated structure, a semiconductor thin film made of amorphous silicon, a gate oxide film made of SiO 2 , and a gate nitride film made of SiN are formed on an insulating substrate made of a silicon wafer in order from the top. The horizontal axis indicates the depth dimension measured from the surface of the uppermost semiconductor thin film. This graph shows the concentrations of Si, N, F, C and H in addition to the concentration of O in the film. As is clear from the graph, the oxygen concentration in the semiconductor thin film was reduced to 10 20 / by applying a vacuum and a purge between the formation of the gate oxide film and the formation of the semiconductor thin film.
cm 3 . The plasma electrode in the film forming chamber is coated with alumina.

【0022】図5は、成膜チャンバ内のプラズマ電極を
アルミナ被覆材料からアルミ材料に代えた場合の膜中酸
素濃度を表わしている。グラフから明らかな様に、半導
体薄膜中の酸素濃度は1019/cm3 のオーダまで下げ
ることが可能である。
FIG. 5 shows the oxygen concentration in the film when the plasma electrode in the film forming chamber is changed from an alumina coating material to an aluminum material. As is clear from the graph, the oxygen concentration in the semiconductor thin film can be reduced to the order of 10 19 / cm 3 .

【0023】最後に、図6を参照して、本発明に従って
製造された薄膜トランジスタを応用したアクティブマト
リクス型表示装置の一例を簡潔に説明する。本表示装置
は駆動基板101と対向基板102と両者の間に保持さ
れた電気光学物質103とを備えたパネル構造を有す
る。電気光学物質103としては液晶材料等が広く用い
られている。駆動基板101は大面積化が可能であり且
つ比較的低コストのガラス等を用いることができる。駆
動基板101には画素アレイ部104と駆動回路部とが
集積形成されており、モノリシック構造を採用できる。
即ち、画素アレイ部104に加え周辺の駆動回路部を一
体的に内蔵することができる。駆動回路部は垂直駆動回
路105と水平駆動回路106とに分かれている。又、
駆動基板101の周辺部上端には外部接続用の端子部1
07が形成されている。端子部107は配線108を介
して垂直駆動回路105及び水平駆動回路106に接続
している。一方、対向基板102の内表面には対向電極
(図示せず)が全面的に形成されている。画素アレイ部
104には行状のゲートライン109と列状の信号ライ
ン110が形成されている。ゲートライン109は垂直
駆動回路105に接続し、信号ライン110は水平駆動
回路106に接続する。両ラインの交差部には画素電極
111とこれを駆動する薄膜トランジスタ112が集積
形成されている。又、垂直駆動回路105及び水平駆動
回路106にも薄膜トランジスタが集積形成されてい
る。これらの薄膜トランジスタを形成する為、絶縁基板
101の上にゲート電極を形成するゲート電極形成工程
と、ゲート電極を形成した絶縁基板101を反応室に投
入して化学気相成長法によりゲート酸化膜を形成し更に
同一の反応室内でゲート酸化膜に重ねて半導体薄膜を形
成する連続成膜工程と、半導体薄膜に不純物を選択的に
注入してソース領域及びドレイン領域を形成する注入工
程を行なっている。
Finally, an example of an active matrix type display device using a thin film transistor manufactured according to the present invention will be briefly described with reference to FIG. This display device has a panel structure including a driving substrate 101, a counter substrate 102, and an electro-optical material 103 held between the two. As the electro-optical material 103, a liquid crystal material or the like is widely used. The driving substrate 101 can be made of glass which can have a large area and is relatively inexpensive. The pixel array unit 104 and the drive circuit unit are integrated on the drive substrate 101, and a monolithic structure can be adopted.
In other words, the peripheral drive circuit portion can be integrally built in addition to the pixel array portion 104. The drive circuit section is divided into a vertical drive circuit 105 and a horizontal drive circuit 106. or,
A terminal 1 for external connection is provided on the upper end of the peripheral portion of the drive substrate 101.
07 is formed. The terminal portion 107 is connected to a vertical drive circuit 105 and a horizontal drive circuit 106 via a wiring 108. On the other hand, a counter electrode (not shown) is formed entirely on the inner surface of the counter substrate 102. A row-shaped gate line 109 and a column-shaped signal line 110 are formed in the pixel array unit 104. The gate line 109 is connected to the vertical drive circuit 105, and the signal line 110 is connected to the horizontal drive circuit 106. At the intersection of the two lines, a pixel electrode 111 and a thin film transistor 112 for driving the pixel electrode 111 are integrally formed. Further, thin film transistors are also integratedly formed in the vertical drive circuit 105 and the horizontal drive circuit 106. In order to form these thin film transistors, a gate electrode forming step of forming a gate electrode on the insulating substrate 101 and an insulating substrate 101 on which the gate electrode is formed are put into a reaction chamber and a gate oxide film is formed by a chemical vapor deposition method. A continuous film forming step of forming a semiconductor thin film over the gate oxide film in the same reaction chamber; and an implanting step of selectively implanting impurities into the semiconductor thin film to form a source region and a drain region. .

【0024】[0024]

【発明の効果】以上説明したように、本発明によれば、
ボトムゲート構造を有する薄膜トランジスタの製造方法
において、ゲート酸化膜と半導体薄膜を同一の成膜チャ
ンバ内で連続形成している。これにより、ゲート酸化膜
と半導体薄膜の界面状態を改善し、ボトムゲート型薄膜
トランジスタの特性を安定化することが可能になった。
又、連続成膜を行なうことで薄膜トランジスタの生産性
が改善された。特に、複数の成膜チャンバを用いること
で、一つを保守点検している場合でも残りで連続成膜を
実行できるので、処理能力が高くなる。
As described above, according to the present invention,
In a method of manufacturing a thin film transistor having a bottom gate structure, a gate oxide film and a semiconductor thin film are continuously formed in the same film forming chamber. As a result, the state of the interface between the gate oxide film and the semiconductor thin film can be improved, and the characteristics of the bottom gate thin film transistor can be stabilized.
Further, the productivity of thin film transistors was improved by performing continuous film formation. In particular, by using a plurality of film forming chambers, even when one of the chambers is being maintained and inspected, the remaining film can be continuously formed, so that the processing capacity is increased.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る連続成膜装置の主要部を示す模式
的な断面図である。
FIG. 1 is a schematic sectional view showing a main part of a continuous film forming apparatus according to the present invention.

【図2】本発明に係る連続成膜装置の全体構成を示す斜
視図である。
FIG. 2 is a perspective view showing an entire configuration of a continuous film forming apparatus according to the present invention.

【図3】本発明に係る薄膜トランジスタの製造方法を示
す工程図である。
FIG. 3 is a process chart showing a method for manufacturing a thin film transistor according to the present invention.

【図4】本発明に従って製造された薄膜トランジスタの
酸素濃度プロファイルを示すグラフである。
FIG. 4 is a graph showing an oxygen concentration profile of a thin film transistor manufactured according to the present invention.

【図5】本発明に従って製造された薄膜トランジスタの
酸素濃度プロファイルを示すグラフである。
FIG. 5 is a graph showing an oxygen concentration profile of a thin film transistor manufactured according to the present invention.

【図6】本発明に従って製造された薄膜トランジスタを
応用したアクティブマトリクス型表示装置の一例を示す
模式的な斜視図である。
FIG. 6 is a schematic perspective view showing an example of an active matrix display device using a thin film transistor manufactured according to the present invention.

【符号の説明】[Explanation of symbols]

1・・・成膜チャンバ、12・・・反応室、13・・・
電極、14・・・ステージ、15・・・ヒータ、16・
・・ゲートバルブ、19・・・高周波電源、70・・・
絶縁基板、71・・・ゲート電極、73a・・・ゲート
窒化膜、73b・・・ゲート酸化膜、74・・・半導体
薄膜
1 ... film forming chamber, 12 ... reaction chamber, 13 ...
Electrode, 14 stage, 15 heater, 16
..Gate valves, 19, high-frequency power supplies, 70,
Insulating substrate, 71: gate electrode, 73a: gate nitride film, 73b: gate oxide film, 74: semiconductor thin film

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/205 H01L 21/28 301R 5F110 21/265 21/31 C 21/28 301 21/316 X 21/31 21/265 F 21/316 29/78 613A 616N 617U 617W 627G Fターム(参考) 4K030 AA06 AA18 BA29 BA44 BB13 FA03 JA06 KA17 LA15 4M104 AA01 BB16 BB17 CC05 DD37 EE03 EE12 EE16 EE17 FF08 FF17 GG09 GG10 GG14 GG20 HH20 5F045 AA08 AB02 AB32 AC01 AC11 AF07 CA15 DP03 EH05 5F052 AA02 BB07 DA02 DB03 JA01 JA10 5F058 BA07 BB07 BC02 BF07 BF23 BF29 BG01 BG02 BG03 BJ04 5F110 AA16 BB02 BB04 CC08 DD02 EE04 EE06 EE44 FF02 FF03 FF10 FF24 FF30 GG02 GG13 GG45 HJ01 HJ12 HJ23 HL03 HL23 NN03 NN12 NN23 NN24 PP03 PP04 PP05 PP27 PP35 QQ09 QQ12 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/205 H01L 21/28 301R 5F110 21/265 21/31 C 21/28 301 21/316 X 21/31 21 / 265 F 21/316 29/78 613A 616N 617U 617W 627G F-term (reference) 4K030 AA06 AA18 BA29 BA44 BB13 FA03 JA06 KA17 LA15 4M104 AA01 BB16 BB17 CC05 DD37 EE03 EE12 EE16 EE17 FF08 GG17 A08 AC11 AF07 CA15 DP03 EH05 5F052 AA02 BB07 DA02 DB03 JA01 JA10 5F058 BA07 BB07 BC02 BF07 BF23 BF29 BG01 BG02 BG03 BJ04 5F110 AA16 BB02 BB04 CC08 DD02 EE04 EE06 EE44 FF02 FF03 FF13 FF03 FF13 FF03 FF13 FF13 FF13 FF13 FF13 FF13 FF03 FF30 PP04 PP05 PP27 PP35 QQ09 QQ12

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板の上にゲート電極を形成するゲ
ート電極形成工程と、 該ゲート電極を形成した絶縁基板を反応室に投入して化
学気相成長法によりゲート酸化膜を形成し、更に同一の
反応室内で該ゲート酸化膜に重ねて半導体薄膜を形成す
る連続成膜工程と、 該半導体薄膜に不純物を選択的に注入してソース領域及
びドレイン領域を形成する注入工程とからなる薄膜トラ
ンジスタの製造方法。
A gate electrode forming step of forming a gate electrode on the insulating substrate; placing the insulating substrate on which the gate electrode is formed into a reaction chamber to form a gate oxide film by a chemical vapor deposition method; A thin film transistor comprising: a continuous film forming step of forming a semiconductor thin film on the gate oxide film in the same reaction chamber; and an implanting step of selectively implanting impurities into the semiconductor thin film to form a source region and a drain region. Production method.
【請求項2】 前記連続成膜工程は、酸素元素を含む第
一反応ガスを反応室に導入して化学気相成長によりゲー
ト酸化膜を堆積した後、反応室内を真空引きして第一反
応ガスを排気し、更に酸素元素を含まない第二反応ガス
を反応室に流して第一反応ガスの残留分を希釈してか
ら、第二反応ガスを用いた化学気相成長で半導体薄膜を
堆積する請求項1記載の薄膜トランジスタの製造方法。
2. The continuous film forming step comprises: introducing a first reaction gas containing an oxygen element into a reaction chamber to deposit a gate oxide film by chemical vapor deposition; Exhaust the gas, further flow a second reaction gas containing no oxygen element into the reaction chamber to dilute the remainder of the first reaction gas, and then deposit a semiconductor thin film by chemical vapor deposition using the second reaction gas The method for manufacturing a thin film transistor according to claim 1.
【請求項3】 前記連続成膜工程は、SiHとN
を含む第一反応ガスを用いてSiOからなるゲート酸
化膜を形成し、SiHを含む第二反応ガスを用いてS
iからなる半導体薄膜を形成する請求項2記載の薄膜ト
ランジスタの製造方法。
3. The method according to claim 1, wherein the continuous film forming step is performed by using SiH 4 and N 2 O.
A gate oxide film made of SiO 2 is formed using a first reaction gas containing Si, and S 2 is formed using a second reaction gas containing SiH 4.
3. The method according to claim 2, wherein a semiconductor thin film made of i is formed.
【請求項4】 絶縁基板の上にゲート電極を形成した後
反応室に投入して化学気相成長法によりゲート酸化膜を
形成し、更に同一の反応室内で該ゲート酸化膜に重ねて
半導体薄膜を形成した積層構造を有する薄膜トランジス
タであって、 前記半導体薄膜は酸素濃度が1×1020/cm以下
に制御されていることを特徴とする薄膜トランジスタ。
4. After forming a gate electrode on an insulating substrate, the gate electrode is put into a reaction chamber to form a gate oxide film by a chemical vapor deposition method, and furthermore, a semiconductor thin film is stacked on the gate oxide film in the same reaction chamber. Wherein the semiconductor thin film has an oxygen concentration controlled to 1 × 10 20 / cm 3 or less.
【請求項5】 前記ゲート酸化膜と半導体薄膜との界面
におけるトラップ密度が3×1011/cm以下に制
御されていることを特徴とする請求項4記載の薄膜トラ
ンジスタ。
5. The thin film transistor according to claim 4, wherein a trap density at an interface between the gate oxide film and the semiconductor thin film is controlled to 3 × 10 11 / cm 2 or less.
【請求項6】 真空排気可能な反応室と、高周波を印加
する電極と、処理対象となる基板を載置するステージと
を備えた連続成膜装置であって、 酸素元素を含む第一反応ガスを反応室に導入して高周波
を印加しながら酸化膜を堆積した後、酸素元素を含まな
い第二反応ガスを同一の反応室に導入して半導体薄膜を
堆積するため、 該電極を含む反応室内の材質が第一反応ガスに対して非
吸着性である事を特徴とする連続成膜装置。
6. A continuous film forming apparatus comprising a reaction chamber capable of evacuating, an electrode for applying a high frequency, and a stage for mounting a substrate to be processed, wherein the first reaction gas containing an oxygen element is provided. Is introduced into the reaction chamber and an oxide film is deposited while applying a high frequency. Then, a second reaction gas containing no oxygen element is introduced into the same reaction chamber to deposit a semiconductor thin film. A continuous film forming apparatus characterized in that the material of the film is non-adsorbent to the first reaction gas.
【請求項7】 複数個の反応室を備えており、一個一個
が互いに独立して酸化膜と半導体薄膜の連続成膜を実行
することを特徴とする請求項6記載の連続成膜装置。
7. The continuous film forming apparatus according to claim 6, wherein a plurality of reaction chambers are provided, each of which performs a continuous film formation of an oxide film and a semiconductor thin film independently of each other.
【請求項8】 所定の間隙を介して互いに接合した一対
の絶縁基板と該間隙に保持された電気光学物質とからな
り、一方の絶縁基板には画素電極とこれを駆動する薄膜
トランジスタが形成され、他方の絶縁基板には対向電極
が形成されている表示装置の製造方法であって、 前記薄膜トランジスタを形成するために、該一方の絶縁
基板の上にゲート電極を形成するゲート電極形成工程
と、該ゲート電極を形成した絶縁基板を反応室に投入し
て化学気相成長法によりゲート酸化膜を形成し更に同一
の反応室内で該ゲート酸化膜に重ねて半導体薄膜を形成
する連続成膜工程と、該半導体薄膜に不純物を選択的に
注入してソース領域及びドレイン領域を形成する注入工
程とを行なうことを特徴とする表示装置の製造方法。
8. A pixel electrode and a thin film transistor for driving the pixel electrode are formed on a pair of insulating substrates joined to each other via a predetermined gap and an electro-optical material held in the gap. A method for manufacturing a display device, wherein a counter electrode is formed on the other insulating substrate, wherein a gate electrode forming step of forming a gate electrode on the one insulating substrate to form the thin film transistor; A continuous film forming step of placing the insulating substrate with the gate electrode formed therein in a reaction chamber, forming a gate oxide film by chemical vapor deposition, and further forming a semiconductor thin film on the gate oxide film in the same reaction chamber; Performing a step of forming a source region and a drain region by selectively injecting impurities into the semiconductor thin film.
JP10355843A 1998-12-15 1998-12-15 Manufacture of thin-film transistor and continuous film- forming apparatus Pending JP2000183354A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10355843A JP2000183354A (en) 1998-12-15 1998-12-15 Manufacture of thin-film transistor and continuous film- forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10355843A JP2000183354A (en) 1998-12-15 1998-12-15 Manufacture of thin-film transistor and continuous film- forming apparatus

Publications (1)

Publication Number Publication Date
JP2000183354A true JP2000183354A (en) 2000-06-30

Family

ID=18446022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10355843A Pending JP2000183354A (en) 1998-12-15 1998-12-15 Manufacture of thin-film transistor and continuous film- forming apparatus

Country Status (1)

Country Link
JP (1) JP2000183354A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167698A (en) * 1995-10-13 1997-06-24 Tadahiro Omi Manufacturing device of semiconductor and tft-lcd
JPH10189449A (en) * 1996-12-26 1998-07-21 Seiko Epson Corp Manufacture of crystallize semiconductor film and manufacture of thin-film transistor
JPH10209467A (en) * 1997-01-24 1998-08-07 Sony Corp Thin film semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167698A (en) * 1995-10-13 1997-06-24 Tadahiro Omi Manufacturing device of semiconductor and tft-lcd
JPH10189449A (en) * 1996-12-26 1998-07-21 Seiko Epson Corp Manufacture of crystallize semiconductor film and manufacture of thin-film transistor
JPH10209467A (en) * 1997-01-24 1998-08-07 Sony Corp Thin film semiconductor device

Similar Documents

Publication Publication Date Title
US5858819A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US7691692B2 (en) Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
US6124154A (en) Fabrication process for thin film transistors in a display or electronic device
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
JPH0878691A (en) Method and apparatus for processing gate insulating film
JP3977455B2 (en) Method for manufacturing semiconductor device
JP3165324B2 (en) Method for manufacturing semiconductor device
US6130118A (en) Plasma reaction apparatus and plasma reaction
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
KR100279217B1 (en) Semiconductor device formation method, crystalline semiconductor film formation method, thin film transistor formation method and semiconductor device manufacturing method
JPH10149984A (en) Method and device for forming polycrystalline silicon
JP3596188B2 (en) Method for manufacturing thin film transistor
JP2000208422A (en) Forming method of laminated film and thin film forming system
JP4001906B2 (en) Method for manufacturing semiconductor device
US6730368B1 (en) Method of preparing a poly-crystalline silicon film
JP2000183354A (en) Manufacture of thin-film transistor and continuous film- forming apparatus
KR100221352B1 (en) Method of forming poly-crystal silicon and apparatus for forming thereof
JPH118195A (en) Manufacture of thin film transistor
JP2002208707A (en) Method of manufacturing thin-film transistor
JP2001223208A (en) Semiconductor element manufacturing device and method of manufacturing the same
JP2002237598A (en) Manufacturing method of thin-film transistor
JPH1041513A (en) Method and device for manufacture of semiconductor element
JPH11186165A (en) Manufacture of polycrystalline thin film and manufacture of semiconductor device
JP2001223361A (en) Method for manufacturing field-effect transistor
JP2010153911A (en) Method of manufacturing polycrystalline silicon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080501

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081031

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081204

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20081226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090223

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091105

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091106

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20091106