JP2000174569A - Amplifier - Google Patents

Amplifier

Info

Publication number
JP2000174569A
JP2000174569A JP10347158A JP34715898A JP2000174569A JP 2000174569 A JP2000174569 A JP 2000174569A JP 10347158 A JP10347158 A JP 10347158A JP 34715898 A JP34715898 A JP 34715898A JP 2000174569 A JP2000174569 A JP 2000174569A
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
hfe
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10347158A
Other languages
Japanese (ja)
Other versions
JP4114255B2 (en
Inventor
Yoshie Zaima
佳恵 財満
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34715898A priority Critical patent/JP4114255B2/en
Publication of JP2000174569A publication Critical patent/JP2000174569A/en
Application granted granted Critical
Publication of JP4114255B2 publication Critical patent/JP4114255B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress the change of frequency characteristic caused by dispersion in hfe of transistors(TRs) constituting an amplifier. SOLUTION: A collector of a transistor(TR) Q3 being a component of a current mirror circuit is connected to emitters of TRs Q1, Q2 being components of a 1st stage differential amplifier circuit. A TR Q20 is connected to a base of a TR Q4 configuring the current mirror circuit via a resistor 20 with the TR Q3. Furthermore, a collector of the TR Q20 is connected to a collector of the TR Q4 and an emitter of the TR Q20 is connected to ground. A current outputted from a constant current source J2 is distributed to the TRs Q4, Q2, but the collector current of the TR Q20 depends on its hfe. Thus, the current flowing to the TR Q4 depends on the hfe and similarly, the current flowing to the TR Q3 has dependence on its hfe. As a result, change in the frequency characteristic of the amplifier circuit depending on the hfe can be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は増幅装置に関し、特
に、差動増幅回路を含む増幅装置に関する。
The present invention relates to an amplifier, and more particularly, to an amplifier including a differential amplifier circuit.

【0002】[0002]

【従来の技術】例えば、オペアンプ等の増幅装置は、電
子装置を構成する基本単位となることから、その重要度
は極めて高い。
2. Description of the Related Art For example, an amplifying device such as an operational amplifier is very important because it is a basic unit constituting an electronic device.

【0003】近年では、回路技術の進歩によって、高性
能の増幅装置が数多く市場に流通するようになってい
る。図5は、従来における増幅装置(以下オペアンプと
適宜呼ぶ)を用いた応用回路の回路図である。
In recent years, with the advance of circuit technology, many high-performance amplifiers have been distributed to the market. FIG. 5 is a circuit diagram of an application circuit using a conventional amplifying device (hereinafter, appropriately referred to as an operational amplifier).

【0004】この図の詳細を説明する前に、図6を参照
して、この回路の概略について説明する。図6に示すよ
うに、図5に示す回路は、加算回路を構成している。こ
の図において、R1〜R4は入力抵抗であり、入力電圧
Vin1〜Vin4がそれぞれ印加される。抵抗R5
は、分圧用の抵抗であり、入力電圧Vin1〜Vin4
をそれぞれ抵抗R1〜R4との間で分圧する。ここで、
R1=R2=R3=R4=1/2×R5であるとする。
その場合、抵抗R5に印加される電圧は、入力電圧の2
/3倍となる。
Before describing the details of this figure, an outline of this circuit will be described with reference to FIG. As shown in FIG. 6, the circuit shown in FIG. 5 forms an adding circuit. In this figure, R1 to R4 are input resistors to which input voltages Vin1 to Vin4 are applied, respectively. Resistance R5
Are resistors for voltage division, and input voltages Vin1 to Vin4
Is divided between the resistors R1 to R4. here,
It is assumed that R1 = R2 = R3 = R4 = 1/2 × R5.
In that case, the voltage applied to the resistor R5 is equal to the input voltage 2
/ 3 times.

【0005】抵抗R6,R7は、帰還抵抗であり、R6
=1/8×R7となるように設定されている。その結
果、このオペアンプOPのゲインは、(1+R7/R
6)=9となる。
[0005] The resistors R6 and R7 are feedback resistors.
= 1/8 x R7. As a result, the gain of the operational amplifier OP is (1 + R7 / R
6) = 9.

【0006】従って、入力電圧Vin1〜Vin4と出
力電圧Voutとの間には、以下の関係が成立する。
Accordingly, the following relationship is established between the input voltages Vin1 to Vin4 and the output voltage Vout.

【0007】[0007]

【数1】 Vout=6(Vin1+Vin2+Vin3+Vin4) ・・・(1) 次に、図5に戻って、従来のオペアンプの構成例につい
て説明する。なお、この図において、図6の場合と対応
する部分には、同一の符号を付してあるので、その説明
は省略する。
Vout = 6 (Vin1 + Vin2 + Vin3 + Vin4) (1) Next, returning to FIG. 5, a configuration example of a conventional operational amplifier will be described. In this figure, parts corresponding to those in FIG. 6 are denoted by the same reference numerals, and the description thereof will be omitted.

【0008】この図において、トランジスタQ1,Q2
は、入力段の差動増幅回路を構成している。トランジス
タQ3〜Q6は、ウィルソン型に準じたカレントミラー
回路を構成しており、トランジスタQ1,Q2のエミッ
タに流れる電流の和が常に一定になるようにする。
In FIG. 1, transistors Q1, Q2
Constitutes a differential amplifier circuit at the input stage. The transistors Q3 to Q6 constitute a Wilson-type current mirror circuit, and the sum of the currents flowing through the emitters of the transistors Q1 and Q2 is always constant.

【0009】定電流源J2は、トランジスタQ1〜Q6
によって構成されるカレントミラー回路に流れる電流を
決定するための主電流回路である。トランジスタQ7,
Q8は、定電流回路を構成している。トランジスタQ
9,Q10、トランジスタQ15〜Q17、および、定
電流源J1は、前述の場合と同様に、ウィルソン型に準
じたカレントミラー回路を構成している。
The constant current source J2 includes transistors Q1 to Q6
Is a main current circuit for determining a current flowing through a current mirror circuit configured by the current mirror circuit. Transistor Q7,
Q8 forms a constant current circuit. Transistor Q
9, Q10, transistors Q15 to Q17, and constant current source J1 constitute a Wilson-type current mirror circuit, as in the case described above.

【0010】トランジスタQ11,Q12は、カレント
ミラー回路を構成している。トランジスタQ13は、定
電流回路であり、また、トランジスタQ14は、トラン
ジスタQ13を負荷とするエミッタ接地回路である。こ
れら2つのトランジスタは、この回路のゲイン段を構成
している。
The transistors Q11 and Q12 form a current mirror circuit. The transistor Q13 is a constant current circuit, and the transistor Q14 is a common emitter circuit using the transistor Q13 as a load. These two transistors make up the gain stage of this circuit.

【0011】トランジスタQ18は定電流回路である。
トランジスタQ19は、トランジスタQ18を負荷とす
るエミッタフォロア回路であり、この回路の出力段を構
成している。
The transistor Q18 is a constant current circuit.
The transistor Q19 is an emitter follower circuit having the transistor Q18 as a load, and constitutes an output stage of this circuit.

【0012】次に、以上の従来例の動作について説明す
る。トランジスタQ1,Q2のベースに対して、電圧V
+およびV−がそれぞれ印加されると(変化電圧ΔVi
nが入力されると)、これらのトランジスタのエミッタ
には定電流源であるカレントミラー回路が接続されてい
ることから、トランジスタQ1,Q2のコレクタには、
対応する変化電流Δiおよび−Δiがそれぞれ流れるこ
とになる。
Next, the operation of the above conventional example will be described. The voltage V is applied to the bases of the transistors Q1 and Q2.
+ And V− are applied (change voltage ΔVi
n is input), the emitters of these transistors are connected to a current mirror circuit, which is a constant current source.
Corresponding change currents Δi and −Δi flow, respectively.

【0013】このとき、変化電圧ΔVinと変化電流Δ
iの関係を式に表すと、以下のように示すことができ
る。ここで、rbはトランジスタQ1,Q2のベース抵
抗、hfeは電流増幅率、Vtは熱電圧、ICはトラン
ジスタQ3のコレクタ電流をそれぞれ示している。
At this time, the change voltage ΔVin and the change current Δ
When the relationship of i is represented by an equation, it can be expressed as follows. Here, rb indicates the base resistance of the transistors Q1 and Q2, hfe indicates the current amplification factor, Vt indicates the thermal voltage, and IC indicates the collector current of the transistor Q3.

【0014】[0014]

【数2】 Δi=ΔVin/(4×(rb/hfe+2×Vt/IC)) ・・・(2) トランジスタQ7,Q8は、定電流回路であるので、そ
れぞれのコレクタ電流からは、Δiおよび−Δiが差し
引かれることになる。その結果、トランジスタQ9,Q
10のエミッタには、変化電流−ΔiおよびΔiが流れ
ることになる。このとき、トランジスタQ9,Q10に
はベース電流が流れるので、コレクタ電流はその分だけ
減少することになるが、その電流値は僅少であるので無
視する。その結果、トランジスタQ9,Q10のコレク
タにも同様に、変化電流−ΔiおよびΔiがそれぞれ流
れることになる。
Δi = ΔVin / (4 × (rb / hfe + 2 × Vt / IC)) (2) Since the transistors Q7 and Q8 are constant current circuits, Δi and − Δi will be deducted. As a result, transistors Q9, Q
The change currents -Δi and Δi flow through the ten emitters. At this time, since the base current flows through the transistors Q9 and Q10, the collector current is reduced by that amount, but the current value is small and is ignored. As a result, similarly, the change currents -Δi and Δi flow through the collectors of the transistors Q9 and Q10, respectively.

【0015】トランジスタQ11,Q12は、カレント
ミラー回路を構成しているので、トランジスタQ9,Q
10のコレクタから出力される電流の差が、トランジス
タQ14に対して出力される。その結果、トランジスタ
Q14のベースに対しては、変化電流−2Δiが流入す
ることになる。
Since transistors Q11 and Q12 form a current mirror circuit, transistors Q9 and Q12
The difference between the currents output from the ten collectors is output to transistor Q14. As a result, the change current −2Δi flows into the base of the transistor Q14.

【0016】トランジスタQ14のベースに変化電流−
2Δiが流入すると、そのコレクタには、hfe倍され
た変化電流−2×hfe×Δiが流れることになる。こ
のとき、トランジスタQ14のコレクタに発生する変化
電圧ΔVoは、トランジスタQ14の出力抵抗をrとす
ると、以下の式によって表すことができる。
The changing current is applied to the base of the transistor Q14.
When 2Δi flows, a change current −2 × hfe × Δi multiplied by hfe flows through the collector. At this time, the change voltage ΔVo generated at the collector of the transistor Q14 can be expressed by the following equation, where r is the output resistance of the transistor Q14.

【0017】[0017]

【数3】 ΔVo=r×2×hfe×Δi ・・・(3) ここで、rはトランジスタQ14のコレクタ抵抗ro14
と、トランジスタQ13のコレクタ抵抗ro13の並列抵
抗であり、これをro(=ro14×ro13/(ro14+ro1
3))とすると、式(3)は以下のように表すことがで
きる。
ΔVo = r × 2 × hfe × Δi (3) where r is the collector resistance ro14 of the transistor Q14.
And a parallel resistance of the collector resistance ro13 of the transistor Q13, which is represented by ro (= ro14 × ro13 / (ro14 + ro1).
Assuming 3)), equation (3) can be expressed as follows.

【0018】[0018]

【数4】 ΔVo=ro×2×hfe×Δi ・・・(4) トランジスタQ19は、エミッタフォロア回路であり、
そのゲインは“1”であるので、出力変化電圧ΔVou
tは、以下の式で表すことができる。
ΔVo = ro × 2 × hfe × Δi (4) The transistor Q19 is an emitter follower circuit,
Since the gain is “1”, the output change voltage ΔVou
t can be represented by the following equation.

【0019】[0019]

【数5】 ΔVout=ro×2×hfe×Δi ・・・(5) 従って、図5に示す回路のオペアンプ部分(抵抗R1〜
R7を除く部分)は、図7に示すようなブロック図によ
って表すことができる。
ΔVout = ro × 2 × hfe × Δi (5) Accordingly, the operational amplifier portion (the resistors R1 to R1) of the circuit shown in FIG.
R7) can be represented by a block diagram as shown in FIG.

【0020】即ち、トランジスタQ1,Q2のベースに
対して入力電圧V+とV−が印加されると、その差分で
あるΔVinが算出され、トランジスタQ1,Q2のコ
レクタ側には、その差分電圧ΔVinに対してブロック
CM1の値を乗算した差分電流Δiが発生する。
That is, when the input voltages V + and V- are applied to the bases of the transistors Q1 and Q2, the difference ΔVin is calculated, and the difference voltage ΔVin is applied to the collectors of the transistors Q1 and Q2. On the other hand, a difference current Δi obtained by multiplying the value of the block CM1 is generated.

【0021】トランジスタQ1,Q2に発生した差分電
流Δiは、トランジスタQ7〜Q12によって2倍にさ
れ、トランジスタQ14のベースに流入する。トランジ
スタQ14では、ブロックCM2に示すように、入力さ
れた変化電流2Δiがhfe倍され、更に、トランジス
タQ19のコレクタ抵抗ro倍されて出力される。ま
た、トランジスタQ14のコレクタには位相補償用のコ
ンデンサC1およびR10が付加されているので、出力
がSC/(1+SCR)倍されて入力に帰還される。こ
こで、CはコンデンサC1の容量値であり、Rは抵抗R
10の抵抗値であり、また、S=jω(jは虚数、ω=
2πf)である。
The difference current Δi generated in the transistors Q1 and Q2 is doubled by the transistors Q7 to Q12 and flows into the base of the transistor Q14. In the transistor Q14, as shown in the block CM2, the input change current 2Δi is multiplied by hfe and further multiplied by the collector resistance ro of the transistor Q19 and output. Also, since the capacitors C1 and R10 for phase compensation are added to the collector of the transistor Q14, the output is multiplied by SC / (1 + SCR) and fed back to the input. Here, C is the capacitance value of the capacitor C1, and R is the resistance R
10, and S = jω (j is an imaginary number, ω =
2πf).

【0022】トランジスタQ14のコレクタに生じた変
化電圧は、トランジスタQ19のベースに印加される。
トランジスタQ19はエミッタフォロア回路であり、そ
のゲインは“1”であるので、トランジスタQ14のコ
レクタに発生した変化電圧が“1”倍されて出力変化電
圧ΔVoutとして出力される。
The change voltage generated at the collector of transistor Q14 is applied to the base of transistor Q19.
Transistor Q19 is an emitter follower circuit, and its gain is "1". Therefore, the change voltage generated at the collector of transistor Q14 is multiplied by "1" and output as output change voltage ΔVout.

【0023】図8は、図5に示す従来回路(帰還回路を
含む回路)に対応するブロック図である。このブロック
図では、図7に示すオペアンプに対応する部分は、ブロ
ックCM3にまとめられており、抵抗R6,R7に対応
するブロックCM4が付加されている。また、入力部分
には、入力電圧Vin1〜Vin4を加算する加算回路
と、入力電圧を“2/3”倍するブロックとが付加され
ている。
FIG. 8 is a block diagram corresponding to the conventional circuit (circuit including a feedback circuit) shown in FIG. In this block diagram, a portion corresponding to the operational amplifier shown in FIG. 7 is combined into a block CM3, and a block CM4 corresponding to the resistors R6 and R7 is added. Further, an addition circuit for adding the input voltages Vin1 to Vin4 and a block for multiplying the input voltage by "2/3" are added to the input portion.

【0024】[0024]

【発明が解決しようとする課題】ところで、以上のよう
な回路を半導体基板上に形成する場合、同一の半導体基
板上に形成される素子同士の相対精度は、比較的高く保
つことが可能であるが、異なる基板上に形成される素子
同士の相対精度(即ち、素子の絶対精度)は、充分高く
することができない。
When the above circuit is formed on a semiconductor substrate, the relative accuracy between elements formed on the same semiconductor substrate can be kept relatively high. However, the relative accuracy between elements formed on different substrates (that is, the absolute accuracy of the elements) cannot be made sufficiently high.

【0025】従って、以上のようなオペアンプを構成す
る素子のばらつきにより、個々のオペアンプの特性にば
らつきを生ずる場合がある。例えば、トランジスタの電
流増幅率hfeは、オペアンプの特性を決定する重要な
パラメータであるが、この電流増幅率hfeにばらつき
がある場合には、その周波数特性もオペアンプ毎に異な
ることになる。
Therefore, the characteristics of the individual operational amplifiers may vary due to the variations of the elements constituting the operational amplifiers as described above. For example, the current amplification factor hfe of the transistor is an important parameter that determines the characteristics of the operational amplifier. If the current amplification factor hfe varies, the frequency characteristics also differ for each operational amplifier.

【0026】図9は、図5に示すオペアンプの開放利得
を示すグラフである。この図において、曲線(a),
(b),(c)は、それぞれ、hfeが大、中、小の場
合に対応しており、大は中の2倍、小は中の1/2のh
feを有する場合を示している。この図に示すように、
hfeの値に応じて利得が変化する。
FIG. 9 is a graph showing the open gain of the operational amplifier shown in FIG. In this figure, curves (a),
(B) and (c) correspond to the case where hfe is large, medium, and small, respectively.
fe is shown. As shown in this figure,
The gain changes according to the value of hfe.

【0027】図10は、図5に示す回路全体の周波数特
性を示している。この図においても曲線(a),
(b),(c)は、それぞれ、hfeが大、中、小の場
合に対応している。図5に示す加算回路は、hfeの値
に応じてその周波数特性が変化する。即ち、hfeが大
きい程、広帯域となる。
FIG. 10 shows the frequency characteristics of the entire circuit shown in FIG. Also in this figure, curves (a),
(B) and (c) correspond to the case where hfe is large, medium, and small, respectively. The frequency characteristic of the addition circuit shown in FIG. 5 changes according to the value of hfe. That is, the larger the hfe, the wider the band.

【0028】このようなhfeによる周波数特性の変化
の主要な原因となるのは、図7に示すブロックCM1に
示されているトランジスタQ1,Q2のhfeの変化で
ある。これらのトランジスタQ1,Q2のhfeの変化
と、ブロックCM1のゲインの変化は、図11の曲線
(a)のようになる。この図に示すように、hfeの値
に応じてブロックCM12のゲインが増加していること
が分かる。また、hfeが50の場合と190付近で
は、約1.5dB程度の差があることが分かる。
A major cause of such a change in the frequency characteristic due to hfe is a change in the hfe of the transistors Q1 and Q2 shown in the block CM1 shown in FIG. A change in hfe of these transistors Q1 and Q2 and a change in gain of the block CM1 are as shown by a curve (a) in FIG. As shown in this figure, it can be seen that the gain of the block CM12 increases according to the value of hfe. Also, it can be seen that there is a difference of about 1.5 dB between the case where hfe is 50 and the vicinity of 190.

【0029】このように、トランジスタのhfeによっ
てオペアンプの特性にばらつきがあるので、設計時に
は、最悪の場合を想定して位相補償用のR10,C1等
を設定する必要がある。その結果、必要以上に大きな位
相補償用の素子が付加され、回路の特性が無用に抑制さ
れる場合があるという問題点があった。
As described above, since the characteristics of the operational amplifier vary depending on the hfe of the transistor, it is necessary to set R10, C1 and the like for phase compensation at the time of design, assuming the worst case. As a result, an unnecessarily large phase compensating element is added, and the characteristics of the circuit may be unnecessarily suppressed.

【0030】本発明はこのような点に鑑みてなされたも
のであり、hfeがばらつきを有する場合においても、
全体の特性に与える影響が少ない増幅装置を提供するこ
とを目的とする。
The present invention has been made in view of such a point, and even when hfe has a variation,
It is an object of the present invention to provide an amplifying device having little influence on the overall characteristics.

【0031】[0031]

【課題を解決するための手段】本発明では上記課題を解
決するために、差動増幅回路を含む増幅装置において、
前記差動増幅回路を構成するエミッタ結合された2つの
トランジスタと、前記2つのトランジスタのエミッタ側
に接続された定電流回路と、を有し、前記定電流回路
は、その電流増幅率hfeに対応して、出力電流が変化
することを特徴とする増幅装置が提供される。
According to the present invention, there is provided an amplifying apparatus including a differential amplifying circuit.
It has two emitter-coupled transistors constituting the differential amplifier circuit, and a constant current circuit connected to the emitter side of the two transistors, and the constant current circuit corresponds to the current amplification factor hfe. Thus, there is provided an amplifying device characterized in that the output current changes.

【0032】ここで、増幅装置に含まれている差動増幅
回路を構成するエミッタ結合された2つのトランジスタ
のエミッタ側に接続された定電流回路は、電流増幅率h
feに対応して、出力電流が変化する。
Here, the constant current circuit connected to the emitter side of the two emitter-coupled transistors constituting the differential amplifier circuit included in the amplifier has a current amplification factor h.
The output current changes according to fe.

【0033】[0033]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本発明の実施の形態の構
成例を示す回路図である。この図において、図5の場合
と対応する部分には同一の符号を付してあるので、その
説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram illustrating a configuration example of an embodiment of the present invention. In this figure, parts corresponding to those in FIG. 5 are denoted by the same reference numerals, and a description thereof will be omitted as appropriate.

【0034】この実施の形態においては、図5の場合と
比較して、トランジスタQ20および抵抗R20が付加
されている。その他の構成は、図5の場合と同様であ
る。抵抗R20は、トランジスタQ3〜Q5のベースに
その一端が接続されており、他端がトランジスタQ20
のベースに接続されている。
In this embodiment, a transistor Q20 and a resistor R20 are added as compared with the case of FIG. Other configurations are the same as those in FIG. The resistor R20 has one end connected to the bases of the transistors Q3 to Q5 and the other end connected to the transistor Q20.
Connected to the base.

【0035】また、トランジスタQ20は、そのベース
が抵抗R20に接続され、コレクタがトランジスタQ4
のコレクタに接続され、また、エミッタが接地されてい
る。次に、以上の実施の形態の動作について説明する。
The transistor Q20 has a base connected to the resistor R20 and a collector connected to the transistor Q4.
And the emitter is grounded. Next, the operation of the above embodiment will be described.

【0036】いま、トランジスタQ20のコレクタ電流
をIC20とすると、トランジスタQ20のベース電流
は、IC20/hfeによって表される。従って、トラ
ンジスタQ20のベース電位は、トランジスタQ4のベ
ース電位からIC20×R20/hfeを引いた値とな
る。
Now, assuming that the collector current of the transistor Q20 is IC20, the base current of the transistor Q20 is represented by IC20 / hfe. Therefore, the base potential of the transistor Q20 has a value obtained by subtracting IC20 × R20 / hfe from the base potential of the transistor Q4.

【0037】トランジスタQ20のベース電位がhfe
に依存することから、トランジスタQ20のコレクタ電
流はhfeに比例して増減することになる。即ち、hf
eが大きい場合には電位が高くなり、小さい場合には低
くなる。
When the base potential of transistor Q20 is hfe
, The collector current of the transistor Q20 increases or decreases in proportion to hfe. That is, hf
When e is large, the potential is high, and when it is small, it is low.

【0038】その結果、トランジスタQ20のコレクタ
電流は、hfeに比例して増減することになる。ここ
で、定電流源J2から出力される電流は、トランジスタ
Q4のコレクタ、トランジスタQ6のベース、および、
トランジスタQ20のコレクタに分配されているが、ト
ランジスタQ6のベース電流は僅少であるので、これを
無視すると、定電流源J2から出力された電流は、トラ
ンジスタQ4とトランジスタQ20とに分配されること
になる。
As a result, the collector current of the transistor Q20 increases or decreases in proportion to hfe. Here, the current output from the constant current source J2 is the collector of the transistor Q4, the base of the transistor Q6, and
Although the current is distributed to the collector of the transistor Q20, since the base current of the transistor Q6 is very small, ignoring this, the current output from the constant current source J2 is distributed to the transistor Q4 and the transistor Q20. Become.

【0039】従って、トランジスタQ20のコレクタ電
流が増加すると、トランジスタQ4のコレクタ電流が減
少する。トランジスタQ4とトランジスタQ3はカレン
トミラー回路を構成しているので、トランジスタQ4の
コレクタ電流が減少すると、トランジスタQ3のコレク
タ電流も減少することになる。
Therefore, when the collector current of the transistor Q20 increases, the collector current of the transistor Q4 decreases. Since the transistor Q4 and the transistor Q3 form a current mirror circuit, when the collector current of the transistor Q4 decreases, the collector current of the transistor Q3 also decreases.

【0040】一方、トランジスタQ20のコレクタ電流
が減少すると、トランジスタQ4のコレクタ電流が増加
することになり、結果として、トランジスタQ3のコレ
クタ電流が増加する。
On the other hand, when the collector current of the transistor Q20 decreases, the collector current of the transistor Q4 increases, and as a result, the collector current of the transistor Q3 increases.

【0041】まとめると、トランジスタQ20のhfe
の値と、トランジスタQ3のコレクタ電流とは、反比例
の関係を有することになる。従って、トランジスタQ2
0のhfeが大きい場合には、トランジスタQ3のコレ
クタ電流が減少し、また、トランジスタQ20のhfe
が小さい場合には、トランジスタQ3のコレクタ電流が
増加する。この関係を式によって表すと、以下の式
(6)を得る。ここで、nは、Q4とQ20の掛数の比
を示しており、また、I2は、定電流源J2から出力さ
れる電流値である。
In summary, the hfe of transistor Q20
And the collector current of the transistor Q3 have an inversely proportional relationship. Therefore, the transistor Q2
When the hfe of 0 is large, the collector current of the transistor Q3 decreases, and the hfe of the transistor Q20 also decreases.
Is smaller, the collector current of transistor Q3 increases. When this relationship is represented by an equation, the following equation (6) is obtained. Here, n indicates the ratio of the multiplier of Q4 and Q20, and I2 is the current value output from the constant current source J2.

【0042】[0042]

【数6】 R20×(I2−IC)/(Vt×hfe) =ln(n×IC/(I2−IC)) ・・・(6) また、図2は、hfeとICの関係を示す図である。こ
の図から、両者の間には反比例の関係が存在することが
分かる。
R20 × (I2-IC) / (Vt × hfe) = ln (n × IC / (I2-IC)) (6) FIG. 2 is a diagram showing the relationship between hfe and IC. It is. From this figure, it can be seen that there is an inversely proportional relationship between the two.

【0043】このように、トランジスタQ3のコレクタ
電流ICとhfeとの間に反比例の関係が存在するよう
になれば、比例定数を適当に設定することにより、図7
に示すブロックCM1の分母を一定に保つことが可能と
なる。
As described above, if there is an inversely proportional relationship between the collector current IC of the transistor Q3 and hfe, the proportional constant can be appropriately set to obtain the relationship shown in FIG.
, The denominator of the block CM1 can be kept constant.

【0044】なお、図7に示すブロックに出現するhf
eは、トランジスタQ1,Q2のものであるが、前述の
ように、半導体基板上に形成される素子の相対精度は高
いことから、トランジスタQ20とトランジスタQ1,
Q2のhfeはほぼ等しいと考えることができる(また
は、所定の比に設定することが可能となる)。
Note that hf appearing in the block shown in FIG.
e is that of the transistors Q1 and Q2. As described above, since the relative accuracy of the elements formed on the semiconductor substrate is high, the transistors Q20 and Q1,
The hfe of Q2 can be considered substantially equal (or can be set to a predetermined ratio).

【0045】図11に示す曲線(b)は、以上の実施の
形態を用いた場合における、図7に示すブロックCM1
のhfeと利得の関係を示している。この図に示すよう
に、hfeが変化した場合(hfeにばらつきがある場
合)でも、利得のばらつきは最大で、0.5dB程度に
抑制されている。なお、この例では、R20=10kΩ
に設定されている。
A curve (b) shown in FIG. 11 indicates a block CM1 shown in FIG. 7 in the case where the above embodiment is used.
Shows the relationship between hfe and gain. As shown in this figure, even when hfe changes (when hfe varies), the variation in gain is suppressed to a maximum of about 0.5 dB. In this example, R20 = 10 kΩ
Is set to

【0046】また、図3は、オペアンプの開放利得の周
波数特性を示す図である。この図に示すように、電流増
幅率hfeが変化した場合でも、従来回路の特性を示す
図9の場合と比較して、そのばらつきが小さくなってい
る。
FIG. 3 is a graph showing the frequency characteristics of the open gain of the operational amplifier. As shown in this figure, even when the current amplification factor hfe changes, the variation is smaller than in the case of FIG. 9 showing the characteristics of the conventional circuit.

【0047】更に、図4は、図1に示す回路全体の周波
数特性を示す図である。この図に示すように、電流増幅
率hfeが変化した場合でも、従来回路の特性を示す図
10の場合と比較して、そのばらつきが小さくなってい
る。
FIG. 4 is a diagram showing frequency characteristics of the entire circuit shown in FIG. As shown in this figure, even when the current amplification factor hfe changes, the variation is smaller than in the case of FIG. 10 showing the characteristics of the conventional circuit.

【0048】以上に示したように、本実施の形態によれ
ば、オペアンプの初段を構成する差動増幅回路の定電流
源の出力電流をhfeの値に応じて変化するようにした
ので、hfeのばらつきに起因して回路の周波数特性が
変化することを抑制することが可能となる。
As described above, according to the present embodiment, the output current of the constant current source of the differential amplifier circuit constituting the first stage of the operational amplifier is changed according to the value of hfe. It is possible to suppress a change in the frequency characteristic of the circuit due to the variation in the frequency.

【0049】また、hfeは、素子の温度によっても変
化するが、以上に示す実施の形態によれば、素子の温度
変化に起因して回路の特性が変化することを防止するこ
とが可能となる。
Although hfe changes depending on the temperature of the element, according to the above-described embodiment, it is possible to prevent the characteristic of the circuit from changing due to the temperature change of the element. .

【0050】なお、以上の実施の形態においては、オペ
アンプの初段の定電流回路を例に挙げて説明を行った
が、本発明は、初段のみならず、他の段を構成する差動
増幅回路に対して実施することも可能である。
In the above embodiment, the constant current circuit in the first stage of the operational amplifier has been described as an example. However, the present invention is not limited to the differential amplifier circuit constituting the other stages in addition to the first stage. Can also be implemented.

【0051】また、以上の実施の形態では、定電流回路
を構成するトランジスタQ4に対してトランジスタQ2
0と抵抗R20を付加するようにしたが、本発明はこの
ような場合のみに限定されるものではない。要は、hf
eの値に応じて差動増幅回路を構成する定電流源に流れ
る電流が変化するようにすればよい。
In the above embodiment, the transistor Q2 constituting the constant current circuit is replaced by the transistor Q2.
Although 0 and the resistor R20 are added, the present invention is not limited to only such a case. In short, hf
What is necessary is just to make the current flowing through the constant current source constituting the differential amplifier circuit vary according to the value of e.

【0052】[0052]

【発明の効果】以上説明したように本発明では、差動増
幅回路を含む増幅装置において、差動増幅回路を構成す
るエミッタ結合された2つのトランジスタのエミッタ側
に接続された定電流回路に流れる電流を、電流増幅率h
feに応じて変化するようにしたので、hfeのばらつ
きに起因して増幅装置の周波数特性が変化することを防
止することが可能となる。
As described above, according to the present invention, in the amplifying device including the differential amplifier circuit, the current flows to the constant current circuit connected to the emitter side of the two emitter-coupled transistors constituting the differential amplifier circuit. The current is increased by the current amplification factor h.
Since the frequency characteristic is changed according to fe, it is possible to prevent the frequency characteristic of the amplifier from changing due to the variation of hfe.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態の構成例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a configuration example of an embodiment of the present invention.

【図2】図1に示す実施の形態のトランジスタQ20の
hfeと、トランジスタQ3のコレクタ電流との関係を
示す図である。
FIG. 2 is a diagram showing a relationship between hfe of a transistor Q20 and a collector current of a transistor Q3 in the embodiment shown in FIG.

【図3】図1に示す実施の形態を構成するオペアンプの
開放利得の周波数特性を示す図である。
FIG. 3 is a diagram showing a frequency characteristic of an open gain of the operational amplifier constituting the embodiment shown in FIG. 1;

【図4】図1に示す実施の形態の周波数特性を示す図で
ある。
FIG. 4 is a diagram showing frequency characteristics of the embodiment shown in FIG. 1;

【図5】従来の増幅装置を用いた応用回路の構成例を示
す回路図である。
FIG. 5 is a circuit diagram showing a configuration example of an application circuit using a conventional amplification device.

【図6】図5に示す回路と等価な回路を示す図である。FIG. 6 is a diagram showing a circuit equivalent to the circuit shown in FIG. 5;

【図7】図5に示す回路の帰還回路を除いた部分に対応
するブロック図である。
FIG. 7 is a block diagram corresponding to a portion excluding a feedback circuit of the circuit shown in FIG. 5;

【図8】図5に示す回路に対応するブロック図である。FIG. 8 is a block diagram corresponding to the circuit shown in FIG. 5;

【図9】図5に示す回路の帰還回路を除いた部分の周波
数特性である。
9 is a frequency characteristic of a portion of the circuit shown in FIG. 5 excluding a feedback circuit.

【図10】図5に示す回路の周波数特性である。FIG. 10 is a frequency characteristic of the circuit shown in FIG. 5;

【図11】図1および図5に示す回路の初段にある差動
増幅回路のhfeと利得の関係を示す図である。
FIG. 11 is a diagram illustrating a relationship between hfe and a gain of a differential amplifier circuit at a first stage of the circuits illustrated in FIGS. 1 and 5;

【符号の説明】[Explanation of symbols]

R1〜R16……抵抗,Q1〜Q19……トランジス
タ,J1,J2……定電流源,Vref……基準電圧
R1 to R16: resistor, Q1 to Q19: transistor, J1, J2: constant current source, Vref: reference voltage

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 差動増幅回路を含む増幅装置において、 前記差動増幅回路を構成するエミッタ結合された2つの
トランジスタと、 前記2つのトランジスタのエミッタに接続された定電流
回路と、を有し、 前記定電流回路は、電流増幅率hfeに対応して、出力
電流が変化することを特徴とする増幅装置。
1. An amplifying device including a differential amplifier circuit, comprising: two emitter-coupled transistors constituting the differential amplifier circuit; and a constant current circuit connected to the emitters of the two transistors. An amplifying device, wherein the constant current circuit changes an output current according to a current amplification factor hfe.
【請求項2】 前記定電流回路は、前記電流増幅率hf
eに略反比例して出力電流が変化することを特徴とする
請求項1記載の増幅装置。
2. The constant current circuit according to claim 1, wherein the current amplification factor hf
2. The amplifying device according to claim 1, wherein the output current changes in inverse proportion to e.
【請求項3】 前記定電流回路は、 カレントミラー回路と、 前記カレントミラー回路に流れる電流を決定する主電流
回路と、 前記カレントミラー回路を構成するトランジスタのベー
スに対して抵抗を介して接続されるとともに、前記主電
流回路にそのコレクタが接続された、前記差動増幅回路
を構成するトランジスタと同種類のトランジスタと、 を有することを特徴とする請求項1記載の増幅装置。
3. The constant current circuit is connected via a resistor to a current mirror circuit, a main current circuit for determining a current flowing through the current mirror circuit, and a base of a transistor constituting the current mirror circuit. 2. The amplifying device according to claim 1, further comprising: a transistor of the same type as a transistor constituting the differential amplifier circuit, the collector of which is connected to the main current circuit.
JP34715898A 1998-12-07 1998-12-07 Amplifier Expired - Fee Related JP4114255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34715898A JP4114255B2 (en) 1998-12-07 1998-12-07 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34715898A JP4114255B2 (en) 1998-12-07 1998-12-07 Amplifier

Publications (2)

Publication Number Publication Date
JP2000174569A true JP2000174569A (en) 2000-06-23
JP4114255B2 JP4114255B2 (en) 2008-07-09

Family

ID=18388314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34715898A Expired - Fee Related JP4114255B2 (en) 1998-12-07 1998-12-07 Amplifier

Country Status (1)

Country Link
JP (1) JP4114255B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187605A (en) * 2013-03-25 2014-10-02 Citizen Holdings Co Ltd Operational amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187605A (en) * 2013-03-25 2014-10-02 Citizen Holdings Co Ltd Operational amplifier circuit

Also Published As

Publication number Publication date
JP4114255B2 (en) 2008-07-09

Similar Documents

Publication Publication Date Title
JP3282039B2 (en) Circuit connecting exponential function stage to automatic gain control circuit, automatic gain control circuit, and temperature compensation circuit
Meyer et al. A DC to 1-GHz differential monolithic variable-gain amplifier
JPS6340366B2 (en)
JPH07254828A (en) Amplifier
EP0142081A2 (en) Signal processing circuit
JPH07112132B2 (en) Wideband differential amplifier
JPH0344447B2 (en)
US5162751A (en) Amplifier arrangement
JPH05299949A (en) Feedback type differential amplifier circuit
JP4114255B2 (en) Amplifier
JP2644191B2 (en) Buffer amplifier
JP3080488B2 (en) Differential amplifier
JP3833530B2 (en) Differential amplifier
US4300103A (en) Push-pull amplifier
US5115204A (en) Differential amplifier
JPH05218755A (en) Broad band output circuit
JP3414454B2 (en) Amplifier bias circuit
JP3271163B2 (en) Broadband amplifier circuit
JP4342651B2 (en) Gm amplifier
JPH0113453Y2 (en)
JPH0697725B2 (en) Amplifier circuit
JP2626196B2 (en) Differential amplifier circuit
KR100529410B1 (en) fully-differential bipolar current-controlled current amplifier
JP3406468B2 (en) Constant voltage generator
JPH0630425B2 (en) Wideband variable gain amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050822

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080229

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080407

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees