JP2000174405A - Circuit board - Google Patents

Circuit board

Info

Publication number
JP2000174405A
JP2000174405A JP10345042A JP34504298A JP2000174405A JP 2000174405 A JP2000174405 A JP 2000174405A JP 10345042 A JP10345042 A JP 10345042A JP 34504298 A JP34504298 A JP 34504298A JP 2000174405 A JP2000174405 A JP 2000174405A
Authority
JP
Japan
Prior art keywords
wiring board
resistance
built
resistor
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10345042A
Other languages
Japanese (ja)
Inventor
Tetsuya Otsuka
哲也 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP10345042A priority Critical patent/JP2000174405A/en
Publication of JP2000174405A publication Critical patent/JP2000174405A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a circuit board capable of dealing with further making electrical appliances of high-quality and complication by devising mounting means of resistances to increase the mounting area of the circuit board. SOLUTION: In respective circuit boards 2, 4 of a multilayer circuit board 1, through-holes 9a, 9b, 9c, 9d are formed in its thickness direction, and through printings, etc., resistance materials are injected respectively into the through- holes 9a, 9b, 9c, 9d to form in them integrated resistances 11a, 11b, 11c, 11d thereinto. Also, in the multilayer circuit board 1, through-holes 10a, 10b which pass through its entirety in the thickness direction are formed to form in the through-hole 10a the integrated resistance 12a thereinto, by injecting into it a resistance material through printing, etc. Furthermore, by printing a resistance material on the inner surface of the circuit board 4, an integrated resistance (printed resistance) 13a is formed in an inner-layer pattern portion 8.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は配線基板に関し、多
層配線基板などにおいて、その基板実装面積を増やす場
合に適用して有用なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring board, and is useful when applied to a multi-layer wiring board or the like to increase the mounting area of the board.

【0002】[0002]

【従来の技術】図6は従来の配線基板の一例を示す裏面
図である。同図において、回路パターン32は銀ペース
トなどの印刷インクにてスクリーン印刷されており、こ
の回路パターン32にはLED33が印刷抵抗34,3
5を介して接続されている。印刷抵抗34,35は電極
36,37によってLED33と回路パターン32とに
接続されている。電極36,37は電極38,39及び
電極40,41に分岐し、LED33に対して印刷抵抗
34,35を並列に接続している。
2. Description of the Related Art FIG. 6 is a rear view showing an example of a conventional wiring board. In the figure, a circuit pattern 32 is screen-printed with a printing ink such as a silver paste, and an LED 33 has printed resistors 34 and 3 on the circuit pattern 32.
5 are connected. The printed resistors 34, 35 are connected to the LED 33 and the circuit pattern 32 by electrodes 36, 37. The electrodes 36 and 37 are branched into electrodes 38 and 39 and electrodes 40 and 41, and the printed resistors 34 and 35 are connected to the LED 33 in parallel.

【0003】[0003]

【発明が解決しようとする課題】最近では電子機器の高
度化や複雑化に伴い、基板実装面積を高めるために、複
数の配線基板をプレスして貼り合わせたり、ビルドアッ
プ法によりコア基板上に絶縁層を積み上げるとともに回
路パターンを形成することにより、プリント基板の多層
化が進められている。
Recently, with the advancement and complexity of electronic equipment, in order to increase the board mounting area, a plurality of wiring boards are pressed and bonded together, or are built on a core board by a build-up method. 2. Description of the Related Art A multilayer printed circuit board has been promoted by stacking insulating layers and forming circuit patterns.

【0004】しかしながら、従来、多層配線基板に抵抗
を設ける場合、多層配線基板の表面にのみ、上記のよう
な印刷抵抗34,35を形成したり、抵抗素子をマウン
トするだけであった。このため、電子機器の更なる高度
化や複雑化などに対応するには、抵抗の実装手段にも工
夫を施して基板実装面積の増加を図ることが望まれてい
た。
However, conventionally, when a resistor is provided on a multilayer wiring board, the above-described printed resistors 34 and 35 are formed only on the surface of the multilayer wiring board, or a resistance element is mounted. For this reason, in order to cope with the further sophistication and complexity of electronic devices, it has been desired to improve the mounting means of the resistors to increase the board mounting area.

【0005】従って本発明は上記従来技術に鑑み、抵抗
の実装手段に工夫を施して基板実装面積の増加を図るこ
とにより、電子機器の更なる高度化や複雑化などに対応
することができる配線基板を提供すること課題とする。
Accordingly, in view of the above prior art, the present invention provides a wiring capable of coping with further sophistication and complexity of electronic equipment by improving the mounting area of the board by devising means for mounting the resistor. It is an object to provide a substrate.

【0006】[0006]

【課題を解決するための手段】上記課題を解決する第1
発明の配線基板は、配線基板に形成した貫通孔に抵抗材
を注入することにより形成した内蔵抵抗を有することを
特徴とする。
Means for Solving the Problems A first method for solving the above problems is described below.
The wiring board of the present invention has a built-in resistance formed by injecting a resistance material into a through hole formed in the wiring board.

【0007】また、第2発明の配線基板は、第1発明の
配線基板において、前記内蔵抵抗の抵抗値は前記抵抗材
の比抵抗を変えることにより、または前記貫通孔の径を
変えることにより所望の値に設定されていることを特徴
とする。
The wiring board according to a second aspect of the present invention is the wiring board according to the first aspect of the present invention, wherein the resistance value of the internal resistance is changed by changing the specific resistance of the resistance material or changing the diameter of the through hole. Is set to the value of

【0008】また、第3発明の配線基板は、表層パター
ンと内層パターンとを有する多層の配線基板であって、
前記内層パターン部に抵抗材を印刷することにより形成
した印刷抵抗を有することを特徴とする。
A third aspect of the present invention is a wiring board having a multilayer pattern having a surface layer pattern and an inner layer pattern,
It has a printing resistance formed by printing a resistance material on the inner layer pattern portion.

【0009】[0009]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0010】<構成>図1は本発明の実施の形態に係る
多層配線基板の断面図である。同図に示すように、多層
配線基板1はプリプレグ材3を中央に挾んで配線基板
2,4を積層したものであり、配線基板2,4の表面に
形成された回路パターン(以下、表層パターンという)
5,6と、配線基板2,4の内面に形成された回路パタ
ーン(以下、内層パターンという)7,8とを有する四
層の多層配線基板である。。
<Structure> FIG. 1 is a sectional view of a multilayer wiring board according to an embodiment of the present invention. As shown in FIG. 1, a multilayer wiring board 1 is formed by laminating wiring boards 2 and 4 with a prepreg material 3 interposed therebetween, and a circuit pattern (hereinafter referred to as a surface pattern) formed on the surfaces of the wiring boards 2 and 4. That)
This is a four-layer multilayer wiring board having circuit patterns 5 and 6 and circuit patterns (hereinafter referred to as inner layer patterns) 7 and 8 formed on the inner surfaces of the wiring boards 2 and 4. .

【0011】そして、この多層配線基板1の各配線基板
2,4には、その厚さ方向に貫通孔9a,9b,9c,
9dが形成されており、これらの貫通孔9a,9b,9
c,9dには、印刷などによりそれぞれ抵抗材を注入す
ることによって内蔵抵抗11a,11b,11c,11
dが形成されている。内蔵抵抗11a,11aの両端は
表層パターン5と内層パターン7とにそれぞれ接続さ
れ、内蔵抵抗11c,11dの両端は表層パターン6と
内層パターン8とにそれぞれ接続されている。
Each of the wiring boards 2, 4 of the multilayer wiring board 1 has through holes 9a, 9b, 9c,
9d are formed, and these through holes 9a, 9b, 9
A resistance material is injected into each of c and 9d by printing or the like, so that the built-in resistors 11a, 11b, 11c and 11
d is formed. Both ends of the built-in resistors 11a, 11a are connected to the surface layer pattern 5 and the inner layer pattern 7, respectively, and both ends of the built-in resistors 11c, 11d are connected to the surface layer pattern 6 and the inner layer pattern 8, respectively.

【0012】また、多層配線基板1には、その厚さ方向
に多層配線基板全体を貫通する貫通孔10a,10bが
形成されており、貫通孔10aには印刷などにより抵抗
材を注入することによって内蔵抵抗12aが形成されて
いる。この内蔵抵抗12aの両端は表層パターン5と表
層パターン6とにそれぞれ接続されている。
Further, through holes 10a and 10b are formed in the multilayer wiring board 1 so as to penetrate the entire multilayer wiring board in the thickness direction, and a resistance material is injected into the through hole 10a by printing or the like. A built-in resistor 12a is formed. Both ends of the built-in resistor 12a are connected to the surface layer pattern 5 and the surface layer pattern 6, respectively.

【0013】更に、内層パターン8部には内蔵抵抗13
aが形成されている。この内蔵抵抗13aは配線基板4
の内面に抵抗材を印刷することによって形成された印刷
抵抗である。つまり、多層配線基板1は貫通孔9a,9
b,9c,9d,10aに形成された内蔵抵抗11a,
11b,11c,11d,12aと、内層パターン部に
形成された内蔵抵抗13aとを有する抵抗内蔵型の多層
配線基板である。なお、内蔵抵抗11a,11b,11
c,11d,12a,13aを形成するための抵抗材と
しては、カーボンペースト等の印刷インクなどを用いる
ことができる。
Further, a built-in resistor 13 is provided in the inner layer pattern 8.
a is formed. The built-in resistor 13a is connected to the wiring board 4
Is a print resistance formed by printing a resistance material on the inner surface of the print head. That is, the multilayer wiring board 1 has the through holes 9a, 9
b, 9c, 9d, 10a, built-in resistors 11a,
This is a multi-layer wiring board of a built-in resistor type having 11b, 11c, 11d, 12a and a built-in resistor 13a formed in an inner layer pattern portion. The built-in resistors 11a, 11b, 11
As a resistance material for forming c, 11d, 12a, and 13a, a printing ink such as a carbon paste can be used.

【0014】図2及び図3は多層配線基板1の作製工程
の態様を示す説明図である。これらの図に基づいて多層
配線基板1の作製方法を説明する。
FIG. 2 and FIG. 3 are explanatory views showing the steps of the manufacturing process of the multilayer wiring board 1. A method for manufacturing the multilayer wiring board 1 will be described with reference to these drawings.

【0015】 図2(a)に示すように、配線基板
2,4の両面に導電層21,22,23,24を形成す
る。 図2(b)に示すように、導電層21,22,2
3,24を所定のパターンにエッチングすることによ
り、表層パターン5、内層パターン7、内層パターン8
及び表層パターン6を形成する。
As shown in FIG. 2A, conductive layers 21, 22, 23 and 24 are formed on both surfaces of the wiring boards 2 and 4. As shown in FIG. 2B, the conductive layers 21, 22, 2
3 and 24 are etched into a predetermined pattern to form a surface layer pattern 5, an inner layer pattern 7, and an inner layer pattern 8.
And a surface layer pattern 6 is formed.

【0016】 図2(c)に示すように、配線基板
2,4に貫通孔9a,9b,9c,9dを形成する。 図2(d)に示すように、貫通孔9a,9b,9
c,9dに印刷などによりそれぞれ抵抗材を注入して内
蔵抵抗11a,11b,11c,11dを形成する。こ
のとき、図示例では全ての貫通孔9a,9b,9c,9
dに抵抗材を注入しているが、貫通孔9a,9b,9
c,9dを適宜選択して抵抗材を注入することもでき
る。また、配線基板4の内面には、抵抗材を用いてスク
リーン印刷などを行うことにより、印刷抵抗である内蔵
抵抗13aを形成する。この内蔵抵抗(印刷抵抗)13
aは内層パターン8よりも僅かに厚い程度のものであ
る。
As shown in FIG. 2C, through holes 9 a, 9 b, 9 c, 9 d are formed in the wiring boards 2, 4. As shown in FIG. 2D, the through holes 9a, 9b, 9
Resistive materials are respectively injected into c and 9d by printing or the like to form built-in resistors 11a, 11b, 11c and 11d. At this time, in the illustrated example, all the through holes 9a, 9b, 9c, 9
Although a resistance material is injected into the through holes 9a, 9b, 9
The resistance material can be injected by appropriately selecting c and 9d. Further, on the inner surface of the wiring board 4, a built-in resistor 13a, which is a printing resistor, is formed by performing screen printing or the like using a resistor material. This built-in resistor (printing resistor) 13
“a” is slightly thicker than the inner layer pattern 8.

【0017】 図3(a)に示すように、プリプレグ
材3を中央に挾んで配線基板2,4をプレスするように
して貼り付けることにより、四層の多層配線基板を形成
する。 図3(b)に示すように、多層配線基板全体を貫通
する貫通孔10a,10bを形成する。 図3(c)に示すように、貫通孔10aには印刷な
どにより選択的に抵抗材を注入して内蔵抵抗13aを形
成し、貫通孔10bはそのままにしておく。かくして、
多層配線基板1が作製される。
As shown in FIG. 3A, a four-layer multilayer wiring board is formed by pressing the wiring boards 2 and 4 while pressing the prepreg material 3 at the center. As shown in FIG. 3B, through holes 10a and 10b penetrating the entire multilayer wiring board are formed. As shown in FIG. 3C, a built-in resistor 13a is formed by selectively injecting a resistive material into the through-hole 10a by printing or the like, and the through-hole 10b is left as it is. Thus,
The multilayer wiring board 1 is manufactured.

【0018】<作用・効果>上記構成の多層配線基板1
によれば、基板の厚み部分に内蔵抵抗11a,11b,
11c,11d,12aを形成し、また、内層パターン
部に内蔵抵抗(印刷抵抗)13aを形成したため、その
分、表層パターン5,6に実装する抵抗素子を低減する
ことができる。即ち、抵抗値が固定のものは内蔵抵抗と
し、その他の抵抗値の調整を要するものを表層パターン
5,6に実装することができる。そして、表層パターン
5,6に実装する抵抗素子が低減した分、表層パターン
5,6には他の電子部品を実装することができるように
なる。
<Function / Effect> The multilayer wiring board 1 having the above-described structure.
According to this, the built-in resistors 11a, 11b,
Since the built-in resistors (printing resistors) 13a are formed in the inner layer pattern portion by forming the 11c, 11d, and 12a, the resistance elements mounted on the surface layer patterns 5 and 6 can be reduced accordingly. That is, a resistor having a fixed resistance value can be a built-in resistor, and another resistor whose resistance value needs to be adjusted can be mounted on the surface layer patterns 5 and 6. Then, since the number of resistance elements mounted on the surface patterns 5 and 6 is reduced, other electronic components can be mounted on the surface patterns 5 and 6.

【0019】このため、多層配線基板1は従来のものに
比べて基板実装面積が増加し、ファンクション動作試験
装置などの電子機器の更なる高度化や複雑化などに対応
することができる。
For this reason, the multilayer wiring board 1 has a larger board mounting area than the conventional one, and can cope with further advancement and complexity of electronic equipment such as a function operation test device.

【0020】また、内蔵抵抗11a,11b,11c,
11dの抵抗値は抵抗材の比抵抗を変えたり、貫通孔9
a,9b,9c,9d,10aの径を変えることによっ
て所望の値に任意且つ容易に設定することができる。内
蔵抵抗13aの抵抗値も、抵抗材の比抵抗を変えたり、
形状(長さ、幅、厚さ)を変えることによって所望の値
に任意且つ容易に設定することができる。
The built-in resistors 11a, 11b, 11c,
The resistance value of 11d changes the specific resistance of the resistance material,
By changing the diameters of a, 9b, 9c, 9d, and 10a, a desired value can be arbitrarily and easily set. The resistance value of the built-in resistor 13a also changes the specific resistance of the resistance material,
By changing the shape (length, width, thickness), a desired value can be arbitrarily and easily set.

【0021】また、貫通孔に抵抗材を注入して抵抗を形
成する場合、図1に示すような態様の他にも、例えば図
4に示すような様々な態様が可能である。
In the case where a resistor is formed by injecting a resistance material into the through hole, various modes such as that shown in FIG. 4 are possible in addition to the mode shown in FIG.

【0022】図4(a)では、貫通孔10cに形成した
内蔵抵抗12cの両端と、貫通孔10dに形成した内蔵
抵抗12dの両端とを表層パターン5,6において接続
することにより、内蔵抵抗12c,12dを並列にして
いる。
In FIG. 4A, both ends of the built-in resistor 12c formed in the through hole 10c and both ends of the built-in resistor 12d formed in the through hole 10d are connected in the surface layer patterns 5 and 6, thereby forming the built-in resistor 12c. , 12d are arranged in parallel.

【0023】図4(b)では、貫通孔10eに形成した
内蔵抵抗12eの一端と、貫通孔10fに形成した内蔵
抵抗12fの一端とを表層パターン6において接続する
ことにより、内蔵抵抗12e,12fを直列にしてい
る。
In FIG. 4B, by connecting one end of the built-in resistor 12e formed in the through hole 10e and one end of the built-in resistor 12f formed in the through hole 10f in the surface layer pattern 6, the built-in resistors 12e and 12f are connected. Are in series.

【0024】図4(c)では、貫通孔10iに形成した
内蔵抵抗12iはそのまま抵抗として用いる一方、貫通
孔10gに形成した内蔵抵抗12gは、不要となったた
め、貫通孔10hに導電性ペースト(銀パラジウムや銅
のペーストなど)を注入して内蔵導電部20を形成し、
この内蔵導電部20の両端と内蔵抵抗12gの両端とを
表層パターン5,6において接続することにより、短絡
させている。
In FIG. 4C, the built-in resistor 12i formed in the through-hole 10i is used as it is as a resistor, whereas the built-in resistor 12g formed in the through-hole 10g is no longer necessary. Silver palladium or copper paste) to form the built-in conductive part 20,
By connecting both ends of the built-in conductive portion 20 and both ends of the built-in resistor 12g in the surface layer patterns 5 and 6, short-circuiting occurs.

【0025】図4(d)では、貫通孔9fに形成した内
蔵抵抗11fと、貫通孔9eに形成した内蔵抵抗11e
とを内層パターン8において接続することにより、内蔵
抵抗11e,11fを直列にしている。
In FIG. 4D, the internal resistor 11f formed in the through hole 9f and the internal resistor 11e formed in the through hole 9e are shown.
Are connected in the inner layer pattern 8, so that the built-in resistors 11e and 11f are connected in series.

【0026】なお、上記では本発明を多層配線基板に適
用した場合について説明したが、これに限定するもので
はなく、本発明は図5に例示するように単独の配線基板
に適用することもできる。図5では、単独の配線基板1
6に貫通孔17a,17bを形成し、これらの貫通孔1
7a,17bに印刷などにより抵抗材を注入することに
よって内蔵抵抗18a,18bが形成されており、内蔵
抵抗18a,18bの両端はそれぞれ表層パターン1
4,15に接続されている。この場合にも基板実装面積
の増加を図ることができる。
In the above, the case where the present invention is applied to a multilayer wiring board has been described. However, the present invention is not limited to this, and the present invention can be applied to a single wiring board as illustrated in FIG. . In FIG. 5, a single wiring board 1
6, through holes 17a and 17b are formed.
Built-in resistors 18a and 18b are formed by injecting a resistive material into the layers 7a and 17b by printing or the like.
4, 15 are connected. Also in this case, it is possible to increase the substrate mounting area.

【0027】また、本発明を多層配線基板に適用する場
合、この多層配線基板の作製方法は上記のような作製方
法に限定するものではなく、その他の作製方法を用いて
もよい。例えば、ビルドアップ法によって作製してもよ
い。この場合、抵抗を形成するための貫通孔は写真法や
レーザ穴あけ法によってあけることができる。ビルドア
ップ法を用いた場合には任意の位置に貫通孔を形成して
自由に配線の引回しをすることができることなどから自
由度が大きい。
When the present invention is applied to a multilayer wiring board, the method of manufacturing the multilayer wiring board is not limited to the above-described manufacturing method, and other manufacturing methods may be used. For example, it may be manufactured by a build-up method. In this case, the through-hole for forming the resistor can be formed by a photographic method or a laser drilling method. When the build-up method is used, the degree of freedom is large because a through-hole can be formed at an arbitrary position and wiring can be freely routed.

【0028】[0028]

【発明の効果】以上、発明の実施の形態と共に具体的に
説明したように、第1又は第2発明の多層配線基板によ
れば、配線基板に形成した貫通孔に抵抗材を注入するこ
とにより形成した内蔵抵抗を有するため、その分、表層
パターンに実装する抵抗素子を低減することができる。
そして、表層パターンに実装する抵抗素子が低減した
分、表層パターンには他の電子部品を実装することがで
きるようになる。このため、従来のものに比べて基板実
装面積が増加し、電子機器の更なる高度化や複雑化など
に対応することができる。更に、内蔵抵抗の抵抗値は抵
抗材の比抵抗を変えたり、貫通孔の径を変えることによ
って所望の値に任意且つ容易に設定することができ、ま
た、内蔵抵抗は様々な態様が可能である。
As described above in detail with the embodiments of the present invention, according to the multilayer wiring board of the first or second invention, the resistance material is injected into the through-hole formed in the wiring board. Because of the formed internal resistance, the number of resistance elements mounted on the surface pattern can be reduced accordingly.
Then, as the number of resistance elements mounted on the surface layer pattern is reduced, other electronic components can be mounted on the surface layer pattern. For this reason, the substrate mounting area increases as compared with the conventional one, and it is possible to cope with further advancement and complexity of electronic devices. Further, the resistance value of the built-in resistor can be arbitrarily and easily set to a desired value by changing the specific resistance of the resistive material or changing the diameter of the through-hole, and the built-in resistor can have various modes. is there.

【0029】また、第3発明の配線基板によれば、配線
基板を表層パターンと内層パターンとを有する多層の配
線基板とし、内層パターン部に抵抗材を印刷することに
より形成した内蔵抵抗(印刷抵抗)を有しているため、
その分、表層パターンに実装する抵抗素子を低減するこ
とができる。そして、表層パターンに実装する抵抗素子
が低減した分、表層パターンには他の電子部品を実装す
ることができるようになる。このため、従来のものに比
べて基板実装面積が増加し、電子機器の更なる高度化や
複雑化などに対応することができる。更に、内蔵抵抗の
抵抗値は抵抗材の比抵抗を変えたり、形状(長さ、幅、
厚さ)を変えることによって所望の値に任意且つ容易に
設定することができる。
Further, according to the wiring board of the third invention, the wiring board is a multilayer wiring board having a surface layer pattern and an inner layer pattern, and a built-in resistor (printing resistor) formed by printing a resistive material on the inner layer pattern portion. ),
Accordingly, the number of resistance elements mounted on the surface layer pattern can be reduced. Then, as the number of resistance elements mounted on the surface layer pattern is reduced, other electronic components can be mounted on the surface layer pattern. For this reason, the substrate mounting area increases as compared with the conventional one, and it is possible to cope with further advancement and complexity of electronic devices. Furthermore, the resistance value of the built-in resistor changes the specific resistance of the resistance material, and the shape (length, width,
By changing the thickness, it is possible to arbitrarily and easily set a desired value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態に係る多層配線基板の断面
図である。
FIG. 1 is a sectional view of a multilayer wiring board according to an embodiment of the present invention.

【図2】前記多層配線基板の作製工程の態様を示す説明
図である。
FIG. 2 is an explanatory view showing an aspect of a manufacturing process of the multilayer wiring board.

【図3】前記多層配線基板の作製工程の態様を示す説明
図である。
FIG. 3 is an explanatory view showing an aspect of a manufacturing process of the multilayer wiring board.

【図4】前記多層配線基板に形成する内蔵抵抗の様々な
態様を示す断面図である。
FIG. 4 is a cross-sectional view showing various aspects of a built-in resistor formed on the multilayer wiring board.

【図5】本発明の実施の形態に係る単独の配線基板の断
面図である。
FIG. 5 is a sectional view of a single wiring board according to the embodiment of the present invention.

【図6】従来の配線基板の一例を示す裏面図である。FIG. 6 is a rear view showing an example of a conventional wiring board.

【符号の説明】[Explanation of symbols]

1 多層配線基板 2,4 配線基板 3 プリプレグ材 5,6,14,15 表層パターン 7,8 内層パターン 9a〜9f,10a〜10i,17a,17b 貫通孔 11a〜11f,12a,12c〜12g,12i 内
蔵抵抗 12h 内蔵導電部 18a,18b 内蔵抵抗 13a 内蔵抵抗(印刷抵抗) 16 配線基板
Reference Signs List 1 multilayer wiring board 2, 4 wiring board 3 prepreg material 5, 6, 14, 15 surface layer pattern 7, 8 inner layer pattern 9a to 9f, 10a to 10i, 17a, 17b through-holes 11a to 11f, 12a, 12c to 12g, 12i Built-in resistor 12h Built-in conductive part 18a, 18b Built-in resistor 13a Built-in resistor (printing resistor) 16 Wiring board

フロントページの続き Fターム(参考) 4E351 AA01 BB05 BB22 BB26 BB27 BB31 BB35 BB49 CC11 DD29 DD52 EE01 FF02 FF03 FF04 GG01 GG20 5E346 AA06 AA41 CC02 CC08 CC25 CC32 DD09 DD13 DD32 DD34 EE01 FF01 FF18 FF22 FF28 FF41 GG06 GG08 GG15 GG19 GG22 GG28 HH25 HH31 Continued on the front page F-term (reference) 4E351 AA01 BB05 BB22 BB26 BB27 BB31 BB35 BB49 CC11 DD29 DD52 EE01 FF02 FF03 FF04 GG01 GG20 5E346 AA06 AA41 CC02 CC08 CC25 CC32 DD09 DD13 DD32 DD34 EE01 GG28 GG18 FF18 GG28 HH25 HH31

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 配線基板に形成した貫通孔に抵抗材を注
入することにより形成した内蔵抵抗を有することを特徴
とする配線基板。
1. A wiring board having a built-in resistance formed by injecting a resistance material into a through hole formed in the wiring board.
【請求項2】 請求項1に記載する配線基板において、 前記内蔵抵抗の抵抗値は前記抵抗材の比抵抗を変えるこ
とにより、または前記貫通孔の径を変えることにより所
望の値に設定されていることを特徴とする配線基板。
2. The wiring board according to claim 1, wherein the resistance value of the built-in resistor is set to a desired value by changing a specific resistance of the resistor material or changing a diameter of the through hole. A wiring board, characterized in that:
【請求項3】 表層パターンと内層パターンとを有する
多層の配線基板であって、前記内層パターン部に抵抗材
を印刷することにより形成した印刷抵抗を有することを
特徴とする配線基板。
3. A multilayer wiring board having a surface layer pattern and an inner layer pattern, wherein the wiring board has a printed resistance formed by printing a resistive material on the inner layer pattern portion.
JP10345042A 1998-12-04 1998-12-04 Circuit board Withdrawn JP2000174405A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10345042A JP2000174405A (en) 1998-12-04 1998-12-04 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10345042A JP2000174405A (en) 1998-12-04 1998-12-04 Circuit board

Publications (1)

Publication Number Publication Date
JP2000174405A true JP2000174405A (en) 2000-06-23

Family

ID=18373903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10345042A Withdrawn JP2000174405A (en) 1998-12-04 1998-12-04 Circuit board

Country Status (1)

Country Link
JP (1) JP2000174405A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251871A (en) * 2004-03-02 2005-09-15 Ibiden Co Ltd Printed wiring board
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same
US8142597B2 (en) 2007-09-19 2012-03-27 Nippon Mektron, Ltd. Method for manufacturing a printed-wiring board having a resistive element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251871A (en) * 2004-03-02 2005-09-15 Ibiden Co Ltd Printed wiring board
JP4540365B2 (en) * 2004-03-02 2010-09-08 イビデン株式会社 Printed wiring board
JP2008042204A (en) * 2006-08-03 2008-02-21 Cooper Technologies Co Circuit substrate for excessive voltage protection, and method of manufacturing the same
US8142597B2 (en) 2007-09-19 2012-03-27 Nippon Mektron, Ltd. Method for manufacturing a printed-wiring board having a resistive element

Similar Documents

Publication Publication Date Title
US20040108937A1 (en) Ball grid array resistor network
US7813141B2 (en) Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JPH08116174A (en) Circuit formation board and manufacture thereof
JP2000174405A (en) Circuit board
JP2003298238A (en) Inverted micro via
US20060181389A1 (en) Thin film type resistor and printed circuit board with an embedded thin film resistor and a method for producing the same
JPH1056251A (en) Printed board with built-in electronic component and its production
JPH07115280A (en) Multilayer printed wiring board and its manufacture
JP2002374068A (en) Method for manufacturing multilayered printed circuit board
JP3796791B2 (en) Method for manufacturing circuit board structure
JP2009141301A (en) Printed wiring board with built-in resistive element
JP2003309372A (en) Thick-film multilayer wiring board
JP3202836B2 (en) Manufacturing method of multilayer printed wiring board
JP4529614B2 (en) Method for manufacturing printed wiring board
JPH0590762A (en) Manufacture of multilayer printed wiring board
KR100343903B1 (en) Manufacturing method for blind via hole of multi-layer printed circuit board
JP3235490B2 (en) Manufacturing method of multilayer printed wiring board
JPS617696A (en) Multilayer printed circuit board
KR200199631Y1 (en) Multi-layer printed circuit board
JPH09172259A (en) Manufacture of printed wiring board
JPH06342983A (en) Multilayer circuit board
JPH0669660A (en) Printed wiring board and its manufacture
JPH07176866A (en) Manufacture of multilayered circuit board
JP2004087748A (en) Printed distribution board
JPH0499394A (en) Multilayer printed circuit board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060207