JP2000174386A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】歩留りを向上し、製造コストを低下させること
ができる半導体発光素子およびその製造方法を提供す
る。 【解決手段】第１導電型の半導体基板１０と、断面が略
矩形形状となるように半導体基板に形成された溝Ｔと、
少なくとも第１導電型の第１クラッド層１３、活性層１
４および第２導電型の第２クラッド層１５を有し、溝Ｔ
内に埋め込まれた積層体とを有する構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体発光素子に
関し、特にＩＩＩ−Ｖ族化合物半導体により構成される
レーザダイオード（半導体レーザ）などの半導体発光素
子に関するものである。

【０００２】

【従来の技術】ＧａＡｓ基板上にＡｌＧａＩｎＰ四元混
晶半導体を用いた半導体レーザは、６００ｎｍ帯の可視
光が得られ、現在、ＤＶＤなどの光ディスク装置におけ
る光ピックアップ装置やレーザポインタなどの光源とし
て用いられている。

【０００３】上記の光源として要求される性能の一つ
に、低閾値化がある。これは、レーザ発振させるまでに
流す電流値すなわち閾値を低減することであり、低消費
電力化を行うためである。半導体レーザの低閾値化のた
めには、限定された発光領域に有効に電流を流すこと
と、発光領域での光の閉じ込めを強くすることが有効で
ある。

【０００４】上記の目的を達成する構造として、埋め込
みヘテロ構造（Buried Heterostructure；ＢＨ）レーザ
が開発された。図１１は、上記の従来のＢＨレーザの断
面図である。例えば、ＧａＡｓからなるｎ型基板１上
に、ＡｌＧａＩｎＰからなるｎ型クラッド層２、ＧａＩ
ｎＰからなる活性層３、ＡｌＧａＩｎＰからなるｐ型ク
ラッド層４、および、ＧａＡｓからなるｐ型第１キャッ
プ層５が積層している。ここで、活性層３の幅は、例え
ば数μｍ程度であり、基板１に対して細長いストライプ
形状に形成されている。上記のｎ型クラッド層２、活性
層３、ｐ型クラッド層４およびｐ型第１キャップ層５が
形成されている領域以外の領域における基板１の上層に
は、ＡｌＧａＩｎＰからなるｐ型電流ブロック層６、Ａ
ｌＧａＩｎＰからなるｎ型電流ブロック層７、および、
ＧａＡｓからなるｐ型第２キャップ層８が積層してい
る。

【０００５】上記の構造においては、活性層３が形成さ
れた活性領域のみに電流が流れるように、ｐｎｐｎサイ
リスタ構造や高抵抗層が活性領域と隣接する領域に形成
された電流狭窄構造となっている。また、これらの層の
屈折率は、活性層の屈折率よりも小さく、これによって
横方向の光の閉じ込めが強くなる。以上のようにして、
低閾値化が図られている。

【０００６】上記のＢＨ構造の半導体レーザの製造方法
について説明する。まず、図１２（ａ）に示すように、
例えばＧａＡｓからなるｎ型基板１上に、有機金属気相
エピタキシャル成長法（ＭＯＶＰＥ）などのエピタキシ
ャル成長法により、ＡｌＧａＩｎＰからなるｎ型クラッ
ド層２およびＧａＩｎＰからなる活性層３を積層させ
る。

【０００７】次に、図１２（ｂ）に示すように、活性層
３の上層に、例えばＭＯＶＰＥなどのエピタキシャル成
長法により、ＡｌＧａＩｎＰからなるｐ型クラッド層４
およびＧａＡｓからなるｐ型第１キャップ層５を積層さ
せる。ここで、ｎ型クラッド層２からｐ型第１キャップ
層５までの成長を一回のエピタキシャル成長法により連
続的に行うことができる。

【０００８】次に、図１３（ｃ）に示すように、フォト
リソグラフィー工程により活性層を形成する領域を保護
するストライプ形状にレジスト膜Ｒ１を形成し、ウェッ
トエッチングあるいはドライエッチングなどのエッチン
グ処理により、ｎ型クラッド層２の途中の深さまで、あ
るいは、ｎ型基板１までエッチングする。図面上は、基
板１までエッチングした状態を示している。以上で、電
流狭窄構造となる幅の狭い活性層３に加工することがで
きる。

【０００９】次に、図１３（ｄ）に示すように、アッシ
ング処理などによりレジスト膜Ｒ１を除去した後、例え
ばＭＯＶＰＥなどのエピタキシャル成長法により、Ａｌ
ＧａＩｎＰからなるｐ型電流ブロック層６、ＡｌＧａＩ
ｎＰからなるｎ型電流ブロック層７およびＧａＡｓから
なるｐ型第２キャップ層８を積層させる。ここで、ｐ型
電流ブロック層６からｐ型第２キャップ層８までの成長
を一回のエピタキシャル成長法により連続的に行うこと
ができる。

【００１０】次に、図１４（ｅ）に示すように、フォト
リソグラフィー工程により活性層３を除く領域を保護す
るレジスト膜Ｒ２を形成する。

【００１１】次に、図１４（ｆ）に示すように、活性層
３の上層に形成されたｐ型第１キャップ層５の表面が露
出するまで、頭出しのエッチング処理を行う。以上で、
図１１に示す構造のＢＨ構造の半導体レーザを製造する
ことができる。以降の工程としては、例えば、ｎ型基板
１およびｐ型第１キャップ層５にそれぞれ接続するオー
ミック電極を形成することで所望の半導体レーザとする
ことができる。

【００１２】

【発明が解決しようとする課題】しかしながら、上記の
半導体レーザの製造方法においては、電流狭窄構造とな
る幅の狭い活性層３に加工するためにエッチング処理を
行っており、このエッチング処理において活性層が酸化
されたり、活性層へのコンタミネーション（不純物の混
入）が発生し、半導体レーザの信頼性が低下して製造工
程における歩留りの低下を招いていた。特に酸化されや
すいＡｌを含有する系では、この問題が顕著に発生す
る。

【００１３】また、上記の構造を得るために、ＭＯＶＰ
Ｅなどのエピタキシャル結晶成長を少なくとも２回行う
必要があり、製造コストの上昇を招いていた。

【００１４】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、活性層の酸化やコンタミネーシ
ョンを抑制して製造工程における歩留りを向上し、製造
コストを低下させることができる半導体発光素子および
その製造方法を提供することにある。

【００１５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明の半導体発光素子は、第１導電型の半導体基
板と、断面が略矩形形状となるように前記半導体基板に
形成された溝と、少なくとも第１導電型の第１クラッド
層、活性層および第２導電型の第２クラッド層を有し、
前記溝内に埋め込まれた積層体とを有する。

【００１６】上記の本発明の半導体発光素子は、半導体
基板に形成された溝内に第１導電型の第１クラッド層、
活性層および第２導電型の第２クラッド層を有する積層
体が埋め込まれており、エピタキシャル成長法などによ
り上記の各層を溝内に連続的に積層させて形成すること
が可能であり、エッチング処理により活性層の酸化やコ
ンタミネーションを回避して製造工程における歩留りを
向上し、また、１回のエピタキシャル結晶成長により形
成可能であり、製造コストを低下させることができる。

【００１７】上記の本発明の半導体発光素子は、好適に
は、前記半導体基板の表面が（１００）面であり、前記
溝が、前記半導体基板の［０１１］方向に形成されてお
り、前記溝の底面が（１００）面であり、前記溝の側壁
面が｛１１０｝面である。（１００）面と｛１１０｝面
から構成される溝内に、１回のエピタキシャル結晶成長
により第１クラッド層、活性層および第２クラッド層を
有する積層体を形成することが可能であり、第１クラッ
ド層をファセット成長により形成することで第１クラッ
ド層の膜厚により活性層の幅を制御することが可能とな
る。

【００１８】上記の本発明の半導体発光素子は、好適に
は、前記積層体において、前記活性層を介して前記第２
クラッド層と対向する領域における前記第１クラッド層
の一部が第２導電型化されている。さらに好適には、前
記活性層が、前記溝の側壁面と平行に形成された部分と
底面に平行に形成された部分とを有し、前記溝の側壁面
と平行に形成された部分の活性層を介して、前記第２ク
ラッド層と対向する領域における前記第１クラッド層の
一部が第２導電型化されている。第２導電型化された第
１クラッド層と第２クラッド層で挟まれた領域の活性層
には電流注入が抑制され、溝の底面と平行に形成された
部分の活性層に効率的に電流を注入する電流狭窄構造と
することができる。

【００１９】上記の本発明の半導体発光素子は、好適に
は、前記積層体と前記溝の底面および側壁面との間にバ
ッファ層が形成されている。さらに好適には、前記バッ
ファ層が、前記溝の側壁面と平行に形成された部分と底
面に平行に形成された部分とを有し、前記バッファ層中
の前記溝の側壁面と平行に形成された部分と、底面に平
行に形成された部分とで導電型が異なって形成されてい
る。バッファ層中の前記溝の側壁面と平行に形成された
部分と、底面に平行に形成された部分とで、Ｚｎなどの
不純物の取り込まれ方が異なり、導電型を異ならせるこ
とが可能である。

【００２０】上記の本発明の半導体発光素子は、好適に
は、前記活性層が、多重量子井戸構造を有する。これに
より、活性層により集中して電流を注入することが可能
となる。

【００２１】上記の本発明の半導体発光素子は、好適に
は、前記溝が、前記半導体基板に隣接して形成された一
対のリッジにより構成されている。これにより、第１導
電型の第１クラッド層、活性層および第２導電型の第２
クラッド層を有する積層体を埋め込むための溝とするこ
とができる。

【００２２】また、上記の目的を達成するため、本発明
の半導体発光素子の製造方法は、第１導電型の半導体基
板に、略矩形形状の溝を形成する工程と、前記溝内に第
１導電型の第１クラッド層を形成する工程と、前記第１
クラッド層の上層に活性層を形成する工程と、前記活性
層の上層に第２導電型の第２クラッド層を形成する工程
とを有する。

【００２３】上記の本発明の半導体発光素子の製造方法
は、第１導電型の半導体基板に、略矩形形状の溝を形成
する。次に、溝内に第１導電型の第１クラッド層を形成
し、第１クラッド層の上層に活性層を形成し、活性層の
上層に第２導電型の第２クラッド層を形成する。

【００２４】上記の本発明の半導体発光素子の製造方法
によれば、半導体基板の溝内に、第１クラッド層、活性
層および第２クラッド層をエピタキシャル成長法などに
より連続的に積層させて形成することが可能であり、エ
ッチング処理により活性層の酸化やコンタミネーション
を回避して製造工程における歩留りを向上し、また、１
回のエピタキシャル結晶成長により形成可能であり、製
造コストを低下させることができる。

【００２５】上記の本発明の半導体発光素子の製造方法
は、好適には、前記半導体基板に溝を形成する工程にお
いては、表面が（１００）面である第１導電型の半導体
基板の［０１１］方向に、底面が（１００）面であり、
側壁面が｛１１０｝面である略矩形形状の溝を形成し、
前記第１クラッド層、活性層および第２クラッド層の形
成工程においてはファセット成長により形成する。（１
００）面と｛１１０｝面から構成される溝内に、１回の
エピタキシャル結晶成長により第１クラッド層、活性層
および第２クラッド層を有する積層体を形成することが
可能であり、第１クラッド層をファセット成長により形
成することで第１クラッド層の膜厚により活性層の幅を
制御することが可能となる。

【００２６】上記の本発明の半導体発光素子の製造方法
は、好適には、前記第２クラッド層を形成する工程にお
いては、前記活性層を介して前記第２クラッド層と対向
する領域における前記第１クラッド層の一部を第２導電
型化しながら形成する。さらに好適には、前記活性層を
形成する工程においては、前記溝の側壁面と平行な部分
と底面に平行な部分とを有するように形成し、前記第２
クラッド層を形成する工程においては、前記溝の側壁面
と平行に形成された部分の活性層を介して、前記第２ク
ラッド層と対向する領域における前記第１クラッド層の
一部を第２導電型化しながら形成する。第２導電型化さ
れた第１クラッド層と第２クラッド層ので挟まれた領域
の活性層は電流注入が抑制されるので、溝の底面と平行
に形成された部分の活性層に効率的に電流を注入する電
流狭窄構造を形成することができる。

【００２７】上記の本発明の半導体発光素子の製造方法
は、好適には、前記溝内に、第１クラッド層を形成する
工程の前に、バッファ層を形成する工程をさらに有す
る。さらに好適には、前記バッファ層を形成する工程に
おいては、前記溝の側壁面と平行な部分と、底面に平行
な部分とで導電型が異なるように形成する。バッファ層
中の前記溝の側壁面と平行に形成された部分と、底面に
平行に形成された部分とで、Ｚｎなどの不純物の取り込
まれ方が異なり、導電型を異ならせることが可能であ
る。

【００２８】上記の本発明の半導体発光素子の製造方法
は、好適には、前記活性層を形成する工程においては、
多重量子井戸構造を有する活性層を形成する。多重量子
井戸構造とすることで、活性層により集中して電流を注
入することが可能となる。

【００２９】上記の本発明の半導体発光素子の製造方法
は、好適には、前記溝を形成する工程においては、前記
半導体基板に隣接して一対のリッジを形成し、前記リッ
ジの側面により前記溝を構成する。これにより、第１導
電型の第１クラッド層、活性層および第２導電型の第２
クラッド層を有する積層体を埋め込むための溝を形成す
ることができる。

【００３０】

【発明の実施の形態】第１実施形態 図１は本発明に係る半導体発光素子（半導体レーザ）の
第１の実施形態を示す断面図である。なお、本実施形態
の半導体レーザは、ＡｌＧａＩｎＰ系の材料により構成
されたものである。

【００３１】図１に示すように、この半導体レーザは、
例えば以下の構造を有する。例えば、（１００）面を主
面とするＧａＡｓからなるｐ型基板１０に、［０１１］
方向に、断面が略矩形形状の溝Ｔが形成されている。溝
Ｔ内の底面が（１００）面となっており、側壁面は｛１
１０｝面となっている。上記の溝Ｔ内に、ＧａＩｎＰか
らなるｎ型第１バッファ層１１、ＧａＡｓからなるｐ型
第２バッファ層１２、ＡｌＧａＩｎＰからなるｐ型第１
クラッド層１３、ＧａＩｎＰからなる活性層１４、Ａｌ
ＧａＩｎＰからなるｎ型第２クラッド層１５、および、
ＧａＡｓからなるｎ型キャップ層１６が積層している。
上記の溝Ｔ内において、溝の側壁面上に形成されている
バッファ層１１ａは、Ｚｎの拡散が多く、Ｓｉの取り込
みが少ないために、ｐ型化した領域となっている。ま
た、溝Ｔの外部である基板１０の上層には、ＧａＩｎＰ
からなるｎ型第１バッファ層１１、ＧａＡｓからなるｐ
型第２バッファ層１２が積層して形成されている。

【００３２】上記の本実施形態の半導体レーザは、基板
１０からｐ型化した第１バッファ層１１ａ、ｐ型第２バ
ッファ層１２、ｐ型クラッド層１３を介して活性層１４
に電流を注入することが可能となっている。上記の構造
は、活性層１４の両側にクラッド層が形成されたＢＨ構
造となっており、幅の狭い活性層１４に集中して電流を
注入でき、また活性層１４中への光の閉じ込めを強くす
ることが可能である。これにより、レーザの発振閾値が
低減され、低消費電力化が可能となる。

【００３３】上記の半導体レーザの製造方法について説
明する。まず、図２（ａ）に示すように、フォトリソグ
ラフィー工程により、例えば（１００）面を主面とする
ＧａＡｓからなるｐ型基板１０上に、［０１１］方向に
ストライプ状の開口部を有するレジスト膜Ｒ１１を形成
する。

【００３４】次に、図２（ｂ）に示すように、例えばレ
ジスト膜Ｒ１１をマスクとしてＲＩＥ（Reactive Ion E
tching；反応性イオンエッチング）などのドライエッチ
ング処理を施し、基板１０に断面が略矩形形状の溝Ｔを
形成する。ここで、溝Ｔ内の底面が（１００）面となっ
ており、側壁面は｛１１０｝面となっている。アッシン
グ処理などにより、レジスト膜Ｒ１１を除去する。

【００３５】次に、図２（ｃ）に示すように、例えば有
機金属気相エピタキシャル成長法（ＭＯＶＰＥ）などの
エピタキシャル成長法により、ＧａＩｎＰからなるｎ型
第１バッファ層１１を形成する。原料としては、例え
ば、トリメチルアルミニウム、トリメチルガリウム、Ａ
ｓＨ₃ 、ＰＨ₃ などを用い、ドーパントとしては、例え
ばジメチルジンク、ＳｉＨ₄ などを用いる。このとき、
図面に示すように、溝Ｔの側壁面上には｛１１０｝のフ
ァセット面を出し、溝Ｔの縁の部分（溝Ｔと基板１０の
境界部分）には｛１１１｝のファセット面が現れる。
｛１１１｝のファセット面上には、ＧａＡｓ系は成長し
ないが、ＡｌＧａＩｎＰあるいはＧａＩｎＰ系ではわず
かながら成長が起こる。ＡｌＧａＩｎＰあるいはＧａＩ
ｎＰ系においては、｛１１０｝のファセット面上に成長
するときにＺｎの拡散が多く、また、Ｓｉの取り込みが
少ないために、ｎ型のＧａＩｎＰを成長させても溝Ｔの
側壁面上にはｐ型化して成長し、ｐ型化した第１バッフ
ァ層１１ａが形成される。

【００３６】次に、図３（ｄ）に示すように、例えば第
１バッファ層（１１，１１ａ）の上層にＧａＡｓを成長
させ、ｐ型第２バッファ層１２を形成する。このとき、
溝Ｔの縁の部分の｛１１１｝のファセット面上には成長
しないので、溝Ｔの外部の成長層と分断される。ｐ型第
２バッファ層１２は、以降の工程のエッチング工程にお
いて、エッチングストッパとしての役割を有し、さら
に、ｎ型第１バッファ層１１へＺｎを拡散させる役割を
有する。

【００３７】次に、図３（ｅ）に示すように、例えばｐ
型第２バッファ層１２の上層にＡｌＧａＩｎＰを成長さ
せ、ｐ型第１クラッド層１３を形成する。このとき、溝
Ｔの縁の部分の｛１１１｝のファセット面上にはわずか
ながら成長する。ここで、ｐ型第１クラッド層１３の膜
厚によって、その上層に形成する活性層の幅を制御する
ことが可能となっている。

【００３８】次に、図３（ｆ）に示すように、例えばｐ
型第１クラッド層１３の上層にＧａＩｎＰを成長させ、
活性層１４を形成する。このとき、溝Ｔの縁の部分の
｛１１１｝のファセット面上にはわずかながら成長す
る。｛１１１｝のファセット面上よりも、溝内の（１０
０）面および｛１１０｝面上に厚く形成されるので、電
流を集中して活性層中に注入できるようになる。活性層
１４としては、光ガイド層を含む多重量子井戸構造でも
よく、この場合にはより電流を集中して活性層中に注入
できるようになるので、好ましい。これは、｛１１１｝
のファセット面上の成長が遅いために、量子井戸の厚み
が薄くなることにより量子準位が上昇し、活性層１４中
の準位との差が大きくなるためである。

【００３９】次に、図４（ｇ）に示すように、例えば活
性層１４の上層にＡｌＧａＩｎＰを成長させ、ｎ型第２
クラッド層１５を形成する。このとき、溝Ｔの縁の部分
の｛１１１｝のファセット面上にはわずかながら成長す
る。

【００４０】次に、図４（ｈ）に示すように、例えばｎ
型第２クラッド層１５の上層にＧａＡｓを成長させ、ｎ
型キャップ層１６を形成する。このとき、｛１１１｝の
ファセット面上には成長しないので、溝Ｔの外部の成長
層と分断される。以上で、溝Ｔ内は、ｐ型第１クラッド
層１３、活性層１４およびｎ型第２クラッド層１５を含
む積層体により埋め込まれている状態となる。

【００４１】次に、図５（ｉ）に示すように、溝Ｔの外
部に形成された積層体により挟まれた領域（溝Ｔ内の積
層体の上層部分）にレジスト膜Ｒ１２を形成する。

【００４２】次に、図５（ｊ）に示すように、例えばフ
ッ酸系のウェットエッチングにより、ｐ型第２バッファ
層１２をエッチングストッパとして、溝Ｔの外部に積層
させたｐ型第１クラッド層１３、活性層１４、ｎ型第２
クラッド層１５およびキャップ層１６を除去する。これ
により、表面がそれぞれＧａＡｓからなるｎ型キャップ
層１６とｐ型第２バッファ層１２に覆われることにな
る。

【００４３】次に、アッシング処理などにより、レジス
ト膜Ｒ１２を除去して、図１に示す構造の半導体レーザ
を形成することが可能である。以降の工程としては、例
えば、ｐ型基板１０側をラッピングし、真空蒸着法など
により、ｐ型基板１０にＡｕＺｎ／Ａｕなどのオーミッ
クメタルを形成し、ｎ型キャップ層１６にＡｕＧｅＮｉ
／Ａｕなどのオーミックメタルを形成し、窒素などの不
活性ガス中で合金化（アロイ化）して、所望の半導体レ
ーザとすることができる。

【００４４】上記の本実施形態の半導体レーザの製造方
法によれば、半導体基板の溝内に、第１クラッド層、活
性層および第２クラッド層をエピタキシャル成長法など
により連続的に積層させて形成することが可能であり、
エッチング処理により活性層の酸化やコンタミネーショ
ンを回避して製造工程における歩留りを向上し、また、
１回のエピタキシャル結晶成長により形成可能であるの
で、製造コストを低下させることができる。上記の第１
クラッド層の膜厚により、その上層の形成される電流狭
窄構造となる活性層の幅を制御することが可能である。

【００４５】第２実施形態 図６は本発明に係る半導体発光素子（半導体レーザ）の
第２の実施形態を示す断面図である。なお、本実施形態
の半導体レーザは、ＡｌＧａＩｎＰ系の材料により構成
されたものである。

【００４６】図６に示すように、この半導体レーザは、
例えば以下の構造を有する。例えば、（１００）面を主
面とするＧａＡｓからなるｎ型基板２０に、［０１１］
方向に一対のリッジＲＤが隣接して形成されており、こ
のリッジＲＤの側壁面と基板２０の表面とから断面が略
矩形形状の溝Ｔが形成されている。溝Ｔ内の底面が（１
００）面となっており、側壁面は｛１１０｝面となって
いる。また、各リッジＲＤの上部に酸化シリコンあるい
は窒化シリコンなどの絶縁膜２１が形成されている。上
記の溝Ｔ内に、ＧａＩｎＰからなるｎ型バッファ層２
２、ＡｌＧａＩｎＰからなるｎ型第１クラッド層２３、
ＧａＩｎＰからなる活性層２４、ＡｌＧａＩｎＰからな
るｐ型第２クラッド層２５、および、ＧａＡｓからなる
ｐ型キャップ層２６が積層している。上記の活性層２４
が、溝Ｔの側壁面と平行に形成された部分と底面に平行
に形成された部分とを有しており、溝Ｔの側壁面と平行
に形成された部分の活性層２４を介して、ｐ型第２クラ
ッド層２５と対向する領域におけるｎ型第１クラッド層
２３の一部２３ａがＺｎの拡散によりｐ型化されてい
る。

【００４７】上記の構造において、ｐ型第２クラッド層
２５と対向する領域におけるｎ型第１クラッド層２３の
一部２３ａがｐ型化されていることから、溝Ｔの側壁面
と平行に形成された部分である活性層２４は、その両側
をｐ型層が挟むことになり、この領域の活性層に電流が
流れにくくなり、これにより溝Ｔの底面に平行に形成さ
れた部分の活性層に電流が集中して注入されることにな
る。また、溝Ｔの外部においても上記のようにｎ型バッ
ファ層２２、ｎ型第１クラッド層２３、活性層２４、ｐ
型第２クラッド層２５、および、ｐ型キャップ層２６が
積層しているが、その上層に例えば酸化シリコンあるい
は窒化シリコンからなる絶縁膜２７が形成されているの
で、溝Ｔ以外の領域に電流は流れない。

【００４８】上記の本実施形態の半導体レーザは、活性
層２４の両側にクラッド層が形成されたＢＨ構造となっ
ており、幅の狭い活性層１４に集中して電流を注入で
き、また活性層１４中への光の閉じ込めを強くすること
が可能である。これにより、レーザの発振閾値が低減さ
れ、低消費電力化が可能となる。

【００４９】上記の半導体レーザの製造方法について説
明する。まず、図７（ａ）に示すように、例えば（１０
０）面を主面とするＳｉをドープされたＧａＡｓからな
るｎ型基板１０上に、ＣＶＤ（Chemical Vapor Deposit
ion ）法により酸化シリコンあるいは窒化シリコンを堆
積させ、［０１１］方向にストライプ状に加工して、一
対の隣接する第１絶縁膜２１を形成する。

【００５０】次に、図７（ｂ）に示すように、例えば第
１絶縁膜２１をマスクとしてＲＩＥなどのドライエッチ
ング処理を施し、基板１０に一対の隣接するリッジＲＤ
を形成する。ここで、リッジＲＤの側壁面と基板２０の
表面とから断面が略矩形形状の溝Ｔが形成されており、
溝Ｔ内の底面が（１００）面となっており、側壁面は
｛１１０｝面となっている。ここで、リッジＲＤ間の間
隔は所望の活性層幅を得るために、任意に選択すること
が可能であり、例えば２〜３μｍを好ましく選択するこ
とができる。また、リッジＲＤの幅は、選択成長を行わ
せるために狭いほうが好ましいが、後のプロセスを容易
にするために、２〜３μｍ程度とすることが好ましい。
また、リッジＲＤの高さも任意に選択可能であるが、光
を閉じ込めるクラッド層の厚さは１μｍ以上必要である
ので、３〜４μｍ程度の高さが適当である。

【００５１】次に、図８（ｃ）に示すように、例えば有
機金属気相エピタキシャル成長法（ＭＯＶＰＥ）などの
エピタキシャル成長法により、ＧａＩｎＰからなるｎ型
バッファ層２２を形成する。原料としては、例えば、ト
リメチルアルミニウム、トリメチルガリウム、Ａｓ
Ｈ₃ 、ＰＨ₃ などを用い、ドーパントとしては、例えば
ジメチルジンク、ＳｉＨ₄ などを用いる。このとき、図
面に示すように、溝Ｔの側壁面上には｛１１０｝のファ
セット面を出し、溝Ｔの縁の部分（溝ＴとリッジＲＤの
境界部分）には｛１１１｝Ｂのファセット面が現れる。
｛１１１｝のファセット面上には、ＧａＡｓ系は成長し
ないが、ＡｌＧａＩｎＰあるいはＧａＩｎＰ系ではわず
かながら成長が起こる。

【００５２】次に、図８（ｄ）に示すように、例えばｎ
型バッファ層２２の上層にＡｌＧａＩｎＰを成長させ、
ｎ型第１クラッド層２３を形成する。

【００５３】次に、図９（ｅ）に示すように、例えばｎ
型第１クラッド層２３の上層にＧａＩｎＰを成長させ、
活性層２４を形成する。活性層１４としては、光ガイド
層を含む多重量子井戸構造でもよい。

【００５４】次に、図９（ｆ）に示すように、例えば活
性層２４の上層にＡｌＧａＩｎＰを成長させ、ｐ型第２
クラッド層２５を形成する。このとき、溝Ｔの側壁面と
平行に形成された部分の活性層２４を介して、ｐ型第２
クラッド層２５と対向する領域におけるｎ型第１クラッ
ド層２３の一部２３ａがｐ型化される。

【００５５】次に、図１０（ｇ）に示すように、例えば
ｐ型第２クラッド層２５の上層にＧａＡｓを成長させ、
ｐ型キャップ層２６を形成する。以上で、溝Ｔ内は、ｎ
型第１クラッド層２３、活性層２４およびｐ型第２クラ
ッド層２５を含む積層体により埋め込まれている状態と
なる。

【００５６】次に、図１０（ｈ）に示すように、溝Ｔの
外部に形成された積層体に電流を流さないよにするた
め、例えばプラズマＣＶＤ法などにより、溝Ｔの外部の
領域において、ｐ型キャップ層２６の上層に酸化シリコ
ンあるいは窒化シリコンなどからなる第２絶縁膜２７を
形成する。

【００５７】次に、例えば、真空蒸着法などにより、ｐ
型成長層側にＡｕＺｎ／Ａｕなどのオーミックメタル電
極２８を形成し、ｎ型基板２０をラッピングした後、Ａ
ｕＧｅＮｉ／Ａｕなどのオーミックメタル電極２９を形
成し、窒素などの不活性ガス中で合金化（アロイ化）し
て、図６に示すような所望の半導体レーザとすることが
できる。

【００５８】上記の本実施形態の半導体レーザの製造方
法によれば、半導体基板の溝内に、第１クラッド層、活
性層および第２クラッド層をエピタキシャル成長法など
により連続的に積層させて形成することが可能であり、
エッチング処理により活性層の酸化やコンタミネーショ
ンを回避して製造工程における歩留りを向上し、また、
１回のエピタキシャル結晶成長により形成可能であるの
で、製造コストを低下させることができる。

【００５９】本発明は上記の実施形態に限定されない。
例えば、活性層の上下に形成されるクラッド層のｎ型と
ｐ型の配置は、いずれの場合でも構わない。半導体発光
素子を構成する材料としては、ＡｌＧａＩｎＰの他の材
料を用いることも可能である。半導体発光素子として、
レーザダイオードの他に、発光ダイオードとして用いる
こともできる。その他、本発明の要旨を変更しない範囲
で種々の変更が可能である。

【００６０】

【発明の効果】以上説明したように、本発明によれば、
半導体基板の溝内に、第１クラッド層、活性層および第
２クラッド層をエピタキシャル成長法などにより連続的
に積層させて形成することが可能であり、エッチング処
理により活性層の酸化やコンタミネーションを回避して
製造工程における歩留りを向上し、また、１回のエピタ
キシャル結晶成長により形成可能であるので、製造コス
トを低下させることができる半導体発光素子およびその
製造方法を提供することができる。

【図面の簡単な説明】

【図１】図１は第１実施形態に係る半導体レーザの断面
図である。

【図２】図２は第１実施形態に係る半導体レーザの製造
方法の製造工程を示す断面図であり、（ａ）は溝を形成
するためのレジスト膜の形成工程まで、（ｂ）は溝の形
成工程まで、（ｃ）は第１バッファ層の形成工程までを
示す。

【図３】図３は図２の続きの工程を示し、（ｄ）は第２
バッファ層の形成工程まで、（ｅ）は第１クラッド層の
形成工程まで、（ｆ）は活性層の形成工程までを示す。

【図４】図４は図３の続きの工程を示し、（ｇ）は第２
クラッド層の形成工程まで、（ｈ）はキャップ層の形成
工程までを示す。

【図５】図５は図４の続きの工程を示し、（ｉ）は溝の
外部を積層体を除去するためのレジスト膜の形成工程ま
で、（ｊ）は溝の外部を積層体を除去する工程までを示
す。

【図６】図６は第２実施形態に係る半導体レーザの断面
図である。

【図７】図７は第２実施形態に係る半導体レーザの製造
方法の製造工程を示す断面図であり、（ａ）は第１絶縁
膜の形成工程まで、（ｂ）は溝を構成する一対のリッジ
の形成工程までを示す。

【図８】図８は図７の続きの工程を示し、（ｃ）はバッ
ファ層の形成工程まで、（ｄ）は第１クラッド層の形成
工程までを示す。

【図９】図９は図８の続きの工程を示し、（ｅ）は活性
層の形成工程まで、（ｆ）は第２クラッド層の形成工程
までを示す。

【図１０】図１０は図９の続きの工程を示し、（ｇ）は
キャップ層の形成工程まで、（ｈ）は第２絶縁膜の形成
工程までを示す。

【図１１】図１１は従来例に係る半導体レーザの断面図
である。

【図１２】図１２は従来例に係る半導体レーザの製造方
法の製造工程を示す断面図であり、（ａ）は活性層の形
成工程まで、（ｂ）はｐ型キャップ層の形成工程までを
示す。

【図１３】図１３は図１２の続きの工程を示し、（ｃ）
は活性層およびクラッド層活性層幅への加工工程まで、
（ｄ）はｐ型第２キャップ層の形成工程までを示す。

【図１４】図１４は図１３の続きの工程を示し、（ｅ）
はレジスト膜の形成工程まで、（ｆ）は活性領域の頭だ
しエッチング工程までを示す。

【符号の説明】

１，１０，２０…半導体基板、２，１３、２３、２３ａ
…第１クラッド層、３，１４、２４…活性層、４，１
５、２５…第２クラッド層、５，８，１６，２６…キャ
ップ層、６，７…電流ブロック層、１１，１１ａ，２２
…第１バッファ層、１２…第２バッファ層、２１…第１
絶縁膜、２７…第２絶縁膜、２８，２９…電極、Ｔ…
溝、ＲＤ…リッジ、Ｒ１，Ｒ２，Ｒ１１，Ｒ１２…レジ
スト膜。

フロントページの続き (72)発明者 樋口 慶信 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5F073 AA22 AA25 AA74 CA14 DA05 EA23

Claims (16)

【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板と、 断面が略矩形形状となるように前記半導体基板に形成さ
   れた溝と、 少なくとも第１導電型の第１クラッド層、活性層および
   第２導電型の第２クラッド層を有し、前記溝内に埋め込
   まれた積層体とを有する半導体発光素子。
2. 【請求項２】前記半導体基板の表面が（１００）面であ
   り、 前記溝が、前記半導体基板の［０１１］方向に形成され
   ており、 前記溝の底面が（１００）面であり、 前記溝の側壁面が｛１１０｝面である請求項１記載の半
   導体発光素子。
3. 【請求項３】前記積層体において、前記活性層を介して
   前記第２クラッド層と対向する領域における前記第１ク
   ラッド層の一部が第２導電型化されている請求項１記載
   の半導体発光素子。
4. 【請求項４】前記活性層が、前記溝の側壁面と平行に形
   成された部分と底面に平行に形成された部分とを有し、 前記溝の側壁面と平行に形成された部分の活性層を介し
   て、前記第２クラッド層と対向する領域における前記第
   １クラッド層の一部が第２導電型化されている請求項３
   記載の半導体発光素子。
5. 【請求項５】前記積層体と前記溝の底面および側壁面と
   の間にバッファ層が形成されている請求項１記載の半導
   体発光素子。
6. 【請求項６】前記バッファ層が、前記溝の側壁面と平行
   に形成された部分と底面に平行に形成された部分とを有
   し、 前記バッファ層中の前記溝の側壁面と平行に形成された
   部分と、底面に平行に形成された部分とで導電型が異な
   って形成されている請求項５記載の半導体発光素子。
7. 【請求項７】前記活性層が、多重量子井戸構造を有する
   請求項１記載の半導体発光素子。
8. 【請求項８】前記溝が、前記半導体基板に隣接して形成
   された一対のリッジにより構成されている請求項１記載
   の半導体発光素子。
9. 【請求項９】第１導電型の半導体基板に、略矩形形状の
   溝を形成する工程と、 前記溝内に第１導電型の第１クラッド層を形成する工程
   と、 前記第１クラッド層の上層に活性層を形成する工程と、 前記活性層の上層に第２導電型の第２クラッド層を形成
   する工程とを有する半導体発光素子の製造方法。
10. 【請求項１０】前記半導体基板に溝を形成する工程にお
    いては、表面が（１００）面である第１導電型の半導体
    基板の［０１１］方向に、底面が（１００）面であり、
    側壁面が｛１１０｝面である略矩形形状の溝を形成し、 前記第１クラッド層、活性層および第２クラッド層の形
    成工程においてはファセット成長により形成する請求項
    ９記載の半導体発光素子の製造方法。
11. 【請求項１１】前記第２クラッド層を形成する工程にお
    いては、前記活性層を介して前記第２クラッド層と対向
    する領域における前記第１クラッド層の一部を第２導電
    型化しながら形成する請求項９記載の半導体発光素子の
    製造方法。
12. 【請求項１２】前記活性層を形成する工程においては、
    前記溝の側壁面と平行な部分と底面に平行な部分とを有
    するように形成し、 前記第２クラッド層を形成する工程においては、前記溝
    の側壁面と平行に形成された部分の活性層を介して、前
    記第２クラッド層と対向する領域における前記第１クラ
    ッド層の一部を第２導電型化しながら形成する請求項１
    １記載の半導体発光素子の製造方法。
13. 【請求項１３】前記溝内に、第１クラッド層を形成する
    工程の前に、バッファ層を形成する工程をさらに有する
    請求項９記載の半導体発光素子の製造方法。
14. 【請求項１４】前記バッファ層を形成する工程において
    は、前記溝の側壁面と平行な部分と、底面に平行な部分
    とで導電型が異なるように形成する請求項１３記載の半
    導体発光素子の製造方法。
15. 【請求項１５】前記活性層を形成する工程においては、
    多重量子井戸構造を有する活性層を形成する請求項９記
    載の半導体発光素子の製造方法。
16. 【請求項１６】前記溝を形成する工程においては、前記
    半導体基板に隣接して一対のリッジを形成し、前記リッ
    ジの側面により前記溝を構成する請求項９記載の半導体
    発光素子の製造方法。