JP2000174349A - Optical semiconductor package - Google Patents

Optical semiconductor package

Info

Publication number
JP2000174349A
JP2000174349A JP10346014A JP34601498A JP2000174349A JP 2000174349 A JP2000174349 A JP 2000174349A JP 10346014 A JP10346014 A JP 10346014A JP 34601498 A JP34601498 A JP 34601498A JP 2000174349 A JP2000174349 A JP 2000174349A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor package
optical
external lead
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10346014A
Other languages
Japanese (ja)
Other versions
JP3447591B2 (en
Inventor
Masayuki Sugizaki
崎 雅 之 杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP34601498A priority Critical patent/JP3447591B2/en
Publication of JP2000174349A publication Critical patent/JP2000174349A/en
Application granted granted Critical
Publication of JP3447591B2 publication Critical patent/JP3447591B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To facilitate testing and adjustment after an optical semiconductor package is hermetically sealed. SOLUTION: Test pad terminals 22 are formed on outer leads 18 arranged on the back of laminated ceramic 11, in such a manner that the terminals can be cut and isolated from the leads. The test pad terminals 22, which became unnecessary after test and adjustment are finished, are isolated by cutting bridging parts on trenches 20. With this constitution, the test and adjustment are facilitated after an optical semiconductor package 10 is hermetically sealed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光半導体パッケー
ジ及び光伝送装置に関し、特に、外部からのテストや調
整を容易に行うことが可能な半導体パッケージ及び光伝
送装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor package and an optical transmission device, and more particularly to a semiconductor package and an optical transmission device capable of easily performing an external test and adjustment.

【0002】[0002]

【従来の技術】一般に光半導体パッケージは、積層セラ
ミックの表面に、発光素子や受光素子等の光半導体素子
と、送信ICや受信IC等を密封して、構成されてい
る。これら光半導体素子、送信IC、受信IC、チップ
抵抗、チップコンデンサ等は、積層セラミック表面の所
定箇所に、はんだや銀ペーストにより固着されている。
2. Description of the Related Art In general, an optical semiconductor package is formed by sealing an optical semiconductor element such as a light emitting element and a light receiving element, a transmission IC, a reception IC, and the like on a surface of a laminated ceramic. These optical semiconductor elements, transmission ICs, reception ICs, chip resistors, chip capacitors, and the like are fixed to predetermined locations on the surface of the multilayer ceramic with solder or silver paste.

【0003】これら各素子を積層セラミック表面に載せ
た後、ボンディングワイヤを施したセラミックパッケー
ジは、透光性の窓の付いた金属シェルで封止する。その
後、成形樹脂製又は金属製の光ファイバコネクタ部を取
り付け、外部へ接続するための外部リードと、光入出力
部とを有する光伝送装置としている。この光ファイバコ
ネクタ部には開孔が形成されており、この開孔に光ファ
イバケーブルを接続することにより光ファイバケーブル
を光半導体装置に導くことができるように構成されてい
る。
After each of these elements is mounted on the surface of the laminated ceramic, the ceramic package provided with the bonding wires is sealed with a metal shell having a light-transmitting window. Thereafter, an optical fiber connector section made of a molded resin or metal is attached, and the optical transmission apparatus has an external lead for connecting to the outside and an optical input / output section. An opening is formed in the optical fiber connector portion, and an optical fiber cable is connected to the opening so that the optical fiber cable can be guided to the optical semiconductor device.

【0004】積層セラミックは複数のセラミック層を重
ね合わせた構造をしており、各層に配線を施すことによ
り内部に設けられた光半導体素子や送信ICや受信IC
等と、外部リードとが、接続されている。
[0004] The multilayer ceramic has a structure in which a plurality of ceramic layers are superimposed, and an optical semiconductor element, a transmission IC, a reception IC or the like provided therein by wiring each layer.
And the like and the external leads are connected.

【0005】なお、プリント基板(PCB)に、パッケ
ージング済みの光半導体素子や送信ICや受信IC、さ
らには、外部周辺回路素子や外部リードをはんだ付けで
実装した上で、光ファイバコネクタ部を付け、光伝送装
置とする場合もある。
[0005] The packaged optical semiconductor elements, transmission ICs and reception ICs, as well as external peripheral circuit elements and external leads are mounted on a printed circuit board (PCB) by soldering. In some cases, it may be an optical transmission device.

【0006】[0006]

【発明が解決しようとする課題】上述したような光伝送
装置では、光出力レベルの調整や、高速化のためのピー
キング電流のピーク量やタイミングの調整が、必要とな
る。従来においては、これらの調整のために、パッケー
ジ組み立て時に送受信ICのボンディングの打ち代え
や、ジャンパーの切り替えや、チップ抵抗の抵抗値調整
を行ってきた。しかし、このような調整のやりかたであ
ると、パッケージ組み立て後のテストで再調整の必要が
生じたときにもはや調整することができないとう問題が
あった。
In the optical transmission apparatus as described above, it is necessary to adjust the optical output level and the peak amount and timing of the peaking current for speeding up. Conventionally, for these adjustments, the bonding of the transmission / reception IC has been replaced, the jumper has been switched, and the resistance value of the chip resistor has been adjusted during package assembly. However, with such a method of adjustment, there is a problem that adjustment cannot be performed anymore when re-adjustment is required in a test after assembling the package.

【0007】そこで、本発明は上記課題に鑑みてなされ
たものであり、その目的とするところは、光半導体素子
とその周辺回路を構成する周辺回路用半導体素子とを密
封した後にも、外部からテストや調整を容易に行うこと
ができるようすることにある。
Accordingly, the present invention has been made in view of the above-mentioned problems, and an object of the present invention is to provide an optical semiconductor device and a semiconductor device for a peripheral circuit constituting a peripheral circuit thereof, even after sealing the semiconductor device. The purpose is to facilitate testing and adjustment.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る光半導体パッケージは、各層に配線を
施して形成された多層構造絶縁部材と、前記多層構造絶
縁部材の表面に設けられた光半導体素子と、前記多層構
造絶縁部材の表面に設けられ、前記光半導体素子の周辺
回路を構成する周辺回路用半導体素子と、前記多層構造
絶縁部材の裏面に設けられ、前記光半導体素子又は前記
周辺回路用半導体素子と前記配線を介して電気的に接続
する外部リードと、を備えるとともに、前記外部リード
にはテストパッド端子が設けられており、このテストパ
ッド端子は前記外部リードと切離可能に形成されてい
る、ことを特徴とする。
In order to solve the above problems, an optical semiconductor package according to the present invention is provided with a multilayer structure insulating member formed by applying wiring to each layer and a surface provided on the multilayer structure insulating member. A semiconductor element for a peripheral circuit provided on the surface of the multilayer structure insulating member and constituting a peripheral circuit of the optical semiconductor element; and the optical semiconductor element or An external lead electrically connected to the semiconductor element for the peripheral circuit via the wiring, wherein the external lead is provided with a test pad terminal, and the test pad terminal is separated from the external lead. It is characterized by being formed so that it is possible.

【0009】[0009]

【発明の実施の形態】〔第1実施形態〕本発明の第1実
施形態に係る光半導体パッケージは、積層セラミック裏
面に設けられた外部リードにテストパッド端子を形成
し、このテストパッド端子を外部リードが溝を横断する
橋渡し部で切離可能に構成することにより、光半導体素
子やその周辺回路用半導体素子を密封した後も、外部か
らテストや調整を容易に行うことができるようにしたも
のである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] In an optical semiconductor package according to a first embodiment of the present invention, a test pad terminal is formed on an external lead provided on the back surface of a laminated ceramic, and this test pad terminal is connected to an external device. Tests and adjustments can be easily performed from the outside even after the optical semiconductor device and the semiconductor device for its peripheral circuits are sealed, by making the lead detachable at the bridging portion that crosses the groove. It is.

【0010】図1は本発明の第1実施形態に係る光半導
体パッケージの裏面を平面的に示す図であり、図2は図
1におけるA−A線断面を示す図であり、図3は図1に
おけるB−B線断面を示す図である。
FIG. 1 is a plan view showing the back surface of the optical semiconductor package according to the first embodiment of the present invention, FIG. 2 is a view showing a cross section taken along line AA in FIG. 1, and FIG. FIG. 2 is a diagram showing a cross section taken along line BB in FIG.

【0011】図2及び図3に示すように、光半導体パッ
ケージ10は、多層構造の積層セラミック11でセラミ
ックパッケージされている。この積層セラミック11が
本実施形態における多層構造絶縁部材を形成している。
この多層構造における各層には配線12が施されてお
り、この配線12の層間は導電体を充填したスルーホー
ル14で接続している。
As shown in FIGS. 2 and 3, the optical semiconductor package 10 is ceramic packaged with a multilayer ceramic 11 having a multilayer structure. The laminated ceramic 11 forms a multilayered insulating member in the present embodiment.
Wiring 12 is provided on each layer in the multilayer structure, and the layers of the wiring 12 are connected by through holes 14 filled with a conductor.

【0012】積層セラミック11の上面で表に出ている
一面、又は、複数にわたる面には、素子を実装する領域
と、ワイヤボンディングをする領域とが、形成されてい
る。さらに、積層セラミック11の表面には、ワイヤボ
ンディングする領域を取り囲むように、封止部材を止め
るためのシール部16が形成されている。本実施形態に
おいては、このシール部16は、リング状の金属、又
は、リング形状に表面をメタライズしたセラミックから
構成されている。
On one surface or a plurality of surfaces exposed on the upper surface of the multilayer ceramic 11, a region for mounting an element and a region for wire bonding are formed. Further, a sealing portion 16 for stopping the sealing member is formed on the surface of the multilayer ceramic 11 so as to surround a region to be wire-bonded. In the present embodiment, the seal portion 16 is made of a ring-shaped metal or ceramic whose surface is metalized in a ring shape.

【0013】図1に示すように、光半導体パッケージ1
0裏面における積層セラミック11には、外部リード1
8が固着されている。また、光半導体パッケージ裏面に
おける積層セラミック11中央部分には、溝20が形成
されている。外部リード18のうち、外部リード18
(3)〜18(6)は、この溝20上を橋渡しされてお
り、その反対側まで、延設されている。外部リード18
(3)〜18(6)における溝20の反対側には、テス
トパッド端子22(1)〜22(4)が形成されてい
る。図2に示すように、1つの外部リード18(4)に
複数の配線12が電気的に接続されている場合もあり、
図3に示すように1つの外部リード18(6)に1本の
配線12が接続されている場合もある。
As shown in FIG. 1, an optical semiconductor package 1
0, the external leads 1
8 is fixed. A groove 20 is formed at the center of the multilayer ceramic 11 on the back surface of the optical semiconductor package. Of the external leads 18, the external leads 18
(3) to (6) are bridged over the groove 20 and extend to the opposite side. External lead 18
Test pad terminals 22 (1) to 22 (4) are formed on the opposite side of the groove 20 in (3) to 18 (6). As shown in FIG. 2, a plurality of wirings 12 may be electrically connected to one external lead 18 (4).
As shown in FIG. 3, one wiring 12 may be connected to one external lead 18 (6).

【0014】図2に示すように、この光半導体パッケー
ジ10の組み立てにおいては、積層セラミック11表面
の素子を実装する領域の所定位置に、発光素子や受光素
子などの光半導体素子と、送信ICや受信ICとを、銀
ペーストやはんだで固定する。この固定された素子やI
Cを総括してIC素子群24として示している。また、
積層セラミック11表面の素子を実装する領域の別の所
定位置に、チップ抵抗やチップコンデンサやチップコイ
ルを配置する。この配置したチップを総括してチップ群
26として示している。これらIC素子群24やチップ
群26は、光半導体素子の周辺回路を構成している。
As shown in FIG. 2, in assembling the optical semiconductor package 10, optical semiconductor elements such as a light emitting element and a light receiving element, a transmission IC and The receiving IC is fixed with silver paste or solder. This fixed element or I
C is collectively shown as an IC element group 24. Also,
A chip resistor, a chip capacitor, and a chip coil are arranged at another predetermined position on the surface of the multilayer ceramic 11 where an element is to be mounted. The arranged chips are collectively shown as a chip group 26. These IC element group 24 and chip group 26 constitute a peripheral circuit of the optical semiconductor element.

【0015】続いて、積層セラミック11のボンディン
グをする領域に、ボンディングワイヤを施すことにより
所定の配線を行う。これにより、IC素子群24とチッ
プ群26との間に、必要な配線が形成される。このボン
ディングが完了した後は、シール部16上にシェル28
を溶接やはんだ付けで固定して、素子を実装した領域や
ボンディングをした領域を密封封止する。本実施形態に
おいては、このシェル28の材質は、金属、樹脂、セラ
ミック等から形成さている。シェル28における光半導
体素子の光軸上に対向する位置には、透光性の窓30が
形成されている。この透光性の窓30により、この光半
導体パッケージ10外側の光ファイバケーブルと、光半
導体素子との間で、光信号の入出射が行われる。このシ
ェル28を取り付けることにより、この光半導体パッケ
ージ10は完成する。
Subsequently, predetermined wiring is performed by applying a bonding wire to a region where the multilayer ceramic 11 is to be bonded. As a result, necessary wiring is formed between the IC element group 24 and the chip group 26. After this bonding is completed, the shell 28 is placed on the seal portion 16.
Is fixed by welding or soldering to hermetically seal the area where the element is mounted or the area where the element is bonded. In the present embodiment, the material of the shell 28 is formed of metal, resin, ceramic, or the like. A light-transmissive window 30 is formed in the shell 28 at a position facing the optical axis of the optical semiconductor element. Through the translucent window 30, an optical signal is input and output between the optical fiber cable outside the optical semiconductor package 10 and the optical semiconductor element. By attaching the shell 28, the optical semiconductor package 10 is completed.

【0016】図4は、光半導体パッケージ10をケース
に格納して、光伝送装置40とした場合の断面を示す図
である。
FIG. 4 is a cross-sectional view of the optical transmission device 40 in which the optical semiconductor package 10 is stored in a case.

【0017】この図4に示すように、密封封止の済んだ
光半導体パッケージ10は、光ファイバコネクタ部42
の格納凹部43に格納された後、蓋部48が取り付けら
れる。光ファイバコネクタ部42には、光ファイバケー
ブル44を貫通させて、光ファイバケーブル44の先端
側を光半導体パッケージ10の窓30に導くための開孔
46が形成されている。この開孔46に光ファイバケー
ブル44を挿入する際には、フェルール49を挿入した
光ファイバケーブル44を樹脂製の光コネクタプラグ4
7に取り付けた後、これら光ファイバケーブル44とフ
ェルール49の先端側を開孔46に挿入していく。そし
て、光ファイバコネクタ部42に形成された凹部42a
と、光コネクタプラグ47に形成された凸部47aと
が、嵌合することにより、光伝送装置40の組み立て、
結合は完了する。
As shown in FIG. 4, the optical semiconductor package 10 which has been hermetically sealed is provided with an optical fiber connector section 42.
After being stored in the storage recess 43, the lid 48 is attached. The optical fiber connector portion 42 has an opening 46 through which the optical fiber cable 44 passes and which guides the distal end side of the optical fiber cable 44 to the window 30 of the optical semiconductor package 10. When the optical fiber cable 44 is inserted into the opening 46, the optical fiber cable 44 into which the ferrule 49 is inserted is connected to the optical connector plug 4 made of resin.
7, the optical fiber cable 44 and the distal end of the ferrule 49 are inserted into the opening 46. The concave portion 42a formed in the optical fiber connector portion 42
And the projection 47a formed on the optical connector plug 47 are fitted to each other to assemble the optical transmission device 40,
The join is completed.

【0018】次に、この光半導体パッケージ10のテス
ト工程について説明する。このような光半導体パッケー
ジ10は、一般に、(1)LED(Light Emitting Dio
de)やレーザーダイオード等のエージング、(2)IC
のテスト、(3)出射パワー・受光感度のテストや調整
を、行う必要がある。図5はこれらのテスト工程を説明
するために、外部リード18と内部に取り付けられたI
C素子群24とチップ群26との接続関係を模式的に示
す図である。
Next, a test process of the optical semiconductor package 10 will be described. Such an optical semiconductor package 10 generally includes (1) an LED (Light Emitting Diode).
aging of de) and laser diodes, etc. (2) IC
(3) It is necessary to test and adjust the output power and the light receiving sensitivity. FIG. 5 illustrates the external leads 18 and the internally mounted I
FIG. 4 is a diagram schematically illustrating a connection relationship between a C element group and a chip group.

【0019】(1)LEDやレーザーダイオードのエー
ジング ここで、エージングとはLEDやレーザーダイオード等
に高温条件下で一定時間稼働させることにより、初期不
良を顕在化させるためのテストである。このため、エー
ジングにおいては、LEDやレーザーダイオードに直接
的に電流を流す方が効率的である。したがって、本実施
形態では光半導体パッケージ10を図5に示すように構
成する。
(1) Aging of LED and Laser Diode Here, aging is a test for causing an LED or a laser diode or the like to operate under a high temperature condition for a certain period of time to make initial failures evident. For this reason, in aging, it is more efficient to flow a current directly to an LED or a laser diode. Therefore, in the present embodiment, the optical semiconductor package 10 is configured as shown in FIG.

【0020】すなわち、内部に設けられたLED50の
カソード側を外部リード18(5)のテストパッド端子
22(3)へ接続し、LED50のアノード側を外部リ
ード18(6)のテストパッド端子22(4)へ接続す
る。そしてエージングにあたっては、外部リード18
(6)から外部リード18(5)へ電流を流すことによ
り、LED50を連続的に駆動する。このためLED5
0への電流を、送信IC等に制限を受けることなく、自
由に設定することが可能になる。エージング終了後は、
テストパッド端子22(3)、22(4)は不要になる
ので、外部リード18(5)、18(6)の橋渡し部を
カットする。このように橋渡し部をカットすることによ
り、不要になったテストパッド端子22(3)、22
(4)を外部リード18(5)、18(6)から切り離
すことができる。
That is, the cathode side of the LED 50 provided therein is connected to the test pad terminal 22 (3) of the external lead 18 (5), and the anode side of the LED 50 is connected to the test pad terminal 22 (3) of the external lead 18 (6). Connect to 4). When aging, the external leads 18
By flowing a current from (6) to the external lead 18 (5), the LED 50 is continuously driven. Therefore LED5
The current to 0 can be freely set without being limited by the transmission IC or the like. After aging,
Since the test pad terminals 22 (3) and 22 (4) become unnecessary, the bridging portions of the external leads 18 (5) and 18 (6) are cut. By cutting the bridging portion in this way, the unnecessary test pad terminals 22 (3), 22
(4) can be separated from the external leads 18 (5) and 18 (6).

【0021】(2)ICのテスト ICのテストは、外部リード18の橋渡し部をカットし
て行うこともできるし、外部リード18の橋渡し部をカ
ットしないで行うこともできる。外部リード18の橋渡
し部をカットしてICテストを行う場合には、テストパ
ッド端子22を直接用いて、テストを行う。外部リード
18の橋渡し部をカットしないでICテストを行う場合
には、外部リード18を用いて、テストを行う。これに
より、ボンディングワイヤ時の不良を早期に発見するこ
とができ、また、ICの不良箇所も限定して見つけるこ
とができる。
(2) Testing of IC The IC can be tested by cutting the bridging portion of the external lead 18 or without cutting the bridging portion of the external lead 18. When an IC test is performed by cutting the bridging portion of the external lead 18, the test is performed using the test pad terminal 22 directly. When performing an IC test without cutting the bridging portion of the external lead 18, the test is performed using the external lead 18. As a result, a defect at the time of the bonding wire can be found at an early stage, and a defective portion of the IC can also be found in a limited manner.

【0022】(3)出射パワー・受光感度のテストや調
整 従来、これら出射パワーや受光感度のテストや調整は、
光伝送装置40の外部回路の抵抗値を調整することや、
内部に設けられたICのボンディングワイヤ設定を調整
することで行っていた。本実施形態では、内部に設けら
れたICのボンディングワイヤをテストパッド端子22
に接続し、調整時に必要なボンディングワイヤを残して
外部リード18から所定の電位(GNDや+5V)につ
なぐように設定する。調整時に不要であると判断したボ
ンディングワイヤは、外部リード18の橋渡し部をカッ
トする。
(3) Test and Adjustment of Emission Power and Reception Sensitivity Conventionally, the test and adjustment of these emission power and reception sensitivity are
Adjusting the resistance value of the external circuit of the optical transmission device 40,
This has been done by adjusting the bonding wire setting of the IC provided inside. In this embodiment, the bonding wires of the IC provided inside are connected to the test pad terminals 22.
, And set so as to connect to a predetermined potential (GND or +5 V) from the external lead 18 while leaving a bonding wire necessary for adjustment. The bonding wire determined to be unnecessary at the time of adjustment cuts the bridging portion of the external lead 18.

【0023】例えば、図5に示すように、LED50の
出射パワーをテストした結果、ボンディングワイヤW1
が不要であると判明した場合、外部リード18(4)の
橋渡し部をカットする。これにより、外部リード18
(4)からICへ入力される電流は、ボンディングワイ
ヤW3にのみになる。つまり、ボンディングワイヤW1
を切り離して、電流が入力されないようにすることがで
きる。
For example, as shown in FIG. 5, as a result of testing the output power of the LED 50, the bonding wire W1
If it is determined that is unnecessary, the bridging portion of the external lead 18 (4) is cut. Thereby, the external leads 18
The current input from (4) to the IC becomes only to the bonding wire W3. That is, the bonding wire W1
Can be disconnected so that no current is input.

【0024】また、内部に設けられたチップ抵抗にテス
トパッド端子22を接続し、調整時にそのチップ抵抗が
不要であると判明した場合は、その時に外部リードの橋
渡し部をカットするようにしてもよい。
Further, if the test pad terminal 22 is connected to a chip resistor provided inside, and it is determined that the chip resistor is unnecessary at the time of adjustment, the bridging portion of the external lead may be cut off at that time. Good.

【0025】以上のように、本実施形態に係る光半導体
パッケージ10によれば、シェル28で光半導体素子等
を密封封止した後でも、外部からテストや調整を行うこ
とができるようになり、パワー感度にばらつきの少ない
光伝送装置40を得ることができる。しかも、外部のプ
リント基板(PCB)に調整用の周辺回路が不要になる
ため、極めて小型の光伝送装置40を形成することがで
きる。
As described above, according to the optical semiconductor package 10 of the present embodiment, even after the optical semiconductor element or the like is hermetically sealed with the shell 28, it is possible to perform an external test and adjustment. The optical transmission device 40 with less variation in power sensitivity can be obtained. In addition, since peripheral circuits for adjustment are not required on an external printed circuit board (PCB), an extremely small optical transmission device 40 can be formed.

【0026】〔第2実施形態〕本発明の第2実施形態
は、上述した第1実施形態を変形して、テストパッド端
子を積層セラミック裏面に設けられたメタライズパッド
で構成するとともに、1つの外部リードに複数の橋渡し
部を設けたものである。
[Second Embodiment] A second embodiment of the present invention is a modification of the first embodiment described above, in which the test pad terminals are constituted by metallized pads provided on the back surface of the laminated ceramic, and one external pad is provided. A lead is provided with a plurality of bridging portions.

【0027】図6は本発明の第2実施形態に係る光半導
体パッケージの裏面を平面的に示す図であり、図7は図
6におけるC−C線断面を示す図である。
FIG. 6 is a plan view showing the back surface of the optical semiconductor package according to the second embodiment of the present invention, and FIG. 7 is a view showing a cross section taken along line CC in FIG.

【0028】図6に示すように、光半導体パッケージ1
0の裏面には複数の外部リード18が設けられている。
また、光半導体パッケージ10の裏面における積層セラ
ミック11中央部分には、溝60が形成されている。こ
の溝60は逆L字状に形成されている。すなわち、溝6
0は水平溝62と垂直溝64とを有して、屈曲した形状
に形成されている。
As shown in FIG. 6, the optical semiconductor package 1
A plurality of external leads 18 are provided on the back surface of the “0”.
A groove 60 is formed in the center of the multilayer ceramic 11 on the back surface of the optical semiconductor package 10. This groove 60 is formed in an inverted L-shape. That is, the groove 6
0 has a horizontal groove 62 and a vertical groove 64 and is formed in a bent shape.

【0029】複数の外部リード18のうち、外部リード
18(3)、18(5)は水平溝62上を橋渡しされて
おり、水平溝62の反対側まで延設されている。これら
外部リード18(3)、18(5)における水平溝62
の反対側にはテストパッド端子66(1)、66(2)
が形成されている。さらに、外部リード18(3)につ
いては、テストパッド端子66(1)から垂直溝64上
を橋渡しされており、垂直溝64の反対側まで延設され
ている。この垂直溝64の反対側位置にはテストパッド
端子66(3)が形成されている。したがって、外部リ
ード18(3)は複数の橋渡し部が形成されており、ま
た、複数のテストパッド端子66(1)、66(3)が
設けられている。外部リード18(4)の水平溝62を
挟んだ反対側位置には、メタライズパッド68が設けら
れている。図7に示すように、このメタライズパッド6
8は、IC群24やチップ群26の必要な端子に接続さ
れている。
Out of the plurality of external leads 18, the external leads 18 (3) and 18 (5) are bridged over the horizontal groove 62 and extend to the opposite side of the horizontal groove 62. The horizontal grooves 62 in these external leads 18 (3) and 18 (5)
Are opposite to the test pad terminals 66 (1) and 66 (2).
Are formed. Further, the external lead 18 (3) is bridged from the test pad terminal 66 (1) on the vertical groove 64 and extends to the opposite side of the vertical groove 64. A test pad terminal 66 (3) is formed at a position opposite to the vertical groove 64. Therefore, a plurality of bridging portions are formed in the external lead 18 (3), and a plurality of test pad terminals 66 (1) and 66 (3) are provided. A metallized pad 68 is provided at a position on the opposite side of the external lead 18 (4) across the horizontal groove 62. As shown in FIG.
8 is connected to necessary terminals of the IC group 24 and the chip group 26.

【0030】エージングやICのテストの際には、外部
リード18にテスト装置のソケット端子を当てること等
によりテストを行う。出射パワー・受光感度のテストや
調整は、必要なメタライズパッド68や外部リード18
にジャンパー線を接続すること等によりテストや調整を
行う。
At the time of aging or IC test, the test is performed by applying a socket terminal of a test device to the external lead 18 or the like. The test and adjustment of the output power and the light receiving sensitivity are performed by the necessary metallization pads 68 and external leads 18.
Test and adjust by connecting jumper wires to

【0031】これら上述した点を除いては、第2実施形
態に係る光半導体パッケージ10は、第1実施形態のも
のと同様の構成であるので、その詳しい説明は省略す
る。
Except for the above points, the optical semiconductor package 10 according to the second embodiment has the same configuration as that of the first embodiment, and a detailed description thereof will be omitted.

【0032】以上のように、本実施形態に係る光半導体
パッケージにおいても、上述した第1実施形態と同様の
作用効果が得られる。すなわち、シェル28で光半導体
素子等を密封封止した後でも、外部からテストや調整を
行うことができるようになり、パワー感度にばらつきの
少ない光伝送装置40(図4参照)を得ることができ
る。しかも、外部のプリント基板(PCB)に調整用の
周辺回路が不要になるため、極めて小型の光伝送装置4
0を形成することができる。
As described above, also in the optical semiconductor package according to the present embodiment, the same functions and effects as those of the first embodiment can be obtained. That is, even after the optical semiconductor element or the like is hermetically sealed by the shell 28, the test and adjustment can be performed from the outside, and the optical transmission device 40 (see FIG. 4) with less variation in power sensitivity can be obtained. it can. In addition, the peripheral circuit for adjustment is not required on the external printed circuit board (PCB).
0 can be formed.

【0033】しかも、図6に示すように、1つの外部リ
ード18(4)に複数の橋渡し部を設けたので、複数の
テストパッド端子66(1)、66(3)を形成するこ
とが可能になり、出射パワー・受光感度のテストの結果
等を反映して、いずれか一方の橋渡し部を切断すること
により、より複雑な設定をすることができる。
Moreover, as shown in FIG. 6, since a plurality of bridging portions are provided on one external lead 18 (4), a plurality of test pad terminals 66 (1) and 66 (3) can be formed. Then, by cutting one of the bridging portions by reflecting the test results of the output power and the light receiving sensitivity, more complicated settings can be made.

【0034】[0034]

【発明の効果】以上のように、本発明に係る光半導体パ
ッケージによれば、外部リードにテストパッド端子を設
け、このテストパッド端子を外部リードから切離可能に
構成することとしたので、光半導体素子を密封封止した
後でもテストや調整を容易に行うことができるようにな
る。
As described above, according to the optical semiconductor package of the present invention, the test pad terminal is provided on the external lead, and the test pad terminal is configured to be separable from the external lead. Tests and adjustments can be easily performed even after the semiconductor element is hermetically sealed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態に係る光半導体パッケー
ジの裏面を平面的に示す図。
FIG. 1 is a plan view showing a back surface of an optical semiconductor package according to a first embodiment of the present invention.

【図2】図1におけるA−A線断面を示す図。FIG. 2 is a view showing a cross section taken along line AA in FIG. 1;

【図3】図1におけるB−B線断面を示す図。FIG. 3 is a view showing a cross section taken along line BB in FIG. 1;

【図4】本発明の第1実施形態に係る光半導体パッケー
ジをケースに格納して光伝送装置とした場合における、
光伝送装置の断面を示す図。
FIG. 4 illustrates a case where the optical semiconductor package according to the first embodiment of the present invention is housed in a case to form an optical transmission device.
FIG. 3 is a diagram illustrating a cross section of an optical transmission device.

【図5】テスト工程を説明するために外部リードと内部
素子との間の接続関係を模式的に示す図。
FIG. 5 is a diagram schematically showing a connection relationship between an external lead and an internal element for explaining a test process.

【図6】本発明の第2実施形態に係る光半導体パッケー
ジの裏面を平面的に示す図。
FIG. 6 is a plan view showing the back surface of the optical semiconductor package according to the second embodiment of the present invention.

【図7】図6におけるC−C線断面を示す図。FIG. 7 is a view showing a cross section taken along line CC in FIG. 6;

【符号の説明】[Explanation of symbols]

10 光半導体パッケージ 11 積層セラミック 12 配線 14 スルーホール 16 シール部 18 外部リード 20 溝 22 テストパッド端子 24 IC素子群 26 チップ群 28 シェル 30 窓 40 光伝送装置 42 光ファイバコネクタ部 43 格納凹部 44 光ファイバケーブル 46 開孔 48 蓋部 50 LED DESCRIPTION OF SYMBOLS 10 Optical semiconductor package 11 Multilayer ceramic 12 Wiring 14 Through hole 16 Seal part 18 External lead 20 Groove 22 Test pad terminal 24 IC element group 26 Chip group 28 Shell 30 Window 40 Optical transmission device 42 Optical fiber connector part 43 Storage concave part 44 Optical fiber Cable 46 Opening 48 Cover 50 LED

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】各層に配線を施して形成された多層構造絶
縁部材と、 前記多層構造絶縁部材の表面に設けられた光半導体素子
と、 前記多層構造絶縁部材の表面に設けられ、前記光半導体
素子の周辺回路を構成する周辺回路用半導体素子と、 前記多層構造絶縁部材の裏面に設けられ、前記光半導体
素子又は前記周辺回路用半導体素子と前記配線を介して
電気的に接続する外部リードと、 を備えるとともに、 前記外部リードにはテストパッド端子が設けられてお
り、このテストパッド端子は前記外部リードと切離可能
に形成されている、 ことを特徴とする光半導体パッケージ。
An optical semiconductor element provided on a surface of the multilayer structure insulating member; an optical semiconductor element provided on a surface of the multilayer structure insulating member; A peripheral circuit semiconductor element constituting a peripheral circuit of the element; and an external lead provided on the back surface of the multilayer structure insulating member and electrically connected to the optical semiconductor element or the peripheral circuit semiconductor element via the wiring. And a test pad terminal is provided on the external lead, and the test pad terminal is formed to be separable from the external lead.
【請求項2】前記多層構造絶縁部材の裏面には溝が形成
され、前記外部リードは前記溝上を橋渡しして形成され
ており、前記溝上に位置する前記外部リードを切断する
ことにより、前記外部リードから前記テストパッド端子
を切離することが可能である、ことを特徴とする請求項
1に記載の光半導体パッケージ。
2. A groove is formed on a back surface of the multilayer structure insulating member, and the external lead is formed so as to bridge over the groove, and the external lead positioned on the groove is cut to form the external lead. The optical semiconductor package according to claim 1, wherein the test pad terminal can be separated from a lead.
【請求項3】前記外部リードは前記溝上を複数回横断し
て形成されている、ことを特徴とする請求項2に記載の
光半導体パッケージ。
3. The optical semiconductor package according to claim 2, wherein said external lead is formed so as to cross over said groove a plurality of times.
【請求項4】前記多層構造絶縁部材の裏面に設けられ、
前記光半導体素子又は前記周辺回路用半導体素子と電気
的に接続するメタライズパッドを、さらに備えることを
特徴とする請求項1乃至請求項3のいずれかに記載の光
半導体パッケージ。
4. A multi-layer structure insulating member provided on a back surface thereof,
The optical semiconductor package according to claim 1, further comprising a metallized pad electrically connected to the optical semiconductor element or the semiconductor element for a peripheral circuit.
【請求項5】請求項1乃至請求項4のいずれかに記載の
光半導体パッケージと、 前記光半導体パッケージを格納するための格納凹部と、
前記格納凹部に格納された前記光半導体パッケージに設
けられた前記光半導体素子に光ファイバケーブルを導く
ための開孔とが、形成された、光ファイバコネクタ部
と、 前記光半導体パッケージを格納した状態で、前記格納部
を覆うための蓋部と、 を備えたことを特徴とする光伝送装置。
5. An optical semiconductor package according to claim 1, further comprising: a storage recess for storing the optical semiconductor package;
A state in which an opening for guiding an optical fiber cable to the optical semiconductor element provided in the optical semiconductor package stored in the storage recess is formed, and an optical fiber connector portion; and the optical semiconductor package stored therein An optical transmission device, comprising: a lid for covering the storage unit.
JP34601498A 1998-12-04 1998-12-04 Optical semiconductor package Expired - Fee Related JP3447591B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34601498A JP3447591B2 (en) 1998-12-04 1998-12-04 Optical semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34601498A JP3447591B2 (en) 1998-12-04 1998-12-04 Optical semiconductor package

Publications (2)

Publication Number Publication Date
JP2000174349A true JP2000174349A (en) 2000-06-23
JP3447591B2 JP3447591B2 (en) 2003-09-16

Family

ID=18380557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34601498A Expired - Fee Related JP3447591B2 (en) 1998-12-04 1998-12-04 Optical semiconductor package

Country Status (1)

Country Link
JP (1) JP3447591B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004102653A1 (en) * 2003-05-15 2006-07-13 新光電気工業株式会社 Semiconductor device and interposer
JP2008027989A (en) * 2006-07-18 2008-02-07 Hamamatsu Photonics Kk Semiconductor light-emitting device
JP2015177075A (en) * 2014-03-15 2015-10-05 オムロン株式会社 Photosensor component and method for manufacturing the same
US20230386944A1 (en) * 2021-04-23 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including test line structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2004102653A1 (en) * 2003-05-15 2006-07-13 新光電気工業株式会社 Semiconductor device and interposer
JP2008027989A (en) * 2006-07-18 2008-02-07 Hamamatsu Photonics Kk Semiconductor light-emitting device
JP2015177075A (en) * 2014-03-15 2015-10-05 オムロン株式会社 Photosensor component and method for manufacturing the same
US20230386944A1 (en) * 2021-04-23 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including test line structure

Also Published As

Publication number Publication date
JP3447591B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
US4371912A (en) Method of mounting interrelated components
JP3830583B2 (en) Optical semiconductor assembly
JPH0621173A (en) Manufacture of semiconductor device provided with contact for test use only
CN109244045B (en) Miniaturized metal tube shell packaging structure of thick film substrate
US5383269A (en) Method of making three dimensional integrated circuit interconnect module
JPH11317545A (en) Bi-level injection molded lead frame
JP2002344030A (en) Lateral emission surface-mounted led and its manufacturing method
JP4908669B2 (en) Chip light emitting device
US7982317B2 (en) Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
JP2000174349A (en) Optical semiconductor package
JPH1012809A (en) Multichip module
US5940686A (en) Method for manufacturing multi-chip modules utilizing direct lead attach
JPH09232499A (en) Semiconductor device
JP2022041267A (en) Semiconductor device and semiconductor unit
JP2638542B2 (en) Optical semiconductor module
JPH04139737A (en) Method for mounting semiconductor chip
JP3172393B2 (en) Hybrid integrated circuit device
JPH10213723A (en) Photosemiconductor module and its manufacture
JPH08146310A (en) Solid-state image pickup device
JP2002280693A (en) Method for mounting electronic part
JPH02148861A (en) Manufacture of multi-chip package
JP2666786B2 (en) Leadless hybrid integrated circuit and circuit connection method
JP2010187031A (en) Chip type light emitting element
JPH11121862A (en) Light emitting device module
JPH0521634A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030617

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees