JP2000166242A - Direct-current power supply - Google Patents
Direct-current power supplyInfo
- Publication number
- JP2000166242A JP2000166242A JP10330855A JP33085598A JP2000166242A JP 2000166242 A JP2000166242 A JP 2000166242A JP 10330855 A JP10330855 A JP 10330855A JP 33085598 A JP33085598 A JP 33085598A JP 2000166242 A JP2000166242 A JP 2000166242A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- signal
- current
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は力率改善機能を有す
る直流電源装置、特に交流入力側に発生する高周波電流
及び高周波電圧を低損失で低減して効率を向上できる直
流電源装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply having a power factor improving function, and more particularly, to a DC power supply capable of improving efficiency by reducing high-frequency current and high-frequency voltage generated on an AC input side with low loss. .
【0002】[0002]
【従来の技術】50又は60Hzの商用交流電力から直
流電力を得る場合において、従来から広く使用されてい
るダイオード等の整流素子と平滑コンデンサとから成る
コンデンサ入力型整流回路では、正弦波交流入力電流の
最大値付近のみに平滑コンデンサへ充電電流が流れるた
め、入力電流波形の導通角が狭く、入力力率が0.6前
後と低い問題点があった。そこで、少なくとも1つのM
OS-FET等のスイッチング素子を有し、出力電圧及
び商用交流電源から供給される入力電圧並びに入力電流
に応じてスイッチング素子をオン・オフ制御することに
より、商用交流電源からの商用交流電力を定電圧の直流
電力に変換すると共に商用交流電源から供給される入力
電圧に入力電流を比例させて入力力率を1.0とした直
流電源装置が提案され、実用化されている。2. Description of the Related Art In a case where DC power is obtained from 50 or 60 Hz commercial AC power, a sine wave AC input current is used in a capacitor input type rectifier circuit including a rectifying element such as a diode and a smoothing capacitor which has been widely used in the past. Since the charging current flows to the smoothing capacitor only in the vicinity of the maximum value, the conduction angle of the input current waveform is narrow and the input power factor is as low as about 0.6. Therefore, at least one M
It has a switching element such as an OS-FET, and controls the switching element on and off according to the output voltage and the input voltage and input current supplied from the commercial AC power supply, so that the commercial AC power from the commercial AC power supply is regulated. A DC power supply device that converts voltage to DC power and makes the input current proportional to the input voltage supplied from a commercial AC power supply and has an input power factor of 1.0 has been proposed and put into practical use.
【0003】図5は、エンジン、電動機等の動力源1に
継手2を介して連結された交流発電機3から供給される
商用交流電力を上記の直流電源装置4により定電圧の直
流電力に変換して負荷5に供給するシステムを示したも
のである。直流電源装置4の入力端子と動力源1との間
には直流電源装置4の入力電圧VACに応じて動力源1の
回転数を制御する制御手段6が設けられ、これにより交
流発電機3の発電電圧が直流電源装置4の入力電圧VAC
に応じて制御される。図5に示すシステムにおいて、例
えば何等かの原因で直流電源装置4に供給される入力電
流IACが通常値を越え入力電圧VACが降下した場合、制
御手段6から出力される制御信号により動力源1の回転
数が増加し、これにより交流発電機3の発電電圧が上昇
する。一方、直流電源装置4の出力電圧VDCは交流発電
機3の発電電圧の上昇に従って減少するように定電圧制
御される。[0005] FIG. 5 is a diagram showing a configuration in which commercial AC power supplied from an AC generator 3 connected to a power source 1 such as an engine or an electric motor via a joint 2 is converted into a constant-voltage DC power by the DC power supply 4. FIG. 2 shows a system for supplying the load 5 to the load 5. DC power source between the input terminal and the power source 1 of the apparatus 4 is provided with control means 6 for controlling the rotational speed of the power source 1 in accordance with the input voltage V AC of the DC power supply 4, thereby alternator 3 input voltage V AC power voltage of the DC power supply 4
It is controlled according to. In the system shown in FIG. 5, for example, when the input current I AC supplied to the DC power supply 4 exceeds the normal value and the input voltage VAC drops for some reason, the power is controlled by the control signal output from the control means 6. The number of revolutions of the power source 1 increases, and thereby the voltage generated by the alternator 3 increases. On the other hand, the output voltage VDC of the DC power supply 4 is controlled at a constant voltage such that the output voltage VDC decreases as the generated voltage of the AC generator 3 increases.
【0004】[0004]
【発明が解決しようとする課題】ところで、交流発電機
3の発電容量が小さい場合において図5に示すシステム
下で直流電源装置4を動作させると、交流発電機3及び
直流電源装置4の制御系での信号伝達の遅れにより、直
流電源装置4の入力電流IAC及び入力電圧VACの位相が
略同相となる周波数で発振現象が生じる。これにより、
直流電源装置4の交流入力側に図6(A)に示す高周波
電流INが流れ、これと同時に図6(B)に示す高周波
電圧VNも発生するため、直流電源装置4が誤動作する
場合がある。このため、従来では図7に示すように直列
接続されたコンデンサ7及び抵抗8から成るダンパ回路
9を直流電源装置4の入力端子間に接続し、高周波電流
INをダンパ回路9を介して流すことにより、高周波電
流IN及び高周波電圧VNを低減し、直流電源装置4の誤
動作を防止していた。この方式は、簡素な回路構成のダ
ンパ回路9により高周波電流IN及び高周波電圧VNを低
減できる利点があるが、抵抗8において電力損失が発生
するため、直流電源装置4の効率が低下する欠点があっ
た。また、ダンパ回路9には比較的大きな電流が流れる
ため、大容量のコンデンサ7及び抵抗8を使用する必要
があり、直流電源装置4が大形になる問題点が生じてい
た。By the way, when the DC power supply 4 is operated under the system shown in FIG. 5 when the power generation capacity of the AC generator 3 is small, the control system of the AC generator 3 and the DC power supply 4 is controlled. delay of signal transmission in the oscillation phenomenon at a frequency input current I AC and the input voltage V AC phases of the DC power supply device 4 is substantially in phase occurs. This allows
Direct-current power supply frequency current I N flows shown in the AC input side of 4 in FIG. 6 (A), and at the same time since the high-frequency voltage V N generated shown in FIG. 6 (B), when the DC power supply 4 is malfunctioning There is. Therefore, in the conventional connecting a damper circuit 9 consisting of a capacitor 7 and a resistor 8 connected in series as shown in FIG. 7 between the input terminal of the DC power supply 4, high frequency current I N via a damper circuit 9 Thus, the high-frequency current IN and the high-frequency voltage VN are reduced, and malfunction of the DC power supply 4 is prevented. The disadvantage This method has the advantage of reducing the high-frequency current I N and a high frequency voltage V N by the damper circuit 9 having a simple circuit configuration, since the power loss occurs in the resistance 8, the efficiency of the DC power supply device 4 is lowered was there. Further, since a relatively large current flows through the damper circuit 9, it is necessary to use a large-capacity capacitor 7 and a resistor 8, which causes a problem that the DC power supply 4 becomes large.
【0005】そこで、本発明は交流入力側に発生する高
周波電流及び高周波電圧を低損失で低減して効率を向上
できる直流電源装置を提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a DC power supply capable of reducing high-frequency current and high-frequency voltage generated on an AC input side with low loss and improving efficiency.
【0006】[0006]
【課題を解決するための手段】本発明による直流電源装
置は、少なくとも1つのスイッチング素子を有し、出力
電圧及び交流電源から供給される入力電圧並びに入力電
流に応じて前記スイッチング素子をオン・オフ制御する
ことにより、前記交流電源からの交流電力を定電圧の直
流電力に変換すると共に前記交流電源から供給される前
記入力電圧に前記入力電流を比例させる。この直流電源
装置では、前記入力電圧の基本周波数成分を抽出するフ
ィルタ回路と、前記出力電圧のレベルと定電圧レベルと
の差を検出する出力電圧検出手段と、前記フィルタ回路
の出力信号と前記出力電圧検出手段の検出信号との積信
号を出力する乗算手段とを設け、該乗算手段の出力信号
に応じて前記スイッチング素子をオン・オフ制御する。A DC power supply according to the present invention has at least one switching element, and turns on and off the switching element in accordance with an output voltage, an input voltage supplied from an AC power supply, and an input current. The control converts the AC power from the AC power supply into DC power of a constant voltage and makes the input current proportional to the input voltage supplied from the AC power supply. In this DC power supply device, a filter circuit for extracting a fundamental frequency component of the input voltage, output voltage detection means for detecting a difference between a level of the output voltage and a constant voltage level, an output signal of the filter circuit and the output And a multiplying means for outputting a product signal of the detection signal of the voltage detecting means, and turning on / off the switching element according to an output signal of the multiplying means.
【0007】フィルタ回路により交流入力電圧の基本周
波数成分を抽出し、出力電圧検出手段により検出される
直流出力電圧のレベルと定電圧レベルとの差信号と共に
乗算手段に入力し、乗算手段から出力されるフィルタ回
路の出力信号と出力電圧検出手段の検出信号との積信号
に応じてスイッチング素子をオン・オフ制御することに
より、制御遅れにより発生する交流入力電流及び交流入
力電圧の発振現象が低減され、交流入力側に発生する高
周波電流及び高周波電圧が低減される。したがって、電
力損失を発生するダンパ回路等が不要となるので、交流
入力側に発生する高周波電流及び高周波電圧を低損失で
低減して効率を向上できる。The fundamental frequency component of the AC input voltage is extracted by the filter circuit, and is input to the multiplication means together with the difference signal between the level of the DC output voltage detected by the output voltage detection means and the constant voltage level, and is output from the multiplication means. ON / OFF control of the switching element according to the product signal of the output signal of the filter circuit and the detection signal of the output voltage detection means reduces the AC input current and the AC input voltage oscillation phenomenon caused by the control delay. The high-frequency current and high-frequency voltage generated on the AC input side are reduced. This eliminates the need for a damper circuit or the like that generates power loss, so that high-frequency current and high-frequency voltage generated on the AC input side can be reduced with low loss and efficiency can be improved.
【0008】本発明の一実施の形態では、前記入力電流
を該電流に対応する電圧として検出する入力電流検出手
段と、前記乗算手段の出力信号及び前記入力電流検出手
段の検出信号を比較する比較手段と、該比較手段の比較
出力信号に応じて前記スイッチング素子の制御端子に付
与するオン・オフ制御信号を形成する制御信号形成手段
とを設け、前記制御信号形成手段の出力信号により前記
スイッチング素子をオン・オフ制御する。この実施の形
態では、入力電流検出手段により入力電流を該電流に対
応する電圧として検出し、乗算手段の出力信号と入力電
流検出手段の検出信号とを比較手段により比較し、比較
手段の比較出力信号に応じて制御信号形成手段により形
成されるオン・オフ制御信号をスイッチング素子の制御
端子に付与してスイッチング素子をオン・オフ制御する
ことにより、交流入力側に発生する高周波電流及び高周
波電圧を低損失で低減できると共に交流入力電流を交流
入力電圧に比例させて入力力率を略1.0にすることが
できるので、効率を更に向上できる利点がある。In one embodiment of the present invention, an input current detecting means for detecting the input current as a voltage corresponding to the current, and a comparing means for comparing an output signal of the multiplying means and a detection signal of the input current detecting means. Means, and control signal forming means for forming an on / off control signal applied to a control terminal of the switching element in accordance with a comparison output signal of the comparing means, wherein the switching element is provided by an output signal of the control signal forming means. On / off control. In this embodiment, the input current is detected by the input current detection means as a voltage corresponding to the current, and the output signal of the multiplication means is compared with the detection signal of the input current detection means by the comparison means. A high-frequency current and a high-frequency voltage generated on the AC input side are generated by applying an on / off control signal formed by the control signal forming means to the control terminal of the switching element in accordance with the signal to perform on / off control of the switching element. Since the power loss can be reduced with low loss and the input power factor can be made approximately 1.0 by making the AC input current proportional to the AC input voltage, there is an advantage that the efficiency can be further improved.
【0009】本発明の他の実施の形態では、上記の直流
電源装置を3つ以上の相を有する多相交流電源の各線間
毎に接続している。この実施の形態では、3つ以上の相
を有する多相交流電源を入力源とした場合において各相
に発生する高周波電流及び高周波電圧を低損失で低減し
て効率を向上できる利点がある。In another embodiment of the present invention, the above-described DC power supply is connected to each line of a polyphase AC power supply having three or more phases. In this embodiment, when a polyphase AC power supply having three or more phases is used as an input source, there is an advantage that the high-frequency current and the high-frequency voltage generated in each phase can be reduced with low loss to improve the efficiency.
【0010】[0010]
【発明の実施の形態】以下、本発明による直流電源装置
の一実施の形態を図1及び図2に基づいて説明する。但
し、これらの図面では図5及び図6に示す箇所と実質的
に同一の部分には同一の符号を付し、その説明を省略す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a DC power supply according to the present invention will be described below with reference to FIGS. However, in these drawings, substantially the same parts as those shown in FIGS. 5 and 6 are denoted by the same reference numerals, and description thereof will be omitted.
【0011】本実施の形態の直流電源装置4は、図1に
示すように、交流発電機3の一方の出力ラインに接続さ
れるリアクトル10と、スイッチング素子としての第1
及び第2のMOS-FET11、12と第1及び第2の
ダイオード13、14をブリッジ接続して成り且つリア
クトル10及び交流発電機3の他方の出力ライン間に接
続されるスイッチング回路15と、スイッチング回路1
5の出力端子間に接続される平滑コンデンサ16と、直
流出力電圧VDC及び交流発電機3から供給される交流入
力電圧VAC並びに交流入力電流IACに応じてスイッチン
グ回路15内の第1及び第2のMOS-FET11、1
2をオン・オフ制御する制御回路17とを備えている。
第1及び第2のMOS-FET11、12内にはそれぞ
れと並列に第1及び第2の寄生ダイオード11a、12
aが形成されている。また、直流電源装置4の交流入力
側には、交流発電機3から供給される交流入力電圧VAC
を検出する入力電圧検出用トランス18と、交流発電機
3からリアクトル10に流れる交流入力電流IACをその
電流IACに対応する電圧信号V2として検出する入力電
流検出手段としての入力電流検出器19が設けられてい
る。更に、直流電源装置4の出力側には平滑コンデンサ
16の両端に発生する直流出力電圧VDCを電圧レベルの
異なる直流出力電圧VOに変換し且つ負荷5に供給する
DC−DCコンバータ20が接続されている。As shown in FIG. 1, a DC power supply 4 according to the present embodiment includes a reactor 10 connected to one output line of an AC generator 3 and a first power supply as a switching element.
A switching circuit 15 formed by bridge-connecting the second MOS-FETs 11 and 12 and the first and second diodes 13 and 14 and connected between the reactor 10 and the other output line of the AC generator 3; Circuit 1
A smoothing capacitor 16 connected between the output terminal of the 5, the first and in the switching circuit 15 in response to the ac input voltage V AC and AC input current I AC is supplied from the DC output voltage V DC and the AC generator 3 Second MOS-FET 11, 1
And a control circuit 17 for controlling ON / OFF of the control circuit 2.
In the first and second MOS-FETs 11 and 12, first and second parasitic diodes 11 a and 12 are connected in parallel with each other.
a is formed. The AC input voltage V AC supplied from the AC generator 3 is provided on the AC input side of the DC power supply 4.
And an input current detector as input current detecting means for detecting an AC input current I AC flowing from the AC generator 3 to the reactor 10 as a voltage signal V 2 corresponding to the current I AC . 19 are provided. Further, a DC-DC converter 20 that converts a DC output voltage V DC generated at both ends of the smoothing capacitor 16 into a DC output voltage V O having a different voltage level and supplies the DC output voltage V O to the load 5 is connected to the output side of the DC power supply 4. Have been.
【0012】制御回路17は、入力電圧検出用トランス
18により検出される交流入力電圧VACの基本周波数
(50又は60Hz)成分を抽出する低域通過型フィル
タ回路21と、直流出力電圧VDCの基準値を規定する定
電圧レベルとしての基準電圧V Rを発生する基準電源2
2と、直流出力電圧VDCと基準電源22の基準電圧VR
とのレベル差を検出する出力電圧検出手段としての誤差
増幅器23と、低域通過型フィルタ回路21の出力信号
VFと誤差増幅器23の出力信号VDとの積信号VMを出
力する乗算手段としての乗算回路24と、乗算回路24
の出力信号VM及び入力電流検出器19の検出信号V2を
比較する比較手段としての比較器25と、第1及び第2
のMOS-FET11、12のスイッチング周波数(2
0kHz)を規定する三角波信号VTを発生する三角波
発振回路26と、比較器25の比較出力信号VP及び三
角波発振回路26の三角波信号VTを比較してPWM変
調信号VPWMを出力するPWMコンパレータ27と、入
力電圧検出用トランス18の検出信号V1の極性が正で
あるときに高(H)レベルの信号V3を出力し且つ負で
あるときに低(L)レベルの信号V3を出力する正負判
定回路28と、正負判定回路28の出力信号V3の反転
信号−V3を出力する反転器29と、PWMコンパレー
タ27のPWM変調信号VPWMと正負判定回路28の出
力信号V3との論理積の反転信号を第1のオン・オフ制
御信号VG1としてスイッチング回路15内の第1のMO
S-FET11のゲート端子へ出力する第1のNAND
ゲート30と、PWMコンパレータ27のPWM変調信
号VPWMと反転器29の反転信号−V3との論理積の反転
信号を第2のオン・オフ制御信号VG2としてスイッチン
グ回路15内の第2のMOS-FET12のゲート端子
へ出力する第2のNANDゲート31とから構成されて
いる。三角波発振回路26、PWMコンパレータ27、
正負判定回路28、反転器29、第1及び第2のNAN
Dゲート30、31は比較器25の比較出力信号VPに
応じて第1及び第2のMOS-FET11、12の各ゲ
ート端子に付与する第1及び第2のオン・オフ制御信号
VG1、VG2を形成する制御信号形成手段を構成する。The control circuit 17 includes an input voltage detecting transformer.
AC input voltage V detected byACFundamental frequency
(50 or 60 Hz) low-pass filter to extract components
Circuit 21 and the DC output voltage VDCStipulating the reference value for
Reference voltage V as voltage level RReference power source 2
2 and DC output voltage VDCAnd the reference voltage V of the reference power supply 22R
Error as output voltage detection means for detecting the level difference with
Amplifier 23 and output signal of low-pass filter circuit 21
VFAnd the output signal V of the error amplifier 23DProduct signal VMOut
Multiplication circuit 24 as multiplication means for applying
Output signal VMAnd the detection signal V of the input current detector 19TwoTo
A comparator 25 as comparing means for comparing the first and second
The switching frequency of the MOS-FETs 11 and 12 (2
0 kHz) triangular wave signal VTGenerating a triangle wave
The oscillation circuit 26 and the comparison output signal V of the comparator 25PAnd three
The triangular wave signal V of the square wave oscillation circuit 26TPWM change by comparing
Tuning signal VPWMAnd a PWM comparator 27 that outputs
The detection signal V of the transformer 18 for detecting the input voltage1The polarity of
At one time, a high (H) level signal VThreeAnd output negative
At one time, a low (L) level signal VThreeOutput sign
And the output signal V of the positive / negative determination circuit 28.ThreeInversion
Signal-VThreeAnd a PWM comparator
PWM signal V of the data 27PWMAnd the output of the positive / negative judgment circuit 28
Force signal VThreeInverted signal of logical product with the first ON / OFF control
Control signal VG1As the first MO in the switching circuit 15
First NAND output to the gate terminal of S-FET 11
The gate 30 and the PWM modulation signal of the PWM comparator 27
Issue VPWMAnd the inverted signal -V of the inverter 29ThreeInversion of logical product with
The second ON / OFF control signal VG2As switchon
Terminal of the second MOS-FET 12 in the switching circuit 15
And a second NAND gate 31 for outputting to the
I have. A triangular wave oscillation circuit 26, a PWM comparator 27,
Positive / negative determination circuit 28, inverter 29, first and second NAN
The D gates 30 and 31 output the comparison output signal V of the comparator 25.PTo
The gates of the first and second MOS-FETs 11 and 12 are
First and second on / off control signals to be applied to the gate terminal
VG1, VG2Are formed as control signal forming means.
【0013】次に、発電容量の小さい交流発電機3を使
用した場合における図1に示す直流電源装置4の動作に
ついて説明する。図2(A)に示す交流発電機3からの
交流入力電圧VACの極性が正であるときは、制御回路1
7内の正負判定回路28から高レベルの信号V3が出力
される。このとき、第1のNANDゲート30からスイ
ッチング回路15内の第1のMOS-FET11のゲー
ト端子へ出力される第1のオン・オフ制御信号VG1は図
2(B)に示すように低レベル一定となる。このため、
交流発電機3からの交流入力電圧VACが正の半周期間に
おいてスイッチング回路15内の第1のMOS-FET
11はオフ状態となる。これと同時に、第2のNAND
ゲート31からスイッチング回路15内の第2のMOS
-FET12のゲート端子へ図2(C)に示す第2のオ
ン・オフ制御信号VG2が出力され、第2のMOS-FE
T12がオン・オフ動作される。これとは逆に、図2
(A)に示す交流発電機3からの交流入力電圧VACの極
性が負であるときは、制御回路17内の正負判定回路2
8から低レベルの信号V3が出力される。このとき、第
1のNANDゲート30からスイッチング回路15内の
第1のMOS-FET11のゲート端子へ図2(B)に
示す第1のオン・オフ制御信号VG1が出力される。この
ため、交流発電機3からの交流入力電圧VACが負の半周
期間においてスイッチング回路15内の第1のMOS-
FET11がオン・オフ動作される。これと同時に、第
2のNANDゲート31からスイッチング回路15内の
第2のMOS-FET12のゲート端子へ出力される第
2のオン・オフ制御信号VG2は図2(C)に示すように
低レベル一定となるため、第2のMOS-FET12は
オフ状態となる。Next, the operation of the DC power supply 4 shown in FIG. 1 when the AC generator 3 having a small power generation capacity is used will be described. Figure 2 when the polarity of the AC input voltage V AC from the AC generator 3 shown in (A) is positive, the control circuit 1
7 outputs a high-level signal V 3 from the positive / negative determination circuit 28. At this time, the first on / off control signal V G1 output from the first NAND gate 30 to the gate terminal of the first MOS-FET 11 in the switching circuit 15 has a low level as shown in FIG. It will be constant. For this reason,
The first MOS-FET in the switching circuit 15 during the positive half cycle of the AC input voltage VAC from the AC generator 3
11 turns off. At the same time, the second NAND
From the gate 31 to the second MOS in the switching circuit 15
A second on / off control signal V G2 shown in FIG. 2C is output to the gate terminal of the FET 12 and the second MOS-FE
T12 is turned on / off. On the contrary, FIG.
When the polarity of the ac input voltage V AC from the AC generator 3 shown in (A) is negative, positive or negative judgment circuit in the control circuit 17 2
8 signal V 3 of the low level is outputted from. In this case, the first on-off control signal V G1 indicating the first NAND gate 30 to the gate terminal of the first MOS-FET 11 in the switching circuit 15 in FIG. 2 (B) is output. Therefore, alternator in the switching circuit 15 in the AC input voltage V AC negative half cycle from 3 first MOS-
The FET 11 is turned on / off. At the same time, the second on / off control signal V G2 output from the second NAND gate 31 to the gate terminal of the second MOS-FET 12 in the switching circuit 15 becomes low as shown in FIG. Since the level is constant, the second MOS-FET 12 is turned off.
【0014】図2(A)に示す交流発電機3からの交流
入力電圧VACが正の半周期間において、スイッチング回
路15内の第2のMOS-FET12がオン状態のとき
は、交流発電機3−リアクトル10−第2のMOSFE
T12−第2のダイオード14の経路で交流発電機3か
らリアクトル10に交流入力電流IACが流れ、リアクト
ル10にエネルギが蓄積される。第2のMOS-FET
12がオン状態からオフ状態になると、リアクトル10
に蓄積されたエネルギの大部分がリアクトル10−第1
の寄生ダイオード11a−平滑コンデンサ16−第2の
ダイオード14の経路で放出され、平滑コンデンサ16
が図示の極性で昇圧充電される。また、図2(A)に示
す交流発電機3からの交流入力電圧VACが負の半周期間
において、スイッチング回路15内の第1のMOS-F
ET11がオン状態のときは、交流発電機3−第1のダ
イオード13−第1のMOS-FET11−リアクトル
10の経路で交流発電機3からリアクトル10に交流入
力電流IACが流れ、リアクトル10にエネルギが蓄積さ
れる。第1のMOS-FET11がオン状態からオフ状
態になると、リアクトル10に蓄積されたエネルギの大
部分が第1のダイオード13−平滑コンデンサ16−第
2の寄生ダイオード12a−リアクトル10の経路で放
出され、平滑コンデンサ16が図示の極性で昇圧充電さ
れる。以上により、平滑コンデンサ16の両端から直流
出力電圧VDCが出力され、更にDC−DCコンバータ2
0により電圧レベルの異なる直流出力電圧VOに変換さ
れて負荷5に供給される。When the second MOS-FET 12 in the switching circuit 15 is on during the positive half cycle of the AC input voltage VAC from the AC generator 3 shown in FIG. -Reactor 10-Second MOSFE
An AC input current I AC flows from the AC generator 3 to the reactor 10 through a path from T12 to the second diode 14, and energy is stored in the reactor 10. Second MOS-FET
When the state of the reactor 12 changes from the on state to the off state, the reactor 10
Most of the energy stored in the reactor 10-1
Of the parasitic diode 11a, the smoothing capacitor 16 and the second diode 14,
Are boosted and charged with the polarity shown. Further, the first MOS-F in the switching circuit 15 during the negative half cycle of the AC input voltage VAC from the AC generator 3 shown in FIG.
When the ET 11 is in the ON state, an AC input current I AC flows from the AC generator 3 to the reactor 10 through the path of the AC generator 3-the first diode 13-the first MOS-FET 11-the reactor 10, and the reactor 10 Energy is stored. When the first MOS-FET 11 changes from the on state to the off state, most of the energy stored in the reactor 10 is discharged through the path of the first diode 13 -the smoothing capacitor 16 -the second parasitic diode 12a -the reactor 10. Then, the smoothing capacitor 16 is boosted and charged with the polarity shown. As described above, the DC output voltage VDC is output from both ends of the smoothing capacitor 16, and the DC-DC converter 2
The voltage is converted into a DC output voltage V O having a different voltage level by 0 and supplied to the load 5.
【0015】平滑コンデンサ16の両端から出力された
直流出力電圧VDCは制御回路17内の誤差増幅器23の
反転入力(−)端子に入力され、誤差増幅器23におい
て直流出力電圧VDCと非反転入力(+)端子に入力され
る基準電源22の基準電圧V Rとのレベル差が検出され
る。一方、交流発電機3から供給される高周波電圧VN
を含む交流入力電圧VACは入力電圧検出用トランス18
により検出され、その検出信号V1は低域通過型フィル
タ回路21により高周波電圧VNが遮断されて交流入力
電圧VACの基本周波数(50又は60Hz)成分が抽出
される。低域通過型フィルタ回路21の出力信号VFは
誤差増幅器23の出力信号VDと共に乗算回路24に入
力され、低域通過型フィルタ回路21の出力信号VFと
誤差増幅器23の出力信号VDとの積信号VMが乗算回路
24から出力される。乗算回路24の出力信号VMは比
較器25において入力電流検出器19により検出された
交流入力電流IACの検出信号V2と比較され、出力信号
VM及び検出信号V2の比較出力信号VPが比較器25か
ら出力される。比較器25の比較出力信号VPはPWM
コンパレータ27において三角波発振回路26の三角波
信号VTと比較され、比較出力信号VPと三角波信号VT
との関係がVP>VTのときに低レベルとなり、VP<VT
のときに高レベルとなるPWM変調信号VPWMがPWM
コンパレータ27から出力され、第1及び第2のNAN
Dゲート30、31の一方の入力端子に入力される。こ
れと同時に、第1のNANDゲート30の他方の入力端
子には正負判定回路28の出力信号V3が直接入力さ
れ、第2のNANDゲート31の他方の入力端子には正
負判定回路28の出力信号V3が反転器29を介して入
力される。したがって、交流発電機3からの交流入力電
圧VACの極性が正である半周期間において正負判定回路
28の出力信号V3が高レベルとなるので、第1のNA
NDゲート30から出力される第1のオン・オフ制御信
号VG1は低レベル一定となる。一方、第2のNANDゲ
ート31からはPWMコンパレータ27のPWM変調信
号VPWMが第2のオン・オフ制御信号VG2として出力さ
れる。また、交流発電機3からの交流入力電圧VACの極
性が負である半周期間において正負判定回路28の出力
信号V3が低レベルとなるので、第1のNANDゲート
30からPWMコンパレータ27のPWM変調信号V
PWMが第1のオン・オフ制御信号VG1として出力され
る。一方、第2のNANDゲート31から出力される第
2のオン・オフ制御信号VG2は低レベル一定となる。第
1及び第2のNANDゲート30、31からそれぞれ出
力される第1及び第2のオン・オフ制御信号VG1、VG2
は第1のMOS-FET11及び第2のMOS-FET1
2の各ゲート端子にそれぞれ付与され、第1のMOS-
FET11及び第2のMOS-FET12が交流入力電
圧VACの半周期毎に交互にオン・オフ制御される。以上
により、平滑コンデンサ16の両端から出力される直流
出力電圧VDCが一定レベルに保持されると共に交流発電
機3からリアクトル10に流れる交流入力電流IACが交
流入力電圧VACに比例して制御される。また、交流発電
機3から供給される高周波電圧VNを含む交流入力電圧
VACを低域通過型フィルタ回路21により交流入力電圧
VACの基本周波数成分を抽出して乗算回路24に入力す
ることにより、交流入力側に発生する高周波電流IN及
び高周波電圧VNが低減される。Output from both ends of the smoothing capacitor 16
DC output voltage VDCIs the error amplifier 23 in the control circuit 17.
The signal is input to the inverted input (−) terminal, and
DC output voltage VDCInput to the non-inverting input (+) terminal
Reference voltage V of the reference power supply 22 RAnd the level difference with
You. On the other hand, the high frequency voltage V supplied from the AC generator 3N
AC input voltage V includingACIs an input voltage detecting transformer 18
And the detection signal V1Is a low-pass filter
High frequency voltage VNIs cut off and AC input
Voltage VACExtracts the fundamental frequency (50 or 60 Hz) component of
Is done. Output signal V of low-pass filter circuit 21FIs
Output signal V of error amplifier 23DTogether with the input to the multiplication circuit 24.
The output signal V of the low-pass filter circuit 21FWhen
Output signal V of error amplifier 23DProduct signal VMIs a multiplication circuit
24. Output signal V of multiplication circuit 24MIs the ratio
Detected by the input current detector 19 in the comparator 25
AC input current IACDetection signal VTwoIs compared with the output signal
VMAnd the detection signal VTwoComparison output signal VPIs comparator 25
Output from The comparison output signal V of the comparator 25PIs PWM
The triangular wave of the triangular wave oscillation circuit 26 in the comparator 27
Signal VTAnd the comparison output signal VPAnd triangular wave signal VT
Is related to VP> VTAt a low level and VP<VT
PWM modulation signal V which becomes high level whenPWMIs PWM
The first and second NAN output from the comparator 27
It is input to one of the input terminals of the D gates 30 and 31. This
At the same time, the other input terminal of the first NAND gate 30
The output signal V of the positive / negative determination circuit 28 isThreeIs directly entered
And the other input terminal of the second NAND gate 31
Output signal V of negative judgment circuit 28ThreeIs input through the inverter 29.
Is forced. Therefore, the AC input power from the AC generator 3
Pressure VACPositive / negative judgment circuit during the half cycle in which the polarity of
28 output signal VThreeBecomes the high level, the first NA
First on / off control signal output from ND gate 30
Issue VG1Becomes a low level constant. On the other hand, the second NAND gate
The PWM modulation signal of the PWM comparator 27 is output from the port 31.
Issue VPWMIs the second on / off control signal VG2Output as
It is. Also, the AC input voltage V from the AC generator 3ACPole of
Output of the positive / negative determination circuit 28 during the half cycle in which the
Signal VThreeBecomes low level, the first NAND gate
30 to the PWM modulation signal V of the PWM comparator 27
PWMIs the first on / off control signal VG1Output as
You. On the other hand, the second NAND gate 31 outputs the
2 ON / OFF control signal VG2Becomes a low level constant. No.
Output from the first and second NAND gates 30 and 31, respectively.
First and second on / off control signals VG1, VG2
Are the first MOS-FET 11 and the second MOS-FET 1
2 is provided to each gate terminal of the first MOS-
The FET 11 and the second MOS-FET 12 are AC input power
Pressure VACON / OFF control is performed alternately every half cycle. that's all
, The DC output from both ends of the smoothing capacitor 16
Output voltage VDCIs maintained at a certain level and AC power generation
AC input current I flowing from reactor 3 to reactor 10ACExchange
Input voltage VACIs controlled in proportion to Also, AC power generation
Frequency voltage V supplied from the machine 3NAC input voltage including
VACBy the low-pass filter circuit 21
VACIs extracted and input to the multiplication circuit 24.
The high frequency current I generated on the AC input sideNPassing
And high frequency voltage VNIs reduced.
【0016】図1に示す実施の形態の直流電源装置4で
は、低域通過型フィルタ回路21により交流入力電圧V
ACの基本周波数成分を抽出し、誤差増幅器23により検
出される直流出力電圧VDCのレベルと基準電源22の基
準電圧VRとの差信号と共に乗算回路24に入力するこ
とにより、制御系での信号伝達の遅れにより発生する交
流入力電流IAC及び交流入力電圧VACの発振現象が低減
され、交流入力側に発生する高周波電流IN及び高周波
電圧VNが低減される。このため、電力損失を発生する
ダンパ回路等が不要となり、交流入力側に発生する高周
波電流IN及び高周波電圧VNを低損失で低減して効率を
向上することができる。また、入力電流検出器19によ
り交流入力電流IACをその電流IACに対応する電圧とし
て検出し、乗算回路24の出力信号VMと入力電流検出
器19の検出信号V2とを比較器25により比較し、比
較器25の比較出力信号VPに応じてPWMコンパレー
タ27によりPWM変調信号VPWMを形成し、PWMコ
ンパレータ27から出力されるPWM変調信号VPWMを
第1又は第2のオン・オフ制御信号VG1、VG2として交
流入力電圧VACの半周期毎に第1又は第2のMOS-F
ET11、12のゲート端子に付与して第1又は第2の
MOS-FET11、12をオン・オフ制御することに
より、交流入力電流IACを交流入力電圧VACに比例させ
て制御し、入力力率を略1.0にすることができる。In the DC power supply device 4 according to the embodiment shown in FIG. 1, the AC input voltage V
Extracting the fundamental frequency component of the AC, by input to the multiplier circuit 24 with the difference signal between the reference voltage V R of the level and the reference power supply 22 of the DC output voltage V DC, which is detected by the error amplifier 23, the control system It is reduced oscillation phenomenon of the ac input current I AC and AC input voltage V AC generated by the delay of the signal transmission, high-frequency current I N and a high frequency voltage V N is reduced which occurs to the AC input side. Therefore, it is possible to improve the efficiency by reducing unnecessary damper circuit for generating a power loss, a high-frequency current I N and a high frequency voltage V N generated at the alternating-current input side with low loss. Also, the AC input current I AC is detected as a voltage corresponding to the current I AC by the input current detector 19, compares the detected signal V 2 of the output signal V M and the input current detector 19 of the multiplier circuit 24 25 compared with to form a PWM modulation signal V PWM by the PWM comparator 27 in response to the comparison output signal V P of the comparator 25, a PWM modulation signal V PWM output from the PWM comparator 27 of the first or second on- off control signal V G1, V G2 first or second MOS-F every half cycle of the ac input voltage V AC as
The AC input current I AC is controlled in proportion to the AC input voltage VAC by applying on / off control of the first or second MOS-FET 11 or 12 by giving it to the gate terminals of the ETs 11 and 12. The rate can be approximately 1.0.
【0017】本発明の実施態様は前記の実施の形態に限
定されず、種々の変更が可能である。例えば、上記の実
施の形態ではスイッチング回路15を構成するスイッチ
ング素子として寄生ダイオードを有するMOS-FET
(MOS型電界効果トランジスタ)を使用した形態を示
したが、スイッチング素子と並列にダイオードを接続す
ればバイポーラ型トランジスタ、J-FET(接合型電
界効果トランジスタ)又はIGBT(絶縁ゲート型トラ
ンジスタ)等も使用可能である。また、上記の実施の形
態では単相の交流発電機3からの交流入力電圧VACを直
流出力電圧VDCに変換する直流電源装置4に本発明を適
用した形態について示したが、3つ以上の相を有する多
相交流発電機からの各線間電圧を直流出力電圧に変換す
る直流電源装置にも本発明を適用することが可能であ
る。図3は、三相交流発電機32の各線間毎に直流電源
装置4A、4B、4Cを接続すると共に各直流電源装置
4A、4B、4Cの出力端子を並列に接続し、DC−D
Cコンバータ20を介して負荷5に直流出力電圧VOを
供給する直流電源装置を示したものである。図3におい
て、18A、18B、18CはそれぞれU相、V相、W
相の相電圧検出用トランス、19A、19B、19Cは
それぞれU相、V相、W相の線電流検出器を示す。な
お、U−V相間、V−W相間、W−U相間に接続された
各直流電源装置4A、4B、4Cの内部構成は図1に示
す直流電源装置4と略同一であるので、詳細な図示は省
略する。また、図3に示す直流電源装置において、三相
交流発電機32の各相電圧VU、VV、VWと各線間の直
流電源装置4A、4B、4C内の第1及び第2のMOS
-FET11A−12A、11B−12B、11C−1
2Cの各ゲート端子に付与される第1−第2、第3−第
4、第5−第6のオン・オフ制御信号VG1−VG2、VG3
−VG4、VG5−VG6のタイミングは図4(A)〜(G)
に示す通りである。The embodiments of the present invention are not limited to the above embodiments, and various modifications are possible. For example, in the above embodiment, a MOS-FET having a parasitic diode as a switching element constituting the switching circuit 15
(MOS type field effect transistor) is shown, but if a diode is connected in parallel with the switching element, a bipolar type transistor, a J-FET (junction type field effect transistor) or an IGBT (insulated gate type transistor) can be used. Can be used. In the above embodiment, the present invention is applied to the DC power supply 4 for converting the AC input voltage VAC from the single-phase AC generator 3 to the DC output voltage VDC. The present invention can also be applied to a DC power supply device that converts each line voltage from a polyphase AC generator having the following phases into a DC output voltage. FIG. 3 shows that the DC power supplies 4A, 4B, and 4C are connected between each line of the three-phase AC generator 32, and the output terminals of the DC power supplies 4A, 4B, and 4C are connected in parallel.
1 shows a DC power supply that supplies a DC output voltage V O to a load 5 via a C converter 20. In FIG. 3, reference numerals 18A, 18B, and 18C denote U-phase, V-phase, and W-phase, respectively.
Transformers for phase voltage detection of phases 19A, 19B and 19C are U-phase, V-phase and W-phase line current detectors, respectively. The internal configuration of each of the DC power supplies 4A, 4B, 4C connected between the U-V phase, the V-W phase, and the W-U phase is substantially the same as the DC power supply 4 shown in FIG. Illustration is omitted. Also, in the DC power supply device shown in FIG. 3, the first and second MOSs in the DC power supply devices 4A, 4B, and 4C between the respective phase voltages V U , V V , and V W of the three-phase AC generator 32 and the respective lines.
-FET11A-12A, 11B-12B, 11C-1
First-second, third-fourth, fifth-sixth on / off control signals V G1 -V G2 , V G3 applied to each gate terminal of 2C
The timings of -V G4 , V G5 -V G6 are shown in FIGS.
As shown in FIG.
【0018】[0018]
【発明の効果】本発明によれば、電力損失を発生するダ
ンパ回路等が不要となるので、交流入力側に発生する高
周波電流及び高周波電圧を低損失で低減して直流電源装
置の効率を向上することができる。また、制御回路内の
回路構成の変更のみで前記の効果が得られるので、大形
で且つ大容量のダンパ回路を交流入力側に設ける必要が
なく、直流電源装置の小形化を図ることが可能となる利
点がある。According to the present invention, there is no need for a damper circuit or the like for generating power loss, so that the high-frequency current and the high-frequency voltage generated on the AC input side are reduced with low loss and the efficiency of the DC power supply device is improved. can do. Further, since the above-described effect can be obtained only by changing the circuit configuration in the control circuit, it is not necessary to provide a large-sized and large-capacity damper circuit on the AC input side, and the DC power supply device can be downsized. There are advantages.
【図1】 本発明による直流電源装置の一実施の形態を
示す電気回路図FIG. 1 is an electric circuit diagram showing an embodiment of a DC power supply device according to the present invention.
【図2】 図1に示す直流電源装置の交流入力電圧VAC
及び各オン・オフ制御信号VG1、VG2のタイムチャート[2] AC input voltage V AC of the DC power supply device shown in FIG. 1
And time chart of each ON / OFF control signal V G1 , V G2
【図3】 本発明による直流電源装置の他の実施の形態
を示す電気回路図FIG. 3 is an electric circuit diagram showing another embodiment of the DC power supply device according to the present invention.
【図4】 図3に示す直流電源装置の各相電圧VU、
VV、VW及び各オン・オフ制御信号VG1〜VG6のタイム
チャートFIG. 4 shows the phase voltages V U ,
Time chart V V, V W and the on-off control signal V G1 ~V G6
【図5】 従来の直流電源装置を使用した直流電力供給
システムを示す電気回路図FIG. 5 is an electric circuit diagram showing a DC power supply system using a conventional DC power supply device.
【図6】 図5における直流電源装置の入力側に発生す
る高周波電圧VN及び高周波電流INを示す波形図Figure 6 is a waveform diagram showing a high-frequency voltage V N and a high-frequency current I N generated at the input side of the DC power supply device in FIG. 5
【図7】 従来の高周波対策の一例を示す電気回路図FIG. 7 is an electric circuit diagram showing an example of a conventional high-frequency countermeasure;
1・・駆動源、 2・・継手、 3・・交流発電機(交
流電源)、 4・・直流電源装置、 5・・負荷、 6
・・制御手段、 7・・コンデンサ、 8・・抵抗、
9・・ダンパ回路、 10・・リアクトル、 11・・
第1のMOS-FET(スイッチング素子)、 11a
・・第1の寄生ダイオード、 12・・第2のMOS-
FET(スイッチング素子)、 12a・・第2の寄生
ダイオード、 13・・第1のダイオード、 14・・
第2のダイオード、 15・・スイッチング回路、 1
6・・平滑コンデンサ、 17・・制御回路、 18・
・入力電圧検出用トランス、 19・・入力電流検出器
(入力電流検出手段)、 20・・DC−DCコンバー
タ、 21・・低域通過型フィルタ回路(フィルタ回
路)、 22・・基準電源、 23・・誤差増幅器(出
力電圧検出手段)、 24・・乗算回路(乗算手段)、
25・・比較器(比較手段)、 26・・三角波発振
回路、 27・・PWMコンパレータ、 28・・正負
判定回路、 29・・反転器、 30・・第1のNAN
Dゲート、 31・・第2のNANDゲート、 32・
・三相交流発電機(多相交流電源)1. Drive source, 2. Joint, 3. AC generator (AC power supply), 4. DC power supply, 5. Load, 6.
..Control means, 7..capacitor, 8..resistance,
9 ・ Damper circuit, 10 ・ Reactor, 11 ・ ・
1st MOS-FET (switching element), 11a
..First parasitic diode, 12 second MOS-
FET (switching element), 12a ... second parasitic diode, 13 ... first diode, 14 ...
2nd diode, 15 ... switching circuit, 1
6. Smoothing capacitor, 17. Control circuit, 18.
・ Transformer for input voltage detection, 19 ・ ・ Input current detector (input current detection means), 20 ・ ・ DC-DC converter, 21 ・ ・ Low-pass filter circuit (filter circuit), 22 ・ ・ Reference power supply, 23 ..Error amplifier (output voltage detection means), 24.Multiplication circuit (multiplication means)
25 ··· Comparator (comparing means), 26 ·· Triangle wave oscillation circuit, 27 ··· PWM comparator, 28 ··· Positive / negative judgment circuit, 29 ··· Inverter, 30 ··· First NAN
D gate, 31 second NAND gate, 32
・ Three-phase AC generator (multi-phase AC power supply)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 末広 豊 埼玉県新座市北野3丁目6番3号 サンケ ン電気株式会社内 Fターム(参考) 5H006 AA02 CA02 CA07 CB01 CB08 CC01 CC02 DA04 DB01 DC02 DC05 ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Yutaka Suehiro 3-6-3 Kitano, Niiza-shi, Saitama F-term in Sanken Electric Co., Ltd. (Reference) 5H006 AA02 CA02 CA07 CB01 CB08 CC01 CC02 DA04 DB01 DC02 DC05
Claims (3)
し、出力電圧及び交流電源から供給される入力電圧並び
に入力電流に応じて前記スイッチング素子をオン・オフ
制御することにより、前記交流電源からの交流電力を定
電圧の直流電力に変換すると共に前記交流電源から供給
される前記入力電圧に前記入力電流を比例させる直流電
源装置において、 前記入力電圧の基本周波数成分を抽出するフィルタ回路
と、前記出力電圧のレベルと定電圧レベルとの差を検出
する出力電圧検出手段と、前記フィルタ回路の出力信号
と前記出力電圧検出手段の検出信号との積信号を出力す
る乗算手段とを設け、前記乗算手段の出力信号に応じて
前記スイッチング素子をオン・オフ制御することを特徴
とする直流電源装置。1. An AC power supply from an AC power supply having at least one switching element and controlling the switching elements to be turned on / off according to an output voltage and an input voltage and an input current supplied from an AC power supply. In a DC power supply that converts the input current to the input voltage supplied from the AC power supply while converting the input voltage into a constant voltage DC power, a filter circuit that extracts a fundamental frequency component of the input voltage, Output voltage detecting means for detecting a difference between a level and a constant voltage level; and multiplying means for outputting a product signal of an output signal of the filter circuit and a detection signal of the output voltage detecting means. A DC power supply device, wherein ON / OFF control of the switching element is performed according to a signal.
して検出する入力電流検出手段と、前記乗算手段の出力
信号及び前記入力電流検出手段の検出信号を比較する比
較手段と、該比較手段の比較出力信号に応じて前記スイ
ッチング素子の制御端子に付与するオン・オフ制御信号
を形成する制御信号形成手段とを設け、前記制御信号形
成手段の出力信号により前記スイッチング素子をオン・
オフ制御する請求項1に記載の直流電源装置。2. An input current detecting means for detecting the input current as a voltage corresponding to the current; a comparing means for comparing an output signal of the multiplying means with a detection signal of the input current detecting means; Control signal forming means for forming an on / off control signal applied to a control terminal of the switching element in accordance with a comparison output signal, wherein the switching element is turned on / off by an output signal of the control signal forming means.
The direct-current power supply device according to claim 1, which performs off control.
装置を3つ以上の相を有する多相交流電源の各線間毎に
接続したことを特徴とする直流電源装置。3. A DC power supply device, wherein the DC power supply device according to claim 1 or 2 is connected for each line of a polyphase AC power supply having three or more phases.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33085598A JP3295929B2 (en) | 1998-11-20 | 1998-11-20 | DC power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33085598A JP3295929B2 (en) | 1998-11-20 | 1998-11-20 | DC power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000166242A true JP2000166242A (en) | 2000-06-16 |
JP3295929B2 JP3295929B2 (en) | 2002-06-24 |
Family
ID=18237291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33085598A Expired - Fee Related JP3295929B2 (en) | 1998-11-20 | 1998-11-20 | DC power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3295929B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027815A (en) * | 2007-07-18 | 2009-02-05 | Fuji Heavy Ind Ltd | Grid-connected converter device |
JP2012125018A (en) * | 2010-12-07 | 2012-06-28 | Mitsubishi Electric Corp | Single phase ac/dc converter and air conditioner using single phase ac/dc converter |
JP2020156216A (en) * | 2019-03-20 | 2020-09-24 | 東芝テック株式会社 | Power conversion device |
-
1998
- 1998-11-20 JP JP33085598A patent/JP3295929B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027815A (en) * | 2007-07-18 | 2009-02-05 | Fuji Heavy Ind Ltd | Grid-connected converter device |
JP2012125018A (en) * | 2010-12-07 | 2012-06-28 | Mitsubishi Electric Corp | Single phase ac/dc converter and air conditioner using single phase ac/dc converter |
JP2020156216A (en) * | 2019-03-20 | 2020-09-24 | 東芝テック株式会社 | Power conversion device |
CN111725987A (en) * | 2019-03-20 | 2020-09-29 | 东芝泰格有限公司 | Power conversion device |
JP7258614B2 (en) | 2019-03-20 | 2023-04-17 | 東芝テック株式会社 | power converter |
Also Published As
Publication number | Publication date |
---|---|
JP3295929B2 (en) | 2002-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020027791A1 (en) | Inverter parallel operation system | |
JPH09182441A (en) | Three-phase rectifier | |
JPWO2015056571A1 (en) | Power conversion device and power conversion method | |
JP3406512B2 (en) | Control method and control device for inverter device | |
Salem | Design, implementation and control of a SiC-based T5MLC induction drive system | |
JP3324645B2 (en) | AC-DC converter | |
JP2821168B2 (en) | Inverter device and AC motor drive system | |
JPH11262269A (en) | Control of pulse width modulated inverter | |
JP2000166242A (en) | Direct-current power supply | |
JP3326790B2 (en) | Control device for power converter | |
JP2002078349A (en) | Inverter device | |
JP3193809B2 (en) | Three-phase rectifier | |
JP3269532B2 (en) | AC-DC converter | |
JPH05308778A (en) | Inverter for driving electric car | |
JP3788346B2 (en) | Voltage type PWM inverter control device | |
JPH0315273A (en) | Inverter | |
JP2000115999A (en) | Direct-current power supply | |
JPS61231889A (en) | Controlling method for voltage type inverter | |
JP3246584B2 (en) | AC / DC converter | |
JPH05176553A (en) | Inverter control method of non-interruption power supply apparatus and non-interruption power supply apparatus | |
Soebagia et al. | Input power factor control of AC-DC series resonant DC link converter using PID operation | |
JPH0746847A (en) | Three-phase rectifier | |
Riedemann et al. | Open-end winding induction motor drive based on indirect matrix converter | |
JP2003209999A (en) | Motor controller | |
JP2002233159A (en) | Control device for pwm power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |