JP2000115999A - Direct-current power supply - Google Patents

Direct-current power supply

Info

Publication number
JP2000115999A
JP2000115999A JP10278379A JP27837998A JP2000115999A JP 2000115999 A JP2000115999 A JP 2000115999A JP 10278379 A JP10278379 A JP 10278379A JP 27837998 A JP27837998 A JP 27837998A JP 2000115999 A JP2000115999 A JP 2000115999A
Authority
JP
Japan
Prior art keywords
signal
power supply
current
voltage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10278379A
Other languages
Japanese (ja)
Inventor
Mamoru Tsuruya
守 鶴谷
Yutaka Suehiro
豊 末広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP10278379A priority Critical patent/JP2000115999A/en
Publication of JP2000115999A publication Critical patent/JP2000115999A/en
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Rectifiers (AREA)
  • Power Conversion In General (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent malfunctions due to high-frequency currents and high-frequency voltages produced on the alternating current input side without degrading the alternating current-to-direct current conversion efficiency of a direct-current power supply. SOLUTION: High-frequency components in a frequency band of 1-2 kHz contained in alternating-current input current IAC from an alternating-current generator 3 are extracted through a band-pass filter circuit 24. A product signal VN obtained from an alternating-current input voltage VAC from the alternating- current generator 3 and a detection signal VD from an error amplifier 22, outputted from a multiplying circuit 23 is compared with a detection signal V2 from an input current detector 19 at a comparator 25. The resultant comparison output signal VP is inputted, together with an output signal VB from the band-pass filter circuit 24, to a subtracting circuit 27. According to a difference signal VDF from the subtracting circuit 27, MOS-FET's 11 and 12 are on/off- controlled. Thus, malfunctions due to high-frequency current IN and high-frequency voltage VN produced on the alternating current input side can be prevented without degrading the alternating current-to-direct current conversion efficiency of a direct-current power supply 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は力率改善機能を有す
る直流電源装置、特に交流−直流変換効率を低下させる
ことなく交流入力側に発生する高周波電流及び高周波電
圧による誤動作を防止できる直流電源装置に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply having a power factor improving function, and more particularly to a DC power supply capable of preventing a malfunction caused by a high-frequency current and a high-frequency voltage generated on an AC input side without lowering the AC-DC conversion efficiency. Belongs to.

【0002】[0002]

【従来の技術】50又は60Hzの商用交流電力から直
流電力を得る場合に、従来から広く使用されているダイ
オード等の整流素子と平滑コンデンサとから成るコンデ
ンサ入力型整流回路では、正弦波交流入力電流の最大値
付近のみに平滑コンデンサへ充電電流が流れるため、入
力電流波形の導通角が狭く、入力力率が0.6前後と低
い問題点があった。そこで、少なくとも1つのMOS-
FET等のスイッチング素子を有し、出力電圧及び商用
交流電源から供給される入力電圧並びに入力電流に応じ
てスイッチング素子をオン・オフ制御することにより、
商用交流電源からの電力を定電圧の直流電力に変換する
と共に、商用交流電源から供給される入力電圧に入力電
流を比例させて入力力率を1.0に上昇させる直流電源
装置が提案され、実用化されている。図5は、エンジ
ン、電動機等の動力源1に継手2を介して連結された交
流発電機3から供給される商用交流電力を直流電源装置
4により定電圧の直流電力に変換して負荷5に供給する
システムを示す。直流電源装置4の入力端子と動力源1
との間には直流電源装置4の入力電圧VACに応じて動力
源1の回転数を制御する制御手段6が設けられ、これに
より直流電源装置4の入力電圧VACに応じて交流発電機
3の発電電圧が制御される。図5に示すシステムにおい
て、例えば何等かの原因で直流電源装置4に供給される
入力電流IACが通常値を越えて入力電圧V ACが降下した
場合、制御手段6から出力される制御信号により動力源
1の回転数が増加し、これにより交流発電機3の発電電
圧が上昇する。一方、直流電源装置4の出力電圧VDC
交流発電機3の発電電圧の上昇に従って減少するように
定電圧制御される。これと同時に、交流発電機3から直
流電源装置4に供給される入力電流IACが入力電圧VAC
に比例するように制御される。
2. Description of the Related Art 50 or 60 Hz commercial AC power
In order to obtain the power flow, a die that has been
A capacitor consisting of a rectifier such as an diode and a smoothing capacitor
The maximum value of the sinusoidal AC input current is
Since charging current flows to the smoothing capacitor only near
Conduction angle of force current waveform is narrow, and input power factor is as low as around 0.6
There was a problem. Therefore, at least one MOS-
It has a switching element such as an FET, and has an output voltage and commercial
According to the input voltage and input current supplied from the AC power supply
By controlling the switching element on and off with
Converts power from commercial AC power to constant-voltage DC power
With the input voltage supplied from the commercial AC power supply.
DC power supply that increases the input power factor to 1.0 in proportion to the flow
The device has been proposed and put into practical use. Figure 5 shows the engine
And a power source 1 such as an electric motor connected via a joint 2.
AC power supplied from the flow generator 3 to a DC power supply
4 converts the power into constant-voltage DC power and supplies it to the load 5
1 shows a system. Input terminal of DC power supply 4 and power source 1
Between the input voltage V of the DC power supply 4ACDepending on the power
A control means 6 for controlling the number of revolutions of the source 1 is provided.
Input voltage V of DC power supply 4ACAccording to the alternator
3 is controlled. In the system shown in FIG.
Is supplied to the DC power supply 4 for some reason, for example.
Input current IACExceeds the normal value and the input voltage V ACFell
In this case, the power source is controlled by a control signal output from the control means 6.
1 increases, thereby generating power of the AC generator 3.
Pressure rises. On the other hand, the output voltage V of the DC power supply 4DCIs
So that it decreases as the voltage of the generator 3 rises
Constant voltage control is performed. At the same time, the alternator 3
Current I supplied to the power supply 4ACIs the input voltage VAC
Is controlled in proportion to.

【0003】[0003]

【発明が解決しようとする課題】ところで、交流発電機
3の発電容量が小さい場合に、図5に示すシステムで直
流電源装置4を動作させると、交流発電機3及び直流電
源装置4の制御系での信号伝達の遅れにより、直流電源
装置4の入力電流IAC及び入力電圧VACの位相が略同相
となる周波数で発振現象が生じる。これにより、直流電
源装置4の交流入力側に図6(A)に示す高周波電流IN
が流れ、これと同時に図6(B)に示す高周波電圧VN
発生するため、直流電源装置4が誤動作する場合があ
る。このため、従来では図7に示すように直列接続され
たコンデンサ7及び抵抗8から成るダンパ回路9を直流
電源装置4の入力端子間に接続し、高周波電流INをダ
ンパ回路9を介して流すことにより、高周波電流IN
び高周波電圧VNを低減し、直流電源装置4の誤動作を
防止していた。この方式は、簡素な回路構成のダンパ回
路9により高周波電流IN及び高周波電圧VNを低減でき
る利点があるが、抵抗8において電力損失が発生するた
め、直流電源装置4の交流−直流変換効率が低下する欠
点があった。また、ダンパ回路9には比較的大きな電流
が流れるため、大容量のコンデンサ7及び抵抗8を使用
する必要があり、直流電源装置4が大形になる問題点が
あった。
By the way, when the DC power supply 4 is operated by the system shown in FIG. 5 when the power generation capacity of the AC generator 3 is small, the control system of the AC generator 3 and the DC power supply 4 is controlled. delay of signal transmission in the oscillation phenomenon at a frequency input current I AC and the input voltage V AC phases of the DC power supply device 4 is substantially in phase occurs. Thereby, the high-frequency current I N shown in FIG.
Flows, and at the same time, the high-frequency voltage V N shown in FIG. 6B is also generated, so that the DC power supply 4 may malfunction. Therefore, in the conventional connecting a damper circuit 9 consisting of a capacitor 7 and a resistor 8 connected in series as shown in FIG. 7 between the input terminal of the DC power supply 4, high frequency current I N via a damper circuit 9 Thus, the high-frequency current IN and the high-frequency voltage VN are reduced, and malfunction of the DC power supply 4 is prevented. This method has the advantage of reducing the high-frequency current I N and a high frequency voltage V N by the damper circuit 9 having a simple circuit configuration, since the power loss occurs in the resistance 8, AC DC power supply 4 - DC conversion efficiency However, there was a drawback that was reduced. Further, since a relatively large current flows through the damper circuit 9, it is necessary to use a large-capacity capacitor 7 and a resistor 8, and there is a problem that the DC power supply 4 becomes large.

【0004】そこで、本発明は交流−直流変換効率を低
下させることなく交流入力側に発生する高周波電流及び
高周波電圧による誤動作を防止できる直流電源装置を提
供することを目的とする。
Accordingly, an object of the present invention is to provide a DC power supply device capable of preventing a malfunction caused by a high-frequency current and a high-frequency voltage generated on the AC input side without lowering the AC-DC conversion efficiency.

【0005】[0005]

【課題を解決するための手段】本発明による直流電源装
置は、少なくとも1つのスイッチング素子を有し、出力
電圧及び交流電源から供給される入力電圧並びに入力電
流に応じて前記スイッチング素子をオン・オフ制御する
ことにより、前記交流電源からの交流電力を定電圧の直
流電力に変換すると共に、前記交流電源から供給される
前記入力電圧に前記入力電流を比例させる。この直流電
源装置では、前記出力電圧のレベルと定電圧レベルとの
差を検出する出力電圧検出手段と、前記入力電圧と前記
出力電圧検出手段の検出信号との積信号を出力する乗算
手段と、前記入力電流又は前記入力電圧に含まれる高周
波成分を抽出するフィルタ回路と、前記乗算手段の出力
信号と前記フィルタ回路の出力信号との差信号を出力す
る減算手段とを設け、前記減算手段の出力信号に応じて
前記スイッチング素子をオン・オフ制御する。出力電圧
検出手段により直流出力電圧のレベルと定電圧レベルと
の差を検出してその検出信号を交流電源から供給される
入力電圧と共に乗算手段に入力し、交流電源から供給さ
れる入力電流又は入力電圧に含まれる高周波成分をフィ
ルタ回路により抽出し、フィルタ回路の出力信号を乗算
手段から出力される交流電源からの入力電圧及び出力電
圧検出手段の検出信号の積信号と共に減算手段に入力す
ることにより、乗算手段の出力信号に含まれる高周波信
号と略逆位相の高周波信号が乗算手段の出力信号に加算
され、乗算手段の出力信号に含まれる高周波信号が除去
される。したがって、減算手段から出力される乗算手段
の出力信号とフィルタ回路の出力信号との差信号に応じ
てスイッチング素子をオン・オフ制御することにより、
制御遅れにより発生する交流入力電流及び交流入力電圧
の発振現象を防止でき、交流入力側に高周波電流及び高
周波電圧が発生しない。また、電力損失を発生するダン
パ回路が不要となるので、交流−直流変換効率を低下さ
せることなく交流入力側に発生する高周波電流及び高周
波電圧による直流電源装置の誤動作を防止できる。
A DC power supply according to the present invention has at least one switching element, and turns on and off the switching element in accordance with an output voltage, an input voltage supplied from an AC power supply, and an input current. By controlling, the AC power from the AC power supply is converted into DC power of a constant voltage, and the input current is made proportional to the input voltage supplied from the AC power supply. In this DC power supply device, output voltage detection means for detecting a difference between the level of the output voltage and a constant voltage level, multiplication means for outputting a product signal of the input voltage and a detection signal of the output voltage detection means, A filter circuit for extracting a high-frequency component included in the input current or the input voltage; and a subtraction unit for outputting a difference signal between an output signal of the multiplication unit and an output signal of the filter circuit. On / off control of the switching element according to a signal. The difference between the level of the DC output voltage and the constant voltage level is detected by the output voltage detection means, and the detection signal is input to the multiplication means together with the input voltage supplied from the AC power supply, and the input current or input supplied from the AC power supply is input. By extracting a high frequency component included in the voltage by a filter circuit, and inputting the output signal of the filter circuit to the subtraction means together with the product signal of the input voltage from the AC power supply output from the multiplication means and the detection signal of the output voltage detection means. The high-frequency signal having a phase substantially opposite to that of the high-frequency signal included in the output signal of the multiplication means is added to the output signal of the multiplication means, and the high-frequency signal included in the output signal of the multiplication means is removed. Therefore, by performing on / off control of the switching element according to the difference signal between the output signal of the multiplication means and the output signal of the filter circuit output from the subtraction means,
The oscillation phenomenon of the AC input current and the AC input voltage caused by the control delay can be prevented, and the high-frequency current and the high-frequency voltage are not generated on the AC input side. Further, since a damper circuit that generates power loss is not required, malfunction of the DC power supply device due to a high-frequency current and a high-frequency voltage generated on the AC input side can be prevented without lowering the AC-DC conversion efficiency.

【0006】本発明の実施の形態では、前記入力電流の
レベルを検出する入力電流検出手段と、前記乗算手段の
出力信号及び前記入力電流検出手段の検出信号を比較す
る比較手段と、該比較手段の比較出力信号と前記フィル
タ回路の出力信号との差信号を出力する減算手段と、該
減算手段の出力信号に応じて前記スイッチング素子の制
御端子に付与するオン・オフ制御信号を形成する制御信
号形成手段とを設け、前記制御信号形成手段の出力信号
により前記スイッチング素子をオン・オフ制御する。入
力電流検出手段により入力電流のレベルを検出し、乗算
手段の出力信号と入力電流検出手段の検出信号とを比較
手段により比較し、比較手段の比較出力信号とフィルタ
回路の出力信号との差を減算手段により演算し、減算手
段の出力信号に応じて制御信号形成手段により形成され
るオン・オフ制御信号をスイッチング素子の制御端子に
付与してスイッチング素子をオン・オフ制御することに
より、交流−直流変換効率を低下させることなく交流入
力側に発生する高周波電流及び高周波電圧による誤動作
を防止できると共に、交流入力電流を交流入力電圧に比
例させて入力力率を略1.0に上昇できるので、交流−
直流変換効率を更に向上できる利点がある。
In an embodiment of the present invention, input current detecting means for detecting the level of the input current, comparing means for comparing an output signal of the multiplying means and a detection signal of the input current detecting means, and the comparing means Subtraction means for outputting a difference signal between the comparison output signal and the output signal of the filter circuit, and a control signal for forming an on / off control signal to be applied to a control terminal of the switching element in accordance with the output signal of the subtraction means Forming means for controlling on / off of the switching element by an output signal of the control signal forming means. The level of the input current is detected by the input current detection means, the output signal of the multiplication means is compared with the detection signal of the input current detection means by the comparison means, and the difference between the comparison output signal of the comparison means and the output signal of the filter circuit is determined. The operation is performed by the subtraction means, and an on / off control signal formed by the control signal forming means in response to the output signal of the subtraction means is applied to the control terminal of the switching element to perform on / off control of the switching element. It is possible to prevent malfunction due to high-frequency current and high-frequency voltage generated on the AC input side without lowering DC conversion efficiency, and to increase the input power factor to approximately 1.0 by making the AC input current proportional to the AC input voltage. AC-
There is an advantage that the DC conversion efficiency can be further improved.

【0007】本発明による他の実施の形態では、3つ以
上の相を有する多相交流電源の各線間毎に直流電源装置
を接続し、交流−直流変換効率を低下させることなく各
相に発生する高周波電流及び高周波電圧による直流電源
装置の誤動作を防止できる利点がある。
In another embodiment according to the present invention, a DC power supply is connected between each line of a polyphase AC power supply having three or more phases, and a power supply is generated in each phase without lowering the AC-DC conversion efficiency. There is an advantage that malfunction of the DC power supply device due to high frequency current and high frequency voltage can be prevented.

【0008】[0008]

【発明の実施の形態】以下、本発明による直流電源装置
の一実施の形態を図1及び図2に基づいて説明する。但
し、これらの図面では図5及び図6に示す箇所と実質的
に同一の部分には同一の符号を付し、その説明を省略す
る。図1に示すように、本実施の形態の直流電源装置4
は、交流発電機3の一方の出力ラインに接続されるリア
クトル10と、スイッチング素子としての第1及び第2
のMOS-FET11、12と第1及び第2のダイオー
ド13、14をブリッジ接続して成りかつリアクトル1
0及び交流発電機3の他方の出力ライン間に接続される
スイッチング回路15と、スイッチング回路15の出力
端子間に接続される平滑コンデンサ16と、直流出力電
圧VDC及び交流発電機3から供給される交流入力電圧V
AC並びに交流入力電流IACに応じてスイッチング回路1
5内の第1及び第2のMOS-FET11、12をオン
・オフ制御する制御回路17とを備えている。第1及び
第2のMOS-FET11、12内にはそれぞれと並列
に第1及び第2の寄生ダイオード11a、12aが形成さ
れている。また、直流電源装置4の交流入力側には、交
流発電機3から供給される交流入力電圧VACを検出する
入力電圧検出用トランス18と、交流発電機3からリア
クトル10に流れる交流入力電流IACをその電流IAC
レベルに対応する電圧として検出する入力電流検出手段
としての入力電流検出器19が設けられている。更に、
直流電源装置4の出力側には平滑コンデンサ16の両端
に発生する直流出力電圧VDCを電圧レベルの異なる直流
出力電圧VOに変換しかつ負荷5に供給するDC−DC
コンバータ20が接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a DC power supply according to the present invention will be described below with reference to FIGS. However, in these drawings, substantially the same parts as those shown in FIGS. 5 and 6 are denoted by the same reference numerals, and description thereof will be omitted. As shown in FIG. 1, the DC power supply 4 according to the present embodiment
Represents a reactor 10 connected to one output line of the AC generator 3 and first and second switching elements
And the first and second diodes 13 and 14 are bridge-connected and the reactor 1
0, and a switching circuit 15 connected between the other output lines of the AC generator 3, a smoothing capacitor 16 connected between the output terminals of the switching circuit 15, and a DC output voltage VDC and the DC power supplied from the AC generator 3. AC input voltage V
AC and depending on the ac input current I AC switching circuits 1
5 is provided with a control circuit 17 for controlling on / off of the first and second MOS-FETs 11 and 12 in the first and second MOS-FETs. First and second parasitic diodes 11a and 12a are formed in parallel with the first and second MOS-FETs 11 and 12, respectively. An AC input side of the DC power supply 4 has an input voltage detecting transformer 18 for detecting an AC input voltage VAC supplied from the AC generator 3, and an AC input current I flowing from the AC generator 3 to the reactor 10. input current detector 19 of the AC as the input current detecting means for detecting a voltage corresponding to the level of the current I AC is provided. Furthermore,
On the output side of the DC power supply 4, a DC-DC that converts a DC output voltage V DC generated at both ends of the smoothing capacitor 16 into a DC output voltage V O having a different voltage level and supplies it to the load 5
Converter 20 is connected.

【0009】制御回路17は、直流出力電圧VDCの基準
値を規定する定電圧レベルとしての基準電圧VRを発生
する基準電源21と、直流出力電圧VDCと基準電源21
の基準電圧VRとのレベル差を検出する出力電圧検出手
段としての誤差増幅器22と、入力電圧検出用トランス
18の検出信号V1と誤差増幅器22の出力信号VDとの
積信号VMを出力する乗算手段としての乗算回路23
と、入力電流検出器19により検出される交流入力電流
ACに含まれる1〜2kHzの周波数帯域の高周波成分
を抽出する帯域通過型フィルタ回路24と、乗算回路2
3の出力信号VM及び入力電流検出器19の検出信号V2
を比較する比較手段としての比較器25と、比較器25
の比較出力信号VPと増幅器26を介して入力される帯
域通過型フィルタ回路24の出力信号VBの増幅信号VA
との差信号VP−VA=VDFを出力する減算手段としての
減算回路27と、第1及び第2のMOS-FET11、
12のスイッチング周波数(20kHz)を規定する三
角波信号VTを発生する三角波発振回路28と、減算回
路27の出力信号VDF及び三角波発振回路28の三角波
信号VTを比較してPWM変調信号VPWMを出力するPW
Mコンパレータ29と、入力電圧検出用トランス18の
検出信号V1の極性が正であるときに高(H)レベルの
信号V3を出力しかつ負であるときに低(L)レベルの
信号V3を出力する正負判定回路30と、正負判定回路
30の出力信号V3の反転信号−V3を出力する反転器3
1と、PWMコンパレータ29のPWM変調信号VPWM
と正負判定回路30の出力信号V3との論理積の反転信
号を第1のオン・オフ制御信号VG1としてスイッチング
回路15内の第1のMOS-FET11のゲート端子へ
出力する第1のNANDゲート32と、PWMコンパレ
ータ29のPWM変調信号V PWMと反転器31の反転信
号−V3との論理積の反転信号を第2のオン・オフ制御
信号VG2としてスイッチング回路15内の第2のMOS
-FET12のゲート端子へ出力する第2のNANDゲ
ート33とから構成されている。三角波発振回路28、
PWMコンパレータ29、正負判定回路30、反転器3
1、第1及び第2のNANDゲート32、33は減算回
路25の出力信号VDFに応じて第1及び第2のMOS-
FET11、12の各ゲート端子に付与する第1及び第
2のオン・オフ制御信号VG1、VG2を形成する制御信号
形成手段を構成する。
The control circuit 17 controls the DC output voltage VDCStandards of
Reference voltage V as a constant voltage level defining the valueROccurs
Reference power supply 21 and DC output voltage VDCAnd reference power supply 21
Reference voltage VROutput voltage detection
An error amplifier 22 as a stage and a transformer for detecting an input voltage
18 detection signal V1And the output signal V of the error amplifier 22DWith
Product signal VMMultiplication circuit 23 as multiplication means for outputting
And the AC input current detected by the input current detector 19
IACHigh frequency components in the frequency band of 1-2 kHz included in
Band-pass filter circuit 24 that extracts
3 output signal VMAnd the detection signal V of the input current detector 19Two
And a comparator 25 as comparing means for comparing
Comparison output signal VPAnd the band input through the amplifier 26
Output signal V of band-pass filter circuit 24BAmplified signal VA
Difference signal VP-VA= VDFAs a subtraction means for outputting
A subtraction circuit 27, the first and second MOS-FETs 11,
Three that specify 12 switching frequencies (20 kHz)
Angle wave signal VTAnd a subtraction circuit
Output signal V of path 27DFAnd the triangular wave of the triangular wave oscillation circuit 28
Signal VTIs compared with the PWM modulation signal VPWMOutput PW
M comparator 29 and input voltage detection transformer 18
Detection signal V1High (H) level when the polarity of
Signal VThreeAnd outputs a low (L) level when negative.
Signal VThreeAnd a positive / negative determination circuit 30 for outputting
30 output signal VThreeInverted signal -VThreeInverter 3 that outputs
1 and the PWM modulation signal V of the PWM comparator 29PWM
And the output signal V of the positive / negative determination circuit 30ThreeInversion signal of logical product with
Signal to the first on / off control signal VG1Switching as
To the gate terminal of the first MOS-FET 11 in the circuit 15
A first NAND gate 32 for outputting, and a PWM comparator
PWM signal V of data 29 PWMAnd the inverted signal of inverter 31
No.-VThreeSecond on / off control of inverted signal of logical product with
Signal VG2As the second MOS in the switching circuit 15
-The second NAND gate that outputs to the gate terminal of the FET 12
Port 33. Triangular wave oscillation circuit 28,
PWM comparator 29, positive / negative determination circuit 30, inverter 3
1, the first and second NAND gates 32 and 33 perform subtraction
Output signal V of path 25DFThe first and second MOS-
1st and 1st given to each gate terminal of FET11,12
2 ON / OFF control signal VG1, VG2Forming a control signal
Forming means.

【0010】次に、小さい発電容量の交流発電機3を使
用した場合の図1に示す直流電源装置4の動作について
説明する。図2(A)に示す交流発電機3からの交流入力
電圧VACの極性が正のとき、制御回路17内の正負判定
回路30から高レベルの信号V3が出力される。また、
第1のNANDゲート32からスイッチング回路15内
の第1のMOS-FET11のゲート端子へ出力される
第1のオン・オフ制御信号VG1は図2(B)に示すように
低(L)レベル一定となる。このため、交流発電機3か
らの交流入力電圧VACが正の半周期間にスイッチング回
路15内の第1のMOS-FET11はオフ状態とな
る。これと同時に、第2のNANDゲート33からスイ
ッチング回路15内の第2のMOS-FET12のゲー
ト端子へ図2(C)に示す第2のオン・オフ制御信号VG2
が出力され、第2のMOS-FET12がオン・オフ動
作される。逆に、図2(A)に示す交流発電機3からの交
流入力電圧VACの極性が負のとき、制御回路17内の正
負判定回路30から低レベルの信号V3が出力される。
また、第1のNANDゲート32からスイッチング回路
15内の第1のMOS-FET11のゲート端子へ図2
(B)に示す第1のオン・オフ制御信号VG1が出力され
る。このため、交流発電機3からの交流入力電圧VAC
負の半周期間にスイッチング回路15内の第1のMOS
-FET11がオン・オフ動作される。これと同時に、
第2のNANDゲート33からスイッチング回路15内
の第2のMOS-FET12のゲート端子へ出力される
第2のオン・オフ制御信号VG2は図2(C)に示すように
低レベル一定となるため、第2のMOS-FET12は
オフ状態となる。
Next, the operation of the DC power supply 4 shown in FIG. 1 when the AC generator 3 having a small power generation capacity is used will be described. When the polarity of the ac input voltage V AC from the AC generator 3 shown in FIG. 2 (A) is positive, the signal V 3 of the high level is output from the sign determining circuit 30 in the control circuit 17. Also,
The first on / off control signal V G1 output from the first NAND gate 32 to the gate terminal of the first MOS-FET 11 in the switching circuit 15 has a low (L) level as shown in FIG. It will be constant. Therefore, the first MOS-FET 11 in the switching circuit 15 is turned off during a positive half cycle of the AC input voltage VAC from the AC generator 3. At the same time, the second on / off control signal V G2 shown in FIG. 2C is sent from the second NAND gate 33 to the gate terminal of the second MOS-FET 12 in the switching circuit 15.
Is output, and the second MOS-FET 12 is turned on / off. Conversely, when the polarity of the AC input voltage V AC from the AC generator 3 shown in FIG. 2 (A) is negative, a low level signal V 3 is output from the sign determining circuit 30 in the control circuit 17.
2 from the first NAND gate 32 to the gate terminal of the first MOS-FET 11 in the switching circuit 15.
A first on / off control signal V G1 shown in FIG. Therefore, the first MOS in the switching circuit 15 ac input voltage V AC from the AC generator 3 is in a negative half cycle
-FET 11 is turned on / off. At the same time,
The second on / off control signal V G2 output from the second NAND gate 33 to the gate terminal of the second MOS-FET 12 in the switching circuit 15 becomes constant at a low level as shown in FIG. Therefore, the second MOS-FET 12 is turned off.

【0011】図2(A)に示す交流発電機3からの交流入
力電圧VACが正の半周期間にスイッチング回路15内の
第2のMOS-FET12がオン状態のとき、交流発電
機3、リアクトル10、第2のMOSFET12及び第
2のダイオード14の経路で交流発電機3からリアクト
ル10に交流入力電流IACが流れ、リアクトル10にエ
ネルギが蓄積される。第2のMOS-FET12がオン
状態からオフ状態になると、リアクトル10に蓄積され
たエネルギの大部分がリアクトル10、第1の寄生ダイ
オード11a、平滑コンデンサ16及び第2のダイオー
ド14の経路で放出され、平滑コンデンサ16が図示の
極性で昇圧充電される。また、図2(A)に示す交流発電
機3からの交流入力電圧VACが負の半周期間にスイッチ
ング回路15内の第1のMOS-FET11がオン状態
のとき、交流発電機3、第1のダイオード13、第1の
MOS-FET11及びリアクトル10の経路で交流発
電機3からリアクトル10に交流入力電流IACが流れ、
リアクトル10にエネルギが蓄積される。第1のMOS
-FET11がオン状態からオフ状態になると、リアク
トル10に蓄積されたエネルギの大部分が第1のダイオ
ード13、平滑コンデンサ16、第2の寄生ダイオード
12a及びリアクトル10の経路で放出され、平滑コン
デンサ16が図示の極性で昇圧充電される。このよう
に、平滑コンデンサ16の両端から直流出力電圧VDC
出力され、更にDC−DCコンバータ20により電圧レ
ベルの異なる直流出力電圧VOに変換され負荷5に供給
される。
When the second MOS-FET 12 in the switching circuit 15 is on during the positive half cycle of the AC input voltage VAC from the AC generator 3 shown in FIG. 2A, the AC generator 3 and the reactor The AC input current I AC flows from the AC generator 3 to the reactor 10 through the path of the 10, the second MOSFET 12 and the second diode 14, and energy is stored in the reactor 10. When the second MOS-FET 12 changes from the on state to the off state, most of the energy stored in the reactor 10 is discharged through the path of the reactor 10, the first parasitic diode 11a, the smoothing capacitor 16, and the second diode 14. Then, the smoothing capacitor 16 is boosted and charged with the polarity shown. When the first MOS-FET 11 in the switching circuit 15 is in the ON state during the negative half cycle of the AC input voltage VAC from the AC generator 3 shown in FIG. , An AC input current I AC flows from the AC generator 3 to the reactor 10 through the path of the diode 13, the first MOS-FET 11, and the reactor 10,
Energy is stored in the reactor 10. First MOS
When the FET 11 changes from the on state to the off state, most of the energy stored in the reactor 10 is discharged through the path of the first diode 13, the smoothing capacitor 16, the second parasitic diode 12a and the reactor 10, and the smoothing capacitor 16 Are boosted and charged with the polarity shown. As described above, the DC output voltage VDC is output from both ends of the smoothing capacitor 16, and further converted by the DC-DC converter 20 into DC output voltages V O having different voltage levels and supplied to the load 5.

【0012】平滑コンデンサ16の両端から出力された
直流出力電圧VDCは制御回路17内の誤差増幅器22の
反転入力端子(−)に入力され、誤差増幅器22では直
流出力電圧VDCと非反転入力端子(+)に入力される基
準電源21の基準電圧VRとのレベル差が検出される。
一方、交流発電機3から供給される高周波電圧VNを含
む交流入力電圧VACは入力電圧検出用トランス18によ
り検出され、その検出信号V1は誤差増幅器22の検出
信号VDと共に乗算回路23に入力され、入力電圧検出
用トランス18の検出信号V1と誤差増幅器22の出力
信号VDとの積信号VMが乗算回路23から出力される。
乗算回路23の出力信号VMは比較器25において入力
電流検出器19により検出された交流入力電流IACの検
出信号V2と比較され、出力信号VM及び検出信号V2
比較出力信号VPが比較器25から出力される。また、
高周波電流INを含む交流入力電流IACは入力電流検出
器19により検出され、その検出信号V2は帯域通過型
フィルタ回路24により交流入力電圧VACの基本周波数
(50又は60Hz)成分が遮断されて1〜2kHzの周
波数帯域の高周波電流INが抽出される。帯域通過型フ
ィルタ回路24の出力信号VBは増幅器26を介して比
較器25の比較出力信号VPと共に減算回路27に入力
され、比較器25の比較出力信号VPと帯域通過型フィ
ルタ回路24の出力信号VBの増幅信号VAとの差信号V
P−VA=VDFが減算回路27から出力される。減算回路
27の差信号VDFはPWMコンパレータ29において三
角波発振回路28の三角波信号VTと比較され、差信号
DFと三角波信号VTとの関係がVDF>VTのときに低レ
ベルとなり、VDF<VTのときに高レベルとなるPWM
変調信号VPWMがPWMコンパレータ29から出力さ
れ、第1及び第2のNANDゲート32、33の一方の
入力端子に入力される。これと同時に、第1のNAND
ゲート32の他方の入力端子には正負判定回路30の出
力信号V3が直接入力され、第2のNANDゲート33
の他方の入力端子には正負判定回路30の出力信号V 3
が反転器31を介して入力される。したがって、交流発
電機3からの交流入力電圧VACの極性が正の半周期間に
正負判定回路30の出力信号V3が高レベルとなるの
で、第1のNANDゲート32から出力される第1のオ
ン・オフ制御信号VG1は低レベル一定となる。一方、第
2のNANDゲート33からはPWMコンパレータ29
のPWM変調信号VPWMが第2のオン・オフ制御信号V
G2として出力される。また、交流発電機3からの交流入
力電圧VACの極性が負の半周期間に正負判定回路30の
出力信号V3が低レベルとなるので、第1のNANDゲ
ート32からPWMコンパレータ29のPWM変調信号
PWMが第1のオン・オフ制御信号VG1として出力され
る。一方、第2のNANDゲート33から出力される第
2のオン・オフ制御信号VG2は低レベル一定となる。第
1及び第2のNANDゲート32、33からそれぞれ出
力される第1及び第2のオン・オフ制御信号V G1、VG2
は第1のMOS-FET11及び第2のMOS-FET1
2の各ゲート端子にそれぞれ付与され、第1のMOS-
FET11及び第2のMOS-FET12が交流入力電
圧VACの半周期毎に交互にオン・オフ制御される。この
ように、平滑コンデンサ16の両端から出力される直流
出力電圧VDCが一定レベルに保持されると共に、交流発
電機3からリアクトル10に流れる交流入力電流IAC
交流入力電圧VACに比例して制御される。また、交流発
電機3から供給される交流入力電流IACに含まれる高周
波電流INを帯域通過型フィルタ回路24により抽出
し、その出力信号VBの増幅信号VAを比較器25の比較
出力信号VPと共に減算回路27に入力することによ
り、比較器25の比較出力信号VPに含まれる高周波信
号と略逆位相の高周波信号が比較出力信号VPに加算さ
れ、比較器25の比較出力信号VPに含まれる高周波信
号が除去される。このため、交流入力側に高周波電流I
N及び高周波電圧VNが発生しない。
Output from both ends of the smoothing capacitor 16
DC output voltage VDCIs the error amplifier 22 in the control circuit 17.
The signal is input to the inverting input terminal (−),
Current output voltage VDCAnd the base input to the non-inverting input terminal (+)
Reference voltage V of quasi power supply 21RIs detected.
On the other hand, the high frequency voltage V supplied from the AC generator 3NIncluding
AC input voltage VACIs determined by the input voltage detecting transformer 18.
And the detection signal V1Is the detection of the error amplifier 22
Signal VDIs input to the multiplication circuit 23 to detect the input voltage.
Signal V of the transformer 18 for1And the output of the error amplifier 22
Signal VDProduct signal VMIs output from the multiplication circuit 23.
Output signal V of multiplication circuit 23MIs input to the comparator 25
AC input current I detected by current detector 19ACInspection
Outgoing signal VTwoAnd the output signal VMAnd the detection signal VTwoof
Comparison output signal VPIs output from the comparator 25. Also,
High frequency current INAC input current I includingACIs the input current detection
And the detection signal VTwoIs the band pass type
The AC input voltage VACFundamental frequency
(50 or 60 Hz) component is cut off and the frequency of 1-2 kHz
High frequency current I in wavenumber bandNIs extracted. Bandpass type
Output signal V of the filter circuit 24BIs the ratio through the amplifier 26
Output signal V of the comparator 25PInput to the subtraction circuit 27
And the comparison output signal V of the comparator 25PAnd bandpass filter
Output signal V of the filter circuit 24BAmplified signal VADifference signal V
P-VA= VDFIs output from the subtraction circuit 27. Subtraction circuit
27 difference signal VDFAre three in the PWM comparator 29.
The triangular wave signal V of the square wave oscillation circuit 28TIs compared with the difference signal
VDFAnd triangular wave signal VTIs related to VDF> VTLow when
Bell, VDF<VTPWM which becomes high level at the time of
Modulation signal VPWMIs output from the PWM comparator 29.
And one of the first and second NAND gates 32 and 33
Input to the input terminal. At the same time, the first NAND
The other input terminal of the gate 32 has an output of the positive / negative judgment circuit 30.
Force signal VThreeIs directly input to the second NAND gate 33
Is connected to the output signal V of the positive / negative judgment circuit 30. Three
Is input via the inverter 31. Therefore,
AC input voltage V from electric machine 3ACDuring the positive half cycle
Output signal V of positive / negative determination circuit 30ThreeWill be at a high level
Thus, the first output output from the first NAND gate 32 is
ON / OFF control signal VG1Becomes a low level constant. On the other hand,
From the NAND gate 33 of the second, the PWM comparator 29
PWM modulated signal VPWMIs the second on / off control signal V
G2Is output as In addition, AC input from AC generator 3
Force voltage VACOf the positive / negative judgment circuit 30 during the half cycle in which the polarity of
Output signal VThreeBecomes low level, the first NAND gate
PWM modulation signal of PWM comparator 29 from port 32
VPWMIs the first on / off control signal VG1Output as
You. On the other hand, the second NAND gate 33 outputs the
2 ON / OFF control signal VG2Becomes a low level constant. No.
Output from the first and second NAND gates 32 and 33, respectively.
First and second on / off control signals V G1, VG2
Are the first MOS-FET 11 and the second MOS-FET 1
2 is provided to each gate terminal of the first MOS-
The FET 11 and the second MOS-FET 12 are AC input power
Pressure VACON / OFF control is performed alternately every half cycle. this
The DC output from both ends of the smoothing capacitor 16
Output voltage VDCIs maintained at a certain level, and
AC input current I flowing from reactor 3 to reactor 10ACBut
AC input voltage VACIs controlled in proportion to In addition,
AC input current I supplied from the electric machine 3ACHigh circumference included in
Wave current INIs extracted by the band-pass filter circuit 24
And the output signal VBAmplified signal VATo the comparator 25
Output signal VPTogether with the input to the subtraction circuit 27.
The comparison output signal V of the comparator 25PHigh frequency signal included in
The comparison output signal VPAdded to
And the comparison output signal V of the comparator 25PHigh frequency signal included in
The signal is removed. Therefore, the high frequency current I
NAnd high frequency voltage VNDoes not occur.

【0013】図1に示す実施の形態の直流電源装置4で
は、比較器25の比較出力信号VPと共に帯域通過型フ
ィルタ回路24の出力信号VBの増幅信号VAを減算回路
27に入力して比較器25の比較出力信号VPに含まれ
る高周波信号を除去することにより、制御系での信号伝
達の遅れにより発生する交流入力電流IAC及び交流入力
電圧VACの発振現象を防止でき、交流入力側に高周波電
流IN及び高周波電圧VNが発生しない。このため、電力
損失を発生するダンパ回路が不要となり、交流−直流変
換効率を低下させることなく交流入力側に発生する高周
波電流IN及び高周波電圧VNによる直流電源装置4の誤
動作を防止できる。また、入力電流検出器19により交
流入力電流IACをその電流IACに対応するレベルの電圧
として検出し、乗算回路23の出力信号VMと入力電流
検出器19の検出信号V2とを比較器25により比較
し、比較器25の比較出力信号VPと帯域通過型フィル
タ回路24の出力信号VBの増幅信号VAとの差を減算回
路27により演算し、減算回路27の差信号VDFに応じ
てPWMコンパレータ29によりPWM変調信号V PWM
を形成し、PWMコンパレータ29から出力されるPW
M変調信号VPWMを第1又は第2のオン・オフ制御信号
G1、VG2として交流入力電圧VACの半周期毎に第1又
は第2のMOS-FET11、12のゲート端子に付与
して第1又は第2のMOS-FET11、12をオン・
オフ制御することにより、交流入力電流IACを交流入力
電圧VACに比例させて制御し、入力力率を略1.0に上
昇させることができる。
In the DC power supply 4 of the embodiment shown in FIG.
Is the comparison output signal V of the comparator 25PWith the band-pass type
Output signal V of the filter circuit 24BAmplified signal VASubtraction circuit
27, the comparison output signal V of the comparator 25PIncluded in
Signal transmission in the control system
Input current I generated by the delay ofACAnd AC input
Voltage VACOscillation phenomenon can be prevented, and high-frequency
Style INAnd high frequency voltage VNDoes not occur. Because of this,
There is no need for a damper circuit that generates loss, and AC-DC
High frequency generated on AC input side without lowering conversion efficiency
Wave current INAnd high frequency voltage VNOf DC power supply 4 due to
Operation can be prevented. Further, the input current detector 19
Input current IACIs the current IACVoltage of the level corresponding to
And the output signal V of the multiplication circuit 23MAnd input current
Detection signal V of detector 19TwoIs compared with the comparator 25
And the comparison output signal V of the comparator 25PAnd bandpass fill
Output signal V of theBAmplified signal VAAnd subtract the difference times
The difference signal V of the subtraction circuit 27DFAccording to
The PWM modulation signal V by the PWM comparator 29 PWM
And the PWM output from the PWM comparator 29
M modulated signal VPWMIs the first or second on / off control signal
VG1, VG2AC input voltage VACEvery half cycle of the first
Is applied to the gate terminals of the second MOS-FETs 11 and 12.
To turn on the first or second MOS-FET 11, 12.
By performing the off control, the AC input current IACThe AC input
Voltage VACAnd the input power factor is increased to approximately 1.0.
Can be raised.

【0014】本発明の実施態様は前記の実施の形態に限
定されず、種々の変更が可能である。例えば、上記の実
施の形態では帯域通過型フィルタ回路24を入力電流検
出器19に接続し、交流入力電流IACに含まれる1〜2
kHzの周波数帯域の高周波電流INを帯域通過型フィル
タ回路24により抽出して減算回路27に入力する形態
について示したが、図1の破線に示すように帯域通過型
フィルタ回路24を入力電圧検出用トランス18の2次
巻線に接続し、交流入力電圧VACに含まれる1〜2kH
zの周波数帯域の高周波電圧VNを帯域通過型フィルタ回
路24により抽出して減算回路27に入力してもよい。
また、上記の実施の形態ではスイッチング回路15を構
成するスイッチング素子として寄生ダイオードを有する
MOS-FET(MOS型電界効果型トランジスタ)を
使用した形態を示したが、スイッチング素子と並列にダ
イオードを外付けすればバイポーラ型トランジスタ、J
-FET(接合型電界効果トランジスタ)又はIGBT
(絶縁ゲート型トランジスタ)等も使用可能である。更
に、上記の実施の形態では単相の交流発電機3からの交
流入力電圧VACを直流出力電圧VDCに変換する直流電源
装置4に本発明を適用した形態について示したが、3つ
以上の相を有する多相交流電源からの各線間電圧を直流
出力電圧に変換する直流電源装置にも本発明を適用する
ことが可能である。図3は、多相交流電源としての三相
交流発電機34の各線間毎に直流電源装置4A、4B、
4Cを接続すると共に各直流電源装置4A、4B、4C
の出力端子を並列に接続し、DC−DCコンバータ20
を介して負荷5に直流出力電圧VOを供給する直流電源
装置を示したものである。図3において、18A、18
B、18CはそれぞれU相、V相、W相の相電圧検出用
トランス、19A、19B、19CはそれぞれU相、V
相、W相の線電流検出器を示す。なお、U−V相間、V
−W相間、W−U相間に接続された各直流電源装置4
A、4B、4Cの内部構成は図1に示す直流電源装置4
と略同一であるので、詳細な図示は省略する。また、図
3に示す直流電源装置において、三相交流発電機34の
各相電圧V U、VV、VWと各線間の直流電源装置4A、
4B、4C内の第1及び第2のMOS-FET11A−
12A、11B−12B、11C−12Cの各ゲート端
子に付与される第1−第2、第3−第4、第5−第6の
オン・オフ制御信号VG1−V G2、VG3−VG4、VG5−V
G6のタイミングは図4(A)〜(G)に示す通りである。
The embodiment of the present invention is limited to the above-described embodiment.
It is not specified and various changes are possible. For example,
In the embodiment, the band-pass filter circuit 24 detects the input current.
Output 19 and the AC input current IAC1-2 contained in
High frequency current I in the frequency band of kHzNThe bandpass fill
Form extracted by the data circuit 24 and input to the subtraction circuit 27
, But as shown by the broken line in FIG.
The filter circuit 24 is connected to the secondary of the input voltage detecting transformer 18.
Connected to the winding, AC input voltage VAC1-2KH contained in
High frequency voltage V in frequency band zNThe bandpass filter times
It may be extracted by the path 24 and input to the subtraction circuit 27.
In the above embodiment, the switching circuit 15 is configured.
Has a parasitic diode as a switching element
MOS-FET (MOS field effect transistor)
Although the form used was shown, it was added in parallel with the switching element.
If an external diode is used, a bipolar transistor, J
-FET (junction field effect transistor) or IGBT
(Insulated gate transistor) and the like can also be used. Change
Meanwhile, in the above embodiment, the exchange from the single-phase AC generator 3 is performed.
Input voltage VACIs the DC output voltage VDCDC power to convert to
The embodiment in which the present invention is applied to the device 4 has been described.
The line voltage from the multi-phase AC power supply having the above phases
The present invention is also applied to a DC power supply that converts to an output voltage.
It is possible. Fig. 3 shows a three-phase AC power supply
DC power supply devices 4A, 4B,
4C and each DC power supply 4A, 4B, 4C
Of the DC-DC converter 20 are connected in parallel.
DC output voltage V to load 5 viaOSupply DC power
It shows the device. In FIG. 3, 18A, 18
B and 18C are for detecting phase voltage of U phase, V phase and W phase respectively
Transformers, 19A, 19B, and 19C are U-phase and V-phase, respectively.
3 shows a phase and W-phase line current detector. In addition, between U-V phase, V
-Each DC power supply 4 connected between the W phase and between the W and U phases
The internal configuration of A, 4B, and 4C is the DC power supply 4 shown in FIG.
Therefore, detailed illustration is omitted. Also figure
In the DC power supply device shown in FIG.
Each phase voltage V U, VV, VWAnd DC power supply 4A between each line,
4B, 4C, the first and second MOS-FETs 11A-
Gate ends of 12A, 11B-12B, 11C-12C
1st-2nd, 3rd-4th, 5th-6th
ON / OFF control signal VG1-V G2, VG3-VG4, VG5-V
G6Are as shown in FIGS. 4A to 4G.

【0015】[0015]

【発明の効果】本発明によれば、電力損失を発生するダ
ンパ回路を使用することなく交流入力側に発生する高周
波電流及び高周波電圧を防止できるので、交流−直流変
換効率を低下させることなく直流電源装置の誤動作を防
止することが可能となる。また、制御回路内の回路構成
の変更のみで直流電源装置の誤動作を防止できるので、
大形でかつ大容量のダンパ回路を交流入力側に設ける必
要がなく、直流電源装置の小形化が可能となる利点があ
る。
According to the present invention, high-frequency current and high-frequency voltage generated on the AC input side can be prevented without using a damper circuit that generates power loss. Malfunction of the power supply device can be prevented. In addition, since malfunction of the DC power supply can be prevented only by changing the circuit configuration in the control circuit,
There is no need to provide a large and large-capacity damper circuit on the AC input side, and there is an advantage that the DC power supply can be downsized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明による直流電源装置の一実施の形態を
示す電気回路図
FIG. 1 is an electric circuit diagram showing an embodiment of a DC power supply device according to the present invention.

【図2】 図1に示す直流電源装置の交流入力電圧及び
各オン・オフ制御信号のタイムチャート
FIG. 2 is a time chart of an AC input voltage and each on / off control signal of the DC power supply device shown in FIG.

【図3】 本発明による直流電源装置の他の実施の形態
を示す電気回路図
FIG. 3 is an electric circuit diagram showing another embodiment of the DC power supply device according to the present invention.

【図4】 図3に示す直流電源装置の各相電圧及び各オ
ン・オフ制御信号のタイムチャート
4 is a time chart of each phase voltage and each on / off control signal of the DC power supply device shown in FIG.

【図5】 従来の直流電源装置を使用した直流電力供給
システムを示す電気回路図
FIG. 5 is an electric circuit diagram showing a DC power supply system using a conventional DC power supply device.

【図6】 図5の直流電源装置の入力側に発生する高周
波電圧及び高周波電流を示す波形図
FIG. 6 is a waveform diagram showing a high-frequency voltage and a high-frequency current generated on the input side of the DC power supply device of FIG.

【図7】 従来の高周波対策の一例を示す電気回路図FIG. 7 is an electric circuit diagram showing an example of a conventional high-frequency countermeasure;

【符号の説明】[Explanation of symbols]

1...動力源、2...継手、3...交流発電機
(交流電源)、4...直流電源装置、5...負荷、
6...制御手段、7...コンデンサ、8...抵
抗、9...ダンパ回路、10...リアクトル、1
1...第1のMOS-FET(スイッチング素子)、
11a...第1の寄生ダイオード、12...第2の
MOS-FET(スイッチング素子)、12a...第2
の寄生ダイオード、13...第1のダイオード、1
4...第2のダイオード、15...スイッチング回
路、16...平滑コンデンサ、17...制御回路、
18...入力電圧検出用トランス、19...入力電
流検出器(入力電流検出手段)、20...DC−DC
コンバータ、21...基準電源、22...誤差増幅
器(出力電圧検出手段)、23...乗算回路(乗算手
段)、24...帯域通過型フィルタ回路(フィルタ回
路)、25...比較器(比較手段)、26...増幅
器、27...減算回路(減算手段)、28...三角
波発振回路、29...PWMコンパレータ、3
0...正負判定回路、31...反転器、32...
第1のNANDゲート、33...第2のNANDゲー
ト、34...三相交流発電機(多相交流電源)
1. . . Power source, 2. . . Fittings, 3. . . 3. AC generator (AC power supply); . . 4. DC power supply unit; . . load,
6. . . Control means, 7. . . Capacitor, 8. . . Resistance, 9. . . 10. damper circuit; . . Reactor, 1
1. . . A first MOS-FET (switching element),
11a. . . 11. a first parasitic diode; . . Second MOS-FET (switching element), 12a. . . Second
13. parasitic diode of . . First diode, 1
4. . . Second diode, 15. . . Switching circuit; 16. . . 17. smoothing capacitor; . . Control circuit,
18. . . Transformer for input voltage detection, 19. . . 20. an input current detector (input current detection means); . . DC-DC
Converter, 21. . . Reference power supply, 22. . . 23. an error amplifier (output voltage detecting means); . . 24. multiplication circuit (multiplication means); . . 24. band-pass filter circuit (filter circuit); . . 26. comparator (comparing means); . . Amplifier, 27. . . 28. subtraction circuit (subtraction means); . . Triangular wave oscillation circuit, 29. . . PWM comparator, 3
0. . . 30. positive / negative determination circuit; . . Inverter, 32. . .
First NAND gate, 33. . . Second NAND gate, 34. . . Three-phase AC generator (multi-phase AC power supply)

フロントページの続き Fターム(参考) 5G065 AA01 AA05 AA06 AA08 BA00 DA06 DA07 HA04 HA13 JA01 KA02 KA05 LA01 LA02 MA01 MA03 MA09 MA10 5H006 AA02 AA05 CA02 CA07 CB02 CC02 DB02 DC02 DC05 FA01 FA02 5H740 AA03 BA12 BB05 BB07 BC06 GG05 MM01 MM11 NN03 Continued on the front page F term (reference) 5G065 AA01 AA05 AA06 AA08 BA00 DA06 DA07 HA04 HA13 JA01 KA02 KA05 LA01 LA02 MA01 MA03 MA09 MA10 5H006 AA02 AA05 CA02 CA07 CB02 CC02 DB02 DC02 DC05 FA01 FA02 5H740 AA03 BB05 BB05 BB05 BB05 BB05

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも1つのスイッチング素子を有
し、出力電圧及び交流電源から供給される入力電圧並び
に入力電流に応じて前記スイッチング素子をオン・オフ
制御することにより、前記交流電源からの交流電力を定
電圧の直流電力に変換すると共に、前記交流電源から供
給される前記入力電圧に前記入力電流を比例させる直流
電源装置において、 前記出力電圧のレベルと定電圧レベルとの差を検出する
出力電圧検出手段と、前記入力電圧と前記出力電圧検出
手段の検出信号との積信号を出力する乗算手段と、前記
入力電流又は前記入力電圧に含まれる高周波成分を抽出
するフィルタ回路と、前記乗算手段の出力信号と前記フ
ィルタ回路の出力信号との差信号を出力する減算手段と
を設け、前記減算手段の出力信号に応じて前記スイッチ
ング素子をオン・オフ制御することを特徴とする直流電
源装置。
1. An AC power supply from an AC power supply having at least one switching element and controlling the switching elements to be turned on / off according to an output voltage and an input voltage and an input current supplied from an AC power supply. In a DC power supply that converts the input current to the input voltage supplied from the AC power source while converting the input voltage into a constant voltage DC power, an output voltage that detects a difference between the level of the output voltage and a constant voltage level Detecting means, a multiplying means for outputting a product signal of the input voltage and a detection signal of the output voltage detecting means, a filter circuit for extracting a high-frequency component contained in the input current or the input voltage, and Subtraction means for outputting a difference signal between an output signal and an output signal of the filter circuit, wherein the switch is provided in accordance with an output signal of the subtraction means. DC power supply device, characterized in that the on-off control of the ring element.
【請求項2】 前記入力電流のレベルを検出する入力電
流検出手段と、前記乗算手段の出力信号及び前記入力電
流検出手段の検出信号を比較する比較手段と、該比較手
段の比較出力信号と前記フィルタ回路の出力信号との差
信号を出力する減算手段と、該減算手段の出力信号に応
じて前記スイッチング素子の制御端子に付与するオン・
オフ制御信号を形成する制御信号形成手段とを設け、前
記制御信号形成手段の出力信号により前記スイッチング
素子をオン・オフ制御する「請求項1」に記載の直流電
源装置。
2. An input current detection means for detecting a level of the input current, a comparison means for comparing an output signal of the multiplication means and a detection signal of the input current detection means, and a comparison output signal of the comparison means. Subtraction means for outputting a difference signal from the output signal of the filter circuit; and on-off means for applying to the control terminal of the switching element according to the output signal of the subtraction means.
2. The DC power supply according to claim 1, further comprising control signal forming means for forming an off control signal, wherein on / off control of the switching element is performed by an output signal of the control signal forming means.
【請求項3】 「請求項1」または「請求項2」に記載
の直流電源装置を3つ以上の相を有する多相交流電源の
各線間毎に接続したことを特徴とする直流電源装置。
3. A DC power supply device, wherein the DC power supply device according to claim 1 or 2 is connected for each line of a polyphase AC power supply having three or more phases.
JP10278379A 1998-09-30 1998-09-30 Direct-current power supply Pending JP2000115999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10278379A JP2000115999A (en) 1998-09-30 1998-09-30 Direct-current power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10278379A JP2000115999A (en) 1998-09-30 1998-09-30 Direct-current power supply

Publications (1)

Publication Number Publication Date
JP2000115999A true JP2000115999A (en) 2000-04-21

Family

ID=17596525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10278379A Pending JP2000115999A (en) 1998-09-30 1998-09-30 Direct-current power supply

Country Status (1)

Country Link
JP (1) JP2000115999A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149530A1 (en) * 2007-06-04 2008-12-11 Panasonic Corporation Electric power source control device and heat pump device using the electric power source control device
EP3101798B1 (en) * 2011-12-14 2018-11-28 Panasonic Corporation Rectifier device and method for controlling same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008149530A1 (en) * 2007-06-04 2008-12-11 Panasonic Corporation Electric power source control device and heat pump device using the electric power source control device
EP2157684A1 (en) * 2007-06-04 2010-02-24 Panasonic Corporation Electric power source control device and heat pump device using the electric power source control device
EP2157684A4 (en) * 2007-06-04 2012-08-08 Panasonic Corp Electric power source control device and heat pump device using the electric power source control device
JP5368979B2 (en) * 2007-06-04 2013-12-18 パナソニック株式会社 Power supply control device and heat pump device having the power supply control device
EP2605394A3 (en) * 2007-06-04 2015-10-21 Panasonic Corporation Power-supply control apparatus and heat pump apparatus having the power-supply control apparatus
EP3101798B1 (en) * 2011-12-14 2018-11-28 Panasonic Corporation Rectifier device and method for controlling same

Similar Documents

Publication Publication Date Title
US20080218320A1 (en) Multilevel inverter using cascade configuration and control method thereof
JP3406512B2 (en) Control method and control device for inverter device
JP3884386B2 (en) Grid-connected inverter device
EP3952088A1 (en) Power converting device
JP2001016856A (en) Ac-dc converter
US11398775B2 (en) Device for efficient DC link processing independent of grid type
JP2004236460A (en) Combined alternating-current and direct-current power supply device
JPH0634577B2 (en) Power supply
Mohamadi et al. A modified quasi z-source converter for switched reluctance motor drive
JP3295929B2 (en) DC power supply
JP2000115999A (en) Direct-current power supply
JP3193809B2 (en) Three-phase rectifier
JP3363171B2 (en) Generator with parallel operation function
JP2010110179A (en) Rectifying circuit
JP2002078349A (en) Inverter device
Ljusev et al. Safe-commutation principle for direct single-phase ac-ac converters for use in audio power amplification
JP7258614B2 (en) power converter
JP4275223B2 (en) Power supply
JPH0746847A (en) Three-phase rectifier
JP2001314086A (en) Ac-dc converter
TWI536729B (en) Three-phase current converter and three-phase d-σ control method with varied inductance
JP3246584B2 (en) AC / DC converter
JPH05176553A (en) Inverter control method of non-interruption power supply apparatus and non-interruption power supply apparatus
JP3969021B2 (en) Power supply device and switching power supply control method
JP2010213365A (en) Inverter apparatus