JP2000152695A - ステッピングモータ制御回路 - Google Patents
ステッピングモータ制御回路Info
- Publication number
- JP2000152695A JP2000152695A JP32017598A JP32017598A JP2000152695A JP 2000152695 A JP2000152695 A JP 2000152695A JP 32017598 A JP32017598 A JP 32017598A JP 32017598 A JP32017598 A JP 32017598A JP 2000152695 A JP2000152695 A JP 2000152695A
- Authority
- JP
- Japan
- Prior art keywords
- step number
- signal
- count
- number counter
- motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Stepping Motors (AREA)
- Protection Of Generators And Motors (AREA)
Abstract
(57)【要約】
【課題】 本発明はステッピングモータ制御回路に関
し、モータの異常を確実に防止することができるステッ
ピングモータ制御回路を提供することを目的としてい
る。 【解決手段】 ステッピングモータの１ステップの励磁
時間をカウントする励磁時間タイマと、該励磁時間タイ
マが設定された時間カウントした後カウントアップ信号
をトリガにして相励磁信号を自動で切り換える出力波形
生成回路14を備え、更に前記のカウントアップ信号によ
りカウントするステップ数カウンタ15を備え、前記ステ
ップ数カウンタ15は、モータが回転する時に、予め一定
速度で回転する間のステップ数を設定しておき、その設
定値とステップ数カウンタのカウント値が一致した時に
割り込み信号を送出し、前記ステップ数カウンタ15が通
常あり得ない値までカウントした時にモータの相励磁信
号をオフにする手段を備えて構成する。
し、モータの異常を確実に防止することができるステッ
ピングモータ制御回路を提供することを目的としてい
る。 【解決手段】 ステッピングモータの１ステップの励磁
時間をカウントする励磁時間タイマと、該励磁時間タイ
マが設定された時間カウントした後カウントアップ信号
をトリガにして相励磁信号を自動で切り換える出力波形
生成回路14を備え、更に前記のカウントアップ信号によ
りカウントするステップ数カウンタ15を備え、前記ステ
ップ数カウンタ15は、モータが回転する時に、予め一定
速度で回転する間のステップ数を設定しておき、その設
定値とステップ数カウンタのカウント値が一致した時に
割り込み信号を送出し、前記ステップ数カウンタ15が通
常あり得ない値までカウントした時にモータの相励磁信
号をオフにする手段を備えて構成する。
Description
【０００１】
【発明の属する技術分野】本発明はステッピングモータ
制御回路に関する。
制御回路に関する。
【０００２】
【従来の技術】図５は従来回路の構成例を示すブロック
図である。１１は励磁時間を指定する励磁時間指定レジ
スタ、１２はモータの１ステップ当たりの励磁時間をカ
ウントする励磁時間タイマである。これら双方の出力は
一致回路１３に入る。一致回路１３は、励磁時間指定レ
ジスタ１１の値と励磁時間タイマ１２の値が一致した時
に、カウントアップパルスを出力する。
図である。１１は励磁時間を指定する励磁時間指定レジ
スタ、１２はモータの１ステップ当たりの励磁時間をカ
ウントする励磁時間タイマである。これら双方の出力は
一致回路１３に入る。一致回路１３は、励磁時間指定レ
ジスタ１１の値と励磁時間タイマ１２の値が一致した時
に、カウントアップパルスを出力する。
【０００３】一致回路１３の出力は波形生成回路１４に
入り、該波形生成回路１４は例えば１−２相励磁のＰｈ
ａｓｅ（位相）Ａ〜ＰｈａｓｅＤまでの相のパルスを出
力する。この波形生成回路１４によりモータ（図示せ
ず）が駆動される。
入り、該波形生成回路１４は例えば１−２相励磁のＰｈ
ａｓｅ（位相）Ａ〜ＰｈａｓｅＤまでの相のパルスを出
力する。この波形生成回路１４によりモータ（図示せ
ず）が駆動される。
【０００４】一方、ステップ数カウンタ１５は、一致回
路１３の出力であるカウントアップパルスを受けてステ
ップ数をカウントする。該ステップ数カウンタ１５の出
力は、一致回路１９に入る。該一致回路１９には、ステ
ップ数指定レジスタ１６から最大ステップ数が設定され
ており、ステップ数カウンタ１５の出力がそのステップ
数になったら、ステップ数カウントアップ割り込みをフ
ァームウェア（ＣＰＵ：図示せず）に与える。
路１３の出力であるカウントアップパルスを受けてステ
ップ数をカウントする。該ステップ数カウンタ１５の出
力は、一致回路１９に入る。該一致回路１９には、ステ
ップ数指定レジスタ１６から最大ステップ数が設定され
ており、ステップ数カウンタ１５の出力がそのステップ
数になったら、ステップ数カウントアップ割り込みをフ
ァームウェア（ＣＰＵ：図示せず）に与える。
【０００５】ここで、ステップ数カウンタ１５は、モー
タが一定速度で回転する時に、ファームウェアにより、
予め一定速度で回転する間のステップ数をステップ数指
定レジスタ１６により設定しておき、その設定値とステ
ップ数カウンタ１５のカウント値が一致した時に、一致
回路１９から前述したように割り込み信号を発生する。
これにより、少なくともモータが一定速度で回転してい
る時には、ファームウェアの介在無しに自動的にモータ
を回転させることを可能にしている。
タが一定速度で回転する時に、ファームウェアにより、
予め一定速度で回転する間のステップ数をステップ数指
定レジスタ１６により設定しておき、その設定値とステ
ップ数カウンタ１５のカウント値が一致した時に、一致
回路１９から前述したように割り込み信号を発生する。
これにより、少なくともモータが一定速度で回転してい
る時には、ファームウェアの介在無しに自動的にモータ
を回転させることを可能にしている。
【０００６】
【発明が解決しようとする課題】前述したように、従来
回路の場合、ファームウェアの負荷を軽減させるため、
モータが一定速度で回転している間は、自動的にステッ
ピングモータを回転させるものであり、ファームウェア
（ＣＰＵ）が暴走等により制御不能になった時にモータ
を停止する制御ができず、モータが回り続け、モータの
熱上昇による発煙、発火或いは装置の破損が発生する可
能性があった。
回路の場合、ファームウェアの負荷を軽減させるため、
モータが一定速度で回転している間は、自動的にステッ
ピングモータを回転させるものであり、ファームウェア
（ＣＰＵ）が暴走等により制御不能になった時にモータ
を停止する制御ができず、モータが回り続け、モータの
熱上昇による発煙、発火或いは装置の破損が発生する可
能性があった。
【０００７】本発明はこのような課題に鑑みてなされた
ものであって、モータの異常を確実に防止することがで
きるステッピングモータ制御回路を提供することを目的
としている。
ものであって、モータの異常を確実に防止することがで
きるステッピングモータ制御回路を提供することを目的
としている。
【０００８】
【課題を解決するための手段】（１）図１は本発明の原
理ブロック図である。図５と同一のものは、同一の符号
を付して示す。図において、１１は励磁時間を指定する
励磁時間指定レジスタ、１２はモータの１ステップ当た
りの励磁時間をカウントする励磁時間タイマである。こ
れら双方の出力は一致回路１３に入る。一致回路１３
は、励磁指定レジスタ１１の値と励磁時間タイマ１２の
値が一致した時に、カウントアップパルスを出力する。
理ブロック図である。図５と同一のものは、同一の符号
を付して示す。図において、１１は励磁時間を指定する
励磁時間指定レジスタ、１２はモータの１ステップ当た
りの励磁時間をカウントする励磁時間タイマである。こ
れら双方の出力は一致回路１３に入る。一致回路１３
は、励磁指定レジスタ１１の値と励磁時間タイマ１２の
値が一致した時に、カウントアップパルスを出力する。
【０００９】一致回路１３の出力は波形生成回路１４に
入り、該波形生成回路１４は例えば１−２相励磁のＰｈ
ａｓｅ（位相）Ａ〜ＰｈａｓｅＤまでの相のパルスを出
力する。この波形生成回路１４によりモータ（図示せ
ず）が駆動される。
入り、該波形生成回路１４は例えば１−２相励磁のＰｈ
ａｓｅ（位相）Ａ〜ＰｈａｓｅＤまでの相のパルスを出
力する。この波形生成回路１４によりモータ（図示せ
ず）が駆動される。
【００１０】一方、１５は、一致回路１３の出力である
カウントアップパルスをカウントするステップ数カウン
タであり、一致回路１３の出力を受けてステップ数をカ
ウントする。１６はステップ数カウンタ１５に予めステ
ップ数を与えるステップ数指定レジスタである。
カウントアップパルスをカウントするステップ数カウン
タであり、一致回路１３の出力を受けてステップ数をカ
ウントする。１６はステップ数カウンタ１５に予めステ
ップ数を与えるステップ数指定レジスタである。
【００１１】３０はステップ数カウンタ１５の出力を受
けてカウント数が異常である時に、波形生成回路１４の
動作を停止させる相励磁オフ手段である。ステップ数カ
ウンタ１５は、正常動作の場合カウント値がステップ数
指定レジスタ１６の指定値に一致した時にはファームウ
ェアに対して割り込み信号を与える。ファームウェアは
これにより、所定のステップ数が終了したと認識するこ
とができる。
けてカウント数が異常である時に、波形生成回路１４の
動作を停止させる相励磁オフ手段である。ステップ数カ
ウンタ１５は、正常動作の場合カウント値がステップ数
指定レジスタ１６の指定値に一致した時にはファームウ
ェアに対して割り込み信号を与える。ファームウェアは
これにより、所定のステップ数が終了したと認識するこ
とができる。
【００１２】この発明の構成によれば、動作が正常の場
合にはステップ数カウンタ１５は割り込み信号を出力
し、動作が異常の場合には相励磁オフ手段３０が波形生
成回路１４の出力をオフにすることにより、モータを停
止させ、これにより、モータの異常を確実に防止するこ
とができる。
合にはステップ数カウンタ１５は割り込み信号を出力
し、動作が異常の場合には相励磁オフ手段３０が波形生
成回路１４の出力をオフにすることにより、モータを停
止させ、これにより、モータの異常を確実に防止するこ
とができる。
【００１３】（２）この場合において、前記ステップ数
カウンタ１５は、ファームウェアによりカウント値をリ
セットする機能を有することを特徴としている。この発
明の構成によれば、ファームウェア制御によるリセット
機能を持つことによりファームウェアが生きている時
は、ステップ数カウンタ１５の値が異常値までカウント
アップする前にカウント値をクリアすることができる。
カウンタ１５は、ファームウェアによりカウント値をリ
セットする機能を有することを特徴としている。この発
明の構成によれば、ファームウェア制御によるリセット
機能を持つことによりファームウェアが生きている時
は、ステップ数カウンタ１５の値が異常値までカウント
アップする前にカウント値をクリアすることができる。
【００１４】（３）また、前記ステップ数カウンタは、
ステッピングモータが１−２相励磁で回転している時は
１ステップずつカウントし、２相励磁で回転している時
は２ステップずつカウントする機能を有することを特徴
としている。
ステッピングモータが１−２相励磁で回転している時は
１ステップずつカウントし、２相励磁で回転している時
は２ステップずつカウントする機能を有することを特徴
としている。
【００１５】この発明の構成によれば、２相励磁の回転
距離は、１−２相励磁の回転距離の２倍となるため、１
−２相励磁で回転している時は１ステップずつカウント
し、２相励磁で回転している時は２ステップずつカウン
トすることにより、ファームウェア（ＣＰＵ）の計算を
簡単にできる。つまり、割算、掛算処理が不要となる。
距離は、１−２相励磁の回転距離の２倍となるため、１
−２相励磁で回転している時は１ステップずつカウント
し、２相励磁で回転している時は２ステップずつカウン
トすることにより、ファームウェア（ＣＰＵ）の計算を
簡単にできる。つまり、割算、掛算処理が不要となる。
【００１６】（４）また、前記ステップ数カウンタは、
カウントの途中でファームウェアからカウント値通知要
求があった場合には、それ迄のカウント数を通知する機
能を有することを特徴としている。
カウントの途中でファームウェアからカウント値通知要
求があった場合には、それ迄のカウント数を通知する機
能を有することを特徴としている。
【００１７】この発明の構成によれば、定速回転中で何
らかの要因（例えばカバーオープン）で強制停止があっ
た時、現在までのモータの回転距離を把握することがで
きる。
らかの要因（例えばカバーオープン）で強制停止があっ
た時、現在までのモータの回転距離を把握することがで
きる。
【００１８】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図２は本発明の一実施の
形態例を示すブロック図である。図１、図５と同一のも
のは、同一の符号を付して示す。図において、１１は励
磁時間指定レジスタ、１２は励磁時間タイマ、１３はカ
ウントアップパルスを出力する一致回路である。該一致
回路１３は励磁時間指定レジスタ１１の値と励磁時間タ
イマ１２の値が一致した時にカウントアップパルスを出
力する。
施の形態例を詳細に説明する。図２は本発明の一実施の
形態例を示すブロック図である。図１、図５と同一のも
のは、同一の符号を付して示す。図において、１１は励
磁時間指定レジスタ、１２は励磁時間タイマ、１３はカ
ウントアップパルスを出力する一致回路である。該一致
回路１３は励磁時間指定レジスタ１１の値と励磁時間タ
イマ１２の値が一致した時にカウントアップパルスを出
力する。
【００１９】１４は波形生成回路であり、内部に３ビッ
トカウンタを持っており、そのカウンタの出力値に応じ
て相データ（ＰｈａｓｅＡ〜ＰｈａｓｅＤ）を出力す
る。１５は１２ビットカウンタであり、該一致回路１３
の出力であるカウントアップパルスＰ１をカウントする
ステップ数カウンタである。
トカウンタを持っており、そのカウンタの出力値に応じ
て相データ（ＰｈａｓｅＡ〜ＰｈａｓｅＤ）を出力す
る。１５は１２ビットカウンタであり、該一致回路１３
の出力であるカウントアップパルスＰ１をカウントする
ステップ数カウンタである。
【００２０】１６は予め必要なステップ数が設定される
ステップ数指定レジスタであり、ファームウェアが予め
ここに値を設定しておくと、そのステップ数まで自動的
にモータを回転させ、所定数に達した時に割り込みをか
け、ファームウェアに与える。
ステップ数指定レジスタであり、ファームウェアが予め
ここに値を設定しておくと、そのステップ数まで自動的
にモータを回転させ、所定数に達した時に割り込みをか
け、ファームウェアに与える。
【００２１】ステップ数カウンタ１５は、モータが１−
２相励磁の時にはステップ数を１カウントずつカウント
し、２相励磁の時には２カウントずつカウントする。こ
の実施の形態例によれば、２相励磁の回転距離は、１−
２相励磁の回転距離の２倍となることから、１−２相励
磁で回転している時には１ステップずつカウントし、２
相励磁で回転している時には２ステップずつカウントす
ることにより、ファームウェアの計算を簡単にできる。
つまり、割算、掛算処理が不要となる。
２相励磁の時にはステップ数を１カウントずつカウント
し、２相励磁の時には２カウントずつカウントする。こ
の実施の形態例によれば、２相励磁の回転距離は、１−
２相励磁の回転距離の２倍となることから、１−２相励
磁で回転している時には１ステップずつカウントし、２
相励磁で回転している時には２ステップずつカウントす
ることにより、ファームウェアの計算を簡単にできる。
つまり、割算、掛算処理が不要となる。
【００２２】１７はカウンタクリア信号を生成するカウ
ンタクリア信号生成回路であり、ファームウェアがこの
レジスタにアクセスし、ステップ数カウンタ１５に対し
てクリア信号を送る。１８はカウンタ値出力要求信号を
送出するカウンタ値出力要求信号発生回路であり、ファ
ームウェアがカウンタ値出力要求した時に、それまでの
カウントした値（ステップ数）をデータバス上に乗せ
る。１９はステップ数カウンタ１５の出力と、ステップ
数指定レジスタ１６の指定値との一致をみる一致回路
で、該一致回路１９からステップ数カウントアップ割り
込み信号Ｐ７が出力される。２１はある時点におけるス
テップ数カウンタ１５の出力Ｐ５を外部に出力する出力
ポート、３０は相励磁オフ手段としてのカウント数異常
検出回路である。
ンタクリア信号生成回路であり、ファームウェアがこの
レジスタにアクセスし、ステップ数カウンタ１５に対し
てクリア信号を送る。１８はカウンタ値出力要求信号を
送出するカウンタ値出力要求信号発生回路であり、ファ
ームウェアがカウンタ値出力要求した時に、それまでの
カウントした値（ステップ数）をデータバス上に乗せ
る。１９はステップ数カウンタ１５の出力と、ステップ
数指定レジスタ１６の指定値との一致をみる一致回路
で、該一致回路１９からステップ数カウントアップ割り
込み信号Ｐ７が出力される。２１はある時点におけるス
テップ数カウンタ１５の出力Ｐ５を外部に出力する出力
ポート、３０は相励磁オフ手段としてのカウント数異常
検出回路である。
【００２３】４０は、励磁時間指定レジスタ１１、励磁
時間タイマ１２、カウンタクリア信号生成回路１７、カ
ウンタ値出力要求信号発生回路１８及びステップ数指定
レジスタ１６と接続されるファームウェアとしてのＣＰ
Ｕである。該ＣＰＵ４０は、励磁時間指定レジスタ１
１、励磁時間タイマ１２、ステップ数指定レジスタ１６
に所定の値を設定し、ステップ数カウンタ１５にクリア
信号Ｐ２を、また出力ポート２１にカウンタ値出力要求
信号Ｐ３を出力する。このように構成された回路の動作
を説明すれば、以下の通りである。
時間タイマ１２、カウンタクリア信号生成回路１７、カ
ウンタ値出力要求信号発生回路１８及びステップ数指定
レジスタ１６と接続されるファームウェアとしてのＣＰ
Ｕである。該ＣＰＵ４０は、励磁時間指定レジスタ１
１、励磁時間タイマ１２、ステップ数指定レジスタ１６
に所定の値を設定し、ステップ数カウンタ１５にクリア
信号Ｐ２を、また出力ポート２１にカウンタ値出力要求
信号Ｐ３を出力する。このように構成された回路の動作
を説明すれば、以下の通りである。
【００２４】図３は動作が正常時の１−２相励磁の動作
を示すタイムチャートである。（ａ）はカウントアップ
パルスＰ１、（ｂ）はＡ相励磁信号、（ｃ）はＢ相励磁
信号、（ｄ）はＣ相励磁信号、（ｅ）はＤ相励磁信号、
（ｆ）はステップ数カウンタ１５のカウント値、（ｇ）
はカウンタクリア信号Ｐ２である。
を示すタイムチャートである。（ａ）はカウントアップ
パルスＰ１、（ｂ）はＡ相励磁信号、（ｃ）はＢ相励磁
信号、（ｄ）はＣ相励磁信号、（ｅ）はＤ相励磁信号、
（ｆ）はステップ数カウンタ１５のカウント値、（ｇ）
はカウンタクリア信号Ｐ２である。
【００２５】動作が正常の時には、一致回路１３は、
（ａ）に示すように一定周期のカウントアップパルスＰ
１を出力する。波形生成回路１４は、このカウントアッ
プパルスを受けて、（ｂ）から（ｅ）に示すようなＡ相
〜Ｄ相までの相励磁信号を出力する。 一方、ステップ
数カウンタ１５はカウントアップパルスを順次（ｆ）に
示すようにカウントアップしていく。ここで、カウンタ
クリア信号生成回路１７からクリア信号Ｐ２が出力され
ると、ステップ数カウンタ１５はクリア信号Ｐ２により
クリアされる。
（ａ）に示すように一定周期のカウントアップパルスＰ
１を出力する。波形生成回路１４は、このカウントアッ
プパルスを受けて、（ｂ）から（ｅ）に示すようなＡ相
〜Ｄ相までの相励磁信号を出力する。 一方、ステップ
数カウンタ１５はカウントアップパルスを順次（ｆ）に
示すようにカウントアップしていく。ここで、カウンタ
クリア信号生成回路１７からクリア信号Ｐ２が出力され
ると、ステップ数カウンタ１５はクリア信号Ｐ２により
クリアされる。
【００２６】この実施の形態例によれば、ファームウェ
ア制御によるリセット機能を持つことにより、ファーム
ウェアが生きている時は、ステップ数カウンタ１５の値
が異常値までカウントアップする前にカウント値をクリ
アすることができる。
ア制御によるリセット機能を持つことにより、ファーム
ウェアが生きている時は、ステップ数カウンタ１５の値
が異常値までカウントアップする前にカウント値をクリ
アすることができる。
【００２７】また、ステップ数カウンタ１５の出力Ｐ５
が、ステップ数指定レジスタ１６で設定された値Ｐ４に
なると、一致回路１９はＣＰＵ４０に向けてステップ数
カウントアップ割り込み信号Ｐ７を通知する。ＣＰＵ４
０は、これにより一連のモータ駆動が終了したと判定す
る。
が、ステップ数指定レジスタ１６で設定された値Ｐ４に
なると、一致回路１９はＣＰＵ４０に向けてステップ数
カウントアップ割り込み信号Ｐ７を通知する。ＣＰＵ４
０は、これにより一連のモータ駆動が終了したと判定す
る。
【００２８】このような一連の動作において、ＣＰＵ４
０がカウント値出力要求信号発生部１８を駆動してデー
タ要求Ｐ３を出すと、ステップ数カウンタ１５の出力Ｐ
５が出力ポート２１に乗り、データバス上にその時のス
テップ数データＰ８を乗せて、ＣＰＵ４０に通知する。
０がカウント値出力要求信号発生部１８を駆動してデー
タ要求Ｐ３を出すと、ステップ数カウンタ１５の出力Ｐ
５が出力ポート２１に乗り、データバス上にその時のス
テップ数データＰ８を乗せて、ＣＰＵ４０に通知する。
【００２９】この実施の形態例によれば、一定速度で回
転中に何らかの要因で強制停止があった時に、その時の
現在までのモータの回転距離を把握することができる。
次に、図４のタイムチャートを用いて異常時の動作につ
いて説明する。図において、（ａ）はカウントアップパ
ルス、（ｂ）はＡ相励磁信号、（ｃ）はＢ相励磁信号、
（ｄ）はＣ相励磁信号、（ｅ）はＤ相励磁信号、（ｆ）
はステップ数カウンタのカウント値、（ｇ）はカウンタ
クリア信号Ｐ２、（ｈ）はカウント数異常検出信号Ｐ６
である。
転中に何らかの要因で強制停止があった時に、その時の
現在までのモータの回転距離を把握することができる。
次に、図４のタイムチャートを用いて異常時の動作につ
いて説明する。図において、（ａ）はカウントアップパ
ルス、（ｂ）はＡ相励磁信号、（ｃ）はＢ相励磁信号、
（ｄ）はＣ相励磁信号、（ｅ）はＤ相励磁信号、（ｆ）
はステップ数カウンタのカウント値、（ｇ）はカウンタ
クリア信号Ｐ２、（ｈ）はカウント数異常検出信号Ｐ６
である。
【００３０】ここで、ＣＰＵ（ファームウェア）４０が
何らかの原因により暴走等の異常に陥ったものとする。
この場合には、カウンタクリア信号Ｐ２がクリアされな
いため、ステップ数カウンタ１５はその最大出力である
“ＦＦＦ”までカウントを続行する。カウント数異常検
出回路３０は、このデータを入力すると、データ異常で
あると判断して、波形生成回路１４に動作オフ信号Ｐ６
を与える。これにより、波形生成回路１４からは相励磁
信号が出力されなくなり、モータを停止させることがで
きる。
何らかの原因により暴走等の異常に陥ったものとする。
この場合には、カウンタクリア信号Ｐ２がクリアされな
いため、ステップ数カウンタ１５はその最大出力である
“ＦＦＦ”までカウントを続行する。カウント数異常検
出回路３０は、このデータを入力すると、データ異常で
あると判断して、波形生成回路１４に動作オフ信号Ｐ６
を与える。これにより、波形生成回路１４からは相励磁
信号が出力されなくなり、モータを停止させることがで
きる。
【００３１】この実施の形態例によれば、ファームウェ
アの動作が正常の場合にはステップ数カウンタ１５は割
り込み信号Ｐ７を発生し、ファームウェアの動作が異常
の時には相励磁オフ手段（カウント数異常検出回路）３
０が波形生成回路１４の出力をオフにすることにより、
モータを停止させ、これによりモータの異常を確実に防
止することができる。
アの動作が正常の場合にはステップ数カウンタ１５は割
り込み信号Ｐ７を発生し、ファームウェアの動作が異常
の時には相励磁オフ手段（カウント数異常検出回路）３
０が波形生成回路１４の出力をオフにすることにより、
モータを停止させ、これによりモータの異常を確実に防
止することができる。
【００３２】上述の実施の形態例では、励磁時間指定レ
ジスタ１１の容量を１６ビット、励磁時間タイマ１２の
容量を１６ビット、波形生成回路１４の内部カウンタを
３ビット、ステップ数カウンタ１５の容量を１２ビット
のものを用いた場合を例にとったが、本発明はこれに限
るものではなく、それぞれに適当な任意の値のビット数
をとることができる。また、本発明は１−２相励磁方式
のみならず、２相励磁方式にも全く同様に適用すること
ができる。
ジスタ１１の容量を１６ビット、励磁時間タイマ１２の
容量を１６ビット、波形生成回路１４の内部カウンタを
３ビット、ステップ数カウンタ１５の容量を１２ビット
のものを用いた場合を例にとったが、本発明はこれに限
るものではなく、それぞれに適当な任意の値のビット数
をとることができる。また、本発明は１−２相励磁方式
のみならず、２相励磁方式にも全く同様に適用すること
ができる。
【００３３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）ステッピングモータの１ステップの励磁時間をカ
ウントする励磁時間タイマと、該励磁時間タイマが設定
された時間カウントした後カウントアップ信号を送出し
そのカウントアップ信号をトリガにして相励磁信号を自
動で切り換える出力波形生成回路を備え、更に前記励磁
時間タイマのカウントアップ信号によりカウントするス
テップ数カウンタを備え、前記ステップ数カウンタは、
モータが一定速度で回転する時にファームウェアによ
り、予め一定速度で回転する間のステップ数を設定して
おき、その設定値とステップ数カウンタのカウント値が
一致した時に割り込み信号を送出し、少なくともモータ
が一定速度で回転している時には、ファームウェアの介
在無しに自動的にモータを回転させることを可能にした
ステッピングモータ制御回路において、前記ステップ数
カウンタがファームウェアの暴走等で通常あり得ない値
までカウントした時にモータの相励磁信号をオフにする
手段を備えたことにより、動作が正常の場合にはステッ
プ数カウンタは割り込み信号を出力し、動作が異常の場
合には相励磁オフ手段が波形生成回路の出力をオフにす
ることで、モータを停止させ、これにより、モータの異
常を確実に防止することができる。
よれば、 （１）ステッピングモータの１ステップの励磁時間をカ
ウントする励磁時間タイマと、該励磁時間タイマが設定
された時間カウントした後カウントアップ信号を送出し
そのカウントアップ信号をトリガにして相励磁信号を自
動で切り換える出力波形生成回路を備え、更に前記励磁
時間タイマのカウントアップ信号によりカウントするス
テップ数カウンタを備え、前記ステップ数カウンタは、
モータが一定速度で回転する時にファームウェアによ
り、予め一定速度で回転する間のステップ数を設定して
おき、その設定値とステップ数カウンタのカウント値が
一致した時に割り込み信号を送出し、少なくともモータ
が一定速度で回転している時には、ファームウェアの介
在無しに自動的にモータを回転させることを可能にした
ステッピングモータ制御回路において、前記ステップ数
カウンタがファームウェアの暴走等で通常あり得ない値
までカウントした時にモータの相励磁信号をオフにする
手段を備えたことにより、動作が正常の場合にはステッ
プ数カウンタは割り込み信号を出力し、動作が異常の場
合には相励磁オフ手段が波形生成回路の出力をオフにす
ることで、モータを停止させ、これにより、モータの異
常を確実に防止することができる。
【００３４】（２）この場合において、前記ステップ数
カウンタ１５は、ファームウェアによりカウント値をリ
セットする機能を有することにより、ファームウェア制
御によるリセット機能を持つことでファームウェアが生
きている時は、ステップ数カウンタの値が異常値までカ
ウントアップする前にカウント値をクリアすることがで
きる。
カウンタ１５は、ファームウェアによりカウント値をリ
セットする機能を有することにより、ファームウェア制
御によるリセット機能を持つことでファームウェアが生
きている時は、ステップ数カウンタの値が異常値までカ
ウントアップする前にカウント値をクリアすることがで
きる。
【００３５】（３）また、前記ステップ数カウンタは、
ステッピングモータが１−２相励磁で回転している時は
１ステップずつカウントし、２相励磁で回転している時
は２ステップずつカウントする機能を有することによ
り、２相励磁の回転距離は、１−２相励磁の回転距離の
２倍となるため、１−２相励磁で回転している時は１ス
テップずつカウントし、２相励磁で回転している時は２
ステップずつカウントすることで、ファームウェア（Ｃ
ＰＵ）の計算を簡単にできる。つまり、割算、掛算処理
が不要となる。
ステッピングモータが１−２相励磁で回転している時は
１ステップずつカウントし、２相励磁で回転している時
は２ステップずつカウントする機能を有することによ
り、２相励磁の回転距離は、１−２相励磁の回転距離の
２倍となるため、１−２相励磁で回転している時は１ス
テップずつカウントし、２相励磁で回転している時は２
ステップずつカウントすることで、ファームウェア（Ｃ
ＰＵ）の計算を簡単にできる。つまり、割算、掛算処理
が不要となる。
【００３６】（４）また、前記ステップ数カウンタは、
カウントの途中でファームウェアからカウント値通知要
求があった場合には、それ迄のカウント数を通知する機
能を有することにより、低速回転中で何らかの要因（例
えばカバーオープン）で強制停止があった時、現在まで
のモータの回転距離を把握することができる。
カウントの途中でファームウェアからカウント値通知要
求があった場合には、それ迄のカウント数を通知する機
能を有することにより、低速回転中で何らかの要因（例
えばカバーオープン）で強制停止があった時、現在まで
のモータの回転距離を把握することができる。
【００３７】このように、本発明によれば、モータの異
常を確実に防止することができるステッピングモータ制
御回路を提供することができる。
常を確実に防止することができるステッピングモータ制
御回路を提供することができる。
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施の形態例を示すブロック図であ
る。
る。
【図３】正常動作時（１−２相励磁）のタイムチャート
を示す図である。
を示す図である。
【図４】異常動作時（１−２相励磁）のタイムチャート
を示す図である。
を示す図である。
【図５】従来回路の構成例を示すブロック図である。
１１ 励磁時間指定レジスタ １２ 励磁時間タイマ １３ 一致回路 １４ 波形生成回路 １５ ステップ数カウンタ １６ ステップ数指定レジスタ ３０ 相励磁オフ手段
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G044 AA07 AB02 AC01 AD01 CA06 CA11 CA14 5H580 BB05 CA12 CB03 CB04 FA13 FA14 FD03 FD16 FD17 GG04 JJ07
Claims (4)
- 【請求項１】 ステッピングモータの１ステップの励磁
時間をカウントする励磁時間タイマと、該励磁時間タイ
マが設定された時間カウントした後カウントアップ信号
を送出しそのカウントアップ信号をトリガにして相励磁
信号を自動で切り換える出力波形生成回路を備え、更に
前記励磁時間タイマのカウントアップ信号によりカウン
トするステップ数カウンタを備え、 前記ステップ数カウンタは、モータが一定速度で回転す
る時にファームウェアにより、予め一定速度で回転する
間のステップ数を設定しておき、その設定値とステップ
数カウンタのカウント値が一致した時に割り込み信号を
送出し、モータが一定速度で回転している時には、ファ
ームウェアの介在無しにモータを回転させることを可能
にしたステッピングモータ制御回路において、 前記ステップ数カウンタが一定の値までカウントした時
にモータの相励磁信号をオフにする手段を備えたことを
特徴とするステッピングモータ制御回路。 - 【請求項２】 前記ステップ数カウンタは、ファームウ
ェアによりカウント値をリセットする機能を有すること
を特徴とする請求項１記載のステッピングモータ制御回
路。 - 【請求項３】 前記ステップ数カウンタは、ステッピン
グモータが１−２相励磁で回転している時は１ステップ
ずつカウントし、２相励磁で回転している時は２ステッ
プずつカウントする機能を有することを特徴とする請求
項１記載のステッピングモータ制御回路。 - 【請求項４】 前記ステップ数カウンタは、カウントの
途中でファームウェアからカウント値通知要求があった
場合には、それ迄のカウント数を通知する機能を有する
ことを特徴とする請求項１記載のステッピングモータ制
御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32017598A JP2000152695A (ja) | 1998-11-11 | 1998-11-11 | ステッピングモータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32017598A JP2000152695A (ja) | 1998-11-11 | 1998-11-11 | ステッピングモータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000152695A true JP2000152695A (ja) | 2000-05-30 |
Family
ID=18118539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32017598A Withdrawn JP2000152695A (ja) | 1998-11-11 | 1998-11-11 | ステッピングモータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000152695A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2523047C2 (ru) * | 2012-02-06 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Устройство для обнаружения отказов в шаговом электроприводе |
| RU2523048C2 (ru) * | 2012-02-06 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Устройство для обнаружения отказов в шаговом электроприводе |
| RU2638522C2 (ru) * | 2016-05-04 | 2017-12-14 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Шаговый электропривод |
-
1998
- 1998-11-11 JP JP32017598A patent/JP2000152695A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2523047C2 (ru) * | 2012-02-06 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Устройство для обнаружения отказов в шаговом электроприводе |
| RU2523048C2 (ru) * | 2012-02-06 | 2014-07-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Устройство для обнаружения отказов в шаговом электроприводе |
| RU2638522C2 (ru) * | 2016-05-04 | 2017-12-14 | Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") | Шаговый электропривод |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3290481B2 (ja) | 冷凍サイクル制御装置 | |
| US5298838A (en) | Sensorless brushless DC motor starting system and method | |
| US4233666A (en) | Drive power sequencing | |
| US4433370A (en) | Multiple phase chopper current limiting | |
| JP2000152695A (ja) | ステッピングモータ制御回路 | |
| JP3382740B2 (ja) | モータ制御装置 | |
| US4144447A (en) | Interval timer | |
| RU2775202C2 (ru) | Система контроля и защиты асинхронного электродвигателя | |
| JPH06253580A (ja) | インバータ装置の保護装置 | |
| JPH05327728A (ja) | データ転送システムの中央処理装置 | |
| JPH0328159B2 (ja) | ||
| JPS6130472Y2 (ja) | ||
| JP3288159B2 (ja) | バス接続方式 | |
| JP3058760B2 (ja) | ファン異常検出方法 | |
| JP2641420B2 (ja) | モータ制御回路 | |
| JP2827893B2 (ja) | ステップモータの駆動制御装置 | |
| JPH0993973A (ja) | モータ制御装置 | |
| JPS6051141B2 (ja) | プログラム暴走検出方式 | |
| JPH09327121A (ja) | モータ駆動制御回路における過負荷検出回路 | |
| JPH0614598A (ja) | ステッピングモータの制御装置 | |
| JPH0834707B2 (ja) | 誘導電動機の速度制御装置 | |
| JPH01214291A (ja) | 同期モータの起動装置 | |
| JPS649470B2 (ja) | ||
| JPH0123758B2 (ja) | ||
| JPH0260482A (ja) | モータの誤動作防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |