JP2000151423A - パラレルシリアル変換装置およびパラレルシリアル変換方法 - Google Patents

Abstract

(57)【要約】 【課題】 データ信号線の数の分だけパラレルシリアル
変換回路が必要であるために、その規模が非常に大きく
なっていた。 【解決手段】 外部機器が必要とする所定のビット幅を
一度に転送するのではなく、この所定のビット幅を所定
単位ビットのデータに分けて、この単位ビットのデータ
を複数回転送する。このため、一回のシリアル転送に必
要なデータの量が減り、外部からＬＳＩ内部のパラレル
シリアル変換回路に取り込むデータを少なくすることが
できる。従って、小規模のパラレルシリアル変換回路に
て、簡易な構成で所望データ幅の転送を行うことが可能
なパラレルシリアル変換装置およびパラレルシリアル変
換方法を提供することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パラレルシリアル
変換装置およびパラレルシリアル変換方法に関し、特
に、簡易な構成で所望データ幅の転送を行うことが可能
なパラレルシリアル変換装置およびパラレルシリアル変
換方法に関する。

【０００２】

【従来の技術】従来、この種のパラレルシリアル変換装
置として、図７に示すようなものが知られている。同図
において、ＬＳＩ９００は複数のパラレルシリアル変換
回路９０１とメモリコントローラ９０２とパラレルシリ
アルコントローラ９０３とを備えている。パラレルシリ
アルコントローラ９０３は、メモリコントローラ９０２
とパラレルシリアル変換回路９０１とデータ転送先の図
示しない外部機器に接続されており、メモリコントロー
ラ９０２の動作タイミングを指示するトリガ信号がメモ
リコントローラ９０２に出力される。

【０００３】さらに、パラレルシリアルコントローラ９
０３からは、パラレルシリアル変換回路９０１のそれぞ
れに入力されるデータを保持するタイミングを示すパラ
レルシリアルラッチ信号９０４ａ〜ｄと、データを外部
機器に出力する際に同期させる所定周期のクロック信号
と、外部機器が転送されたデータを保持するためのラッ
チ信号とが出力される。

【０００４】メモリコントローラ９０２は外部メモリ９
１０と接続されており、外部メモリ９１０に保持されて
いる転送データのアドレスを示すアドレス信号と、読み
出しを示すリード信号と、転送データの保持されたチッ
プを示すチップセレクト信号とが出力される。外部メモ
リ９１０がこれらの信号を取得すると、これらの信号で
示されるデータがＬＳＩ９００に出力される。

【０００５】パラレルシリアル変換回路９０１のそれぞ
れには、外部メモリ９１０とパラレルシリアルコントロ
ーラ９０３とが接続されており、外部メモリ９１０から
のデータとパラレルシリアルコントローラ９０３からの
パラレルシリアルラッチ信号９０４ａ〜ｄとが入力され
る。そして、パラレルシリアル変換回路９０１のそれぞ
れは、データとパラレルシリアルラッチ信号が同時に入
力しているときにそのデータを記憶し、さらに、これら
の入力データを外部機器に対してシリアル転送すること
が可能となっている。

【０００６】図８は、上記のような構成における一連の
動作中の各信号のタイミングチャートを示している。パ
ラレルシリアルコントローラ９０３からトリガ信号が出
力されると、メモリコントローラ９０２からアドレス信
号とリード信号とチップセレクト信号が出力される。外
部メモリ９１０がこれらの信号を取得すると、これらの
信号で示されるデータをパラレルシリアル変換回路９０
１に出力する。

【０００７】パラレルシリアル変換回路９０１は、外部
メモリ９１０からのデータが入力している間に、パラレ
ルシリアルラッチ信号９０４ａ〜ｄが入力すると、この
信号が入力した記憶回路にデータを保持する。この結
果、図８のように複数の記憶回路に順次データを保持し
ていき、外部機器が必要とするビット数分のデータを保
持する。

【０００８】そして、パラレルシリアルコントローラ９
０３がクロック信号を出力し、パラレルシリアル変換回
路９０１はこのクロック信号と同期して、外部機器に対
してシリアル転送を行う。また、このシリアル転送のあ
とパラレルシリアルコントローラ９０３は、図示しない
外部機器に対してラッチ信号を出力して転送データをラ
ッチさせる。

【０００９】

【発明が解決しようとする課題】上述した従来のパラレ
ルシリアル変換装置およびパラレルシリアル変換方法に
おいては、次のような課題があった。すなわち、上述の
ようにパラレルシリアル変換回路９０１においては、外
部機器が必要とするビット数分の記憶回路を備えてお
り、外部メモリ９１０から読み出したデータを全てパラ
レルシリアル変換回路９０１に保持した後に、この保持
したデータを一度に外部機器に対して転送していた。

【００１０】このため、特に、複数のデータ信号線で外
部機器にシリアル転送を行うシステムにおいては、デー
タ信号線の数の分だけパラレルシリアル変換回路が必要
であるために、その規模が非常に大きくなっていた。例
えば、イエロー、マゼンタ、シアン、黒のインクを同時
に印字する３２ビットのプリンターにおいては、各色の
データを同時にヘッドユニットにシリアル転送する。

【００１１】この場合、データ線が４本必要であり、従
って、パラレルシリアル変換器も４セット必要になる。
この結果、３２ビット＊４＝１２８なので、１２８ビッ
ト規模のパラレルシリアル変換器がＬＳＩ内部に必要と
なる。

【００１２】本発明は、上記課題にかんがみてなされた
もので、簡易な構成で所望データ幅の転送を行うことが
可能なパラレルシリアル変換装置およびパラレルシリア
ル変換方法の提供を目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、外部から入力する所定単
位のビット数のデータを保持し、この保持データをシリ
アル転送する転送手段と、転送する所定単位のビット数
のデータを外部から上記転送手段に入力させるデータ入
力手段と、上記転送手段がシリアル転送するデータと同
期させる所定周期のクロック信号を外部機器へ出力する
クロック信号出力手段と、転送先の外部機器が転送デー
タを保持するためのラッチ信号を出力するラッチ信号出
力手段と、上記データ入力手段と転送手段とクロック信
号出力手段とを制御して、転送する所定単位のビット数
のデータを取得させ、上記クロック信号とともにこの取
得データを外部機器へシリアル転送させるシーケンスを
繰り返すことにより、上記外部機器が必要とするビット
幅のシリアル転送を行うシーケンス制御手段と、上記シ
ーケンスにより所定ビット数のデータをシリアル転送し
た後に、上記ラッチ信号を出力して、外部機器に転送デ
ータをラッチさせる外部機器制御手段とを具備する構成
としてある。

【００１４】すなわち、シーケンス制御手段は、データ
入力手段を制御して外部からのデータを転送手段に入力
させ、転送手段に取得したデータを保持させる。さら
に、転送手段がデータを保持すると、シーケンス制御手
段は転送手段とクロック信号出力手段とを制御して、ク
ロック信号とデータとを同期させつつ外部機器へシリア
ル転送させる。そして、この転送までのシーケンスを所
定回数繰り返すことにより、上記外部機器が必要とする
ビット幅のシリアル転送を行う。また、シリアル転送後
に外部機器制御手段がラッチ信号出力手段にラッチ信号
を出力させることにより、この転送データを外部機器に
保持させる。

【００１５】ここで、転送手段が保持する所定単位のビ
ット数のデータは、外部機器が必要とするビット幅より
少なくなっている。例えば、外部機器の必要とするビッ
ト幅が３２ビットであるときに、転送手段において８ビ
ットのデータを処理可能にすればよい。この場合は４シ
ーケンスの処理を行うことにより外部機器の必要とする
ビット幅を網羅する。

【００１６】データ入力手段は、所定単位のビット数の
データを入力させればよい。従って外部メモリやその他
の機器から取得するなど様々な態様が考えられる。さら
に、所定周期のクロック信号は、シリアル転送するデー
タの１ビットに１パルスを対応させるなどすればよく、
前記の例の場合は１シーケンスにおいて８パルスのクロ
ックを発生させるようにすればよい。

【００１７】このように、シーケンス制御手段におい
て、外部からデータを取得させる構成や、転送手段を制
御するための構成は様々な態様が考えられ、その具体例
として請求項２にかかる発明は、請求項１に記載のパラ
レルシリアル変換装置において、上記シーケンス制御手
段が、データ入力手段が動作を開始するためのトリガ信
号を出力し、上記転送手段がデータを保持するタイミン
グを示す転送手段ラッチ信号を出力する構成としてあ
る。

【００１８】すなわち、シーケンス制御手段は、データ
入力手段に対してトリガ信号を出力することにより、デ
ータ入力手段に動作を開始させる。そして、このデータ
入力手段の動作により転送手段にデータが入力されてい
る間に、転送手段に対して転送手段ラッチ信号を出力す
る。転送手段においては、転送手段ラッチ信号が入力し
ている間に入力しているデータを保持する。この結果、
シーケンス制御手段が所定のタイミングで出力するトリ
ガ信号と転送手段ラッチ信号とで、転送データのこのパ
ラレルシリアル変換装置への取込動作が制御される。

【００１９】また、データ入力手段が、外部からデータ
を取得する構成の具体例として、請求項３にかかる発明
は、請求項１または請求項２に記載のパラレルシリアル
変換装置において、上記データ入力手段が、上記転送す
るデータのアドレスを示すアドレス信号と、読み出しを
示すリード信号と、転送するデータの保持されたチップ
を示すチップセレクト信号とを出力する構成としてあ
る。

【００２０】すなわち、転送データを外部メモリから取
得する場合に、データ入力手段は信号出力手段が出力す
るトリガ信号を受け取ると、外部メモリに対してアドレ
ス信号と、リード信号と、チップセレクト信号とを出力
する。この結果、一般に広く用いられる方法により外部
メモリから所定のデータが選択され、この選択されたデ
ータが転送手段に出力される。

【００２１】また、上記ラッチ信号は、外部機器にて取
得したデータをラッチさせるための信号であり、その出
力タイミングは様々な態様が考えられる。そこで、出力
タイミングの一例として、請求項４にかかる発明は、請
求項１〜請求項３のいずれかに記載のパラレルシリアル
変換装置において、上記外部機器制御手段が、上記シー
ケンスの一回毎に、上記ラッチ信号出力手段にラッチ信
号を出力させる構成としてある。

【００２２】すなわち、外部機器制御手段は、上記シー
ケンスの一回毎に、ラッチ信号出力手段にラッチ信号を
出力させることにより、シーケンス処理毎に外部機器に
データを保持させる。従って、当該外部機器が１シーケ
ンスにて転送されるビット数分ラッチが可能なラッチ回
路を複数有しているときに、シーケンス毎のデータがラ
ッチされていく。

【００２３】さらに、他の出力タイミングの一例とし
て、請求項５にかかる発明は、請求項１〜請求項３のい
ずれかに記載のパラレルシリアル変換装置において、上
記外部機器制御手段は、上記シーケンスを繰り返して上
記外部機器が必要とするビット幅のシリアル転送を行っ
た後に、上記ラッチ信号出力手段にラッチ信号を出力さ
せる構成としてある。

【００２４】すなわち、外部機器制御手段は、外部機器
が必要とするビット幅のシリアル転送を行った後にラッ
チ信号出力手段にラッチ信号を出力させることにより、
必要とするビット幅のデータを一度でラッチさせる。従
って、この必要とするビット幅のデータを保持させるの
に必要なラッチ信号は、一回のみであるので、ラッチ信
号の転送路を一本構成するのみでよい。

【００２５】このように、１シーケンスのシリアル転送
にて、外部機器が必要とするビット幅のデータより少な
いビット数のデータを転送し、数シーケンスかけてこの
外部機器が必要とするビット幅のデータを転送するよう
にする手法は、必ずしも上述したような装置に限られな
い。その一例として、請求項６にかかる発明は、外部か
ら入力するデータを外部機器にシリアル転送するパラレ
ルシリアル変換方法であって、転送する所定単位のビッ
ト数のデータを外部から取得し、所定周期のクロック信
号を発しつつこのクロック信号と同期させて取得したデ
ータを外部機器へシリアル転送させるシーケンスを行
い、このシーケンスを繰り返して上記外部機器が必要と
するビット幅のデータをこの外部機器に保持させる構成
としてある。すなわち、必ずしも装置という形態に限ら
ず、その方法としても有効である。

【００２６】

【発明の実施の形態】以下、図面にもとづいて本発明の
実施形態を説明する。図１は、本発明の一実施形態にか
かるパラレルシリアル変換装置を用いたシステムを概略
ブロック図により示している。同図において、ＬＳＩ１
００はパラレルシリアル変換回路１０１と、メモリコン
トローラ１０２と、パラレルシリアルコントローラ１０
３とを備えている。パラレルシリアルコントローラ１０
３は、メモリコントローラ１０２とパラレルシリアル変
換回路１０１とデータ転送先の図示しない外部機器に接
続されており、メモリコントローラ１０２の動作タイミ
ングを指示するトリガ信号がメモリコントローラ１０２
に出力される。

【００２７】さらに、パラレルシリアルコントローラ１
０３からは、パラレルシリアル変換回路１０１に入力さ
れるデータを保持するタイミングを示すパラレルシリア
ルラッチ信号と、データを外部機器に出力する際に同期
させる所定周期のクロック信号と、外部機器が転送され
たデータを保持するためのラッチ信号とが出力される。

【００２８】メモリコントローラ１０２は外部メモリ１
１０と接続されており、外部メモリ１１０に保持されて
いる転送データのアドレスを示すアドレス信号と、読み
出しを示すリード信号と、転送データの保持されたチッ
プを示すチップセレクト信号とが出力される。外部メモ
リ１１０がこれらの信号を取得すると、これらの信号で
示されるデータがＬＳＩ１００内のパラレルシリアル変
換回路１０１に出力される。

【００２９】パラレルシリアル変換回路１０１には、外
部メモリ１１０とパラレルシリアルコントローラ１０３
とが接続されており、外部メモリ１１０からのデータと
パラレルシリアルコントローラ１０３からのパラレルシ
リアルラッチ信号とが入力される。そして、パラレルシ
リアル変換回路１０１は、データとパラレルシリアルラ
ッチ信号が同時に入力しているときにそのデータを記憶
し、さらに、これらの入力データを外部機器に対してシ
リアル転送することが可能となっている。

【００３０】図２は、上記のような構成におけるパラレ
ルシリアル変換装置を、３２ビットのシリアルパラレル
変換回路を有する外部機器に使用した場合の、第一の実
施例の概略ブロック図を示している。同図において、パ
ラレルシリアル変換回路２０１は８ビットのデータを保
持してシリアル転送することが可能になっており、パラ
レルシリアルコントローラ２０３が出力するクロック信
号は、１シーケンスにつき８回のパルスを発生するよう
になっている。

【００３１】また、接続する外部機器のヘッドユニット
３００には、シリアルパラレル変換回路３１０とラッチ
３２０とが備えられている。シリアルパラレル変換回路
３１０にはパラレルシリアル変換回路２０１からのデー
タ信号と、パラレルシリアルコントローラ２０３からの
クロック信号が入力されるようになっている。そして、
８ビットのシリアル転送のシーケンスを４回取得して３
２ビットのパラレルデータに変換する。ラッチ３２０に
おいては、パラレルシリアルコントローラ２０３からの
ラッチ信号が取得されると、シリアルパラレル変換回路
３１０が出力した３２ビットデータがラッチされる。

【００３２】図３は、上述の第一の実施例における一連
の動作中の各信号のタイミングチャートを示している。
パラレルシリアルコントローラ２０３からトリガ信号が
出力されると、メモリコントローラ２０２からアドレス
信号とリード信号とチップセレクト信号が出力される。
外部メモリ２１０がこれらの信号を取得すると、これら
の信号で示されるデータをパラレルシリアル変換回路２
０１に出力する。

【００３３】このとき、パラレルシリアルコントローラ
２０３は、パラレルシリアルラッチ信号をパラレルシリ
アル変換回路２０１に出力する。そして、同図のように
パラレルシリアル変換回路２０１に外部メモリ２１０か
らのデータが入力している間に、パラレルシリアルラッ
チ信号が入力すると、この信号を保持する。そして、パ
ラレルシリアルコントローラ２０３がクロック信号を出
力し、パラレルシリアル変換回路２０１はこのクロック
信号と同期して、ヘッドユニット３００内のシリアルパ
ラレル変換回路３１０に対してシリアル転送を行う。

【００３４】以上の１シーケンスにより８ビットのデー
タがシリアル転送されるので、これを４シーケンス繰り
返して３２ビットのシリアル転送を行う。その後、パラ
レルシリアルコントローラ２０３はラッチ信号を出力
し、ラッチ３２０は転送された３２ビットのデータをラ
ッチする。

【００３５】図４は本実施例のパラレルシリアル変換装
置にて上記ヘッドユニット３００を備えたプリンタにデ
ータ転送を行う場合の、印字周期とシリアル転送とヘッ
ドユニット３００がデータを必要とするタイミングを示
している。３２ビットデータＡ，Ｂ，Ｃを転送した場
合、同図においてまず、データＡがラッチ３２０にラッ
チされ、次にデータＢが転送される。このデータＢの転
送中に同時にプリンタにおいてデータＡを印字するよう
にする。そして、データＡを印字後、データＣを転送し
ている間にデータＢを印刷していく。

【００３６】このように、プリンタが必要とする３２ビ
ットを分割して転送しても、プリンタが実際にデータを
使用する印字周期より短い間にデータ転送を完了するよ
うにすれば、問題なくプリンタを駆動できる。従って、
上述のように合計で３２ビットのデータ転送を４回に分
けて行うことができ、一回にメモリからＬＳＩ２００内
部のパラレルシリアル変換回路２０１に取り込むデータ
が８ビットで済み、３２ビットまとめてシリアル転送す
るときの１／４の規模のパラレルシリアル変換回路があ
ればよいことになる。

【００３７】ここで、本実施例ではヘッドユニット３０
０が必要とするデータのビット幅が３２ビットであり、
パラレルシリアル変換回路２０１では８ビット毎のデー
タ転送を行っていたが、もちろん、ヘッドユニット３０
０が必要とするデータがより多い場合にも適用できる
し、パラレルシリアル変換回路２０１の扱うビット幅を
８ビットに限る必要もない。

【００３８】さらに、第二の実施例として、図５は８ビ
ットのシリアルパラレル変換回路を有する外部機器に使
用した場合の概略ブロック図を示している。同図におい
て、パラレルシリアル変換回路４０１は８ビットのデー
タを保持してシリアル転送することが可能になってお
り、パラレルシリアルコントローラ４０３が出力するク
ロック信号は、１シーケンスにつき８回のパルスを発生
するようになっている。

【００３９】また、接続する外部機器のヘッドユニット
５００には、８ビットのシリアルパラレル変換回路５１
０と、８ビットデータをラッチ可能な４つのラッチ５２
０ａ〜ｄとが備えられている。シリアルパラレル変換回
路５１０にはパラレルシリアル変換回路４０１からのデ
ータ信号と、パラレルシリアルコントローラ４０３から
のクロック信号が入力されるようになっている。

【００４０】そして、８ビットのシリアル転送のシーケ
ンスを取得して８ビットのパラレルデータをラッチ５２
０ａ〜ｄに出力する。ラッチ５２０ａ〜ｄのそれぞれに
はパラレルシリアルコントローラ４０３からラッチ信号
４０４ａ〜ｄが入力され、このラッチ５２０ａ〜ｄにて
８ビットずつのデータをラッチして合計３２ビットのデ
ータのラッチがなされる。

【００４１】図６は、上述の第二の実施例における一連
の動作中の各信号のタイミングチャートを示している。
パラレルシリアルコントローラ４０３からトリガ信号が
出力されると、メモリコントローラ４０２からアドレス
信号とリード信号とチップセレクト信号が出力される。
外部メモリ４１０がこれらの信号を取得すると、これら
の信号で示されるデータをパラレルシリアル変換回路４
０１に出力する。

【００４２】このとき、パラレルシリアルコントローラ
４０３はパラレルシリアルラッチ信号を、パラレルシリ
アル変換回路４０１に出力する。そして、同図のように
パラレルシリアル変換回路４０１に外部メモリ４１０か
らのデータが入力している間に、パラレルシリアルラッ
チ信号が入力すると、この信号を保持する。そして、パ
ラレルシリアルコントローラ４０３がクロック信号を出
力し、パラレルシリアル変換回路４０１はこのクロック
信号と同期して、ヘッドユニット５００内のシリアルパ
ラレル変換回路５１０に対してシリアル転送を行う。

【００４３】以上の１シーケンスにより、８ビットのデ
ータがシリアル転送されるとラッチ信号４０４ａが出力
され、この信号によりラッチ５２０ａが転送された８ビ
ットのデータをラッチする。これを４シーケンス繰り返
して合計３２ビットのシリアル転送を行う。本実施例に
おいても、合計で３２ビットのデータ転送を４回に分け
て行っているので、一回にメモリからＬＳＩ４００内部
のパラレルシリアル変換回路４０１に取り込むデータが
８ビットで済み、３２ビットまとめてシリアル転送する
ときの１／４の規模のパラレルシリアル変換回路があれ
ばよいことになる。ここでも、もちろん、ヘッドユニッ
トが必要とするデータが３２ビットより多い場合にも適
用できるし、パラレルシリアル変換回路４０１の扱うビ
ット幅を８ビットに限る必要もない。

【００４４】このように、このパラレルシリアル変換装
置およびパラレルシリアル変換方法では、外部機器が必
要とする所定のビット幅を一度に転送するのではなく、
この所定のビット幅を所定単位ビットのデータに分け
て、この単位ビットのデータを複数回転送する。このた
め、一回のシリアル転送に必要なデータの量が減り、外
部からＬＳＩ内部のパラレルシリアル変換回路に取り込
むデータを少なくすることができる。従って、小規模の
パラレルシリアル変換回路にて、簡易な構成で所望デー
タ幅の転送を行うことが可能なパラレルシリアル変換装
置およびパラレルシリアル変換方法を提供することがで
きる。

【００４５】

【発明の効果】以上説明したように本発明は、一回で外
部からＬＳＩ内部のパラレルシリアル変換回路に取り込
むデータを少なくすることができるので、簡易な構成で
所望データ幅の転送を行うことが可能なパラレルシリア
ル変換装置を提供することができる。また、請求項２に
かかる発明によれば、簡易な構成でパラレルシリアル変
換装置を制御することができる。

【００４６】さらに、請求項３にかかる発明によれば、
簡易な構成により外部メモリからデータを取得すること
ができる。さらに、請求項４にかかる発明によれば、簡
易な構成により外部機器が必要とするデータをラッチさ
せることができる。さらに、請求項５にかかる発明によ
れば、外部機器が備えるシリアルパラレル変換回路が、
外部機器が必要とするデータのビット幅よりも小さい場
合にも適用できるので汎用性が高くなる。さらに、請求
項６にかかる発明によれば、簡易な構成で所望データ幅
の転送を行うことが可能なパラレルシリアル変換方法を
提供することができる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかるパラレルシリアル
変換装置を用いたシステムの概略ブロック図である。

【図２】本発明の第一の実施例にかかるパラレルシリア
ル変換装置を用いたシステムの概略ブロック図である。

【図３】本発明の第一の実施例にかかるパラレルシリア
ル変換装置を用いたシステムにおける各信号のタイミン
グチャートである。

【図４】本発明の一実施形態にかかるパラレルシリアル
変換装置を用いてプリンタにデータ転送をしたときの動
作のタイミングチャートである。

【図５】本発明の第二の実施例にかかるパラレルシリア
ル変換装置を用いたシステムの概略ブロック図である。

【図６】本発明の第二の実施例にかかるパラレルシリア
ル変換装置を用いたシステムにおける各信号のタイミン
グチャートである。

【図７】従来例にかかるパラレルシリアル変換装置を用
いたシステムの概略ブロック図である。

【図８】従来例にかかるパラレルシリアル変換装置を用
いたシステムにおける各信号のタイミングチャートであ
る。

【符号の説明】

１００ ＬＳＩ １０１ パラレルシリアル変換回路 １０２ メモリコントローラ １０３ パラレルシリアルコントローラ １１０ 外部メモリ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 外部から入力する所定単位のビット数の
   データを保持し、この保持データをシリアル転送する転
   送手段と、 転送する所定単位のビット数のデータを外部から上記転
   送手段に入力させるデータ入力手段と、 上記転送手段がシリアル転送するデータと同期させる所
   定周期のクロック信号を外部機器へ出力するクロック信
   号出力手段と、 転送先の外部機器が転送データを保持するためのラッチ
   信号を出力するラッチ信号出力手段と、 上記データ入力手段と転送手段とクロック信号出力手段
   とを制御して、転送する所定単位のビット数のデータを
   取得させ、上記クロック信号とともにこの取得データを
   外部機器へシリアル転送させるシーケンスを繰り返すこ
   とにより、上記外部機器が必要とするビット幅のシリア
   ル転送を行うシーケンス制御手段と、 上記シーケンスにより所定ビット数のデータをシリアル
   転送した後に、上記ラッチ信号を出力して、外部機器に
   転送データをラッチさせる外部機器制御手段とを具備す
   ることを特徴とするパラレルシリアル変換装置。
2. 【請求項２】 上記請求項１に記載のパラレルシリアル
   変換装置において、 上記シーケンス制御手段は、データ入力手段が動作を開
   始するためのトリガ信号を出力し、上記転送手段がデー
   タを保持するタイミングを示す転送手段ラッチ信号を出
   力することを特徴とするパラレルシリアル変換装置。
3. 【請求項３】 上記請求項１または請求項２に記載のパ
   ラレルシリアル変換装置において、 上記データ入力手段は、上記転送するデータのアドレス
   を示すアドレス信号と、読み出しを示すリード信号と、
   転送するデータの保持されたチップを示すチップセレク
   ト信号とを出力することを特徴とするパラレルシリアル
   変換装置。
4. 【請求項４】 上記請求項１〜請求項３のいずれかに記
   載のパラレルシリアル変換装置において、 上記外部機器制御手段は、上記シーケンスの一回毎に上
   記ラッチ信号出力手段にラッチ信号を出力させることを
   特徴とするパラレルシリアル変換装置。
5. 【請求項５】 上記請求項１〜請求項３のいずれかに記
   載のパラレルシリアル変換装置において、 上記外部機器制御手段は、上記シーケンスを繰り返して
   上記外部機器が必要とするビット幅のシリアル転送を行
   った後に、上記ラッチ信号出力手段にラッチ信号を出力
   させることを特徴とするパラレルシリアル変換装置。
6. 【請求項６】 外部から入力するデータを外部機器にシ
   リアル転送するパラレルシリアル変換方法であって、 転送する所定単位のビット数のデータを外部から取得
   し、所定周期のクロック信号を発しつつこのクロック信
   号と同期させて取得したデータを外部機器へシリアル転
   送させるシーケンスを行い、このシーケンスを繰り返し
   て上記外部機器が必要とするビット幅のデータをこの外
   部機器に保持させることを特徴とするパラレルシリアル
   変換方法。