JP2000150896A - Thin-film transistor and its manufacturing method - Google Patents

Thin-film transistor and its manufacturing method

Info

Publication number
JP2000150896A
JP2000150896A JP10325073A JP32507398A JP2000150896A JP 2000150896 A JP2000150896 A JP 2000150896A JP 10325073 A JP10325073 A JP 10325073A JP 32507398 A JP32507398 A JP 32507398A JP 2000150896 A JP2000150896 A JP 2000150896A
Authority
JP
Japan
Prior art keywords
semiconductor film
amorphous semiconductor
film
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10325073A
Other languages
Japanese (ja)
Inventor
Akihiro Hata
明宏 畑
Yasunori Shimada
康憲 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP10325073A priority Critical patent/JP2000150896A/en
Publication of JP2000150896A publication Critical patent/JP2000150896A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a reliable thin-film transistor that can be manufactured by a few processes, and its manufacturing method. SOLUTION: In the manufacturing method of a thin-film transistor, photosensitive paste 1 where an element for promoting crystallization is added is formed in an insular shape, the element is selectively added into an amorphous semiconductor film 15a, heat treatment is made, and the amorphous semiconductor film 15a is polycrystallized, thus eliminating the need for a process for forming a photoresist mask, and simplifying a manufacturing process. Also, in the manufacturing method, a photoresist film is not used in an element addition process, thus preventing impurities from being mixed into the amorphous semiconductor film 15a, and hence manufacture a reliable thin-film transistor with superior electric stability by a few processes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、アクティブマト
リクス型の液晶表示装置等に用いられる薄膜トランジス
タおよびその製造方法に関し、特に、結晶性を有する半
導体を用いた薄膜トランジスタおよびその製造方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor used for an active matrix type liquid crystal display device and the like, and more particularly to a thin film transistor using a crystalline semiconductor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、平面ディスプレイ等の画像表示素
子への応用を目的とした薄膜トランジスタ(TFT)の開
発が活発に行われている。アクティブマトリクス型の液
晶表示装置等に用いられる薄膜トランジスタには、高移
動度,高いオン電流/オフ電流比,高耐圧,素子サイズの縮
小等が要求される。
2. Description of the Related Art In recent years, thin film transistors (TFTs) have been actively developed for application to image display devices such as flat displays. A thin film transistor used for an active matrix type liquid crystal display device or the like is required to have high mobility, a high on-current / off-current ratio, a high breakdown voltage, a reduction in element size, and the like.

【0003】多結晶半導体薄膜トランジスタは、非晶質
半導体膜を用いた薄膜トランジスタと比べて、コンダク
タンスが大きいという長所を有しているが、通常、プロ
セス温度が1000℃と高くなり、ガラス基板を用いる
ことが困難であるという製造上の問題がある。例えば、
コーニング製の7059ガラスはガラス歪点が593℃
であり、基板の大面積化を考慮した場合、600℃以上
の加熱には問題がある。
A polycrystalline semiconductor thin film transistor has an advantage that the conductance is larger than that of a thin film transistor using an amorphous semiconductor film. However, the process temperature is usually as high as 1000 ° C., and a polycrystalline semiconductor thin film transistor requires a glass substrate. Is difficult to manufacture. For example,
Corning 7059 glass has a glass strain point of 593 ° C
However, there is a problem in heating at 600 ° C. or more in consideration of increasing the area of the substrate.

【0004】そこで、このプロセス温度に関する対策と
して、非晶質半導体膜の表面にニッケルやパラジウム、
更には鉛等の元素を微量に推積させてから、加熱するよ
うにすれば、プロセス温度:550℃,処理時間:4時間
程度で結晶化を行える。これにより、600℃以下のプ
ロセス温度で多結晶半導体を得ることができる。上記の
ような結晶化を助長する徴量元素(触媒元素)を導入する
には、プラズマ処理や蒸着、更にはイオン注入を利用す
ればよい。
Therefore, as a countermeasure against the process temperature, nickel, palladium,
Furthermore, if a small amount of elements such as lead are deposited and then heated, crystallization can be performed at a process temperature of 550 ° C. and a processing time of about 4 hours. Thus, a polycrystalline semiconductor can be obtained at a process temperature of 600 ° C. or less. In order to introduce the above-mentioned metering element (catalytic element) that promotes crystallization, plasma treatment, vapor deposition, and even ion implantation may be used.

【0005】しかし、上記のような触媒元素が半導体中
に多量に存在していると、これらの半導体を用いた装置
の信頼性や電気的安定性を阻害するから、望ましいこと
によってはない。すなわち、上記ニッケル等の結晶化を
助長する元素(触媒元素)は、非結晶質半導体を結晶化さ
せる際には必要であるが、結晶化した多結晶膜中には極
力含まれないことが望ましい。この目的を達成するに
は、結晶化に必要な触媒元素の量を極力少なくし、最低
限の触媒元素量で結晶化を行う必要がある。
However, the presence of a large amount of the above-mentioned catalytic elements in a semiconductor impairs the reliability and electrical stability of a device using such a semiconductor, and is not desirable. That is, the element that promotes crystallization such as nickel (catalytic element) is necessary when crystallizing an amorphous semiconductor, but is preferably not contained as much as possible in the crystallized polycrystalline film. . In order to achieve this object, it is necessary to minimize the amount of the catalyst element required for crystallization and to perform crystallization with the minimum amount of the catalyst element.

【0006】そこで、従来から開示されている触媒元素
の微量添加を制御する薄膜トランジスタの製造方法(特
開平7−211635)を、図9,10を参照して説明す
る。
Therefore, a conventionally disclosed method of manufacturing a thin film transistor for controlling the addition of a small amount of a catalytic element (Japanese Patent Application Laid-Open No. 7-21635) will be described with reference to FIGS.

【0007】まず、図9(A)に示すように、ガラス基板
101上に非晶質半導体膜(α-Si)105aを成膜す
る。次に、図9(B)に示すように、フォトレジスト膜1
13を用いて、非晶質半導体膜105aの上部に必要と
するパターンを形成する。この状態において、例えば、
100ppmのニッケルを含有した酢酸塩溶液を適量滴
下し、スピナー114で50rpm,10秒間のスピン
コートを行い、基板表面全体に均一な水膜111を形成
させる。次に、この状態で5分間保持した後、スピナー
を用いて2000rpm,60秒間のスピンドライを行
う。
First, as shown in FIG. 9A, an amorphous semiconductor film (α-Si) 105 a is formed on a glass substrate 101. Next, as shown in FIG.
13, a required pattern is formed on the amorphous semiconductor film 105a. In this state, for example,
An appropriate amount of an acetate solution containing 100 ppm of nickel is dropped, and spin coating is performed by a spinner 114 at 50 rpm for 10 seconds to form a uniform water film 111 on the entire substrate surface. Next, after maintaining this state for 5 minutes, spin dry is performed at 2000 rpm for 60 seconds using a spinner.

【0008】次に、図9(C)に示すように、フォトレジ
スト膜113を剥離液や酸素アッシングによって除去す
ることによって、ニッケル元素を吸着した領域112が
選択的に形成される。その後、550℃,4時間の加熱
処理を施すことによって、非晶質半導体膜105aを多
結晶質半導体膜(P-Si)105bに成長させる。この
とき、ニッケルが導入された部分115は、図9(C)に
示すように、ニッケルが導入されなかった領域へと横方
向に結晶成長(ラテラル成長)し、ラテラル成長領域11
6が形成される。
Next, as shown in FIG. 9C, by removing the photoresist film 113 by using a stripping solution or oxygen ashing, a region 112 in which a nickel element is adsorbed is selectively formed. After that, the amorphous semiconductor film 105a is grown into a polycrystalline semiconductor film (P-Si) 105b by performing a heat treatment at 550 ° C. for 4 hours. At this time, as shown in FIG. 9C, the portion 115 into which nickel has been introduced is laterally crystal-grown (laterally grown) into a region into which nickel has not been introduced, and the laterally grown region 11
6 are formed.

【0009】その後、エキシマレーザの照射等によるア
ニールを行い、多結晶質半導体膜の結晶性をより高め
る。次に、図9(D)に示すように、多結晶質半導体膜1
05bを所定の形状にパターニングする。その後、図9
(E)に示すように、ゲート絶縁膜106を成膜し、より
高い耐圧を得るために600℃で12時間程度加熱し
て、ゲート絶縁膜106を繊密化する。
Thereafter, annealing by excimer laser irradiation or the like is performed to further improve the crystallinity of the polycrystalline semiconductor film. Next, as shown in FIG. 9D, the polycrystalline semiconductor film 1
05b is patterned into a predetermined shape. Then, FIG.
As shown in (E), the gate insulating film 106 is formed, and heated at 600 ° C. for about 12 hours to obtain a higher withstand voltage, thereby densifying the gate insulating film 106.

【0010】その後、金属膜を成膜し、さらに、この金
属膜を所定の形状にパターニングして、図9(F)および
図7に示すように、ゲート配線103とゲート電極10
3aを形成する。次に、図10(G)に示すように、ゲー
ト電極103aを不純物注入マスクにして、リンに代表
される5価の元素(またはボロンに代表される8価の元
素)をドーパントとして、加速電圧10KV程度,ドー
ズ量1×1015/cm2〜1×1017/cm2の条件で不純
物注入を行い、不純物注入領域119を形成する。この
後、図10(H)に示すように、エキシマレーザの照射等
によって、不純物が注入された領域の活性化を行い、チ
ャネル領域に加えてソース領域104bおよびドレイン
領域108bを形成する。
Thereafter, a metal film is formed, and the metal film is patterned into a predetermined shape. As shown in FIGS. 9F and 7, the gate wiring 103 and the gate electrode 10 are formed.
3a is formed. Next, as shown in FIG. 10G, the gate electrode 103a is used as an impurity implantation mask, and a pentavalent element typified by phosphorus (or an octavalent element typified by boron) is used as a dopant. Impurity implantation is performed under the conditions of about 10 KV and a dose of 1 × 10 15 / cm 2 to 1 × 10 17 / cm 2 to form an impurity implantation region 119. Thereafter, as shown in FIG. 10H, the region into which the impurities are implanted is activated by irradiation with an excimer laser or the like, so that the source region 104b and the drain region 108b are formed in addition to the channel region.

【0011】次に、図10(I),図10(J)に示すよう
に、層間絶縁膜107を成膜し、層間絶縁膜107およ
びゲート絶縁膜106を同時に所定の形状にパターニン
グしてコンタクトホール120を形成する。その後、金
属膜を成膜し、さらに、この金属膜を所定の形状にパタ
ーニングして、図7にも示すように、ソース配線104
とソース電極104aとドレイン電極108aとを形成
する。そして、このようにして得られた図7に示す薄膜
トランジスタ100の近傍に、ドレイン電極108aと
接続するように画素電極102を形成する。この画素電
極102は、例えばITO(インジウム・ティン・オキ
サイド)等の透明導電膜にからなる。
Next, as shown in FIGS. 10I and 10J, an interlayer insulating film 107 is formed, and the interlayer insulating film 107 and the gate insulating film 106 are simultaneously patterned into a predetermined shape to form a contact. A hole 120 is formed. Thereafter, a metal film is formed, and the metal film is patterned into a predetermined shape, as shown in FIG.
And a source electrode 104a and a drain electrode 108a are formed. Then, the pixel electrode 102 is formed near the thin film transistor 100 shown in FIG. 7 and connected to the drain electrode 108a. The pixel electrode 102 is made of, for example, a transparent conductive film such as ITO (indium tin oxide).

【0012】なお、図7は、この従来例で製造された多
結晶半導体膜を有した薄膜トランジスタ100を多数備
えた液晶表示装置のパネル基板の一部を示すもので、図
8は、図7のB−B線断面を示す。
FIG. 7 shows a part of a panel substrate of a liquid crystal display device provided with a large number of thin film transistors 100 each having a polycrystalline semiconductor film manufactured in this conventional example, and FIG. 3 shows a cross section taken along line BB.

【0013】上記製造工程の図9(C)に示したように、
上記触媒元素としてのニッケル元素を、非結晶質半導体
膜105aに導入し、加熱処理を行うことによって、多
結晶質半導体膜105bに成長したラテラル成長領域1
16は、ガラス基板101表面と平行に針状あるいは柱
状の結晶が成長方向に沿って延びており、その成長方向
において結晶粒界が存在しない。したがって、このラテ
ラル成長領域116を利用して、薄膜トランジスタ10
0のチャネル部を形成することによって、高性能な薄膜
トランジスタを製作できる。
As shown in FIG. 9C of the above manufacturing process,
By introducing the nickel element as a catalyst element into the amorphous semiconductor film 105a and performing heat treatment, the lateral growth region 1 grown in the polycrystalline semiconductor film 105b is formed.
In No. 16, needle-like or columnar crystals extend in the growth direction parallel to the surface of the glass substrate 101, and no crystal grain boundaries exist in the growth direction. Therefore, by utilizing the lateral growth region 116, the thin film transistor 10
By forming the zero channel portion, a high-performance thin film transistor can be manufactured.

【0014】上記従来例の製造方法によれば、図5に一
例を示すように、楕円の実線で示したラテラル成長の端
部42を有するラテラル成長領域の成長方向43に対し
て平行に、ソース領域44,チャネル領域46,ドレイン
領域45を配置した場合には、結晶成長方向とキャリヤ
移動方向とを同一の方向にすることができる。したがっ
て、キャリヤの移動方向に結晶粒界が存在しない高移動
度薄膜トランジスタを実現できる。一方、図6に示すよ
うに、楕円の実線で示したラテラル成長の端部52を有
するラテラル成長領域の成長方向53に対して、略直角
にソース領域54,チャネル領域56,ドレイン領域55
を配置した場合には、ドレイン領域55端部の電解集中
領域における粒界部分を無くすことができる。したがっ
て、ドレイン領域端部での粒界トラップ密度を低減で
き、トランジスタ動作時の特性劣化の原因を解消できる
から、オンオフ電流比の大きい薄膜トランジスタを作製
できる。
According to the above-described conventional manufacturing method, as shown in FIG. 5, the source is parallel to the growth direction 43 of the lateral growth region having the lateral growth end 42 shown by the solid elliptical line. When the region 44, the channel region 46, and the drain region 45 are arranged, the direction of crystal growth and the direction of carrier movement can be the same. Therefore, a high mobility thin film transistor having no crystal grain boundary in the carrier moving direction can be realized. On the other hand, as shown in FIG. 6, the source region 54, the channel region 56, and the drain region 55 are substantially perpendicular to the growth direction 53 of the lateral growth region having the lateral growth end 52 indicated by the elliptical solid line.
Is disposed, the grain boundary portion in the electrolytic concentration region at the end of the drain region 55 can be eliminated. Therefore, the density of the grain boundary trap at the end of the drain region can be reduced, and the cause of the characteristic deterioration during the operation of the transistor can be eliminated. Therefore, a thin film transistor having a large on / off current ratio can be manufactured.

【0015】ところが、上記従来の薄膜トランジスタの
製造方法では、図9(B)に示すように、フォトレジスト
マスク113を形成した後、触媒元素(ニッケル)を含有
した溶液を滴下して水膜111を形成するので、触媒元
素を選択的に非晶質半導体膜105aに導入するための
工程が多くなるという問題がある。
However, in the conventional method of manufacturing a thin film transistor, as shown in FIG. 9B, after forming a photoresist mask 113, a solution containing a catalytic element (nickel) is dropped to form a water film 111. Therefore, there is a problem that the number of steps for selectively introducing the catalytic element into the amorphous semiconductor film 105a is increased.

【0016】さらに、上記従来例では、非晶質半導体膜
105aの表面に直接フォトレジスト膜113が接触す
るので、不純物が非晶質半導体膜105a中に混入し、
非晶質半導体膜105aの膜質劣化を招く。この膜質劣
化は薄膜トランジスタの信頼性や電気的安定性を阻害す
るという問題がある。
Further, in the above conventional example, since the photoresist film 113 is in direct contact with the surface of the amorphous semiconductor film 105a, impurities are mixed into the amorphous semiconductor film 105a,
The film quality of the amorphous semiconductor film 105a is deteriorated. This deterioration of the film quality has a problem that reliability and electrical stability of the thin film transistor are impaired.

【0017】そこで、非晶質半導体膜105aとフォト
レジスト膜113との間にブロッキング層を設け、この
ブロッキング層の内、触媒元素を導入する部分115の
対向領域を開口してから、触媒元素を含有した溶液を滴
下する方法が考えられる。この方法によれば、非晶質半
導体膜105aに直接フォトレジスト膜113が触れる
のを避けることができるが、ブロッキング層を形成する
工程が追加の工程となり、工程数が増加する。
Therefore, a blocking layer is provided between the amorphous semiconductor film 105a and the photoresist film 113. In the blocking layer, a region facing the portion 115 for introducing the catalytic element is opened, and then the catalytic element is removed. A method of dropping the contained solution may be considered. According to this method, the photoresist film 113 can be prevented from directly touching the amorphous semiconductor film 105a, but the step of forming the blocking layer is an additional step, and the number of steps is increased.

【0018】[0018]

【発明が解決しようとする課題】そこで、この発明の目
的は、少ない工程でもって製造でき、かつ信頼性の高い
薄膜トランジスタおよびその製造方法を提供することに
ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film transistor which can be manufactured with a small number of steps and has high reliability, and a method for manufacturing the same.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明の薄膜トランジスタの製造方法は、
絶縁性基板上または基板を覆って形成された絶縁膜上
に、非晶質半導体膜を形成する半導体膜形成工程と、上
記非晶質半導体膜上に、結晶化を助長する元素を添加し
た感光性ペーストを島状に形成して、上記非晶質半導体
膜上に上記結晶化を助長する元素を選択的に微量添加す
る元素添加工程と、加熱処理を行って、上記元素を上記
非晶質半導体膜中へ拡散,導入し、上記非晶質半導体膜
を多結晶化させる元素拡散工程とを備えることを特徴と
している。
In order to achieve the above object, a method for manufacturing a thin film transistor according to the first aspect of the present invention comprises:
A semiconductor film forming step of forming an amorphous semiconductor film over an insulating substrate or over an insulating film formed over the substrate; and a method of adding an element which promotes crystallization to the amorphous semiconductor film. Forming a conductive paste in an island shape, selectively adding a small amount of the element promoting the crystallization to the amorphous semiconductor film, and performing a heat treatment to convert the element to the amorphous semiconductor film. An element diffusion step of diffusing and introducing into the semiconductor film to polycrystallize the amorphous semiconductor film.

【0020】この請求項1の発明の薄膜トランジスタの
製造方法では、結晶化を助長する元素を添加した感光性
ペーストを使用し、上記感光性ペーストを島状に形成し
上記元素を選択的に非晶質半導体膜中へ添加し、加熱処
理を行って、上記非晶質半導体膜を多結晶化させる。
In the method of manufacturing a thin film transistor according to the first aspect of the present invention, a photosensitive paste to which an element that promotes crystallization is added is used, the photosensitive paste is formed into an island shape, and the element is selectively amorphous. The amorphous semiconductor film is added to the amorphous semiconductor film and subjected to a heat treatment to polycrystallize the amorphous semiconductor film.

【0021】したがって、この発明の製造方法によれ
ば、従来例におけるフォトレジストマスクを形成した
後、触媒元素を含有した溶液を滴下するという2工程
を、結晶化を助長する元素を添加した感光性ペーストを
島状に形成するという1つの工程で済ますことができ
る。したがって、製造プロセスを簡略化でき、かつコス
トダウンを行うことができる。
Therefore, according to the manufacturing method of the present invention, the two steps of forming a photoresist mask in the conventional example and then dropping a solution containing a catalyst element are performed by a photosensitive method using an element which promotes crystallization. It can be done in one step of forming the paste into islands. Therefore, the manufacturing process can be simplified and the cost can be reduced.

【0022】また、この発明の製造方法によれば、元素
添加工程において、フォトレジスト膜を使用しないか
ら、従来のように非晶質半導体膜の表面に直接フォトレ
ジスト膜が接触することが無い。したがって、非晶質半
導体膜とフォトレジスト膜との間にブロッキング層を設
けなくても、不純物が非晶質半導体膜中に混入されるこ
とがないから、工程の増加を招くことなく、非晶質半導
体膜の膜質の劣化を防止できる。したがって、この発明
によれば、少ない工程でもって、信頼性が高くて電気的
安定性の高い薄膜トランジスタを製造できる。
Further, according to the manufacturing method of the present invention, since the photoresist film is not used in the element addition step, the photoresist film does not directly contact the surface of the amorphous semiconductor film unlike the conventional method. Therefore, even if a blocking layer is not provided between the amorphous semiconductor film and the photoresist film, no impurity is mixed into the amorphous semiconductor film, and the amorphous semiconductor film can be formed without increasing the number of steps. Degradation of the quality semiconductor film can be prevented. Therefore, according to the present invention, a thin film transistor having high reliability and high electrical stability can be manufactured with a small number of steps.

【0023】また、請求項2の発明の薄膜トランジスタ
は、絶縁性基板上または基板を覆って形成された絶縁膜
上に形成された非晶質半導体膜上に、結晶化を助長する
元素を添加した感光性ペーストが島状に形成されてか
ら、加熱によって多結晶化された多結晶半導体薄膜を備
え、この多結晶半導体薄膜にソースおよびドレインを形
成したことを特徴としている。
In the thin film transistor according to the second aspect of the present invention, an element promoting crystallization is added to the amorphous semiconductor film formed on the insulating substrate or on the insulating film formed covering the substrate. A polycrystalline semiconductor thin film that is polycrystallized by heating after the photosensitive paste is formed in an island shape is provided, and a source and a drain are formed in the polycrystalline semiconductor thin film.

【0024】この請求項2の発明の薄膜トランジスタに
よれば、元素添加工程において、フォトレジスト膜を使
用しないから、従来のように非晶質半導体膜の表面に直
接フォトレジスト膜が接触することが無い。したがっ
て、非晶質半導体膜とフォトレジスト膜との間にブロッ
キング層を設けなくても、不純物が非晶質半導体膜中に
混入されることがないから、簡単な工程で非晶質半導体
膜の膜質の劣化を防止できる。したがって、この発明に
よれば、少ない工程でもって製造できる信頼性が高くて
電気的安定性の高い薄膜トランジスタを提供できる。
According to the thin film transistor of the second aspect of the present invention, the photoresist film is not used in the element adding step, so that the photoresist film does not directly contact the surface of the amorphous semiconductor film unlike the related art. . Therefore, even if a blocking layer is not provided between the amorphous semiconductor film and the photoresist film, no impurity is mixed into the amorphous semiconductor film, so that the amorphous semiconductor film can be formed in a simple process. Deterioration of film quality can be prevented. Therefore, according to the present invention, it is possible to provide a thin film transistor having high reliability and high electrical stability, which can be manufactured in a small number of steps.

【0025】[0025]

【発明の実施の形態】以下、この発明を図示の実施の形
態に基づいて詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments.

【0026】この発明の薄膜トランジスタの製造方法の
実施の形態を、図3,図4を順に参照して説明する。
An embodiment of a method of manufacturing a thin film transistor according to the present invention will be described with reference to FIGS.

【0027】この実施の形態は、まず、図3(A)に示す
ように、ガラス基板または絶縁膜を成膜した基板からな
る基板11上に、非晶質半導体膜(α-Si)15aを3
0〜150nm程度の厚さに成膜する。次に、図3(B)
に示すように、結晶化を助長する触媒元素として例えば
ニッケルを100ppmだけ添加した感光性ペースト1
を塗布し、フォトリソを行って、所定の島形状に形成す
る。このフォトリソでは、100〜700mJ/cm2
露光量で露光ができ、炭酸ナトリウム0.5〜1%の水
溶液で現像を行うことができる。
In this embodiment, first, as shown in FIG. 3A, an amorphous semiconductor film (α-Si) 15a is formed on a glass substrate or a substrate 11 formed of an insulating film. 3
The film is formed to a thickness of about 0 to 150 nm. Next, FIG.
As shown in FIG. 1, a photosensitive paste 1 containing only 100 ppm of nickel as a catalyst element for promoting crystallization.
Is applied and photolithography is performed to form a predetermined island shape. In this photolithography, exposure can be performed at an exposure amount of 100 to 700 mJ / cm 2 , and development can be performed with an aqueous solution of sodium carbonate 0.5 to 1%.

【0028】次に、550℃で4時間の熱処理を行っ
て、非晶質半導体膜15aを、多結質晶半導体膜(P−
Si)15bに成長させる。このとき、図3(C)に示す
ように、ニッケル元素が導入された部分21は、ニッケ
ル元素が導入されなかった領域へ向かって、ラテラル成
長する。これにより、ラテラル成長領域22が形成され
る。上記触媒元素(ニッケル)を非結晶質半導体膜15a
に導入し加熱処理を行うことによって、ラテラル成長領
域15aは、多結晶質半導体膜15bに成長する。この
多結晶質半導体膜15bは、基板11表面と平行に針状
あるいは柱状の結晶が成長方向に沿って延びており、そ
の成長方向において結晶粒界が存在しない。したがっ
て、このラテラル成長領域22を利用して、薄膜トラン
ジスタのチャネル部を形成することにより、図5,図6
を参照して説明したように、高移動度薄膜トランジスタ
やオンオフ電流比の大きい薄膜トランジスタを作製でき
る。
Next, a heat treatment is performed at 550 ° C. for 4 hours to convert the amorphous semiconductor film 15a into a polycrystalline semiconductor film (P-type).
Si) grown to 15b. At this time, as shown in FIG. 3C, the portion 21 into which the nickel element has been introduced grows laterally toward a region where the nickel element has not been introduced. Thus, a lateral growth region 22 is formed. The catalyst element (nickel) is converted into an amorphous semiconductor film 15a.
And a heat treatment is performed to grow the lateral growth region 15a into the polycrystalline semiconductor film 15b. In the polycrystalline semiconductor film 15b, needle-like or columnar crystals extend in the growth direction in parallel with the surface of the substrate 11, and there are no crystal grain boundaries in the growth direction. Therefore, by using the lateral growth region 22 to form the channel portion of the thin film transistor, FIGS.
As described with reference to, a high mobility thin film transistor and a thin film transistor with a large on / off current ratio can be manufactured.

【0029】次に、図3(D)に示すように、上記触媒元
素(ニッケル)を添加した感光性ペースト1を、1%程度
の炭酸ナトリウム水溶液で剥離する。その後、エキシマ
レーザの照射等によるアニールを行い、多結晶質半導体
膜15bの結晶性をより高める。次に、多結晶質半導体
膜15bを所定の形状にパターニングする。
Next, as shown in FIG. 3D, the photosensitive paste 1 to which the above-mentioned catalytic element (nickel) is added is peeled off with about 1% sodium carbonate aqueous solution. Thereafter, annealing by excimer laser irradiation or the like is performed to further improve the crystallinity of the polycrystalline semiconductor film 15b. Next, the polycrystalline semiconductor film 15b is patterned into a predetermined shape.

【0030】その後、図3(E)に示すように、ゲート絶
縁膜16を成膜し、より高い耐圧を得るために600℃
で12時間程度加熱してゲート絶縁膜16を繊密化す
る。その後、図3(F)に示すように、金属膜を成膜し、
更に、この金属膜を所定の形状にパターニングして、図
1にも示すようなゲート配線13およびゲート電極13
aを形成する。
Thereafter, as shown in FIG. 3 (E), a gate insulating film 16 is formed, and 600 ° C.
For about 12 hours to densify the gate insulating film 16. Thereafter, as shown in FIG. 3 (F), a metal film is formed,
Further, the metal film is patterned into a predetermined shape to form a gate wiring 13 and a gate electrode 13 as shown in FIG.
a is formed.

【0031】次に、図4(G)に示すように、上記ゲート
電極13aを不純物注入マスクとして、リンに代表され
る5価の元素(またはボロンに代表される3価の元素)を
ドーパントとして、加速電圧10KV程度,ドーズ量1
×1015/cm2〜1×1017/cm2の条件で不純物注
入を行い、不純物注入領域19を形成する。この後、図
4(H)に示すように、エキシマレーザの照射等によっ
て、不純物が注入された領域の活性化を行い、チャネル
領域に加えてソース領域14bおよびドレイン領域18
bを形成する。
Next, as shown in FIG. 4G, a pentavalent element represented by phosphorus (or a trivalent element represented by boron) is used as a dopant by using the gate electrode 13a as an impurity implantation mask. , Acceleration voltage about 10KV, dose amount 1
Impurity implantation is performed under the conditions of × 10 15 / cm 2 to 1 × 10 17 / cm 2 to form an impurity implantation region 19. Thereafter, as shown in FIG. 4H, the region into which the impurities are implanted is activated by irradiation with an excimer laser or the like, so that the source region 14b and the drain region 18
b is formed.

【0032】次に、図4(I),図4(J)に示すように、
層間絶縁膜17を成膜し、層間絶縁膜17およびゲート
絶縁膜16を同時に所定の形状にパターニングしてコン
タクトホール20を形成する。その後、図4(K)に示す
ように、金属膜を成膜し、更に、この金属膜を所定の形
状にパターニングして、図1にも示すように、ソース配
線14とソース電極14aおよびドレイン電極18aを
形成する。
Next, as shown in FIGS. 4 (I) and 4 (J),
An interlayer insulating film 17 is formed, and the contact hole 20 is formed by simultaneously patterning the interlayer insulating film 17 and the gate insulating film 16 into a predetermined shape. Thereafter, as shown in FIG. 4K, a metal film is formed, and further, this metal film is patterned into a predetermined shape, and as shown in FIG. 1, the source wiring 14, the source electrode 14a and the drain An electrode 18a is formed.

【0033】そして、図1に示すように、このようにし
て得られた薄膜トランジスタ10の近傍に、ドレイン電
極18bと接続するように画素電極12を形成する。こ
の画素電極12は、例えばITO等の透明導電膜からな
る。
Then, as shown in FIG. 1, a pixel electrode 12 is formed near the thin film transistor 10 thus obtained so as to be connected to the drain electrode 18b. This pixel electrode 12 is made of, for example, a transparent conductive film such as ITO.

【0034】この実施の形態の薄膜トランジスタの製造
方法によれば、結晶化を助長する元素を添加した感光性
ペースト1を使用し、上記感光性ペースト1を島状に形
成し上記元素を選択的に非晶質半導体膜15a中へ添加
し、加熱処理を行って、上記非晶質半導体膜15aを多
結晶化させる。したがって、この製造方法によれば、従
来例におけるフォトレジストマスクを形成した後、触媒
元素を含有した溶液を滴下するという2工程を、結晶化
を助長する元素を添加した感光性ペーストを島状に形成
するという1つの工程で済ますことができる。したがっ
て、製造プロセスを簡略化でき、かつコストダウンを行
うことができる。
According to the method for manufacturing a thin film transistor of this embodiment, the photosensitive paste 1 to which an element promoting crystallization is added is used, the photosensitive paste 1 is formed in an island shape, and the element is selectively formed. The amorphous semiconductor film 15a is added to the amorphous semiconductor film 15a and subjected to a heat treatment to polycrystallize the amorphous semiconductor film 15a. Therefore, according to this manufacturing method, the two steps of forming the photoresist mask in the conventional example and then dropping the solution containing the catalytic element into an island-shaped photosensitive paste containing an element that promotes crystallization are performed. It can be done in one step of forming. Therefore, the manufacturing process can be simplified and the cost can be reduced.

【0035】また、この製造方法によれば、元素添加工
程において、フォトレジスト膜を使用しないから、従来
のように非晶質半導体膜の表面に直接フォトレジスト膜
が接触することが無い。したがって、非晶質半導体膜と
フォトレジスト膜との間にブロッキング層を設ける必要
がなく、不純物が非晶質半導体膜15a中に混入される
ことがないから、工程の増加を招くことなく、非晶質半
導体膜15aの膜質の劣化を防止できる。したがって、
この製造方法によれば、少ない工程でもって、信頼性が
高くて電気的安定性の高い薄膜トランジスタを製造でき
る。
Further, according to this manufacturing method, since the photoresist film is not used in the element adding step, the photoresist film does not directly contact the surface of the amorphous semiconductor film as in the related art. Therefore, there is no need to provide a blocking layer between the amorphous semiconductor film and the photoresist film, and no impurities are mixed into the amorphous semiconductor film 15a. Deterioration of the film quality of the crystalline semiconductor film 15a can be prevented. Therefore,
According to this manufacturing method, a thin film transistor with high reliability and high electrical stability can be manufactured with few steps.

【0036】図1に示す液晶表示装置のパネル基板の一
部には、上記薄膜トランジスタ10が多数形成されてい
る。また、図1のA-A線断面を、図2に示す。図1に
示すように、薄膜トランジスタ10は、基板11上にマ
トリクス状に配された画素電極12に各々接続され、各
画素電極12へ画像信号の供給を制御するスイッチング
素子として形成されている。また、基板11上には、画
像信号を供給するための走査信号線(ゲート線)13とデ
ータ信号線(ソース線)14とが平面的に交差するように
多数配設されている。走査信号線13は、上記ゲート電
極13aと一体に形成される。一方、データ信号線14
は、上記ソース電極14aと一体に形成される。
Many thin film transistors 10 are formed on a part of the panel substrate of the liquid crystal display device shown in FIG. FIG. 2 shows a cross section taken along line AA of FIG. As shown in FIG. 1, the thin film transistor 10 is connected to pixel electrodes 12 arranged in a matrix on a substrate 11, and is formed as a switching element that controls supply of an image signal to each pixel electrode 12. Further, on the substrate 11, a large number of scanning signal lines (gate lines) 13 for supplying image signals and many data signal lines (source lines) 14 are arranged so as to intersect in a plane. The scanning signal line 13 is formed integrally with the gate electrode 13a. On the other hand, the data signal line 14
Are formed integrally with the source electrode 14a.

【0037】図2に示すように、上記薄膜トランジスタ
10は、多結晶半導体膜(P-Si)15bの上に、ゲー
ト絶縁膜16,ゲート電極13a,層間絶縁膜17が順次
形成され、更に、上記2つのコンタクトホール20に、
ソース電極14aとドレイン電極18aとが形成された
構造になっている。上記多結晶半導体膜15bは、チャ
ネル領域と、その両側のソース領域14bおよびドレイ
ン領域18bを有し、このチャネル領域はゲート電極1
3aの下部に位置する。また、ドレイン電極18aは、
その近傍の画像電極12に接続されている。
As shown in FIG. 2, in the thin film transistor 10, a gate insulating film 16, a gate electrode 13a, and an interlayer insulating film 17 are sequentially formed on a polycrystalline semiconductor film (P-Si) 15b. In two contact holes 20,
It has a structure in which a source electrode 14a and a drain electrode 18a are formed. The polycrystalline semiconductor film 15b has a channel region, and a source region 14b and a drain region 18b on both sides of the channel region.
3a. The drain electrode 18a is
It is connected to the image electrode 12 in the vicinity.

【0038】上記薄膜トランジスタ10は、非晶質半導
体膜15a上に、結晶化を助長する元素(ニッケル)を添
加した感光性ペースト1が島状に形成されてから加熱に
よって、多結晶化された多結晶半導体薄膜15bを備
え、この多結晶半導体薄膜15bにソース領域14bお
よびドレイン領域18bを形成した。この薄膜膜トラン
ジスタ10によれば、元素添加工程において、フォトレ
ジスト膜を使用しないから、従来のように非晶質半導体
膜の表面に直接フォトレジスト膜が接触することが無
い。したがって、非晶質半導体膜とフォトレジスト膜と
の間にブロッキング層を設けなくても、不純物が非晶質
半導体膜中に混入されることがないから、簡単な工程で
非晶質半導体膜の膜質の劣化を防止できる。したがっ
て、この薄膜トランジスタ10によれば、少ない工程で
もって製造できる信頼性が高くて電気的安定性の高い薄
膜トランジスタを実現できる。
In the thin-film transistor 10, the photosensitive paste 1 containing an element (nickel) that promotes crystallization is formed in an island shape on the amorphous semiconductor film 15a, and then the polycrystalline poly-crystal is formed by heating. A crystalline semiconductor thin film 15b was provided, and a source region 14b and a drain region 18b were formed in the polycrystalline semiconductor thin film 15b. According to the thin film transistor 10, since the photoresist film is not used in the element addition step, the photoresist film does not directly contact the surface of the amorphous semiconductor film as in the related art. Therefore, even if a blocking layer is not provided between the amorphous semiconductor film and the photoresist film, no impurity is mixed into the amorphous semiconductor film, so that the amorphous semiconductor film can be formed in a simple process. Deterioration of film quality can be prevented. Therefore, according to the thin film transistor 10, a thin film transistor with high reliability and high electrical stability, which can be manufactured in a small number of steps, can be realized.

【0039】なお、上記実施形態では、結晶化を助長す
る元素としてニッケルを用いたが、他の元素(パラジウ
ム等)を用いてもよい。
In the above embodiment, nickel is used as an element for promoting crystallization, but another element (such as palladium) may be used.

【0040】[0040]

【発明の効果】以上より明らかなように、請求項1の発
明の薄膜トランジスタの製造方法は、結晶化を助長する
元素を添加した感光性ペーストを使用し、上記感光性ペ
ーストを島状に形成し上記元素を選択的に非晶質半導体
膜中へ添加し、加熱処理を行って、上記非晶質半導体膜
を多結晶化させる。
As is apparent from the above description, the method of manufacturing a thin film transistor according to the first aspect of the present invention uses a photosensitive paste to which an element promoting crystallization is added, and forms the photosensitive paste in an island shape. The above element is selectively added to the amorphous semiconductor film, and heat treatment is performed, so that the amorphous semiconductor film is polycrystallized.

【0041】したがって、この発明の製造方法によれ
ば、従来例におけるフォトレジストマスクを形成した
後、触媒元素を含有した溶液を滴下するという2工程
を、結晶化を助長する元素を添加した感光性ペーストを
島状に形成するという1つの工程で済ますことができ
る。したがって、低温,短時間でもって非晶質半導体膜
を多結晶化できるから、製造プロセスを簡略化でき、か
つコストダウンを行うことができる。
Therefore, according to the manufacturing method of the present invention, the two steps of forming a photoresist mask in the conventional example and then dropping a solution containing a catalyst element are performed in a photosensitive method in which an element promoting crystallization is added. It can be done in one step of forming the paste into islands. Therefore, since the amorphous semiconductor film can be polycrystallized at a low temperature for a short time, the manufacturing process can be simplified and the cost can be reduced.

【0042】また、この発明の製造方法によれば、元素
添加工程において、フォトレジスト膜を使用しないか
ら、従来のように非晶質半導体膜の表面に直接フォトレ
ジスト膜が接触することが無い。したがって、非晶質半
導体膜とフォトレジスト膜との間にブロッキング層を設
けなくても、不純物が非晶質半導体膜中に混入されるこ
とがないから、工程の増加を招くことなく、非晶質半導
体膜の膜質の劣化を防止できる。したがって、この発明
によれば、少ない工程でもって、信頼性が高くて電気的
安定性の高い薄膜トランジスタを製造できる。
Further, according to the manufacturing method of the present invention, the photoresist film is not used in the element addition step, so that the photoresist film does not directly contact the surface of the amorphous semiconductor film unlike the related art. Therefore, even if a blocking layer is not provided between the amorphous semiconductor film and the photoresist film, no impurity is mixed into the amorphous semiconductor film, and the amorphous semiconductor film can be formed without increasing the number of steps. Degradation of the quality semiconductor film can be prevented. Therefore, according to the present invention, a thin film transistor having high reliability and high electrical stability can be manufactured with a small number of steps.

【0043】また、請求項2の発明の薄膜トランジスタ
は、絶縁性基板上または基板を覆って形成された絶縁膜
上に形成された非晶質半導体膜上に、結晶化を助長する
元素を添加した感光性ペーストが島状に形成されてから
加熱によって、多結晶化された多結晶半導体薄膜を備
え、この多結晶半導体薄膜にソースおよびドレインを形
成した。
Further, in the thin film transistor according to the second aspect of the present invention, an element which promotes crystallization is added to the amorphous semiconductor film formed on the insulating substrate or on the insulating film formed covering the substrate. After the photosensitive paste was formed into an island shape, a polycrystallized polycrystalline semiconductor thin film was provided by heating, and a source and a drain were formed in the polycrystalline semiconductor thin film.

【0044】この請求項2の発明の薄膜トランジスタに
よれば、元素添加工程において、フォトレジスト膜を使
用しないから、従来のように非晶質半導体膜の表面に直
接フォトレジスト膜が接触することが無い。したがっ
て、非晶質半導体膜とフォトレジスト膜との間にブロッ
キング層を設けなくても、不純物が非晶質半導体膜中に
混入されることがないから、簡単な工程で非晶質半導体
膜の膜質の劣化を防止できる。したがって、この発明に
よれば、少ない工程でもって製造できる信頼性が高くて
電気的安定性の高い薄膜トランジスタを提供できる。
According to the thin film transistor of the second aspect of the present invention, the photoresist film is not used in the element addition step, so that the photoresist film does not directly contact the surface of the amorphous semiconductor film unlike the conventional case. . Therefore, even if a blocking layer is not provided between the amorphous semiconductor film and the photoresist film, no impurity is mixed into the amorphous semiconductor film, so that the amorphous semiconductor film can be formed in a simple process. Deterioration of film quality can be prevented. Therefore, according to the present invention, it is possible to provide a thin film transistor having high reliability and high electrical stability, which can be manufactured in a small number of steps.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の薄膜トランジスタが多数形成され
る液晶表示装置のパネル基板の一部を示す平面図であ
る。
FIG. 1 is a plan view showing a part of a panel substrate of a liquid crystal display device in which a large number of thin film transistors of the present invention are formed.

【図2】 図1のA−A線における上記薄膜トランジス
タの断面図である。
FIG. 2 is a cross-sectional view of the thin film transistor taken along line AA in FIG.

【図3】 上記薄膜トランジスタの製造工程の前半を示
す工程図である。
FIG. 3 is a process diagram showing a first half of a manufacturing process of the thin film transistor.

【図4】 上記薄膜トランジスタの製造工程の後半を示
す工程図である。
FIG. 4 is a process chart showing a latter half of a manufacturing process of the thin film transistor.

【図5】 結晶成長の方向と薄膜トランジスタのソー
ス,ドレイン,チャネルの各領域の配置を示した図で、キ
ャリヤの移動方向に結晶粒界が存在しない配置図であ
る。
FIG. 5 is a diagram showing the direction of crystal growth and the arrangement of the source, drain, and channel regions of the thin film transistor, and is a layout diagram in which no crystal grain boundary exists in the carrier moving direction.

【図6】 結晶成長の方向と薄膜トランジスタのソー
ス,ドレイン,チャネルの各領域の配置を示した図で、ド
レイン端部での粒界トラップ密度が低減する配置図であ
る。
FIG. 6 is a diagram showing the direction of crystal growth and the arrangement of source, drain, and channel regions of a thin film transistor, and is an arrangement diagram in which the density of grain boundary traps at the drain end is reduced.

【図7】 従来の薄膜トランジスタが多数形成される液
晶表示装置のパネル基板の一部を示す平面図である。
FIG. 7 is a plan view showing a part of a panel substrate of a liquid crystal display device in which a large number of conventional thin film transistors are formed.

【図8】 図7のB−B線における上記薄膜トランジス
タの断面図である。
8 is a cross-sectional view of the thin film transistor taken along line BB in FIG.

【図9】 上記薄膜トランジスタの製造工程の前半を示
す工程図である。
FIG. 9 is a process chart showing a first half of a manufacturing process of the thin film transistor.

【図10】 上記薄膜トランジスタの製造工程の後半を
示す工程図である。
FIG. 10 is a process chart showing a latter half of a manufacturing process of the thin film transistor.

【符号の説明】[Explanation of symbols]

1…触媒元素含有ペースト、10…薄膜トランジスタ、
11…ガラス基板、12…画素電極、13…ゲート配
線、13a…ゲート電極、14…ソース配線、14a…
ソース電極、14b,44,54…ソース領域、15a…
非晶質半導体膜、15b…多結晶質半導体膜、16…ゲ
ート絶縁膜、17…層間絶縁膜、18a…ドレイン電
極、18b,45,55…ドレイン領域、19…不純物
注入領域、20…コンタクトホール、21,41,51…
触媒元素導入領域、22,43,53…ラテラル成長領
域、46,56…チャネル領域、42,52…ラテラル成
長端部。
DESCRIPTION OF SYMBOLS 1 ... Catalyst element containing paste, 10 ... Thin film transistor,
11: glass substrate, 12: pixel electrode, 13: gate wiring, 13a: gate electrode, 14: source wiring, 14a ...
Source electrode, 14b, 44, 54 ... source region, 15a ...
Amorphous semiconductor film, 15b polycrystalline semiconductor film, 16 gate insulating film, 17 interlayer insulating film, 18a drain electrode, 18b, 45, 55 drain region, 19 impurity implantation region, 20 contact hole , 21,41,51 ...
Catalyst element introduction region, 22, 43, 53 ... lateral growth region, 46, 56 ... channel region, 42, 52 ... lateral growth end.

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F052 AA01 BB07 DA02 FA01 JA01 JA10 5F110 AA05 CC02 FF36 GG02 GG13 GG15 HJ01 HJ04 HJ12 HJ23 NN02 PP03 PP23 PP24 PP34 QQ04  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F052 AA01 BB07 DA02 FA01 JA01 JA10 5F110 AA05 CC02 FF36 GG02 GG13 GG15 HJ01 HJ04 HJ12 HJ23 NN02 PP03 PP23 PP24 PP34 QQ04

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板上または基板を覆って形成さ
れた絶縁膜上に、非晶質半導体膜を形成する半導体膜形
成工程と、 上記非晶質半導体膜上に、結晶化を助長する元素を添加
した感光性ペーストを島状に形成して、上記非晶質半導
体膜上に上記結晶化を助長する元素を選択的に微量添加
する元素添加工程と、 加熱処理を行って、上記元素を上記非晶質半導体膜中へ
拡散,導入し、上記非晶質半導体膜を多結晶化させる元
素拡散工程とを備えることを特徴とする薄膜トランジス
タの製造方法。
A semiconductor film forming step of forming an amorphous semiconductor film over an insulating substrate or an insulating film formed over the substrate; and promoting crystallization on the amorphous semiconductor film. Forming an island-shaped photosensitive paste to which the element is added, and selectively adding a trace amount of the element promoting the crystallization onto the amorphous semiconductor film; An element diffusion step of diffusing and introducing into the amorphous semiconductor film and polycrystallizing the amorphous semiconductor film.
【請求項2】 絶縁性基板上または基板を覆って形成さ
れた絶縁膜上に形成された非晶質半導体膜上に、結晶化
を助長する元素を添加した感光性ペーストが島状に形成
されてから、加熱によって多結晶化された多結晶半導体
薄膜を備え、この多結晶半導体薄膜にソースおよびドレ
インを形成したことを特徴とする薄膜トランジスタ。
2. A photosensitive paste containing an element that promotes crystallization is formed in an island shape on an amorphous semiconductor film formed on an insulating substrate or an insulating film formed over the substrate. A thin film transistor comprising a polycrystalline semiconductor thin film that has been polycrystallized by heating, and a source and a drain formed in the polycrystalline semiconductor thin film.
JP10325073A 1998-11-16 1998-11-16 Thin-film transistor and its manufacturing method Pending JP2000150896A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10325073A JP2000150896A (en) 1998-11-16 1998-11-16 Thin-film transistor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10325073A JP2000150896A (en) 1998-11-16 1998-11-16 Thin-film transistor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2000150896A true JP2000150896A (en) 2000-05-30

Family

ID=18172860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10325073A Pending JP2000150896A (en) 1998-11-16 1998-11-16 Thin-film transistor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2000150896A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006644A (en) * 2002-01-28 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and its fabricating method
JP2005150711A (en) * 2003-10-21 2005-06-09 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device
JP2014239246A (en) * 2002-01-28 2014-12-18 株式会社半導体エネルギー研究所 Semiconductor device
JP2021101464A (en) * 2002-01-28 2021-07-08 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006644A (en) * 2002-01-28 2004-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and its fabricating method
JP2014239246A (en) * 2002-01-28 2014-12-18 株式会社半導体エネルギー研究所 Semiconductor device
JP2021101464A (en) * 2002-01-28 2021-07-08 株式会社半導体エネルギー研究所 Semiconductor device
JP2005150711A (en) * 2003-10-21 2005-06-09 Semiconductor Energy Lab Co Ltd Manufacturing method for semiconductor device
JP4683898B2 (en) * 2003-10-21 2011-05-18 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
JP3138169B2 (en) Method for manufacturing semiconductor device
JP2860869B2 (en) Semiconductor device and manufacturing method thereof
EP0602250B1 (en) Thin film transistor, display device, and method for manufacturing thin film transistor
US6027987A (en) Method of manufacturing a crystalline semiconductor
KR100319332B1 (en) Semiconductor device and electro-optical device
JP3431033B2 (en) Semiconductor fabrication method
JP3221473B2 (en) Method for manufacturing semiconductor device
KR100451381B1 (en) Thin film transistor and its manufacturing method
KR100543061B1 (en) A method for manufacturing of array substrate using a driving circuit for one body Liquid Crystal Display Device
JPH086053A (en) Liquid crystal display device
KR20000061176A (en) Thin Film Transistor and fabricating method thereof
US6531348B2 (en) Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
JPH09107102A (en) Thin-film transistor and preparation thereof
JP2791635B2 (en) Semiconductor device and manufacturing method thereof
US20040087064A1 (en) Method of forming polysilicon thin film transistor
JP2000150896A (en) Thin-film transistor and its manufacturing method
JP2005532685A (en) TFT electronic device and its manufacture
JP3107345B2 (en) Method for manufacturing semiconductor device
KR100504538B1 (en) Method For Crystallizing Amorphous Layer And Method For Fabricating Liquid Crystal Display Device By Using Said Method
KR100489167B1 (en) Thin film transistor and its manufacturing method
JP3901903B2 (en) Method for manufacturing thin film transistor
JPH1187714A (en) Thin-film transistor and method for manufacturing the same
KR100525434B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
KR100442289B1 (en) Process for crystallizing amorphous silicon and fabricating method of liquid crystal display device
JPH0831737A (en) Semiconductor device and manufacture thereof