JP2000150706A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000150706A
JP2000150706A JP31922898A JP31922898A JP2000150706A JP 2000150706 A JP2000150706 A JP 2000150706A JP 31922898 A JP31922898 A JP 31922898A JP 31922898 A JP31922898 A JP 31922898A JP 2000150706 A JP2000150706 A JP 2000150706A
Authority
JP
Japan
Prior art keywords
wiring
bonding pad
solder ball
bonding
ball connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31922898A
Other languages
Japanese (ja)
Other versions
JP3469795B2 (en
Inventor
Hideo Kunii
秀雄 国井
Kiyoshi Mita
清志 三田
Mitsuo Umemoto
光雄 梅本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP31922898A priority Critical patent/JP3469795B2/en
Publication of JP2000150706A publication Critical patent/JP2000150706A/en
Application granted granted Critical
Publication of JP3469795B2 publication Critical patent/JP3469795B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate contact to a bonding pad of a metallic fine line by forming a projection part for bonding which projects from a second connection wiring in a space formed of a GND bonding pad and the second connection wiring. SOLUTION: Since a wiring does not extend downward from a lower end of bonding pads 70, 77 connected to a first connection wiring 66, a dead space is formed therebelow. Therefore, a projection part 78 is formed in a second connection wiring 80 connected to a bonding pad 4 or 1 at both sides of the bonding pads 70, 77 for using it as a bonding area. According to this constitution, a metallic fine line 71 can be subjected to bonding without access to the bonding pads 70, 77. Electric short circuit between the bonding pads 70, 77 and the first connection wiring 66 caused by the metallic fine line 71 can be restrained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置に関
し、特にBGA(Ball Grid Array)を
採用したCSP(Chip Size/Scale P
ackage)に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a CSP (Chip Size / Scale P) employing a BGA (Ball Grid Array).
Acquisition).

【0002】[0002]

【従来の技術】近年、ICパッケージは携帯機器や小型
・高密度実装機器への採用が進み、従来のICパッケー
ジとその実装概念が大きく変わろうとしている。詳細
は、例えば電子材料(1998年9月号22頁〜)の特
集「CSP技術とそれを支える実装材料・装置」で述べ
られている。
2. Description of the Related Art In recent years, the use of IC packages in portable equipment and small-sized / high-density mounting equipment has been advanced, and the concept of mounting IC packages and conventional IC packages is about to change significantly. The details are described in, for example, a special issue of “CSP technology and mounting materials and devices supporting the CSP technology” in Electronic Materials (September 1998, p. 22-).

【0003】図2は、フレキシブルシート50をインタ
ーポーザー基板として採用するもので、このフレキシブ
ルシート50の上には、接着剤を介して銅箔パターン5
1が貼り合わされている。この銅箔パターン51には、
ICチップ52が固着され、このICチップの周囲にボ
ンディング用パッドが形成されている。またこのボンデ
ィング用パッドと一体で形成される配線を介して半田ボ
ール接続用パッドが形成され、この半田ボール接続用パ
ッドに半田ボール53が形成されている。
FIG. 2 shows an example in which a flexible sheet 50 is employed as an interposer substrate. A copper foil pattern 5 is provided on the flexible sheet 50 via an adhesive.
1 is pasted. In this copper foil pattern 51,
An IC chip 52 is fixed, and bonding pads are formed around the IC chip. A solder ball connection pad is formed via wiring formed integrally with the bonding pad, and a solder ball 53 is formed on the solder ball connection pad.

【0004】図3は、この具体的例を示すもので、フレ
キシブルシート50が外側の実線で示す部分であり、点
線がICチップ52である。このICチップ52の周囲
に細長で形成されたものがボンディング用パッド群54
…である。このボンディング用パッド群54…の内側に
は、第1の半田ボール接続用パッド群55…が形成さ
れ、更にこの内側に第2の半田ボール接続用パッド群5
6…が形成されている。
FIG. 3 shows a specific example of this, in which the flexible sheet 50 is the portion indicated by the solid line on the outside, and the dotted line is the IC chip 52. An elongated chip formed around the IC chip 52 is a bonding pad group 54.
... A first solder ball connection pad group 55 is formed inside the bonding pad group 54. A second solder ball connection pad group 5 is further formed inside the first solder ball connection pad group 55.
6 are formed.

【0005】またボンディング用パッド群54…の外側
には、第3の半田ボール接続用パッド群57…が形成さ
れ、更に外側に第4の半田ボール接続用パッド群58…
が形成されている。そしてボンディング用パッド54か
ら第1の半田ボール接続用パッド55には、第1の配線
59が、ボンディング用パッド54から第2の半田ボー
ル接続用パッド56には、第2の配線60が接続され、
ボンディング用パッド54から第3の半田ボール接続用
パッド57には第3の配線61が、ボンディング用パッ
ド54から第4の半田ボール接続用パッド群58には、
第4の配線62が形成されている。またボンディング用
パッド54からフレキシブルシート50の周囲にまで延
在される第5の配線63が設けられている。
A third solder ball connection pad group 57 is formed outside the bonding pad group 54, and a fourth solder ball connection pad group 58 is formed further outside.
Are formed. A first wiring 59 is connected from the bonding pad 54 to the first solder ball connection pad 55, and a second wiring 60 is connected from the bonding pad 54 to the second solder ball connection pad 56. ,
A third wiring 61 is provided from the bonding pad 54 to the third solder ball connection pad 57, and a third wiring 61 is provided from the bonding pad 54 to the fourth solder ball connection pad group 58.
A fourth wiring 62 is formed. Further, a fifth wiring 63 extending from the bonding pad 54 to the periphery of the flexible sheet 50 is provided.

【0006】この半田ボール接続用パッド群の裏側は、
フレキシブルシートが開口された開口部11が設けられ
ており、この開口部を介して半田ボール53が形成され
ている。
The back side of this solder ball connection pad group is
An opening 11 in which the flexible sheet is opened is provided, and a solder ball 53 is formed through this opening.

【0007】また半田ボール接続用パッド64は、IC
チップ52の固着用ランド65と接続され、配線66を
介してボンディング用パッドと接続されている。
The solder ball connection pad 64 is formed by an IC
It is connected to the fixing land 65 of the chip 52, and is connected to the bonding pad via the wiring 66.

【0008】[0008]

【発明が解決しようとする課題】図3のX軸方向のボン
ディング用パッド群と半田ボール接続用パッド群を拡大
し、図4に示す。図3に於いて、ランド65と電気的に
コンタクトされた配線66を、図4の左から2番目と3
番目の半田ボール接続用パッドの間に通過させ、拡大図
として示している。
FIG. 4 is an enlarged view of the bonding pad group and the solder ball connecting pad group in the X-axis direction of FIG. In FIG. 3, the wiring 66 electrically connected to the land 65 is connected to the second and third from the left in FIG.
It passes between the solder ball connection pads and is shown in an enlarged view.

【0009】詳細は、実施の形態にて説明するが、図4
に於いて、金属細線は、フレキシブルシート50上のパ
ターンテストを行うために形成されている。しかし配線
66と一体のボンディング用パッド70を越えるように
金属細線71を形成すると、ボンディング誤差によりボ
ンディング用パッド70と接触することがあり、前記テ
ストが精度良くできない問題があった。
The details will be described in the embodiment, but FIG.
In the above, the thin metal wire is formed for performing a pattern test on the flexible sheet 50. However, if the thin metal wire 71 is formed so as to exceed the bonding pad 70 integrated with the wiring 66, the fine metal wire 71 may come into contact with the bonding pad 70 due to a bonding error.

【0010】しかもボンディングは、内側から外側に向
かってでボールボンドされ、内側がボールボンド、外側
がステッチボンドで形成される。例えば図4の金属細線
72は、黒点で示す部分がステッチボンドされる部分で
あり、ここのボンディング用パッド群のネック部分でX
で示す部分にクラックが発生する問題があった。
Further, the bonding is performed by ball bonding from the inside to the outside, the ball bonding is formed on the inside, and the stitch bond is formed on the outside. For example, the thin metal wire 72 in FIG. 4 is a portion to be stitch-bonded at a portion indicated by a black dot, and a X portion at a neck portion of the bonding pad group here.
There was a problem that cracks occurred in the portions indicated by.

【0011】[0011]

【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第1に、GNDボンディング用パッドお
よび第2の接続配線で形成された空間に、第2の接続配
線から突出させて形成したボンディング用の突出部を有
する事で解決するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problem, and firstly, a method is provided in which a space formed by a GND bonding pad and a second connection wiring projects from the second connection wiring. The problem is solved by having a bonding protruding portion formed in this way.

【0012】また具体的には、GNDボンディング用パ
ッドおよび前記GNDボンディング用パッドと隣接した
前記ボンディング用パッドから延在される前記第3の配
線(または前記第4の配線)で形成された空間に、前記
第3の配線(または第4の配線)から突出させて形成し
たボンディング用の突出部とを有する事で解決するもの
である。
More specifically, in a space formed by the third wiring (or the fourth wiring) extending from the GND bonding pad and the bonding pad adjacent to the GND bonding pad. This problem can be solved by having a bonding protruding portion formed by protruding from the third wiring (or the fourth wiring).

【0013】この突出部の形成により、金属細線71
は、ボンディング用パッド70との接触が抑制され、精
度の高いテストが可能となる。
The formation of the protruding portions allows the fine metal wires 71 to be formed.
In the test, contact with the bonding pad 70 is suppressed, and a highly accurate test can be performed.

【0014】また第1の配線には、第3の配線(または
前記第4の配線)と一体で形成されるボンディング用パ
ッド上の空間に、迂回路を設けることで解決するもので
ある。
In addition, the first wiring can be solved by providing a detour in a space above the bonding pad formed integrally with the third wiring (or the fourth wiring).

【0015】ステッチボンド側の第1の配線の配線長が
長く形成されるため、超音波振動によるクラックが防止
できる。
Since the first wiring on the stitch bond side has a long wiring length, cracks due to ultrasonic vibration can be prevented.

【0016】[0016]

【発明の実施の形態】以下に本発明の実施の形態を図1
〜図3を参照して詳細に説明する。尚、従来の構造と一
致する部分は、同一符号で示した。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.
This will be described in detail with reference to FIG. In addition, the part which corresponds to the conventional structure is shown with the same reference numeral.

【0017】図3は、フレキシブルシート50の左コー
ナーおよびその近傍を図示したもので、ピン数は、ここ
では256ピン用である。
FIG. 3 shows the left corner of the flexible sheet 50 and its vicinity. The number of pins is 256 pins in this case.

【0018】まず本構造は、図2や図3からも明らかな
ように、フレキシブルシート50の上にICチップ52
を実装し、金属細線10を介して、ICチップ52とフ
レキシブルシート50上のパターンを電気的に接続し、
モールドしたものである。
First, as is clear from FIGS. 2 and 3, this structure has an IC chip 52 on a flexible sheet 50.
Is mounted, and the IC chip 52 and the pattern on the flexible sheet 50 are electrically connected via the thin metal wires 10.
It is molded.

【0019】まずフレキシブルシート50について説明
する。このシート50は、ポリイミド樹脂で成り、表面
にはエポキシ系やアクリル系の接着剤を介して金属パタ
ーンが貼り合わされている。
First, the flexible sheet 50 will be described. The sheet 50 is made of a polyimide resin, and has a metal pattern attached to the surface thereof via an epoxy or acrylic adhesive.

【0020】具体的に説明すると、75μmのポリイミ
ド系シートには、点線で示した円形の開口部11が開口
されている。
More specifically, a 75 μm polyimide sheet has a circular opening 11 indicated by a dotted line.

【0021】このシート50はエポキシ系接着材が約1
2μmの厚さで塗布され、表面にラミネートシートが貼
り合わされている状態で供給される。この状態で点線で
示す開口部が開けられ、この上に銅箔が貼り合わされ
る。銅箔の厚さは18μmである。つまり表面は全体に
銅箔があり、裏面の開口部はCuが露出している。この
後、Cuのパターンがエッチングされ、Cuの露出部に
は、Niメッキ層1μm、更にこの上にAu層0.3μ
mが積層される。従って表面の導電パターンは、Au/
Ni/Cuの三層構造で、フレキシブルシート裏面の開
口部に於けるCuの露出面には、Au/Niが積層され
ている。
The sheet 50 is made of an epoxy-based adhesive of about 1
It is applied in a thickness of 2 μm and supplied in a state where a laminate sheet is stuck on the surface. In this state, an opening indicated by a dotted line is opened, and a copper foil is bonded thereon. The thickness of the copper foil is 18 μm. That is, the entire surface has a copper foil, and the opening on the back surface has Cu exposed. Thereafter, the Cu pattern is etched, and a Ni plating layer of 1 μm is formed on the exposed portion of Cu, and an Au layer of 0.3 μm is further formed thereon.
m are stacked. Therefore, the conductive pattern on the surface is Au /
With a three-layer structure of Ni / Cu, Au / Ni is laminated on the exposed surface of Cu at the opening on the back surface of the flexible sheet.

【0022】パターンは、上述した材料で3層構造とな
っており、Cuは抵抗の小さい配線として、Niは半田
をぬらすため、そしてAuは、Niの表面酸化防止と、
半田付け性を改善している。
The pattern has a three-layer structure made of the above-mentioned material. Cu is used as a wiring having a small resistance, Ni is used to wet solder, and Au is used to prevent surface oxidation of Ni.
Improves solderability.

【0023】ここで後述する色々なパターン配線は、C
uのみ、またはCu/Niの積層体で構成されても良い
し、半田ボール接続用パッドのみCu/Ni/Auの積
層構造としても良い。
The various pattern wirings described later are C
u, or a laminate of Cu / Ni, or only the solder ball connection pad may have a laminate structure of Cu / Ni / Au.

【0024】図3では、フレキシブルシート50を外側
の実線で示し、点線がICチップ52である。このIC
チップ57の周囲に細長で形成されたものがボンディン
グ用パッド群54…である。このボンディング用パッド
群54…は、チップの4辺に沿って矩形状に形成され、
各辺は少なくとも64個形成されている。このボンディ
ング用パッド群54…の内側には、第1の半田ボール接
続用パッド群55…が形成され、更にこの内側に第2の
半田ボール接続用パッド群56…が形成されている。ま
たボンディング用パッド群54…の外側には、第3の半
田ボール接続用パッド群57…が形成され、更に外側に
第4の半田ボール接続用パッド群58…が形成されてい
る。つまりボンディング用パッド群54…は、少なくと
も256個有るので、第1〜第4の半田ボール接続用パ
ッド群55…、56…、57…、58…も合計で少なく
とも256個形成される。また半田ボール接続用パッド
群は、フレキシブルシート50の裏面に見える開口部1
1から顔を出しており、ここに半田ボール53が形成さ
れる。
In FIG. 3, the flexible sheet 50 is indicated by an outer solid line, and the dotted line is the IC chip 52. This IC
What is formed elongated around the chip 57 is the bonding pad group 54. The bonding pad groups 54 are formed in a rectangular shape along four sides of the chip.
At least 64 sides are formed. A first solder ball connection pad group 55 is formed inside the bonding pad group 54, and a second solder ball connection pad group 56 is formed inside this. A third solder ball connection pad group 57 is formed outside the bonding pad group 54, and a fourth solder ball connection pad group 58 is formed further outside. That is, since there are at least 256 bonding pad groups 54, the first to fourth solder ball connection pad groups 55 ..., 56 ..., 57 ..., 58 ... are also formed at least 256 in total. In addition, the solder ball connection pad group includes an opening 1 on the back surface of the flexible sheet 50.
1, the solder ball 53 is formed.

【0025】そしてボンディング用パッド54から第1
の半田ボール接続用パッド55には、第1の配線59
が、ボンディング用パッド54から第2の半田ボール接
続用パッド56には、第2の配線60が接続され、ボン
ディング用パッド54から第3の半田ボール接続用パッ
ド57には第3の配線61が、ボンディング用パッド5
4から第4の半田ボール接続用パッド群58には、第4
の配線62が形成されている。またボンディング用パッ
ド54からフレキシブルシート50の周囲にまで延在さ
れる第5の配線63が設けられている。
From the bonding pad 54, the first
The first wiring 59 is provided on the solder ball connection pad 55.
However, a second wiring 60 is connected from the bonding pad 54 to the second solder ball connection pad 56, and a third wiring 61 is connected from the bonding pad 54 to the third solder ball connection pad 57. , Bonding pad 5
The fourth to fourth solder ball connection pad groups 58 include the fourth
Wiring 62 is formed. Further, a fifth wiring 63 extending from the bonding pad 54 to the periphery of the flexible sheet 50 is provided.

【0026】また半田ボール接続用パッド64は、IC
チップ52の固着用ランド65と接続され、第1の接続
配線66を介してボンディング用パッドと接続されてい
る。
The solder ball connection pad 64 is formed of an IC.
It is connected to the fixing land 65 of the chip 52 and is connected to the bonding pad via the first connection wiring 66.

【0027】ここで半田ボール接続用パッドの外径は
0.5mmで、フレキシブルシートの開口部は0.35
μmである。またピッチは、0.8mmであり、半田ボ
ール接続用パッドと隣の半田ボール接続用パッドの間の
スペースは、0.7mmである。また配線の幅は、42
μm、ボンディング用パッドのサイズは、縦200μ
m、横125μmである。
Here, the outer diameter of the solder ball connection pad is 0.5 mm, and the opening of the flexible sheet is 0.35 mm.
μm. The pitch is 0.8 mm, and the space between the solder ball connection pad and the adjacent solder ball connection pad is 0.7 mm. The width of the wiring is 42
μm, the size of the bonding pad is vertical 200μ
m, 125 μm in width.

【0028】一方、ICチップ52は、フレキシブルシ
ート50のランド65に、半田、銀ペーストまたは絶縁
接着剤等を介して固着され、ICチップ52のボンディ
ング用パッドとフレキシブルシート50のボンディング
用パッドとが図2のように金属細線10にて接続されて
いる。ICチップ52側のボンディング用パッドでは、
ボールボンディングされ、フレキシブルシート側では、
ステッチボンドされている。
On the other hand, the IC chip 52 is fixed to the land 65 of the flexible sheet 50 via solder, silver paste or an insulating adhesive, and the bonding pad of the IC chip 52 and the bonding pad of the flexible sheet 50 are connected. They are connected by thin metal wires 10 as shown in FIG. In the bonding pad on the IC chip 52 side,
Ball bonding, on the flexible sheet side,
Stitch bonded.

【0029】続いて、フレキシブルシートの特性試験の
方法を説明する。図5は、図3と実質同じ図面であり、
異なる部分はボンディング用パッド群に示した第1の太
線と半田ボール接続用パッド群に示した第2の太線であ
る。これは、Daisy chainと呼ばれ、図6の
フレキシブルシート50に形成される模式的に示した接
続パターンとこのフレキシブルシートがテストのために
実装されるプリント基板の接続パターン示している。丸
印の所で接続され、図8のようなDaisyの花の如く
直列接続し、高温多湿雰囲気の中で、両端に電圧をか
け、リーク電流等の検査を行うものである。
Next, a method of testing the characteristics of the flexible sheet will be described. FIG. 5 is substantially the same drawing as FIG.
The different parts are the first thick line shown in the bonding pad group and the second thick line shown in the solder ball connecting pad group. This is called Daisy chain, and shows a connection pattern schematically formed on the flexible sheet 50 of FIG. 6 and a connection pattern of a printed board on which the flexible sheet is mounted for testing. These are connected at the circles, connected in series like a flower of Daisy as shown in FIG. 8, apply a voltage to both ends in a high-temperature and high-humidity atmosphere, and inspect for a leak current or the like.

【0030】図5に於いて、フレキシブルシート50の
パターンと第1の太線だけを着目して追っていくと、図
6の如き接続パターンが模式的に描かれる。ここで図6
において丸印73は、半田ボール接続用パッド群を示
し、太い実線74は、どこの半田ボール接続用パッドと
接続されているか模式的に示したものである。一方、図
5において、第2の太線は、図7の接続状態を示すもの
である。図7のプリント基板には図5の半田ボールが接
続されるパッド75が丸印で示されている。このパッド
75は、実線の配線76にて電気的に接続されている。
In FIG. 5, if only the pattern of the flexible sheet 50 and the first thick line are focused on and followed, a connection pattern as shown in FIG. 6 is schematically drawn. Here, FIG.
, A circle 73 indicates a solder ball connection pad group, and a thick solid line 74 schematically indicates to which solder ball connection pad it is connected. On the other hand, in FIG. 5, the second thick line indicates the connection state of FIG. Pads 75 to which the solder balls of FIG. 5 are connected are indicated by circles on the printed circuit board of FIG. The pads 75 are electrically connected by solid lines 76.

【0031】つまり図5に於いて、金属細線(第1の太
線)で接続されたフレキシブルシートを図7のプリント
基板に実装し、フレキシブルシートの半田ボールとプリ
ント基板のパッド75を電気的に接続すると、図8の如
き接続形状が実現される。図6と図7は、同一寸法で図
示してあるので重ね合わせて見れば理解が早い。
That is, in FIG. 5, a flexible sheet connected by a thin metal wire (first thick line) is mounted on the printed circuit board of FIG. 7, and the solder balls of the flexible sheet are electrically connected to the pads 75 of the printed circuit board. Then, the connection shape as shown in FIG. 8 is realized. Since FIGS. 6 and 7 are illustrated with the same dimensions, it is easy to understand if they are viewed by overlapping.

【0032】従ってフレキシブルシートとプリント基板
の二枚重ねにより実現された図8の回路に於いて、端子
AとBに電流を流したり、電圧を印加したすれば、高温
多湿の状況でフレキシブルシートが満足の行く特性が得
られるのかテストできるわけである。
Therefore, in the circuit shown in FIG. 8 realized by laminating the flexible sheet and the printed circuit board, if a current is applied to the terminals A and B or a voltage is applied, the flexible sheet is satisfactory in a high temperature and high humidity situation. You can test if you get the characteristics you want.

【0033】ところが、図4の第1の接続配線66と一
体のボンディング用パッド70、77がこの上に延在さ
れる金属細線71と短絡すると、図3に示すランド65
と電気的に接続された配線78が四つのコーナーに延在
されているため、DaisyChainの特性を精度良
く測れない問題が発生する。
However, when the bonding pads 70 and 77 integrated with the first connection wiring 66 in FIG. 4 are short-circuited with the fine metal wires 71 extending thereon, the lands 65 shown in FIG.
Since the wiring 78 electrically connected to and extends to the four corners, there arises a problem that the characteristics of DaisyChain cannot be measured accurately.

【0034】本発明の特徴は、図1に示すように、突出
部78を設けることにある。第1の接続配線66と接続
されるボンディング用パッド70、78は、この下端か
ら下方に配線が延在されないため、この下にデッドスペ
ースが形成される。従って、5番のボンディング用パッ
ドの両側にある4番または1番のボンディング用パッド
に接続される第2の接続配線80に突出部を形成でき、
ここをボンディングエリアとして活用できる。
A feature of the present invention is to provide a projection 78 as shown in FIG. Since the bonding pads 70 and 78 connected to the first connection wiring 66 do not extend downward from their lower ends, a dead space is formed below them. Accordingly, a protrusion can be formed on the second connection wiring 80 connected to the fourth or first bonding pad on both sides of the fifth bonding pad,
This can be used as a bonding area.

【0035】従って、金属細線71のように、5番のボ
ンディング用パッドを避けてボンディングできるため、
この金属細線71ボンディング用パッド70、77と第
1の接続配線66との電気的短絡が抑制できるメリット
を有することになる。
Therefore, bonding can be performed avoiding the fifth bonding pad as in the case of the thin metal wire 71.
This has an advantage that an electrical short circuit between the bonding pads 70 and 77 and the first connection wiring 66 can be suppressed.

【0036】次に本発明は、第1の配線59に迂回路1
3を設けた事に特徴を有するものである。まず図9を参
照して実験結果を示す。これは図3の従来パターンに於
いて、ICチップ側でボールボンデイング、フレキシブ
ルシート側でステッチボンドした時の、フレキシブルシ
ートのパターン切断の状況を実験・解析した結果であ
る。グラフの縦軸は、フレキシブルシート内でのパター
ン切断数を示し、横軸はパワーを示している。このパワ
ーは、ボンダーの最大出力が1W時であり、これを25
5段階に分け、30、40、50、75、100、12
0、150、200毎に調べたものである。つまり25
0は、1W時であり、30は(30/250)×1W時
である。またボンド荷重は、90gfで統一し、超音波
出力時間は、15ミリ秒で、振動の向きは、図3の上下
方向(Y軸方向)に印加されている。
Next, according to the present invention, the detour 1
3 is provided. First, experimental results will be shown with reference to FIG. This is the result of an experiment and analysis of the situation of cutting the pattern of the flexible sheet when ball bonding is performed on the IC chip side and stitch bonding is performed on the flexible sheet side in the conventional pattern of FIG. The vertical axis of the graph indicates the number of pattern cuts in the flexible sheet, and the horizontal axis indicates power. This power is obtained when the maximum output of the bonder is 1 W, and this is 25
Divided into 5 stages, 30, 40, 50, 75, 100, 12
It was checked every 0, 150, and 200. That is, 25
0 is 1 W hour and 30 is (30/250) × 1 W hour. The bond load was unified at 90 gf, the ultrasonic output time was 15 milliseconds, and the direction of vibration was applied in the vertical direction (Y-axis direction) in FIG.

【0037】またY Crackは、図3の紙面に対し
て上下方向に向いている配線、つまりY軸と平行に設け
られた配線(例えば符号59、60の引き出し線が指し
ている配線)のクラック数を示し、X Crackは、
符号57の引き出し線が配置されたX軸と平行に配置さ
れた配線のクラック数を示している。
The Y crack is a crack in a wiring that is oriented vertically with respect to the paper surface of FIG. 3, that is, a wiring provided in parallel with the Y axis (for example, a wiring indicated by the lead lines 59 and 60). Indicate the number and X Crack is
The figure shows the number of cracks of wiring arranged in parallel with the X-axis on which the lead line 57 is arranged.

【0038】解析の結果、図9からも判るとおり、図3
のY軸方向と平行な配線にクラックが発生し、しかも図
4のように第1の配線59に発生するが、第2の配線6
0には発生していないことが判った。更には、第1の配
線59の中でも、ラインLにはクラックが発生しにく
く、長さの短い第1の配線に発生することが判った。こ
こで短い第1の配線とは、矢印dで示した距離が、約
1.2μmまたはそれよりも短いものである。ただしパ
ワーの条件によっては、その長さが長くなることは言う
までもない。
As a result of the analysis, FIG.
Cracks occur in the wiring parallel to the Y-axis direction of the first wiring 59, and also occur in the first wiring 59 as shown in FIG.
It turned out that it did not occur at 0. Further, it has been found that, among the first wirings 59, cracks are less likely to occur in the line L, and occur in the short first wirings. Here, the short first wiring has a distance indicated by an arrow d of about 1.2 μm or shorter. However, it goes without saying that the length becomes longer depending on the power condition.

【0039】図4に於いて、第1の配線59の向きは、
超音波振動(65KHz)の向きと実質一致し、その長
さが短いものにクラックが発生している。本発明者は、
ボンディング用パッド54から発生する超音波の振動が
第1の配線59を介して第1の半田ボール接続用パッド
55へ伝わる際、・太い部分から細くなる部分へ振動が
通過するので、ネック部に振動が集中する・配線がつっ
ぱった状態で上下振動を受けるので、強度の無いネック
部に断線が生じる等の原因が考えられ、直接は配線が短
いために符号Xで示すネック部に集中するのではないか
と考え、符号13に示すように第1の配線59に迂回路
を設け、距離を約1.2〜1.5倍程度長くしてみた。
その結果、クラックはゼロとなった。
In FIG. 4, the direction of the first wiring 59 is
The direction of the ultrasonic vibration (65 KHz) is substantially the same, and cracks have occurred in those having a short length. The inventor has
When the ultrasonic vibration generated from the bonding pad 54 is transmitted to the first solder ball connection pad 55 via the first wiring 59, the vibration passes from the thick part to the narrow part, so that the vibration is transmitted to the neck part. Vibration is concentrated. ・ Because the wires are subject to vertical vibrations in a state where the wires are tight, disconnection may occur at the neck part with no strength. For example, since the wires are short, the wires concentrate directly on the neck part indicated by the symbol X. In consideration of this, a detour was provided in the first wiring 59 as shown by reference numeral 13, and the distance was increased by about 1.2 to 1.5 times.
As a result, the crack became zero.

【0040】迂回路があるため、配線の上下振動が緩和
されているのではないかと考えられる。
It is considered that the vertical vibration of the wiring is reduced due to the detour.

【0041】これは、Daisy Chainの試験の
際もボンディングを行うため同じ事がいえる。図4に於
いて、金属細線の端部に黒点が示されている所がステッ
チボンド側であり、左から3番目、5番目は、クラック
が発生しやすいことになる。従って迂回路を設けておく
ことで、製品組立のボンディング時、Daisy Dh
ainのボンディング時の両方でクラックの防止を可能
とできる。
The same can be said for the Daisy Chain test because bonding is performed. In FIG. 4, the place where a black dot is shown at the end of the thin metal wire is the stitch bond side, and the third and fifth from the left are liable to crack. Therefore, by providing a detour, Daisy Dh can be used during product assembly bonding.
Cracks can be prevented both at the time of bonding of ain.

【0042】また図1のボンディング用パッド群に番号
が示してあるが、配線は、5番を除いて実質規則正しく
配列されている。つまり1は第2の配線62が上方に設
けられ、2は第1の配線59が上方に設けられ、3は第
3の配線61が下方に設けられ、更に4では第4の配線
62が下方に設けられている。特に、2のボンディング
用パッドの隣には、3と4のボンディング用パッドが下
方に設けられているので、この上は、デッドスペースと
なっている。従ってこのデッドスペースを迂回路として
有効に活用することで第1の配線59を長く形成できる
特徴も有する。
Although the numbers are shown in the bonding pad group of FIG. 1, the wirings are arranged substantially regularly except for the fifth. That is, 1 is provided with the second wiring 62 provided above, 2 is provided with the first wiring 59 provided above, 3 is provided with the third wiring 61 provided below, and 4 is provided with the fourth wiring 62 provided below. It is provided in. Particularly, since the third and fourth bonding pads are provided below the second bonding pad, a dead space is formed above the third and fourth bonding pads. Therefore, there is also a feature that the first wiring 59 can be formed long by effectively utilizing the dead space as a detour.

【0043】[0043]

【発明の効果】以上に説明した通り、本発明によれば、
第1に、GNDボンディング用パッドおよび第2の接続
配線で形成された空間に、第2の接続配線から突出させ
て形成したボンディング用の突出部を有する事で、また
具体的には、GNDボンディング用パッドおよび前記G
NDボンディング用パッドと隣接した前記ボンディング
用パッドから延在される前記第3の配線(または前記第
4の配線)で形成された空間に、前記第3の配線(また
は第4の配線)から突出させて形成したボンディング用
の突出部とを有する事で、Daisy chainの形
成の時、金属細線と第1の接続配線のボンディング用パ
ッドとが短絡、または近接は位置されることなく形成で
きる。従って精度の高いテストが可能となる。また第1
の配線には、第3の配線(または前記第4の配線)と一
体で形成されるボンディング用パッド上の空間は、デッ
ドスペースであり、フレキシブルシートのスペースを別
途設けることなく配置できる。
As described above, according to the present invention,
First, in the space formed by the GND bonding pad and the second connection wiring, a bonding projection formed by protruding from the second connection wiring is provided. More specifically, the GND bonding pad is provided. Pad and G
Projecting from the third wiring (or the fourth wiring) into a space formed by the third wiring (or the fourth wiring) extending from the bonding pad adjacent to the ND bonding pad By having the bonding protruding portion formed in this way, when forming the Daisy chain, the thin metal wire and the bonding pad of the first connection wiring can be formed without being short-circuited or located close to each other. Therefore, a highly accurate test can be performed. Also the first
In the above wiring, the space above the bonding pad formed integrally with the third wiring (or the fourth wiring) is a dead space, and can be arranged without providing a space for a flexible sheet separately.

【0044】また迂回路もデッドスペースの活用により
配置でき、ステッチボンド側の第1の配線の配線長が長
く形成でき、超音波振動によるクラックが防止できる。
従ってDaisy Chainの形成時、ステッチボン
ド時のクラックの抑制が可能であり、精度の高い試験が
可能となる。
Also, the detour can be arranged by utilizing the dead space, the length of the first wiring on the stitch bond side can be formed long, and cracks due to ultrasonic vibration can be prevented.
Therefore, when forming Daisy Chain, cracks during stitch bonding can be suppressed, and a highly accurate test can be performed.

【0045】しかもこの迂回路は、実際の組立時のステ
ッチボンド時も有効であり、製品の歩留まり向上に効果
を有するものである。
Further, this detour is effective also at the time of stitch bonding at the time of actual assembling, and has the effect of improving the product yield.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態である半導体装置に採用さ
れるフレキシブルシートの平面図である。
FIG. 1 is a plan view of a flexible sheet employed in a semiconductor device according to an embodiment of the present invention.

【図2】本発明の半導体装置の概略断面図である。FIG. 2 is a schematic sectional view of a semiconductor device of the present invention.

【図3】半導体装置に採用されるフレキシブルシートと
ICチップの関係を説明するための図である。
FIG. 3 is a diagram illustrating a relationship between a flexible sheet and an IC chip used in a semiconductor device.

【図4】従来の半導体装置に採用されるフレキシブルシ
ートのパターンを説明する図である。
FIG. 4 is a diagram illustrating a pattern of a flexible sheet used in a conventional semiconductor device.

【図5】Daisy Chainの接続形態を説明する
図である。
FIG. 5 is a diagram illustrating a connection mode of Daisy Chain.

【図6】フレキシブルシート側のDaisy Chai
nパターンを説明する図である。
FIG. 6 shows Daisy Chai on the flexible sheet side.
It is a figure explaining an n pattern.

【図7】プリント基板側のDaisy Chainパタ
ーンを説明する図である。
FIG. 7 is a diagram illustrating a Daisy Chain pattern on the printed circuit board side.

【図8】図6と図8のパターンを接続したDaisy
Chainパターンを説明する図である。
8 is a diagram showing a Daisy pattern obtained by connecting the patterns of FIG. 6 and FIG.
It is a figure explaining a Chain pattern.

【図9】クラックの発生原因を調べた実験結果を説明す
る図である。
FIG. 9 is a diagram illustrating an experimental result of investigating a cause of crack generation.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 梅本 光雄 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F044 KK03 KK09 KK12 RR08 RR18 ──────────────────────────────────────────────────続 き Continued on the front page (72) Mitsuo Umemoto 2-5-5 Keihanhondori, Moriguchi-shi, Osaka F-term (reference) in Sanyo Electric Co., Ltd. 5F044 KK03 KK09 KK12 RR08 RR18

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 上面に搭載される半導体チップ周囲を矩
形状に囲んで貼着されたボンディング用パッド群と、前
記ボンディング用パッド群の外側または/および内側を
矩形状に囲んで形成された複数列の半田ボール接続用パ
ッド群と、前記最内列の半田ボール接続用パッド群の内
側に形成されたGND半田ボール接続用パッドと前記ボ
ンディング用パッド群の中のGNDボンディング用パッ
ドとを接続する第1の接続配線と、前記GNDボンディ
ング用パッドと隣接した前記ボンディング用パッドか
ら、前記第1の接続配線と逆方向に延在された第2の接
続配線と、前記GNDボンディング用パッドおよび前記
第2の接続配線で形成された空間に、前記第2の接続配
線から突出させて形成したボンディング用の突出部とを
有するフレキシブルシートと、 前記搭載領域に固着された半導体チップと、 前記半導体チップのボンディング用パッド群と前記フレ
キシブルシートのボンディング用パッド群とを接続する
金属細線と、 前記フレキシブルシート、前記半導体チップおよび前記
金属細線を封止する封止樹脂とを有する半導体装置。
1. A bonding pad group adhered in a rectangular shape around a semiconductor chip mounted on an upper surface thereof, and a plurality of bonding pads formed outside and / or inside the bonding pad group in a rectangular shape. A row of solder ball connection pads, a GND solder ball connection pad formed inside the innermost row of solder ball connection pads, and a GND bonding pad in the bonding pad group are connected. A first connection wire, a second connection wire extending from the bonding pad adjacent to the GND bonding pad in a direction opposite to the first connection wire, the GND bonding pad and the second connection wire. A flexible projection having a bonding projection formed in the space formed by the second connection wiring and projecting from the second connection wiring. A semiconductor chip fixed to the mounting area; a thin metal wire connecting a bonding pad group of the semiconductor chip and a bonding pad group of the flexible sheet; and the flexible sheet, the semiconductor chip, and the metal. And a sealing resin for sealing the fine wire.
【請求項2】 上面に搭載される半導体チップ周囲を矩
形状に囲んで貼着されたボンディング用パッド群と、前
記ボンディング用パッド群の内側に矩形状に囲んで形成
された第1の半田ボール接続用パッド群と、前記第1の
半田ボール接続用パッド群の内側に矩形状に囲んで形成
された第2の半田ボール接続用パッド群と、前記ボンデ
ィング用パッド群の外側に矩形状に囲んで形成された第
3の半田ボール接続用パッド群と、前記第3の半田ボー
ル接続用パッド群の外側に矩形状に囲んで形成された第
4の半田ボール接続用パッド群と、前記第1の半田ボー
ル接続用パッドと前記ボンディング用パッドとを接続す
る第1の配線と、前記第2の半田ボール接続用パッドと
前記ボンディング用パッドとを接続する第2の配線と、
前記第3の半田ボール接続用パッドと前記ボンディング
用パッドを接続する第3の配線と、前記第4の半田ボー
ル接続用パッドと前記ボンディング用パッドを接続する
第4の配線と、前記第2の半田ボール接続用パッド群の
内側に形成されたGND半田ボール接続用パッドと前記
ボンディング用パッド群の中のGNDボンディング用パ
ッドとを接続する第1の接続配線とを有し、前記GND
ボンディング用パッドおよび前記GNDボンディング用
パッドと隣接した前記ボンディング用パッドから延在さ
れる前記第3の配線(または前記第4の配線)で形成さ
れた空間に、前記第3の配線(または第4の配線)から
突出させて形成したボンディング用の突出部とを有する
フレキシブルシートと、 前記搭載領域に固着された半導体チップと、 前記半導体チップのボンディング用パッド群と前記フレ
キシブルシートのボンディング用パッド群とを接続する
金属細線と、 前記フレキシブルシート、前記半導体チップおよび前記
金属細線を封止する封止樹脂とを有する半導体装置。
2. A bonding pad group adhered in a rectangular shape around a semiconductor chip mounted on an upper surface thereof, and a first solder ball formed in a rectangular shape inside the bonding pad group. A connection pad group, a second solder ball connection pad group formed in a rectangular shape inside the first solder ball connection pad group, and a rectangular shape outside the bonding pad group. A third solder ball connection pad group formed in a rectangular shape on the outside of the third solder ball connection pad group; and a fourth solder ball connection pad group formed in a rectangular shape outside the third solder ball connection pad group. A first wiring for connecting the solder ball connection pad and the bonding pad, a second wiring for connecting the second solder ball connection pad and the bonding pad,
A third wire connecting the third solder ball connection pad and the bonding pad, a fourth wire connecting the fourth solder ball connection pad and the bonding pad, and a second wire connecting the fourth solder ball connection pad and the bonding pad. A first connection wiring for connecting a GND solder ball connection pad formed inside the solder ball connection pad group and a GND bonding pad in the bonding pad group;
The third wiring (or the fourth wiring) is formed in a space formed by the bonding wiring and the third wiring (or the fourth wiring) extending from the bonding pad adjacent to the GND bonding pad. A flexible sheet having a bonding protruding portion formed by protruding from the wiring), a semiconductor chip fixed to the mounting area, a bonding pad group of the semiconductor chip, and a bonding pad group of the flexible sheet. And a sealing resin that seals the flexible sheet, the semiconductor chip, and the thin metal wire.
【請求項3】 前記第1の配線は、前記第3の配線(ま
たは前記第4の配線)と一体で形成されるボンディング
用パッド上の空間に、迂回路を設ける請求項2記載の半
導体装置。
3. The semiconductor device according to claim 2, wherein the first wiring is provided with a detour in a space above a bonding pad formed integrally with the third wiring (or the fourth wiring). .
JP31922898A 1998-11-10 1998-11-10 Semiconductor device Expired - Fee Related JP3469795B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31922898A JP3469795B2 (en) 1998-11-10 1998-11-10 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31922898A JP3469795B2 (en) 1998-11-10 1998-11-10 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000150706A true JP2000150706A (en) 2000-05-30
JP3469795B2 JP3469795B2 (en) 2003-11-25

Family

ID=18107848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31922898A Expired - Fee Related JP3469795B2 (en) 1998-11-10 1998-11-10 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3469795B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590296B2 (en) * 2000-12-04 2003-07-08 Oki Electric Industry Co., Ltd. Semiconductor device with staggered hexagonal electrodes and increased wiring width

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590296B2 (en) * 2000-12-04 2003-07-08 Oki Electric Industry Co., Ltd. Semiconductor device with staggered hexagonal electrodes and increased wiring width
US6798077B2 (en) 2000-12-04 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with staggered octagonal electrodes and increased wiring width

Also Published As

Publication number Publication date
JP3469795B2 (en) 2003-11-25

Similar Documents

Publication Publication Date Title
JP3400877B2 (en) Semiconductor device and manufacturing method thereof
US6448659B1 (en) Stacked die design with supporting O-ring
EP0377932A2 (en) Package of semiconductor integrated circuits
CN101322231B (en) High density three dimensional semiconductor die package
JPH09246465A (en) Laminated chip package of loc type semiconductor chip
CN104769714A (en) Semiconductor device including alternating stepped semiconductor die stacks
JP3512169B2 (en) Multi-chip semiconductor module and manufacturing method thereof
US6337226B1 (en) Semiconductor package with supported overhanging upper die
JPH05152375A (en) Film carrier semiconductor device and manufacture thereof
TW579560B (en) Semiconductor device and its manufacturing method
JP2500785B2 (en) Film carrier tape for semiconductor package and semiconductor device using the same
US6711815B2 (en) Fabricating method of semiconductor devices
JPH0558657B2 (en)
JP2000150706A (en) Semiconductor device
JP3357848B2 (en) Semiconductor device and method of manufacturing the same
JP2005079387A (en) Semiconductor device, semiconductor module, and manufacturing method of the semiconductor device
JP3973309B2 (en) Semiconductor device
JP2974819B2 (en) Semiconductor device and manufacturing method thereof
JPH08153826A (en) Semiconductor integrated circuit device
JP3485424B2 (en) IC package
JP2001085604A (en) Semiconductor device
JPH0982752A (en) Semiconductor device
KR20000040734A (en) Stacked micro bga package
JPH11204565A (en) Semiconductor device
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080905

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090905

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100905

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100905

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110905

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120905

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees